JP2014011817A - 電力変換装置 - Google Patents

Abstract

【課題】大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能な電力変換装置を提供する。
【解決手段】直流電源Ｅに接続する上アームと下アームの直列接続された２つのＳＷ素子ＳＨ，ＳＬを備え、該２つのＳＷ素子ＳＨ，ＳＬの接続点Ｐから負荷に電力を供給する電力変換装置であって、パルス制御されたゲート信号ＧＵ，ＧＬを２つのＳＷ素子ＳＨ，ＳＬへ供給するゲート制御回路２０において、２つのＳＷ素子ＳＨ，ＳＬのＳＷ速度、および２つのＳＷ素子ＳＨ，ＳＬが共にＯＦＦ状態となるデッドタイム（ＤＴ）が、変更可能に構成されてなり、ＳＷ速度が速い設定において、デッドタイムが短く設定され、ＳＷ速度が遅い設定において、デッドタイムが長く設定されてなる電力変換装置１００とする。
【選択図】図１

Description

本発明は、直流電源に接続する上アームと下アームの直列接続された２つのスイッチング素子（以下、ＳＷ素子と略記）を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する、電力変換装置に関する。

直流電力を交流電力へ変換するインバータ回路が設けられ、電動車両の走行用モータ等の制御に用いられる電力変換装置が、例えば、特開２００１−１６９４０７号公報（特許文献１）に開示されている。

モータの制御等に用いられるインバータ回路は、一般的に、直流電源に接続する上アームと下アームの直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から誘導性の負荷に電力を供給する。例えば、３相モータのインバータ回路は、ブリッジ接続された３本のアーム（上アーム＋下アーム）で構成され、各ＳＷ素子に所定のＰＷＭパルスを印加してスイッチングすることで、入力された直流電源からモータ駆動のための交流電力を得ている。尚、誘導性の負荷を駆動するインバータ回路では、各ＳＷ素子に対して逆並列にダイオードが接続され、いずれかのＳＷ素子がＯＦＦした時、モータに流れていた電流が別アームのダイオードを介して還流するようになっている。また、インバータ回路では、通常、上アームと下アームのＳＷ素子が同時にＯＮして電源短絡が発生するのを防ぐため、上アームと下アームのＳＷ素子が同時にＯＦＦ状態となるデッドタイムが設けられている。

特開２００１−１６９４０７号公報

インバータ回路が設けられた電力変換装置では、一般的に、ＳＷ素子のサージ破壊防止と損失低減という２つのトレードオフ関係にある課題をクリアして、安定的かつ効率的な動作を実現しなければならない。すなわち、インバータ回路を構成しているＩＧＢＴやパワーＭＯＳトランジスタ等のＳＷ素子は、スイッチング速度（以下、ＳＷ速度と略記）を速くするほど低損失（低発熱）となる反面、発生するサージ電圧が逆に大きくなるという関係にある。前述したＰＷＭパルスによりＳＷ素子をＯＮ，ＯＦＦ駆動すると、ＳＷ速度を速くするほど、大きなサージ電圧が発生する。この発生サージ電圧がＳＷ素子の許容耐圧を超えると、ＳＷ素子が破壊されてしまう。従って、サージ破壊を防止してＳＷ素子を安定的に動作させるためには、スイッチング時に発生するサージ電圧が許容耐圧以下となる程度に、ＳＷ速度を遅く設定する必要がある。これには、例えばＳＷ素子のゲートに直列に入力抵抗（ゲート抵抗）を挿入して、ゲート信号の立ち上りおよび立ち下り波形をなまらせることが考えられる。しかしながら、このようにしてＳＷ速度を遅くすると、逆にスイッチング損失（以下、ＳＷ損失と略記）が増加して、効率的な動作ができなくなってしまう。また、ＳＷ損失による発熱で、ＳＷ素子の温度が、許容温度以上になる場合もある。従って、許容耐圧と許容温度の両方を満たすＳＷ速度が設定できない場合には、より高耐圧のＳＷ素子に変更したり、ＳＷ素子のサイズを大きくしたりする対応がとられるが、これらの対応は、ＳＷ素子の大型化やコストアップにつながってしまう。

そこで、先行文献１では、素子温度などを基に、ＳＷ速度を可変とすることでサージ破壊と損失を両立する技術が開示されている。しかし、先行文献１の技術では、ＳＷ速度を遅くした場合でも十分となるようなデッドタイム設定にすることとなるので、ＳＷ速度を速くした場合には、過大なデッドタイムが付与されてしまうこととなる。過大なデッドタイムは、電力変換装置の電圧利用率の上限を悪化させるとともに、出力のリプルにつながる。よって、例えばモータ負荷に適用する場合は、電圧利用率上限が低くなることによって、出力できる回転数−トルク領域が狭くなってしまう。また、出力リプルに起因するトルクリップルが生じて、静粛性等に悪影響を及ぼしてしまう課題がある。

本発明は、直流電源に接続する直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する電力変換装置であって、大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能でかつ最適なデッドタイムで動作可能な電力変換装置を提供することを目的としている。

本発明に係る電力変換装置は、直流電源に接続する上アームと下アームの直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する電力変換装置であって、パルス制御されたゲート信号を前記２つのＳＷ素子へ供給するゲート制御回路において、２つのＳＷ素子のＳＷ速度、および２つのＳＷ素子が共にＯＦＦ状態となるデッドタイムが、変更可能に構成されてなり、ＳＷ速度が速い設定において、デッドタイムが短く設定され、ＳＷ速度が遅い設定において、デッドタイムが長く設定されている。

上記電力変換装置は、直流電源に接続する上アームと下アームの直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する回路構成を有しており、例えば、直流電力を交流電力へ変換するインバータやＤＣ−ＤＣコンバータとすることができる。前述したように、上記回路構成を備えた電力変換装置では、一般的に、ＳＷ素子のサージ破壊防止と損失低減という２つのトレードオフ関係にある課題をクリアして、安定的かつ効率的な動作を実現しなければならない。すなわち、ＩＧＢＴやパワーＭＯＳトランジスタ等のＳＷ素子は、ＳＷ速度を速くするほど低損失（低発熱）となる反面、発生するサージ電圧が逆に大きくなって、ＳＷ素子が破壊され易くなってしまう。逆に、サージ破壊を防止してＳＷ素子を安定的に動作させるため、スイッチング時に発生するサージ電圧が許容耐圧以下となる程度にＳＷ速度を遅く設定すると、ＳＷ損失が増加して効率的な動作ができなくなってしまう。従って、サージ破壊を防止するためには、発生するサージ電圧が許容耐圧以下となるまでＳＷ速度を遅く設定する必要があるが、ＳＷ損失を抑制するためには、許容耐圧をクリアできる限界内のできるだけ速いＳＷ速度に設定される必要がある。

上記したサージ破壊防止と損失低減という２つのトレードオフ関係は、各ＳＷ素子の特性（ＳＷ速度）を介してもたらされている。一方、ＩＧＢＴやパワーＭＯＳトランジスタ等のＳＷ素子の耐圧には温度依存性があり、低温では耐圧が低く、高温では耐圧が高くなるという特性を有している。すなわち、ＳＷ素子は、低温時には耐圧が厳しく、発熱に対する許容は大きくなる。逆に高温時には、発熱に対して厳しくなり、耐圧に対する許容は大きくなる。従って、この温度による耐圧特性の違いを利用すれば、各温度において、それぞれの耐圧をクリアできる限界まで各ＳＷ素子のＳＷ速度を速く設定することができる。また、各ＳＷ素子のＳＷ速度を速く設定すれば、上アームと下アームの２つのＳＷ素子が共にＯＦＦ状態となるデッドタイムを短くして、電力変換装置の全体としての電圧利用率も高めることができる。

そこで、上記電力変換装置では、パルス制御されたゲート信号を上アームと下アームの直列接続された２つのＳＷ素子へ供給するゲート制御回路において、該２つのＳＷ素子のＳＷ速度、および２つのＳＷ素子が共にＯＦＦ状態となるデッドタイムが、変更可能に構成されている。そして、ＳＷ速度が速い設定において、デッドタイムが短く設定され、ＳＷ速度が遅い設定において、デッドタイムが長く設定されている。これにより、上記したような各温度での耐圧をクリアできる最適なＳＷ速度の設定と、設定されたＳＷ速度に最適なデッドタイムの設定を、実現することが可能になる。また、これによれば、高耐圧のＳＷ素子や大きなサイズのＳＷ素子を用いることなく、汎用のＳＷ素子を限界まで有効に利用するため、ＳＷ素子の大型化やコストアップにもならない。

以上のようにして、上記した電力変換装置は、直流電源に接続する直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する電力変換装置であって、大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能でかつ最適なデッドタイムで動作可能な電力変換装置とすることができる。

上記した低温では耐圧が低く高温では耐圧が高いというＳＷ素子の特性を利用するにあたって、例えば電力変換装置の入力信号などから、ＳＷ素子の負荷状況を判定し、ＳＷ素子の温度を推定し、ＳＷ素子の温度が高温となる負荷状況でＳＷ速度を速く設定し、低温状態となる負荷状況でＳＷ速度を遅く設定するようにしてもよい。

しかしながら、上記した電力変換装置は、ＳＷ素子の温度を検出するための素子温度検出手段を有してなり、ＳＷ素子が高温状態では、ＳＷ速度が速く設定されると共に、デッドタイムが短く設定され、ＳＷ素子が低温状態では、ＳＷ速度が遅く設定されると共に、デッドタイムが長く設定されてなることが好ましい。

以上のようにして、素子温度検出手段でＳＷ素子の温度を正確に測定し、ＳＷ素子のゲート制御回路において、ＳＷ素子の耐圧が低い低温時にはＳＷ速度を低速化して発生するサージ電圧を減らし、発熱に対する余裕が少ない高温時にはＳＷ速度を高速化して損失を減らす制御を行う。

これによれば、ＳＷ素子として低コストの汎用のＩＧＢＴやパワーＭＯＳトランジスタを使用し、上記したＳＷ速度の制御を行わない場合に較べて、同じ特性のＳＷ素子であってもより低温かつより高電圧まで使用可能となる。また、前述した電力変換装置への入力信号などから、ＳＷ素子の負荷状況を判定する方法に較べても、ＳＷ素子の温度をより正確に知ることができるため、サージ破壊防止と損失低減をより高い極限で両立させることができる。さらには、各温度で最適に設定されたＳＷ速度に合わせてデットタイムが設定されるため、ＳＷ速度の制御だけを行う場合に較べて、電力変換装置の全体としての電圧利用率も高めることができ、より高い変調率で動作させることが可能となる。

尚、上記したＳＷ速度の制御では、ＳＷ素子が低温状態から高温状態へ移行する昇温過程で、ＳＷ速度が遅い設定から速い設定に切り替えられ、高温状態から低温状態へ移行する降温過程で、ＳＷ速度が速い設定から遅い設定に切り替えられる。

従って、この場合には、電源短絡を確実に防止するため、ＳＷ素子が高温状態から低温状態へ移行する降温過程において、デッドタイムを変更した後で、ＳＷ速度を変更することが好ましい。尚、ＳＷ素子が低温状態から高温状態へ移行し、ＳＷ速度が遅い設定から速い設定に切り替えられる昇温過程では、ＳＷ速度を変更した後でデッドタイムを変更した方が望ましい。

また、例えば、ＳＷ速度とデッドタイムを変更する切り替え温度が、ＳＷ素子が高温状態から低温状態へ移行する降温過程と低温状態から高温状態へ移行する昇温過程とで、異なる温度に設定されてなる構成とすることもできる。

また、車載システムで用いられる電力変換装置では、入力電圧の変動範囲が大きい。このため、例えばモータが所定の入力電圧で要求動作を満足するように設計されている場合、最大入力電圧では要求動作に対して余裕のある動作となり、最小入力電圧では要求動作に対して不足する動作になる場合がある。

従って、上記電力変換装置は、例えば、直流電源からの入力電圧を検出する入力電圧検出回路を有してなり、ＳＷ速度およびデッドタイムの変更が、前記入力電圧を参照して行われる構成としてもよい。

具体的には、例えば負荷がモータである場合において、入力電圧が高電圧状態では、ＳＷ速度が遅く設定されると共にデッドタイムが長く設定され、入力電圧が低電圧状態では、ＳＷ速度が速く設定されると共にデッドタイムが短く設定されてなる構成とする。

また、上記電力変換装置は、ＳＷ素子に流れる素子電流を検出するための素子電流検出回路を有してなり、ＳＷ速度およびデッドタイムの変更が、素子電流を参照して行われる構成としてもよい。

上記した電力変換装置においては、ＳＷ速度とデッドタイムの切り替えを適切なタイミングで行い、前述した電源短絡やデッドタイムの過不足を招くことなく制御する必要がある。

このため、例えば、ＳＷ速度とデッドタイムの変更タイミングが、上アームと下アームのＳＷ素子へそれぞれ供給されるゲート信号において、１パルスずれた点に設定されてなる構成とする。これによって、確実に電源短絡を防止すると共に、電圧利用率の低下も極力抑制することができる。

また、上アームと下アームの少なくとも一方のＳＷ素子へ供給される所定周期のゲート信号のパルスが間引かれて、ＳＷ速度とデッドタイムの変更タイミングが、いずれも、間引かれた期間に設定されてなる構成としてもよい。これによれば、より確実に電源短絡を防止することができる。

また、例えば、２相変調にて負荷を駆動する場合には、ＳＷ速度とデッドタイムの変更タイミングが、ゲート信号において、ＰＷＭ制御しない期間に設定されてなる構成とすることもできる。これによれば、さらに確実に電源短絡を防止することができる。

尚、上記したＳＷ速度とデッドタイムのいずれの切り替え方法においても、より確実に電源短絡を防止するためには、ＳＷ速度とデッドタイムの変更タイミングが、いずれも、ゲート信号のＯＮ期間の中点またはＯＦＦ期間の中点に設定されてなることが好ましい。

上記電力変換装置におけるＳＷ速度の変更は、例えば、ＳＷ素子のゲート入力抵抗の変更により行うことができる。

以上に示したように、上記した電力変換装置は、直流電源に接続する直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力が供給される電力変換装置であって、大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能でかつ最適なデッドタイムで動作可能な電力変換装置とすることができる。

従って、上記電力変換装置は、例えば、直流電力を交流電力へ変換するインバータとして好適である。また、小型かつ低コストが要求され、電源電圧変動幅が大きく、搭載環境温度幅が大きい過酷な使用条件下においても安定的かつ効率的な動作が必要な、車載用として好適である。

本発明に係る電力変換装置の一例を示す図で、電力変換装置１００の回路ブロック図である。 （ａ）は、一般的なＳＷ素子の温度に対する耐圧、許容サージ電圧、および許容損失の各特性の関係を示した図である。また、（ｂ）は、図１に示した電力変換装置１００におけるＳＷ素子ＳＨ，ＳＬの高温時と低温時におけるＳＷ速度とデッドタイム（ＤＴ）の各設定の関係を示した図である。 図１に示した電力変換装置１００の温度信号、ＰＷＭ信号、上アームと下アームの駆動信号ｄ＿Ｈ，ｄ＿Ｌ、ＤＴ、上アームと下アームのゲート信号ＧＵ，ＧＬ、およびＳＷ速度について、タイムチャートを模式的に示した図である。 図１にブロック図で示したＳＷ速度／ＤＴ決定回路２３の回路構成例で、ＳＷ速度／ＤＴ決定回路２３ａの回路図である。 駆動トランジスタを含めた図１のＳＷ速度切替回路２４の具体例を示す図で、（ａ），（ｂ）は、それぞれ下アームのＳＷ速度切替回路２４ａ，２４ｂの回路図である。 図１にブロック図で示したＤＴ生成回路２２のアナログ回路による構成例で、ＤＴ生成回路２２ａの回路図である。 図６に示すＤＴ生成回路２２ａの動作を説明する図で、ＰＷＭ信号、上アームと下アームの各アンプＡ１における入力の電圧波形ＶＨ，ＶＬと出力の駆動信号ｄ＿Ｈ，ｄ＿Ｌについて、タイムチャートを模式的に示した図である。 図１にブロック図で示したＤＴ生成回路２２のデジタル回路による構成例で、ＤＴ生成回路２２ｂの回路図である。 図９は、図８に示すＤＴ生成回路２２ｂの動作を説明する図で、図８のＤＴ生成回路２２ｂにおける各位置での信号のタイムチャートを模式的に示した図である。 ＳＷ速度とデッドタイム（ＤＴ）の変更タイミングに関する好ましい制御方法の一例を示した模式的なタイムチャートである。 ＳＷ速度とデッドタイム（ＤＴ）の変更タイミングに関する別の例を示した模式的なタイムチャートである。 ＳＷ速度とデッドタイム（ＤＴ）の変更タイミングに関する別の例を示した模式的なタイムチャートである。 ２相変調で負荷を駆動する場合の例において、ＳＷ速度とデッドタイム（ＤＴ）の好ましい変更タイミングを示した模式的なタイムチャートである。 図１に示した電力変換装置１００の変形例で、電力変換装置１０１の回路ブロック図である。 （ａ）は、入力電圧に対するＳＷ素子ＳＵ，ＳＬと負荷Ｍを駆動するのに必要な特性まとめた図であり、（ｂ）は、入力電圧に対するＳＷ素子ＳＵ，ＳＬの駆動制御をまとめた図である。 図１５（ｂ）に示したＳＷ素子ＳＵ，ＳＬの駆動制御において、デッドタイム（ＤＴ）を制御したことによる効果の一例を解析した図である。 図１４にブロック図で示したＳＷ速度／ＤＴ決定回路２３ｂの入力電圧信号に関連する部分の回路構成例で、ＳＷ速度／ＤＴ決定回路２３ｃの回路図である。 素子電流（負荷電流）に対するＳＷ素子ＳＵ，ＳＬの特性をまとめた図である。 図１４に示した温度信号、入力電圧信号および電流信号の３つの情報によりＳＷ速度とデッドタイム（ＤＴ）の設定値を決定する場合のブロック図で示したＳＷ速度／ＤＴ決定回路２３ｂの回路構成例で、ＳＷ速度／ＤＴ決定回路２３ｄの回路図である。 図１９に示したＳＷ速度／ＤＴ決定回路２３ｄの変形例で、ＳＷ速度／ＤＴ決定回路２３ｅの回路図である。 図１９と図２０に示した論理回路部分の具体的な回路構成例で、論理回路Ａの回路図である。 図１９と図２０に示した論理回路部分の別の回路構成例で、論理回路Ｂの回路図である。

以下、本発明を実施するための形態を、図に基づいて説明する。

図１は、本発明に係る電力変換装置の一例を示す図で、電力変換装置１００の回路ブロック図である。

図１に示す電力変換装置１００は、直流電力を交流電力へ変換するインバータである。電力変換装置１００は、破線で囲った出力回路１０に、直流電源Ｅに接続する上アームと下アームの直列接続された２つの スイッチング素子（ＳＷ素子）ＳＨ，ＳＬを備えている。また、各ＳＷ素子ＳＨ，ＳＬに対して、ダイオードＤＨ，ＤＬが、逆並列に接続されている。そして、該２つのＳＷ素子ＳＨ，ＳＬ（およびダイオードＤＨ，ＤＬ）の接続点Ｐから、負荷である３相モータＭに電力が供給される。

図１に示す電力変換装置１００のように、モータの制御等に用いられるインバータ回路は、一般的に、直流電源に接続する上アームと下アームの直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から誘導性の負荷に電力が供給される。例えば、図１の電力変換装置１００における出力回路１０のように、３相モータＭを駆動するインバータ回路では、ブリッジ接続された３本のアーム（上アーム＋下アーム）で構成され、各ＳＷ素子に所定のＰＷＭパルスを印加してスイッチングすることで、入力された直流電源ＥからモータＭを駆動のための交流電力を得ている。尚、図１では、Ｕ系統のアームだけが図示されており、分かり易くするためＶ系統とＷ系統のアームが省略されて、簡略化された記載となっている。

また、図１に示す電力変換装置１００のように、誘導性の負荷を駆動するインバータ回路では、各ＳＷ素子に対して逆並列にダイオードが接続され、いずれかのＳＷ素子がＯＦＦした時、モータＭに流れていた電流が対アームのダイオードを介して還流するようになっている。また、インバータ回路では、通常、上アームと下アームのＳＷ素子が同時にＯＮして電源短絡が発生するのを防ぐため、上アームと下アームのＳＷ素子が同時にＯＦＦ状態となるデッドタイム（ＤＴ）が設けられている。そして、図１に示す電力変換装置１００は、破線で囲ったゲート制御回路２０によって、２つのＳＷ素子ＳＨ，ＳＬのスイッチング速度（ＳＷ速度）、および２つのＳＷ素子ＳＨ，ＳＬが共にＯＦＦ状態となるデッドタイム（ＤＴ）が、以下に示すように、変更可能に構成されている。

図１の電力変換装置１００におけるゲート制御回路２０は、パルス制御されたゲート信号ＧＵ，ＧＬを、出力回路１０の２つのＳＷ素子ＳＨ，ＳＬへ供給する。ゲート制御回路２０は、点線で囲ったＥＣＵ内で構成される駆動信号生成回路２１、ＤＴ（デッドタイム）生成回路２２、ＳＷ速度／ＤＴ（デッドタイム）決定回路２３、および別の点線で囲ったＳＷ速度切替回路２４を主な構成要素としている。図１の電力変換装置１００におけるＳＷ速度切替回路２４は、上アームと下アームの各ＳＷ素子ＳＨ，ＳＬのゲート入力抵抗を切り替えるもので、並列接続の抵抗Ｒ１，Ｒ２、および抵抗Ｒ１，Ｒ２の接続状態を切り替えるスイッチＫ１からなる。

また、図１の電力変換装置１００は、各ＳＷ素子ＳＨ，ＳＬの温度を検出するための素子温度検出手段３０を有しており、該素子温度検出手段３０からの温度信号が、ゲート制御回路２０のＳＷ速度／ＤＴ決定回路２３に入力される。そして、ＳＷ速度／ＤＴ決定回路２３の一方の出力であるＤＴ切替信号が、ＤＴ生成回路２２に入力される。ＤＴ生成回路２２では、駆動信号生成回路２１から入力されるＰＷＭ信号を基にしてデッドタイムが設定されるが、その際にＳＷ速度／ＤＴ決定回路２３からのＤＴ切替信号が参照され、所定のデッドタイムが設定された各ＳＷ素子ＳＨ，ＳＬに対する駆動信号ｄ＿Ｈ，ｄ＿Ｌが出力される。また、ＳＷ速度／ＤＴ決定回路２３のもう一方の出力であるＳＷ速度切替信号は、ＳＷ速度切替回路２４に入力され、スイッチＫ１で抵抗Ｒ１，Ｒ２の接続状態を切り替えて、ＤＴ生成回路２２から入力される駆動信号ｄ＿Ｈ，ｄ＿Ｌに対して所定のＳＷ速度を設定する。

そして、次に示すように、本発明に係る電力変換装置においては、ＳＷ速度が速い設定において、デッドタイムが短く設定され、ＳＷ速度が遅い設定において、デッドタイムが長く設定されている。

図２は、図１に示した電力変換装置１００で用いられるＳＷ素子ＳＨ，ＳＬとデッドタイム（ＤＴ）の制御方法を説明する図で、図２（ａ）は、一般的なＳＷ素子の温度に対する耐圧、許容サージ電圧、および許容損失の各特性の関係を示した図である。尚、図２（ａ）では、ＳＷ素子の一例として、ＩＧＢＴの温度と耐圧の関係を示すグラフが例示されている。また、図２（ｂ）は、図１に示した電力変換装置１００におけるＳＷ素子ＳＨ，ＳＬの高温時と低温時におけるＳＷ速度とデッドタイム（ＤＴ）の各設定の関係を示した図である。

また、図３は、図１に示した電力変換装置１００の温度信号、ＰＷＭ信号、上アームと下アームの駆動信号ｄ＿Ｈ，ｄ＿Ｌ、ＤＴ、上アームと下アームのゲート信号ＧＵ，ＧＬ、およびＳＷ速度について、タイムチャートを模式的に示した図である。

図１に例示した電力変換装置１００のように、本発明に係る電力変換装置は、直流電源に接続する上アームと下アームの直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点Ｐから負荷に電力が供給される回路構成を有しており、例えば、直流電力を交流電力へ変換するインバータやＤＣ−ＤＣコンバータとすることができる。先の発明が解決しようとする課題欄で説明したように、上記回路構成を備えた電力変換装置では、一般的に、ＳＷ素子のサージ破壊防止と損失低減という２つのトレードオフ関係にある課題をクリアして、安定的かつ効率的な動作を実現しなければならない。すなわち、ＩＧＢＴやパワーＭＯＳトランジスタ等のＳＷ素子は、ＳＷ速度を速くするほど低損失（低発熱）となる反面、発生するサージ電圧が逆に大きくなって、ＳＷ素子が破壊され易くなってしまう。逆に、サージ破壊を防止してＳＷ素子を安定的に動作させるため、スイッチング時に発生するサージ電圧が許容耐圧以下となる程度にＳＷ速度を遅く設定すると、ＳＷ損失が増加して効率的な動作ができなくなってしまう。従って、サージ破壊を防止するためには、発生するサージ電圧が許容耐圧以下となるまでＳＷ速度を遅く設定する必要があるが、ＳＷ損失を抑制するためには、許容耐圧をクリアできる限界内のできるだけ速いＳＷ速度に設定される必要がある。

上記したサージ破壊防止と損失低減という２つのトレードオフ関係は、各ＳＷ素子の特性（ＳＷ速度）を介してもたらされている。一方、図２（ａ）に示すように、ＩＧＢＴやパワーＭＯＳトランジスタ等のＳＷ素子の耐圧には温度依存性があり、低温では耐圧が低く、高温では耐圧が高くなるという特性を有している。すなわち、ＳＷ素子は、低温時には耐圧が厳しく、発熱に対する許容は大きくなる。逆に高温時には、発熱に対して厳しくなり、耐圧に対する許容は大きくなる。従って、この温度による耐圧特性の違いを利用すれば、各温度において、それぞれの耐圧をクリアできる限界まで各ＳＷ素子のＳＷ速度を速く設定することができる。また、各ＳＷ素子のＳＷ速度を速く設定すれば、上アームと下アームの２つのＳＷ素子が共にＯＦＦ状態となるデッドタイムを短くして、電力変換装置の全体としての電圧利用率も高めることができる。

そこで、前述したように、図１の電力変換装置１００では、パルス制御されたゲート信号ＧＵ，ＧＬをそれぞれ上アームと下アームの直列接続された２つのＳＷ素子ＳＨ，ＳＬへ供給するゲート制御回路２０において、該２つのＳＷ素子ＳＨ，ＳＬのＳＷ速度、および２つのＳＷ素子ＳＨ，ＳＬが共にＯＦＦ状態となるデッドタイム（ＤＴ）が、変更可能に構成されている。そして、図２（ｂ）に示すように、ＳＷ素子ＳＨ，ＳＬが高温時において、ＳＷ速度を速く設定すると共に、デッドタイムを短く設定し、ＳＷ素子ＳＨ，ＳＬが低温時において、ＳＷ速度を遅く設定すると共に、デッドタイムを長く設定している。これにより、上記したような各温度での耐圧をクリアできる最適なＳＷ速度の設定と過不足ないデッドタイムの設定を、実現することが可能になる。また、これによれば、高耐圧のＳＷ素子や大きなサイズのＳＷ素子を用いることなく、汎用のＳＷ素子ＳＨ，ＳＬを限界まで有効に利用するため、ＳＷ素子ＳＨ，ＳＬの大型化やコストアップにもならない。

例えば、図３のタイムチャートに示したように、図１の電力変換装置１００では、ＳＷ素子ＳＨ，ＳＬの温度が閾値Ｔ０より低い低温時においては、遅いＳＷ速度Ｓｐ１に設定すると共に、長いデッドタイムＤＴ１に設定し、これによって低温時に厳しくなる耐圧をクリアできるようにしている。逆に、ＳＷ素子ＳＨ，ＳＬの温度が閾値Ｔ０より高い高温時においては、速いＳＷ速度Ｓｐ２に設定すると共に、短いデッドタイムＤＴ２に設定し、これによって高温時に厳しくなる損失と温度上昇をできるだけ抑制するようにしている。尚、上記したデッドタイムＤＴ１，ＤＴ２の各設定値は、図３に示す実動上のデッドタイムＤＴ０が必要十分の値となるように、適宜設定される。また、図３に例示したタイムチャートは、ＳＷ素子ＳＨ，ＳＬの温度が閾値Ｔ０になった後、ＳＷ速度とデッドタイムを同時に切り替える場合の例である。実際には、後述するように、ＳＷ速度とデッドタイムの切り替えタイミングは、ずらす方が望ましい。

上記した低温では耐圧が低く、高温では耐圧が高いという図２（ａ）に示したＳＷ素子の特性を利用するにあたっては、例えば電力変換装置に入力される信号を基に、ＳＷ素子の負荷状況を判定し、ＳＷ素子の温度を推定し、ＳＷ素子が高温となる負荷状況でＳＷ速度を速く設定し、低温状態となる負荷状況でＳＷ速度を遅く設定するようにしてもよい。

しかしながら、図１に示した電力変換装置１００のように、素子温度検出手段３０を有してなる構成とし、該素子温度検出手段３０が出力する温度信号をゲート制御回路２０に設けたＳＷ速度／ＤＴ決定回路２３でモニタすることが好ましい。そして、ゲート制御回路２０に設けたＳＷ速度切替回路２４とＤＴ生成回路２２により、ＳＷ素子ＳＨ，ＳＬが高温状態では、ＳＷ速度を速く設定すると共に、デッドタイムを短く設定し、ＳＷ素子ＳＨ，ＳＬが低温状態では、ＳＷ速度を遅く設定すると共に、デッドタイムを長く設定する。

以上のようにして、図１に示した電力変換装置１００では、素子温度検出手段３０でＳＷ素子ＳＨ，ＳＬの温度を正確に測定し、ＳＷ素子ＳＨ，ＳＬのゲート制御回路２０において、ＳＷ素子ＳＨ，ＳＬの耐圧が低い低温時にはＳＷ速度を低速化して発生するサージ電圧を減らし、発熱に対する余裕が少ない高温時にはＳＷ速度を高速化して損失を減らす制御を行う。

これによれば、ＳＷ素子ＳＨ，ＳＬとして低コストの汎用のＩＧＢＴやパワーＭＯＳトランジスタを使用し、上記したＳＷ速度の制御を行わない場合に較べて、同じ特性のＳＷ素子であってもより低温かつより高電圧まで使用可能となる。また、前述したゲート信号からＳＷ素子の負荷状況を判定する方法に較べても、ＳＷ素子ＳＨ，ＳＬの温度をより正確に知ることができるため、サージ破壊防止と損失低減をより高い極限で両立させることができる。さらには、各温度で最適に設定されたＳＷ速度に合わせてデットタイムが設定されるため、ＳＷ速度の制御だけを行う場合に較べて、電力変換装置１００の全体としての電圧利用率も高めることができる。

尚、上記したＳＷ速度の制御では、ＳＷ素子ＳＨ，ＳＬが低温状態から高温状態へ移行する昇温過程で、ＳＷ速度が遅い設定から速い設定に切り替えられ、高温状態から低温状態へ移行する降温過程で、ＳＷ速度が速い設定から遅い設定に切り替えられる。従って、この場合には、電源短絡を確実に防止するため、ＳＷ素子ＳＨ，ＳＬが高温状態から低温状態へ移行する降温過程においては、デッドタイムを変更した後で、ＳＷ速度を変更することが好ましい。尚、ＳＷ素子ＳＨ，ＳＬが低温状態から高温状態へ移行し、ＳＷ速度が遅い設定から速い設定に切り替えられる昇温過程では、ＳＷ速度を変更した後でデッドタイムを変更した方が望ましい。また、例えば、ＳＷ速度と前記デッドタイムを変更する切り替え温度（図３の閾値Ｔ０）が、ＳＷ素子ＳＨ，ＳＬが高温状態から低温状態へ移行する降温過程と低温状態から高温状態へ移行する昇温過程とで、異なる温度に設定されてなる構成とすることもできる。

以上のようにして、図１に例示した電力変換装置１００は、直流電源Ｅに接続する直列接続された２つのＳＷ素子ＳＨ，ＳＬを備え、該２つのＳＷ素子ＳＨ，ＳＬの接続点Ｐから負荷に電力が供給される電力変換装置であって、大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能な電力変換装置とすることができる。

次に、図１の電力変換装置１００におけるＳＷ速度／ＤＴ決定回路２３、ＳＷ速度切替回路２４、およびＤＴ生成回路２２について、その具体的な回路構成例を説明する。

図４は、図１にブロック図で示したＳＷ速度／ＤＴ決定回路２３の回路構成例で、ＳＷ速度／ＤＴ決定回路２３ａの回路図である。

図４に示すＳＷ速度／ＤＴ決定回路２３ａは、コンパレータＣｐ１とインバータ素子Ｉ１で構成されている。コンパレータＣｐ１は、図１の素子温度検出手段３０が出力する温度信号と図３の切り替え温度の閾値Ｔ０に対応した参照電圧Ｖｒ１を比較し、インバータ素子Ｉ１にて反転され、その信号は図中の表のように割り振られたＬレベルまたはＨレベルの信号を出力する。そして、その信号は、ＳＷ速度切替信号およびＤＴ切替信号として出力される。

図５は、駆動トランジスタを含めた図１のＳＷ速度切替回路２４の具体例を示す図で、図５（ａ），（ｂ）は、それぞれ下アームのＳＷ速度切替回路２４ａ，２４ｂの回路図である。

図５（ａ）に示すＳＷ速度切替回路２４ａは、駆動トランジスタＱ１Ｕ，Ｑ１Ｌおよび図１と同様の抵抗Ｒ１，Ｒ２とスイッチＫ１からなる。図５（ａ）のＳＷ速度切替回路２４ａでは、前述したように、ＳＷ速度／ＤＴ決定回路２３からのＳＷ速度切替信号でスイッチＫ１をＯＮ，ＯＦＦし、ＳＷ素子ＳＬのゲート入力抵抗を切り替える。

図５（ｂ）に示すＳＷ速度切替回路２４ｂは、上段の駆動トランジスタＱ１Ｕと下段の駆動トランジスタＱ１Ｌ、それぞれにスイッチＫ２，Ｋ３で並列接続される上段の駆動トランジスタＱ２Ｕと下段の駆動トランジスタＱ２Ｌ、および抵抗Ｒ３からなる。図５（ｂ）のＳＷ速度切替回路２４ｂでは、ＳＷ速度／ＤＴ決定回路２３からのＳＷ速度切替信号でスイッチＫ２、Ｋ３をＯＮ，ＯＦＦし、駆動トランジスタの並列数を切り替えることでＯＮ抵抗を変え、これによってＳＷ速度を切り替える。

尚、図５（ａ），（ｂ）の下アームのＳＷ速度切替回路２４ａ，２４ｂと同じように、上アームのＳＷ速度切替回路についても、駆動トランジスタを含めた同様の構成が可能である。

図６は、図１にブロック図で示したＤＴ生成回路２２のアナログ回路による構成例で、ＤＴ生成回路２２ａの回路図である。また、図７は、図６に示すＤＴ生成回路２２ａの動作を説明する図で、ＰＷＭ信号、上アームと下アームの各アンプＡ１における入力の電圧波形ＶＨ，ＶＬと出力の駆動信号ｄ＿Ｈ，ｄ＿Ｌについて、タイムチャートを模式的に示した図である。尚、図７では、図６の各スイッチＫ４をＯＦＦした時の電圧波形が実線で示されており、各スイッチＫ４をＯＮした時の電圧波形が破線で示されている。

図６に示すＤＴ生成回路２２ａは、上アームと下アームのそれぞれについて、抵抗Ｒ４，Ｒ５と容量Ｃ１からなるＲＣ回路、抵抗Ｒ４に逆向きに並列接続されたダイオードＤ１、抵抗Ｒ５の接続状態を切り替えるスイッチＫ４、およびＲＣ回路から出力される電圧波形ＶＨ，ＶＬを入力して駆動信号ｄ＿Ｈ，ｄ＿Ｌを出力するアンプＡ１で構成されている。駆動信号生成回路２１から出力されるＰＷＭ信号は、上アームについてはそのままＲＣ回路に入力され、下アームについてはインバータ素子Ｉ２で反転されてＲＣ回路に入力される。また、ＳＷ速度／ＤＴ決定回路２３からのＤＴ切替信号によって、上アームと下アームの各スイッチＫ４がＯＮ，ＯＦＦされる。

図６のＤＴ生成回路２２ａでは、ＳＷ速度／ＤＴ決定回路２３からのＤＴ切替信号でスイッチＫ４をＯＮ，ＯＦＦし、抵抗Ｒ５の接続状態を切り替えてＲＣ回路の時定数を変更し、これによって、図７に示すように、ＲＣ回路が出力する電圧波形ＶＨ，ＶＬの立ち上り速度が変わる。これを、アンプＡ１でパルス波形に整形することで、長いデッドタイムＤＴ１と短いデッドタイムＤＴ２を生成することができる。

図８は、図１にブロック図で示したＤＴ生成回路２２のデジタル回路による構成例で、ＤＴ生成回路２２ｂの回路図である。また、図９は、図８に示すＤＴ生成回路２２ｂの動作を説明する図で、図８のＤＴ生成回路２２ｂにおける各位置での信号のタイムチャートを模式的に示した図である。

図８のＤＴ生成回路２２ｂにおいて、一点鎖線より上の部分は、図のように接続された２つのフリップフロップＦＦ１，ＦＦ２、２つのＡＮＤ素子ＡＮ１，ＡＮ２、および一点鎖線より下の部分で生成したクロック信号ＣＫ１をフリップフロップＦＦ２のＣＫ２に反転して入力するインバータ素子Ｉ３で構成されている。また、一点鎖線より下の部分は、図のように接続された最初のクロック信号ＣＬＫを生成するクロックパルス生成部ＣＰＧ、ＳＷ速度／ＤＴ決定回路２３からのＤＴ切替信号を反転するインバータ素子Ｉ４、２つのＡＮＤ素子ＡＮ３，ＡＮ４、および１つのＯＲ素子ＯＲ１で構成されている。

以下、図８と図９を参照しながら、図８のＤＴ生成回路２２ｂの動作を説明する。

図９に示すＳＷ速度／ＤＴ決定回路２３からのＤＴ切替信号において、Ｌレベルが短いデッドタイム（ＤＴ）設定の指示となっており、Ｈレベルが長いデッドタイム（ＤＴ）設定の指示となっている。図８のクロックパルス生成部ＣＰＧは、図９に示す最初のクロック信号ＣＬＫを生成する。また、クロック信号ＣＬＫが入力されたフリップフロップＦＦ０は、図９に示すように、２倍周期の信号Ｑ０を出力する。そして、ＤＴ切替信号がＨレベルで、ＡＮＤ素子ＡＮ３から２倍周期の信号Ｑ０が出力され、ＤＴ切替信号がＬレベルで、ＡＮＤ素子ＡＮ４から最初のクロック信号ＣＬＫが出力される。従って、ＯＲ素子ＯＲ１から出力されるクロック信号ＣＫ１は、図９のようになる。

ＯＲ素子ＯＲ１から出力されるクロック信号ＣＫ１は、フリップフロップＦＦ１のＣＫ１にそのまま入力され、フリップフロップＦＦ２のＣＫ２には、インバータ素子Ｉ３で反転して入力される。従って、クロック信号ＣＫ２は、図９に示すようになる。

また、フリップフロップＦＦ１のＤ１には、駆動信号生成回路２１からのＰＷＭ信号がそのまま入力され、フリップフロップＦＦ１は、図９に示すように、クロック信号ＣＫ１によって所定の時間遅延された信号Ｑ１とその反転信号を出力する。また、信号Ｑ１の反転信号は、フリップフロップＦＦ２のＤ２に入力され、フリップフロップＦＦ２は、図９に示すように、クロック信号ＣＫ２によって所定の時間遅延された信号Ｑ２とその反転信号を出力する。

従って、フリップフロップＦＦ１からの信号Ｑ１とフリップフロップＦＦ２からの信号Ｑ２の反転信号を入力するＡＮＤ素子ＡＮ１は、図９に示す駆動信号ｄ＿Ｈを出力する。また、フリップフロップＦＦ１からの信号Ｑ１の反転信号とフリップフロップＦＦ２からの信号Ｑ２を入力するＡＮＤ素子ＡＮ２は、図９に示す駆動信号ｄ＿Ｌを出力する。以上のようにして、図９に示すように、ＤＴ切替信号がＬレベルでは、短いデッドタイムＤＴ２が生成され、ＤＴ切替信号がＨレベルでは、長いデッドタイムＤＴ１が生成される。

次に、図１に例示した電力変換装置１００においては、ＳＷ速度とデッドタイムの切り替えを適切なタイミングで行い、電源短絡やデッドタイムの過不足を招くことなく制御する必要がある。以下の図１０〜図１３では、ＳＷ速度とデッドタイムを変更するタイミングに関連して、ゲート制御回路における好ましい制御方法について説明する。

図１０は、ＳＷ速度とデッドタイム（ＤＴ）の変更タイミングに関する好ましい制御方法の一例を示した模式的なタイムチャートである。図１０にある各信号は、図３の信号と対応しているが、ＳＷ速度とＤＴの変更タイミングを分かり易くするため、ゲート信号ＧＵ，ＧＬではＳＷ速度に係るパルスの立ち上りと立ち下りの傾きおよびＤＴの記載を省略し、下のバーグラフでＳＷ速度とＤＴの設定状態を示している。

図１０に示す制御方法は、一点鎖線で示したＳＷ速度の変更タイミングと、二点鎖線で示したＤＴの変更タイミングが、上アームと下アームのＳＷ素子へそれぞれ供給されるゲート信号ＧＵ，ＧＬにおいて、１パルスずれた点に設定された構成となっている。すなわち、昇温過程では、時刻ｔａで温度信号が閾値Ｔ０ａを越えた後、上アームのゲート信号ＧＵにおけるパルスＵＰａでＳＷ速度が切り替えられ、次の下アームのゲート信号ＧＬにおけるパルスＬＰａでＤＴが切り替えられている。また、降温過程では、時刻ｔｂで温度信号が閾値Ｔ０ｂより小さくなった後、上アームのゲート信号ＧＵにおけるパルスＵＰｂでＤＴが切り替えられ、次の下アームのゲート信号ＧＬにおけるパルスＬＰｂでＳＷ速度が切り替えられている。この制御によって、確実に電源短絡を防止すると共に、電圧利用率の低下も極力抑制することができる。

図１１と図１２は、それぞれ、ＳＷ速度とデッドタイム（ＤＴ）の変更タイミングに関する別の例を示した模式的なタイムチャートである。

図１１と図１２に示す制御方法は、二点鎖線で示した同時に行うＳＷ速度とＤＴの変更タイミングが、いずれも、下アームのゲート信号ＧＬにおいて１個のパルスが間引かれた期間に設定された構成となっている。すなわち、図１１の昇温過程では、時刻ｔｃで温度信号が閾値Ｔ０ｃを越えた後、下アームのゲート信号ＧＬにおいて１個のパルスＰＬｃが間引かれており、この間引かれた期間にＳＷ速度とＤＴが同時に切り替えられている。また、降温過程では、時刻ｔｄで温度信号が閾値Ｔ０ｄより小さくなった後、下アームのゲート信号ＧＬにおいて１個のパルスＰＬｄが間引かれており、この間引かれた期間にＳＷ速度とＤＴが同時に切り替えられている。下アーム側のＳＷ素子に通電しておらず、逆並列されたダイオードに通電している電流位相の際に、図１１に示すように、下アーム側のゲート信号のパルスを間引いた場合、負荷に印加される電圧波形は、パルスを間引いた影響を受けずに済む。逆に、上アームの逆並列ダイオードに通電されている電流位相の際には、上アーム側のゲート信号のパルスを間引けば同様の動作となる。

また、図１２では、昇温過程の時刻ｔｅで温度信号が閾値Ｔ０ｅを越えた後、下アームのゲート信号ＧＬにおいて１個のパルスＰＬｅが間引かれると共に、上アームのゲート信号ＧＵでは、下アームのパルスＰＬｅ対応するＯＦＦ期間がＯＮ期間に切り替えられ、３倍幅のパルスＵＰｅが生成されている。そして、この３倍幅の期間に、ＳＷ速度とＤＴが同時に切り替えられている。同様に、降温過程では、時刻ｔｆで温度信号が閾値Ｔ０ｆより小さくなった後、下アームのゲート信号ＧＬにおいてパルスＰＬｆが間引かれると共に、上アームのゲート信号ＧＵでは、３倍幅のパルスＵＰｆが生成され、この３倍幅の期間にＳＷ速度とＤＴが同時に切り替えられている。図１２では、ゲート信号が間引かれている期間は、上アームがＯＮ、下アームがＯＦＦとなっているが、逆でも良く、ＯＦＦの組み合わせでも良い。

以上のように、上アームと下アームの少なくとも一方のＳＷ素子へ供給される所定周期のゲート信号ＧＵ，ＧＬのパルスが間引かれて、ＳＷ速度とデッドタイムの変更タイミングを該間引かれた期間に設定することで、より確実に電源短絡を防止することができる。

図１３は、２相変調にて負荷を駆動する場合の例において、ＳＷ速度とデッドタイム（ＤＴ）の好ましい変更タイミングを示した模式的なタイムチャートである。

２相変調モータの制御では、図１３に示すように、モータの電気角１周期の間に、ＰＷＭ期間と連続ＯＮ期間および連続ＯＦＦ期間が存在する。このような場合には、ＳＷ速度とデッドタイムの変更タイミングが、ゲート信号ＧＵ，ＧＬにおいて、ＰＷＭ制御しない期間に設定されてなる構成とすることが好ましい。図１３の例では、昇温過程の時刻ｔｇで温度信号が閾値Ｔ０ｇを越えた後、制御信号の連続ＯＮ期間において、ＳＷ速度とＤＴが同時に切り替えられている。これによれば、さらに確実に電源短絡を防止することができる。

尚、上記したＳＷ速度とデッドタイムのいずれの切り替え方法においても、より確実に電源短絡を防止するためには、ＳＷ速度とデッドタイムの変更タイミングが、いずれも、ゲート信号ＧＵ，ＧＬのＯＮ期間の中点またはＯＦＦ期間の中点に設定されてなることが好ましい。

図１４は、図１に示した電力変換装置１００の変形例で、電力変換装置１０１の回路ブロック図である。尚、図１４に示す電力変換装置１０１において、図１に示した電力変換装置１００と同様の部分については、同じ符号を付した。

図１４に示す電力変換装置１０１においては、図１に示した電力変換装置１００の構成に加えて、直流電源Ｅからの入力電圧を検出する入力電圧検出回路２５が、ゲート制御回路２０ａのＥＣＵ内に追加構成されている。そして、ブロック図で示したＳＷ速度／ＤＴ決定回路２３ｂでは、入力電圧検出回路２５からの入力電圧信号も参照して、ＳＷ速度とデッドタイム（ＤＴ）の設定値が決定される。

また、電力変換装置１０１の出力回路１０ａにおいては、直列接続された２つのＳＷ素子ＳＨ，ＳＬのラインに、シャント抵抗Ｒｓが挿入されている。そして、シャント抵抗Ｒｓの両端電圧から素子電流を検出するため、素子電流検出回路３１が追加構成されている。ＳＷ速度／ＤＴ決定回路２３ｂは、素子電流検出回路３１からの電流信号も参照して、ＳＷ速度とデッドタイム（ＤＴ）の設定値が決定される。

車載システムで用いられる電力変換装置では、入力電圧の変動範囲が大きい。このため、例えばモータが所定の入力電圧で要求動作を満足するように設計されている場合、最大入力電圧では要求動作に対して余裕のある動作となり、最小入力電圧では要求動作に対して不足する動作になる場合がある。図１４の電力変換装置１０１における入力電圧検出回路２５は、このような変動範囲が大きい入力電圧に対して、ＳＷ速度とデッドタイムの設定を最適にするための構成である。

具体的には、例えば前記負荷がモータである場合において、入力電圧が所定の入力基準電圧に較べて高い高電圧状態では、ＳＷ速度が遅く設定されると共にデッドタイムが長く設定され、入力電圧が所定の入力基準電圧に較べて低い低電圧状態では、ＳＷ速度が速く設定されると共にデッドタイムが短く設定されてなる構成とする。

図１５は、上記した車載システムでの入力電圧の変動による問題点、およびＳＷ速度とデッドタイムの設定を最適にした場合の効果を説明するための図である。図１５（ａ）は、入力電圧に対するＳＷ素子ＳＵ，ＳＬと負荷Ｍを駆動するのに必要な特性をまとめた図であり、図１５（ｂ）は、入力電圧に対するＳＷ素子ＳＵ，ＳＬの駆動制御をまとめた図である。

図１５（ａ）の表において、必要変調率が示されている。電力変換装置の変調率ｍは、変調率ｍ＝（モータに印加する線間電圧Ｖｍ）／（入力電圧Ｖｉｎ）で定義される。電源電圧が低電圧の場合には、高電圧の場合と比較して、同じ回転数・トルクを出すには大きな変調率が必要となる。図１５（ａ）の表に示されているモータの導通損失は、同一トルクの場合には、変調率に比例して大きくなる。また、図１５（ａ）の表に示されている許容ＳＷ損失は、同一雰囲気温度の場合には、導通損失が大きいほど小さくなる。

以上の図１５（ａ）に示した入力電圧に対するＳＷ素子ＳＵ，ＳＬと負荷Ｍを駆動するのに必要な特性を基にして、図１５（ｂ）に示すＳＷ素子ＳＵ，ＳＬの駆動制御の設定を行う。

図１５（ｂ）の設定によれば、以下のような効果を得ることができる。すなわち、図１５（ａ）に示したように低電圧時では許容ＳＷ損失が小さいが、ＳＷ速度を速くすることで、ＳＷ損失を減らすことができる。また、低電圧時にＤＴを短くすることで、高い変調率まで出せるようになり、次の図１６に示すように、動作可能回転数トルク領域を広げることができる。一方、図１５（ａ）に示したように高電圧時は許容サージ電圧が小さいので、ＳＷ速度をなまらせて、サージを抑えるようにする。尚、高電圧時は、次の図１６に示すように、ＳＷ速度を遅くすることに伴うデメリットのＳＷ損失と変調率について、余裕があり、問題とはならない。ＰＷＭ周波数や変調方式などのシステム設定によっては、導通損失に対して、ＳＷ損失の割合が大きくなる場合も考えられる。ＳＷ損失は、同じＳＷ速度条件下では電源電圧に比例して大きくなる傾向があるので、高電圧時のＳＷ損失に余裕がない場合も考えられる。その場合でも、デッドタイムとＳＷ速度を可変とすることで、従来技術よりも低電圧時により広い動作領域を確保できるなどのメリットは享受できる。

図１６は、図１５（ｂ）に示したＳＷ素子ＳＵ，ＳＬの駆動制御において、デッドタイム（ＤＴ）を制御したことによる効果の一例を解析した図である。

図１６では、ＰＷＭ周波数を２０ｋＨｚ（周期Ｔ＝５０μｓ）として、以下のように解析している。３相変調でのデッドタイム（ＤＴ）がゼロの理論電圧利用率は、√３／２＝０．８６６である。図１６の上の表に示すように、ＤＴが３μｓのときの可能最大変調率に相当する電圧利用率は、０．８６６×（５０−３）／５０＝０．８１４であり、ＤＴが２μｓのときの電圧利用率は、０．８６６×（５０−２）／５０＝０．８３１である。

図１６の下のグラフに示すように、高電圧時には要求動作に対して余裕のある動作となるため、許容サージ電圧が小さいので、ＳＷ速度をなまらせてサージを抑える。一方、低電圧時には要求動作に対して不足する動作になる場合があるため、ＳＷ速度を速く設定すると共にデッドタイムを短く設定することで、高い変調率まで出せるようになり、動作可能回転数トルク領域を広げることができる。

図１７は、図１４にブロック図で示したＳＷ速度／ＤＴ決定回路２３ｂの入力電圧信号に関連する部分の回路構成例で、ＳＷ速度／ＤＴ決定回路２３ｃの回路図である。

図１７に示すＳＷ速度／ＤＴ決定回路２３ｃは、コンパレータＣｐ２だけで構成されている。コンパレータＣｐ２は、図１４の入力電圧検出回路２５が出力する入力電圧信号と所定の入力基準電圧に対応した参照電圧Ｖｒ２を比較し、図中の表のように割り振られたＬレベルまたはＨレベルの信号を出力し、ＳＷ速度切替信号およびＤＴ切替信号として送信する。これによって、図１４の電力変換装置１０１におけるＳＷ速度切替回路２４とＤＴ生成回路２２では、図１５（ｂ）に示した低電圧時と高電圧時におけるＳＷ速度とデッドタイム（ＤＴ）が設定される。

また、図１４の電力変換装置１０１は、ＳＷ素子ＳＵ，ＳＬに流れる素子電流を検出するための素子電流検出回路３１を有しており、ＳＷ速度およびデッドタイムの変更が、素子電流検出回路３１が出力する電流信号によって、素子電流を参照して行われる構成となっている。

図１８は、素子電流（負荷電流）に対するＳＷ素子ＳＵ，ＳＬの特性をまとめた図である。

例えば、素子電流に対するＳＷ素子ＳＵ，ＳＬの駆動制御は、素子温度検出手段３０によるＳＷ素子ＳＵ，ＳＬの温度情報や入力電圧検出手段２５による入力電圧情報との組み合わせによって、以下のように種々の駆動制御が行われる。

素子電流が大きいときは、図１８に示すように、ＳＷ素子ＳＵ，ＳＬの損失が大きくなっている。よって、その時の素子温度が高い場合は、ＳＷ速度を速くして、損失を抑える制御が有効となる。また、素子電流が大きいときは、図１８に示すように、許容サージ電圧の余裕も小さい。よって、その時の素子温度が低い場合や、電源電圧が高い場合は、ＳＷ速度を遅くして、サージを抑える制御が有効となる。

サージ電圧に余裕のあるＳＷ素子ＳＵ，ＳＬが選定してあれば、素子温度や電源電圧によらずに、図４の素子温度または図１７の電源電圧による制御と同様に制御して、素子電流が増えた場合にＳＷ速度を速くしてもよい。反対に、ＳＷ素子ＳＵ，ＳＬの熱設計上に余裕があれば、素子電流が増えた場合に、ＳＷ速度を遅くしてもよい。

また、還流用のダイオードＤＨ，ＤＬに低電流を流した状態でリカバリさせると、リンギングが生じてしまう現象が知られている。その現象を防ぐために、素子電流が小さい時、ＳＷ素子ＳＵ，ＳＬのゲート抵抗を大きくしてもよい。その際は、ＳＷ素子ＳＵ，ＳＬのターンオンのときだけゲート抵抗を大きくしても、効果が得られる。

尚、以上の素子電流による制御に限らず、ＳＷ素子ＳＵ，ＳＬのターンオン時またはターンオフ時だけＳＷ速度を切り替えてもよく、また、ＳＷ素子ＳＵ，ＳＬのターンオンとターンオフで、違う閾値や違う論理でＳＷ速度を切り替えてもよい。

図１９は、図１４に示した温度信号、入力電圧信号および電流信号の３つの情報によりＳＷ速度とデッドタイム（ＤＴ）の設定値を決定する場合のブロック図で示したＳＷ速度／ＤＴ決定回路２３ｂの回路構成例で、ＳＷ速度／ＤＴ決定回路２３ｄの回路図である。

図１９に示すＳＷ速度／ＤＴ決定回路２３ｄにおいては、素子温度に対応する温度信号、電源電圧に対応する入力電圧信号および素子電流に対応する電流信号を基にして、論理回路が、事前に決めてある論理で処理し、図中の表の振り分けに従ったＬレベルまたはＨレベルの信号を出力する。尚、図１９のＳＷ速度／ＤＴ決定回路２３ｄでは、温度信号、入力電圧信号および電流信号のそれぞれをコンパレータＣｐ１，Ｃｐ２，Ｃｐ３で受けているが、Ａ／Ｄ変換回路で受けるようにしてもよい。また、図１９のＳＷ速度／ＤＴ決定回路２３ｄでは、ＳＷ速度を速く設定し、ＤＴを短く設定する場合の論理回路の出力をＬレベルとし、ＳＷ速度を遅く設定し、ＤＴを長く設定する場合の論理回路の出力をＨレベルとしている。しかしながら、これに限らず、ＬレベルとＨレベルを逆に割り振ってもよいし、複数ビット用意して、２段階以上のレベルで切り替えを行ってもよい。

また、図１９のＳＷ速度／ＤＴ決定回路２３ｄは、論理回路の後段に、遅延回路Ａを備えている。遅延回路Ａは、図１４の駆動信号生成回路２１が出力するＰＷＭ信号を受けて、ＰＷＭ信号のパルス中心値に合わせて、ＳＷ速度切替信号およびＤＴ切換信号を出力する。尚、遅延回路Ａは、ＰＷＭ信号自体を受けなくても、ＰＷＭ信号を生成する際に用いる三角波など、ＰＷＭの位相が分かる信号を代用して受けるようにしてもよい。

以上に説明した図１９のＳＷ速度／ＤＴ決定回路２３ｄの構成により、ＰＷＭの中点のタイミングで、ＳＷ速度切替信号およびＤＴ切換信号が生成され、それぞれＳＷ速度切替回路２４にＤＴ生成回路２２に向けて出力される。

図２０は、図１９に示したＳＷ速度／ＤＴ決定回路２３ｄの変形例で、ＳＷ速度／ＤＴ決定回路２３ｅの回路図である。

図２０に示すＳＷ速度／ＤＴ決定回路２３ｅでは、図１９に示したＰＷＭ信号を受けて動作させる遅延回路Ａの代わりに、ＳＷ速度切替信号を出力する遅延回路ＢとＤＴ切換信号を出力する遅延回路Ｃを備えている。

図２０のＳＷ速度／ＤＴ決定回路２３ｅでは、ＰＷＭ信号を使わずに、ＳＷ速度切替信号またはＤＴ切換信号のどちらかに大きな遅延を付けて、安定動作させることができる。例えば、論理回路の出力信号がＨレベルからＬレベルに切り替わった際は、ＤＴ切換信号のほうにより大きな遅延（例えば１ＰＷＭ相当）を付与することで、ＳＷ速度が速くなってからＤＴが短くなるように設定することができる。逆に、論理回路の出力信号がＬレベルからＨレベルに切り替わった際は、ＳＷ速度切替信号のほうにより大きな遅延（例えば１ＰＷＭ相当）を付与することで、ＤＴが長くなってからＳＷ速度を遅く設定することができる。

図２１は、図１９と図２０に示した論理回路部分の具体的な回路構成例で、論理回路Ａの回路図である。

図２１に示す論理回路Ａは、温度信号と入力電圧信号によって、ＳＷ速度とデッドタイム（ＤＴ）を切り替える場合の例で、インバータ素子Ｉ５とＡＮＤ素子ＡＮ５で構成されている。図２１の表に示した論理回路Ａの割付は、サージが最も厳しくなる条件に対応し、素子温度が低くて、電源電圧が高い時だけＳＷ速度を遅くするように、出力ＯＵＴのＨレベルが設定されている。尚、出力ＯＵＴがＨレベルとなってＳＷ速度を遅く設定された時には、ＤＴも長く設定されることは言うまでもない。

図２２は、図１９と図２０に示した論理回路部分の別の回路構成例で、論理回路Ｂの回路図である。

図２２に示す論理回路Ｂは、温度信号、入力電圧信号および電流信号の３つの信号によって、ＳＷ速度とデッドタイム（ＤＴ）を切り替える場合の例で、インバータ素子Ｉ６とＡＮＤ素子ＡＮ６で構成されている。図２２の表に示した論理回路Ｂの割付は、サージが最も厳しくなる条件に対応し、素子温度が低くて、電源電圧が高く、素子電流（負荷電流）が大きい時だけＳＷ速度を遅くするように、出力ＯＵＴのＨレベルが設定されている。

以上に示したように、上記した電力変換装置は、いずれも、直流電源に接続する直列接続された２つのＳＷ素子を備え、該２つのＳＷ素子の接続点から負荷に電力が供給される電力変換装置であって、大型化やコストアップを伴うことなく、サージ破壊防止と損失低減を両立し、安定的かつ効率的な動作が可能な電力変換装置とすることができる。

従って、上記電力変換装置は、例えば、直流電力を交流電力へ変換するインバータとして好適である。また、小型かつ低コストが要求され、過酷な使用条件下においても安定的かつ効率的な動作が必要な、車載用として好適である。

１００，１０１ 電力変換装置
ＳＨ，ＳＬ ＳＷ素子
１０，１０ａ 出力回路
２０，２０ａ ゲート制御回路
２１ 駆動信号生成回路
２２，２２ａ，２２ｂ ＤＴ生成回路
２３，２３ａ〜２３ｅ ＳＷ速度／ＤＴ決定回路
２４，２４ａ，２４ｂ ＳＷ速度切替回路
２５ 入力電圧検出回路
３０ 素子温度検出手段
３１ 素子電流検出回路

Claims (13)

1. 直流電源に接続する上アームと下アームの直列接続された２つのスイッチング素子（以下、ＳＷ素子と略記）を備え、該２つのＳＷ素子の接続点から負荷に電力を供給する電力変換装置であって、
   パルス制御されたゲート信号を前記２つのＳＷ素子へ供給するゲート制御回路において、
   前記２つのＳＷ素子のスイッチング速度（以下、ＳＷ速度と略記）、および２つのＳＷ素子が共にＯＦＦ状態となるデッドタイムが、変更可能に構成されてなり、
   前記ＳＷ速度が速い設定において、前記デッドタイムが短く設定され、
   前記ＳＷ速度が遅い設定において、前記デッドタイムが長く設定されてなることを特徴とする電力変換装置。
2. 前記ＳＷ素子の温度を検出するための素子温度検出手段を有してなり、
   前記ＳＷ素子が高温状態では、前記ＳＷ速度が速く設定されると共に、前記デッドタイムが短く設定され、
   前記ＳＷ素子が低温状態では、前記ＳＷ速度が遅く設定されると共に、前記デッドタイムが長く設定されてなることを特徴とする請求項１に記載の電力変換装置。
3. 前記ＳＷ素子が低温状態から高温状態へ移行する昇温過程においては、前記ＳＷ速度を変更した後で、前記デッドタイムを変更し、
   前記ＳＷ素子が高温状態から低温状態へ移行する降温過程においては、前記デッドタイムを変更した後で、前記ＳＷ速度を変更することを特徴とする請求項２に記載の電力変換装置。
4. 前記ＳＷ速度と前記デッドタイムを変更する切り替え温度が、
   前記ＳＷ素子が高温状態から低温状態へ移行する降温過程と低温状態から高温状態へ移行する昇温過程とで、異なる温度に設定されてなることを特徴とする請求項２または３に記載の電力変換装置。
5. 前記直流電源からの入力電圧を検出する入力電圧検出回路を有してなり、
   前記ＳＷ速度および前記デッドタイムの変更が、前記入力電圧を参照して行われることを特徴とする請求項１乃至４のいずれか一項に記載の電力変換装置。
6. 前記ＳＷ素子に流れる素子電流を検出するための素子電流検出回路を有してなり、
   前記ＳＷ速度および前記デッドタイムの変更が、前記素子電流を参照して行われることを特徴とする請求項１乃至５のいずれか一項に記載の電力変換装置。
7. 前記ＳＷ速度とデッドタイムの変更タイミングが、前記上アームと下アームのＳＷ素子へそれぞれ供給される前記ゲート信号において、１パルスずれた点に設定されてなることを特徴とする請求項１乃至６のいずれか一項に記載の電力変換装置。
8. 前記上アームと下アームの少なくとも一方のＳＷ素子へ供給される所定周期の前記ゲート信号のパルスが間引かれて、
   前記ＳＷ速度とデッドタイムの変更タイミングが、いずれも、前記間引かれた期間に設定されてなることを特徴とする請求項１乃至６のいずれか一項に記載の電力変換装置。
9. 前記電力変換装置が２相変調動作にて負荷へ電力を供給するものであり、
   前記ＳＷ速度とデッドタイムの変更タイミングが、前記ゲート信号において、ＰＷＭ制御しない期間に設定されてなることを特徴とする請求項１乃至６のいずれか一項に記載の電力変換装置。
10. 前記ＳＷ速度とデッドタイムの変更タイミングが、いずれも、前記ゲート信号のＯＮ期間の中点またはＯＦＦ期間の中点に設定されてなることを特徴とする請求項１乃至９のいずれか一項に記載の電力変換装置。
11. 前記ＳＷ速度の変更が、
    前記ＳＷ素子のゲート入力抵抗の変更により行われることを特徴とする請求項１乃至１０のいずれか一項に記載の電力変換装置。
12. 前記電力変換装置が、直流電力を交流電力へ変換するインバータであることを特徴とする請求項１乃至１１のいずれか一項に記載の電力変換装置。
13. 前記電力変換装置が、車載用であることを特徴とする請求項１乃至１２のいずれか一項に記載の電力変換装置。

Images