JP2014006889A5 - 半導体装置 - Google Patents

Claims (5)

1. データ退避時間制御回路と、
   パワーゲーティング制御回路と、
   汎用レジスタ、誤り訂正符号用レジスタ、及び誤り訂正符号回路を有するデータ処理回路と、を有し、
   前記汎用レジスタ及び前記誤り訂正符号用レジスタは、それぞれ揮発性記憶部及び不揮発性記憶部を有し、
   前記データ退避時間制御回路は、前記誤り訂正符号用レジスタに記憶された誤り訂正符号を前記誤り訂正符号回路で検出して得られるエラーの有無に従って、前記パワーゲーティング制御回路より出力され、前記汎用レジスタの揮発性記憶部から不揮発性記憶部に記憶するデータを記憶するためのデータ退避時間を変更する回路である半導体装置。
2. 請求項１において、
   前記誤り訂正符号回路は、
   前記誤り訂正符号を生成するための誤り訂正符号計算回路と、
   前記汎用レジスタの不揮発性記憶部に記憶された前記データを用いて前記誤り訂正符号計算回路によって計算された比較用誤り訂正符号と、前記誤り訂正符号用レジスタの不揮発性記憶部に記憶された前記誤り訂正符号とを比較して得られる比較結果を出力するための誤り訂正符号比較回路と、
   前記誤り訂正符号に従って前記汎用レジスタに記憶された前記データを訂正する訂正回路と、を有する半導体装置。
3. 請求項２において、
   前記データ退避時間制御回路は、
   前記比較結果を保持するためのエラー信号記憶回路と、
   前記比較結果に基づいて決定される前記データ退避時間の決定フラグを保持するためのデータ退避時間決定フラグ記憶回路と、を有する半導体装置。
4. 請求項１乃至３のいずれか一において、
   前記パワーゲーティング回路は、前記データ退避時間制御回路によって制御されるデータ退避時間カウンターを有し、
   前記データ退避時間カウンターは、前記データ退避時間カウンターのカウント値に従って、前記データ処理回路への電源供給を制御する半導体装置。
5. 請求項１乃至４のいずれか一において、
   前記不揮発性記憶部は、不揮発性記憶素子を有し、
   前記不揮発性記憶素子は、酸化物半導体層を有するトランジスタを用いた電荷の保持により前記データまたは前記誤り訂正符号の保持を行う半導体装置。