JP2013520827A - パターンアライメントを行うための方法および装置 - Google Patents

パターンアライメントを行うための方法および装置 Download PDF

Info

Publication number
JP2013520827A
JP2013520827A JP2012554364A JP2012554364A JP2013520827A JP 2013520827 A JP2013520827 A JP 2013520827A JP 2012554364 A JP2012554364 A JP 2012554364A JP 2012554364 A JP2012554364 A JP 2012554364A JP 2013520827 A JP2013520827 A JP 2013520827A
Authority
JP
Japan
Prior art keywords
workpiece
die
circuit pattern
pattern
dies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012554364A
Other languages
English (en)
Other versions
JP5795777B2 (ja
Inventor
ワールステン,ミカエル
グスタフソン,パー−エリック
Original Assignee
マイクロニック マイデータ エービー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロニック マイデータ エービー filed Critical マイクロニック マイデータ エービー
Publication of JP2013520827A publication Critical patent/JP2013520827A/ja
Application granted granted Critical
Publication of JP5795777B2 publication Critical patent/JP5795777B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003Alignment type or strategy, e.g. leveling, global alignment
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4679Aligning added circuit layers or via connections relative to previous circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Image Processing (AREA)

Abstract

多層システムインパッケージスタックの製造において直描書き込みマシン内におけるワークピースの第2の層のパターニングを行う方法。前記ワークピースは、第1の層を有する。前記第1の層上には、ダイ(1502)の形態をした複数の電気コンポーネントが任意に配置される。各コンポーネントは、接続点を有する。前記接続点のうちいくつかは、前記コンポーネント間において接続すべきである。第1のパターンにおいて、前記第1の層内に分配されたダイの接続点を含む異なるゾーン(1510)が、異なるアライメント要求と関連付けられる。前記方法は、a.前記システムインパッケージスタックの選択されたフィーチャまたは前記配置されたコンポーネントに対して高いアライメント要求を有する不可侵ゾーンを第1のパターン内において検出するステップと、b.前記システムインパッケージスタックの他のフィーチャに対してより緩やかなアライメント要求を持つことが許された前記第1のパターンのストレッチゾーン(1510)を検出するステップと、c.調節された第1のパターンデータを計算することにより前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含み、前記変換は、i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償されるように、行われる、ステップと、d.前記調節されたパターンデータに従って前記ワークピースの層上にパターンを書き込むステップとを含む。前記第1のパターンは、第2のパターンに同時に整合され得る。
【選択図】図17B

Description

本発明は、、主に、製品製造におけるワークピースのレーザーパターン画像化に関する。前記製品製造は、レーザー直描画像化デバイスを用いた感光表面のパターニングを含む。より詳細には、本発明は、個々のまたは複数のコンポーネント(例えば、ダイ)に対するパターンのアライメント後のパターン再接続を行うための方法および装置に関する。
異なる電気回路パターンを有する一連の層を構築する方法において、プリント回路基板を製造することは一般的である。この目的のために、基板上に電気回路パターンを書き込むための画像化デバイスとしてレーザー直描書込器を用いたパターン生成器が周知である。例えば、プリント回路基板を集積回路と共に製造する際、半導体材料の小型ブロックの形状をした複数のダイが用いられる。これらのダイそれぞれには機能電子回路が設けられ、これらの領域上機能電子回路は、プリント回路基板ワークピース上に(例えば、キャリアシリコンウェーハの形態で)分配される。その後、これらのダイをさらなる材料層で被覆することで、一連の製造ステップにおいて集積回路を形成する。製造プロセスにおいて、1つまたは複数のパターニングステップにおいて、ワークピースの選択された層上にパターンを生成する。
パターン生成
例えばコンポーネントの接続点または接触パッド(例えば、所望の電気回路内のダイ)を連結するために生成された電気回路パターンを形成する目的のために、ワークピースの層上にパターンを生成する。本明細書中、「ダイ」という表現は、任意の電子コンポーネント(例えば、受動コンポーネント、能動コンポーネント、または電子部と関連付けられた他の任意のコンポーネント)を指すものとして一般的に用いられる。このようなパターンは、書き込みプロセスまたは印刷プロセスにおいて生成される。このようなプロセスにおいて、回路パターンの画像が投射され、ワークピース上の導電性層を被覆する表面層上に書き込み印刷される。
この文脈において、書き込みおよび印刷は広い意味でとられるべきである。例えば、表面上へのパターンの投射、書き込みまたは印刷を挙げると、例えば、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニール、アブレーション、光ビームによる表面における他の任意の変更がある。
用いられる感光表面材料の種類に応じて、前記感光表面層の未露出部分または露出部分を除去して、前記ワークピース上にエッチングマスクを形成する。その後、前記マスク被覆されたワークピースをエッチングして、前記導電性層上に所望の電気回路パターンを形成する。このコンセプトの別の例として、パターンを用いて、下側の層上に材料を堆積させる例がある(例えば、前記ワークピース上に電気回路パターンまたは接続点を形成する例)。
パターン生成器
パターン生成器は、例えばレーザー直描画像化(LDI)システムによって実現される。このレーザー直描画像化(LDI)システムは、感光表面上にパターンをレーザーによって書き込むように構成される。前記レーザーは、レーザービームによって前記表面を走査する。前記レーザービームは、画像パターンデータに従って変調され、所望の電気回路パターンを示す画像を形成する。
発明の特定の背景
本分野における製造方法の近年の発展に起因して、コストおよび性能における利点が期待されており、埋設ダイ技術およびウェーハレベルパッケージング技術に対する興味が増している。これらの技術は異なる名称の技術ではあるが、ダイ埋設および関連問題において共通している。
しかし、層パターニングを用いた集積回路および他の製品の製造の発展において、生産性に影響を与える多様な要素が存在スル。ダイの配置およびパターンのアライメントは、これらの技術を用いた製造プロセスの歩留まり全体を決定する重要な要素である。例えば、ウェーハレベルパッケージングにおいて、ファンアウトプロセスには、生産性を制限する段階が含まれる。
アライメントおよびオーバーレイの制御
印刷パターンを各ダイの機能電子回路内の接続点またはワークピースの同一層または異なる層内の他のパターンと適合させるために、前記印刷パターンをワークピースの特定のフィーチャ(例えば、ダイ)とアライメントさせる必要がある。オーバーレイ制御とは、多層構造上におけるパターンツーパターンアライメントの監視および制御を記述する用語である。
従来技術において、撮像装置(例えば、CCDカメラ)を含む測定システムは、ワークピースの位置およびワークピース上の選択されたフィーチャを決定するためのアライメント手順において一般的に用いられる。例えば、これらのカメラは、ワークピースのフィーチャ(例えば、ワークピース上の縁部またはマーキング)を検出するために用いられ、前記画像内のフィーチャの位置を用いて、パターン生成器内の基準に相対する実際の物理的位置を計算する。元々設計された画像パターンデータの基礎となる理想的な物理的状態からの実際の物理的状態の逸脱を補償する方法については、多様な方法がある。例えば、画像パターンデータを調節した後、前記調節された画像パターンデータに応じて、パターンを書き込む。別の例において、書込器の座標系を調節して補償を行い、調節された座標系内に元々のパターンデータを書き込む。
ワークピース上へのダイの配置
従来技術のパターニングシステムの場合、パターンとダイとの間のアライメントを得るために、ワークピース上にダイを高精度に配置する必要がある。このような必要性の原因として、従来技術パターニングシステムにおいて用いられているステッパおよびアライナーは、パターニングプロセスを大幅に遅延させること無く個々のダイに対するアライメントを行う能力において制限がある点がある。このような制限に起因して、パターニングされた層を含む製品を製造するプロセスのペースを決定するタクトタイムについての現在の要求が満たすことができなくなっている。従来技術において、これらのダイを前記ワークピース上に高精度に配置し、共晶接合または接着剤によって前記ワークピース上に前記ダイを締結する。このようなプロセスには、極めて時間がかかる。
ピックアンドプレースマシンによるワークピース上へのダイの配置
製造速度の高速化のために、当該分野において、ワークピース上へのダイの分配をピックアンドプレースマシンによって行うことが所望されている。しかし、現在のピックアンドプレースマシンの場合、従来技術のパターン生成器がアライメントを管理するために必要な配置精度を維持しつつ、製造プロセスのタクトタイムに必要な速度を保持することができない。ピックアンドプレースマシンによって保持されたダイの場合、ランダムな位置誤差のあるものとしてみなされ得る。
ファンアウトプロセス
ファンアウトプロセスは、プロセスの一例であり、ワークピース上のダイの接続点への接続のための導電性経路を配置構成するステップを含む。前記ダイを被覆する再分配層に回路パターンを設ける。前記回路パターンは、前記ダイとアライメントされ、(例えばはんだボールにより)接触パッドへ接続される。前記はんだボールは、前記再分配層上に分配され、垂直電気接続部内の別の層へとアパチャによって延びる。前記アパチャはビアと呼ばれ、異なる層内の導体間の垂直相互接続アクセスのために用いられる。典型的には、接続点または接続線は、ボールグリッドピッチをより高くするために、より大面積上に分散される。層間のアライメントは、ファンアウトプロセスおよび従来技術のファンアウトプロセスにおいて、重要な要素である。なぜならば、ダイ配置が不正確である場合、従来技術パターニングシステムにおける個々のダイへに対するアライメント性能低下に起因して、コスト効率が下がるからである。図1は、従来技術プロセスにおける埋設ダイの一例の模式図のであり、ファンアウトウェーハレベルパッケージングプロセスを示す。以下、このプロセスについてさらに詳述する。
従来技術
従来技術のパターン生成器およびアライメントの例について、以下の特許公開文献に開示がある:US2003/0086600(「Multilayer Printed Circuit Board Fabrication System and Method」、WO03/094582および関連US2005/0213806(Al)(「A System and Method for Manufacturing Printed Circuit Boards Employing Non−uniformly Modified Images」)。
これらの従来技術においては、パターン画像データに応じて電気回路パターンをプリント回路基板上に書き込むように適合されたレーザー直描画像化システムの形態をしたパターン生成器の一般的機能についての記載がある。これらの公開文献においては、基板上のパターンのアライメントのための従来技術についてさらに記載がある。
従来技術における問題
図2は、ウェーハ200の形態をしたワークピース上に配置されたダイ202の一例を示す。これらのダイ202は、大域的レベルでは組織的に配置されているが、局所的レベルでは非組織的に配置されている。簡潔にいうと、製造速度を高速化させるために、ダイ配置配置の精度を低下させさらには図2に示すように非組織的にする必要がでてくる。しかし、ダイのランダムな位置誤差に起因して、従来のアライナーでは所望のオーバーレイ性能を達成するのは比較的困難となる。従来技術において、EGAアライメント(向上した大域的アライメント)能力により、従来のステッパ技術において、デバイスのパッケージング露出率を比較的厳しい設計規則で上昇させることが可能となっている。この場合、このようなステッパは、いくつかのダイが同一ダイに適合するという仮定の下、同一の変換パターンをこれらのダイに対して露出させる。あるいは、仕様からの過大な逸脱可能性を回避するために、同一パターンを少数のダイに対して露出させる。
図3は、局所的アライメントの問題(ここでは、2つのダイからなる群中の個々のダイ300へのアライメント)に対処するための従来技術の印刷方法をす。図3に示すように、露出領域は、各ダイに合わせた両領域に分割される。図中、Aは1x1フィールドにおいて2ドロップインダイであり、本例において390露出ショット/ウェーハが必要となる。Bは2x2フィールドにおける縁部のオーバー印刷であり、103ショット/ウェーハが必要となる。Cは5x3フィールドにおける縁部のオーバー印刷であり、34ショット/ウェーハが必要となる。この従来技術の方法における露出は、ステッパによって行われる。しかし、この従来のアプローチのばあい、各ショットの再アライメントが必要となるため、比較的タクトの犠牲が大きい。
異なる層間のアライメントを記載している従来技術の例について、特に以下の特許公開文献中に開示がある。
WO2010049924(Al)(Orbotech、[P19、US7508515(B2)[P13])およびWO2004109760(A2)(Sony、[P20])において、後続層のパターンから先行層の実際のパターンへの変換例(例えば、接触パッドの変換)についての記載がる。しかし、この従来技術の場合、ダイとの積層における用途と、この用途における特有の問題の解消法とについての記載が無い。
ファンアウトプロセスまたは類似のプロセス(例えば、埋設ダイプロセス)において、2つ以上のダイからの複数の接続線を接続する必要がある場合、前記パターンと前記ダイとの間のアライメント後の問題が未だに存在し得る。図12は、2つのダイ1502および1504からの接続線1506が理想的な設計ドメイン(典型的には、CAD(コンピュータ支援設計)ドメイン)から出ている様子を示す。各接続線は、接続点1508において接続される。
図13は、従来技術に従って前記パターンを各ダイ1502および1504または他のコンポーネントに合わせてアライメントした場合の実際の結果を示す。パターンから個々のダイへの変換に起因して、個々の変換に差が発生し得、その結果、ダイ相互間またはダイおよび他の層間の接続を意図したパターン中の線において縁部粗さまたはさらには接続性能低下が発生し得る。図13に示すように、接続点1508のうち多くは接続されていない。そのため、現在の通常の品質要求の場合、接続点1508を個々に各ダイとアライメントさせることが不適切またはさらには不可能となる。このように、接続点1508を含むパターン部位内の接続点は明らかにミスアライメントとなっている。
問題
本発明の主な目的は、個々にアライメントされたパターン部位の接続を可能にする方法を提供することである。本問題の局面は、異なるダイに個々にアライメントされたパターン部位中の接続点の再接続である。
より詳細には、本発明は、パターンアライメントを行うための方法および装置に関する。
添付の特許請求の範囲に記載の方法および/または装置および/またはコンピュータプログラム製品を提供することにより、上記の主な目的は達成され、上記問題は解消される。
本発明は、製品製造におけるワークピースのレーザーパターン画像化に適用することができる。前記製品製造は、レーザー直描画像化デバイスを用いた表面のパターニングを含む。例えば、表面上へのパターンの投射、書き込みまたは印刷によるパターニングは、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニール、アブレーション、光ビームによる表面の他の任意の変更などを含み得る。
このような製品の例を挙げると、プリント回路基板PCB、基板、可撓性ロール基板、可撓性ディスプレイ、ウェーハレベルパッケージWLP、可撓性電子部、ソーラーパネルおよびディスプレイがある。本発明は、直描書き込みマシン内のダイによって、このような製品のためにワークピース上へこのような感光表面をパターニングすることに関する。ここで、ワークピースは、レーザー直描画像化システムによってパターンを表面に印刷することが可能な表面層の任意のキャリアであり得る。
上述したような特定の問題局面は、第1の不可侵ゾーン内の厳密なアライメント要求との精密なアライメントと、第2のストレッチゾーン内のそれほど厳密ではないアライメント要求とのアライメントとを本発明のコンセプトに従って行うことにより解消され、これにより、ダイ相互間の接続またはダイと他の層との接続を行うための線の縁部粗さおよび接続不良を回避しつつ、各ダイ(コンポーネント)に対する個々のアライメントが得られる。
以下、添付図面を参照して、本発明についてさらに説明する。
従来技術プロセスにおける埋設ダイの例の模式図であり、ファンアウトウェーハレベルパッケージングプロセスを示す。 ワークピースの上にダイが分配されている様子の例の模式図である。 個々のダイまたはダイの群へのアライメントのための従来技術の方法の例の模式図である。 ダイ上のアライメントマークの例の模式図である。 本発明の実施形態による、個々のダイに対する局所的パターンの適合の例の模式図である。 本発明の実施形態による、個々のダイに対する局所的パターンの適合の例の模式図である。 本発明の実施形態による方法のフロー図である。 本発明の実施形態による局所的座標系の調整の例の模式図である。 ワークピース上にダイが分配された様子の例の模式図であり、前記ワークピースの形状に応じたダイの局所的配置および配向および大域的配置および配向を示す。 本発明の実施形態によるパターンとダイとの間のアライメント方法のフロー図である。 本発明の実施形態によるワークピースのパターニングするための装置のブロック図である。 パッケージ内の3Dシステムの例を示す。 ダイの接続点にパターンの一部を接続する様態の例を示す、ワークピースの上面図である。 図10A中の例の側面図である。 第1のワークピース層内のダイを同一または異なるワークピースの第2の層内のダイとオーバーレイする様態を示す上面図である。 第1のワークピース層内のダイを同一または異なるワークピースの第2の層内のダイとオーバーレイする様態を示す側面図である。 複数の層内のフィーチャへのパターンのアライメントのフロー図である。 設計(CAD)ドメイン内のパターンを示す。 各ダイの変換に合わせてパターンを調節した後の例を示す。 特定された不可侵領域およびストレッチ領域を示す。 CADドメイン内の別のパターンを示す。 ストレッチゾーンコンセプトを用いないパターンを示す。この場合、前記パターンに対して個々の変換のみを適用する。 ストレッチゾーンコンセプトを用いた場合の例示的パターンを示す。ストレッチゾーンコンセプトを用いて、理想的な(元々の)座標系内において接続されている領域を、不可侵ゾーン間の線状接続を用いて再接続する。 ストレッチゾーンコンセプトを用いない場合の例示的パターンを示す。この場合、パターンに対して個々の変換のみを適用する。 ストレッチゾーンコンセプトを用いた場合の例示的パターンを示す。ストレッチゾーンコンセプトを用いて、理想的な(元々の)座標系内において接続されている領域を、個々の変換間の線状組み合わせを用いて再接続する。 自動的にマシンによってまたはパターンファイルによって特定またはマークされたさらなるゾーンを例示する。 第3のゾーンを適用していない例を示す。 第3のゾーンを適用した例を示す。 補償無しの例示的印刷パターンを示す。 例示的変換マップを示す。 例示的変換マップを示す。 補償有りの例示的印刷パターンを示す。 本発明の実施形態による不可侵ゾーンコンセプトを用いた方法のフローチャートを示す。
本文において用いられる用語および実施形態の説明
ワークピース
本出願の記載の目的のために、「ワークピース」という用語は、表面層の任意のキャリアを指す。前記表面層上には、レーザー直描画像化システムによってパターンを印刷することができる(例えば、プリント回路基板ワークピースまたは有機基板のためのシリコン基板またはシリコンウェーハ)。ワークピースは、任意の形状(例えば、円形、矩形または多角形)にすることができ、また、任意のサイズ(例えば、1ピースまたはロール状)にすることができる。
ダイ
本出願の記載の目的のために、「ダイ」という用語は、受動コンポーネント、能動コンポーネント、または電子部品を関連付けられた他の任意のコンポーネントを指す。
例えば、小型の材料ブロックであり得る。前記ブロック上に、所与の機能回路が作製される。
局所的アライメント
本出願の記載の目的のために、「局所的アライメント」という用語は、個々のダイまたはダイのグループ上のアライメントフィーチャ(例えば、アライメントマーク)に相対するアライメントを指す。
大域的アライメント
本出願の記載の目的のために、「大域的アライメント」とは、ワークピース上のアライメントフィーチャ(例えば、アライメントマーク)に相対するアライメントを指す。
多様な説明
図面を明確にするため、層の厚さおよび領域は誇張されている。図面の記載中、同様の参照符号は、同様の要素を指す。
本明細書中、詳細な例示的実施形態を開示する。しかし、本明細書中の特定の構造および機能についての詳細は、例示的実施形態を記述するための例示に過ぎない。例示的実施形態は、多くの代替的形態で実現することが可能であり、本明細書中に記載の例示的実施形態のみに限定されるべきではない。
しかし、例示的実施形態を開示の特定の実施形態に限定することは意図されておらず、例示的実施形態は適切な範囲内の改変物、均等物および代替物を全て網羅するものであることが理解されるべきである
本明細書中、「第1の」、「第2の」などの用語が多様な要素を指すために用いられるが、これらの要素はこれらの用語によって限定されるものではないことが理解される。これらの用語は、要素を相互に区別するためのみに用いられる。例えば、例示的実施形態の範囲から逸脱することなく、第1の要素を第2の要素と置き換えることが可能であり、同様に第2の要素を第1の要素と置き換えることも可能である。本明細書中用いられる「および/または」という用語は、関連付けられた1つ以上のアイテムの任意の組み合わせおよび全ての組み合わせを示す。ある要素が別の要素へと「接続された」または「連結された」と記載されている場合、当該要素は、その他の要素に直接接続または連結することができ、あるいは介在要素を介在させてもよいことが理解される。これとは対照的に、ある要素が別の要素に「直接接続された」または「直接連結された」と記載されている場合、介在要素は存在しない。要素間の関係を記述するために用いられる他の用語も同様に解釈されるべきである(例えば、「〜の間」と「〜の間に直接」との場合、「隣接して」と「直接隣接して」の場合)。
本明細書中において用いられる用語は、特定の実施形態を説明するためのみに用いられ、例示的実施形態に限定することを意図していない。本明細書中用いられる単数形である「a」、「an」および「the」には、文脈から明らかに違うことが分かる場合を除いて、複数形も含まれる。また、「含む」、「含む」、「含む」、「および/または」および「含む」という本明細書中用いられる用語は、記載のフィーチャ、整数、ステップ、動作、要素および/またはコンポーネントの存在を指すが、1つ以上の他のフィーチャ、整数、ステップ、動作、要素、コンポーネントおよび/またはこれらの群の存在または付加を排除するものではないことがさらに理解される。
またいくつかの代替的実行様態において、記載の機能/行為が図面中に記載の順序で行われない場合がある点に留意されたい。例えば、関連する機能/行為に応じて、連続的に図示されている数字が実質的に同時に行われる場合もあるし、あるいは逆の順序で実行される場合がある。
例示的実施形態は、パターンおよび/または画像の読み出しおよび書き込み対象となるワークピース(例えば、基板またはウェーハ)の走査に関する。また、例示的実施形態は、ワークピースの測定にも関する。例示的な基板またはウェーハを挙げると、フラットパネルディスプレイ、プリント回路基板(PCB)、可撓性プリント回路基板(FPB)、可撓性電子部、印刷電子部、パッケージング用途基板またはワークピース、光起電性パネルなどがある。
例示的実施形態によれば、書き込みおよび書き込みは広範な意味として理解されるべきである。例えば、書き込み動作を挙げると、比較的小型であるかまたは比較的大型であるワークピースの顕微鏡法、検査、計測、分光法、干渉分光法、散乱計測などがある。書き込みを挙げると、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニーリング、アブレーション、光ビームによる他の任意の表面変更などがある。
本発明は、ワークピースのパターニングのための方法、装置およびコンピュータプログラム製品において具現化される。
上述したようなより詳細な問題局面は、第1の不可侵ゾーン内の厳密なアライメント要求との精密なアライメントと、第2のストレッチゾーン内のそれほど厳密ではないアライメント要求とのアライメントとを本発明のコンセプトに従って行うことにより解消され、これにより、ダイ相互間の接続またはダイと他の層との接続を行うための線の縁部粗さおよび接続不良を回避しつつ、各ダイ(コンポーネント)に対する個々のアライメントが得られる。
多層スタックの製造において直描書き込みマシン内のワークピースの第2の層をパターニングするように構成された装置および/またはコンピュータプログラム製品の方法およびシステムにおいて、前記ワークピースは、第1の層を含む。前記第1の層上には、ダイの形態の複数の電気コンポーネントが任意に載置される。各ダイは、接続点を有する。前記接続点のうちいくつかは、前記ダイ間において接続されるべきである。前記ダイのうち選択されたものは、第1のパターンと関連付けられる。前記第1の層内に分配されたダイの接続点を含む異なるゾーンは、異なるアライメント要求と関連付けられる。
前記第1のパターン内の不可侵ゾーンは、前記スタックの選択されたフィーチャまたは前記配置されたダイに対する高いアライメント要求を有する。前記不可侵ゾーンが検出される。さらに、前記第1のパターンのストレッチゾーンは、前記スタックの他のフィーチャに対してより緩やかなアライメント要求を持つことができる。前記ストレッチゾーンが検出される。その後、元々の回路パターンの変換を含む調節された第1のパターンデータを計算することにより、前記第1のパターンの変換を行う。前記変換は、i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償されるように、行われる。最後に、前記調節されたパターンデータに従って、前記ワークピースの層上にパターンを書き込む。
本発明の動作環境
本発明は典型的には、走査レーザー直描画像化(LDI)システムにおいて用いられる。前記走査レーザー直描画像化(LDI)システムは、例えば上気した従来技術公開文献US2003/0086600に開示のようなレーザー直描書込器を含む。本発明の実施形態の実行に用いることが可能なマシンの一例として、同文献を参考のため援用する。このようなシステムにおいて、ワークピースの感光表面層上をレーザービームで走査して、パターン画像データに従ったパターンに対して前記層を露出させる。本発明の異なる実施形態を挙げると、例えばパターニングのためのパターニング装置がある。前記パターニングは、表面上にパターンを投射、書き込みまたは印刷することによって行われる。前記投射、書き込みまたは印刷は、フォトレジストまたは他の感光材料の露出、光学的加熱によるアニーリング、アブレーション、光ビームによる他の任意の表面変更などを含み得る。
前記システムは好適には、特に調節、補償または変換が可能な画像パターンデータに応じてパターニング(例えば、レーザービーム走査)を制御するように適合されたコンピュータを含む。前記システムは、コンピュータ化された測定システムをさらに含むかまたは前記コンピュータ化された測定システムにさらに連結される。前記コンピュータ化された測定システムは典型的には、CCDカメラおよび認識ソフトウェアを含む。前記認識ソフトウェアは、対象物(例えば、ダイ)またはフィーチャ(例えば、ワークピース上のアライメントマーク)を認識するように適合される。前記測定システムからの測定データは、アライメントシステムにおいて元々の画像パターンデータを適合することで、想定状態からの前記ワークピースの逸脱を補償する際に用いられる。本発明の実行においては、本発明の方法のステップを実行するように適合された、特定に設計されたコンピュータプログラムがコンピュータに設けられる。
本発明は、ワークピース(例えば、シリコン基板、有機基板またはaウェーハ)上において動作するように適合される。ぜワークピース上の任意の位置には、ダイが分配および配置される。前記ダイの位置は、三次元座標系において規定され、配置および配向を示す。例えば、前記ワークピース上へのダイの配置がピックアンドプレースマシンによって行われた場合、前記ダイの配置精度が低下する。前記ダイは典型的には、表面層上に印刷されるべき回路パターンとアライメントされ、これにより、例えばファンアウトプロセスにおいて前記回路パターン前記ダイの接続点へと接続することが可能となる。好適な実施形態は、直描書き込みマシンおよびアライメントシステムにおいて実行されるか、または、直描書き込みマシンおよびアライメントシステムと協働して実行される。
ファンアウトプロセスの例
図1は、ファンアウトウェーハレベルパッケージングプロセスの従来技術のプロセスの説明における、埋設ダイの例の模式図である。このような従来のファンアウトプロセスは、ここではInfineon(供給元:Infineon)によって提供されていることが公知である従来技術のファンアウトウェーハレベルパッケージングによって例示され、典型的には以下のステップを含む:
ステップ1:ラミネートキャリア(例えば、キャリアウェーハ)を設け、粘着テープ上のダイを受容するように配置する。
ステップ2:(1種類または複数の種類の)複数のダイをピックアンドプレースマシンによって前記キャリア上に配置する。
ステップ3:前記ダイおよび前記粘着テープ上に圧縮成形を行って、前記ダイを成形キャリアウェーハ内に固定する。
ステップ4:前記キャリアを前記粘着テープおよび前記成形キャリアウェーハから分離する。
ステップ5:例えば剥離によって粘着テープを前記成形ウェーハから除去して、再構築ウェーハを得る。
前記ダイを前記成形キャリアウェーハ上に配置した後、1つ以上のパターニングステップを前記ウェーハ上に行う。例えば、以下から選択する。
ステップ6:誘電体堆積およびパターニング。恐らくはこのステップを複数回。
ステップ7:メタライゼーションおよびパターニング。
ステップ8:誘電体の堆積およびパターニング。
ステップ9:ダイ接続点に連結された接触パッドへ外部端子を電気接続するための半田バンプ堆積を達成する。
本発明の実施形態は、コスト効率向上のために、この種のファンアウトプロセスにおけるパターニングステップにおいてアライメントを行うように適合される。
任意に配置されたダイを用いたワークピース
背景についての記載において簡単に述べたように、図2は、ワークピース200上に複数のダイ202を分配した例の模式図である。この例において、再構築ウェーハがeWLBパッケージング構造内に設けられ、ここで、eWLBは、埋設ウェーハレベルボールグリッドアレイの略語である。図2に示すように、従来の場合、ダイ配置は非組織的に行われており、印刷フィールド(すなわち、プリント回路パターンのフィールド)は、異なるダイに相対して異なる登録誤差を持ち、実際、このようにして生成されたワークピースは、ランダムな位置誤差を有する。本発明は、例えばこの種のワークピース内の埋設ダイに相対するパターンの局所的アライメントを可能にするように、適合される。
本発明が動作させようと意図するワークピース上には、複数のダイが分配される。任意かつまたはランダムにワークピース上にダイが分配および配置されることが仮定されるが、前記ダイは前記ワークピース上において概して大域的順序で一般的に配置される。また、前記ダイの位置は、前記ワークピースの形状および形状逸脱によって影響を受けることが多い。図8に示すワークピースの例はウェーハの形態をしており、その上にダイが局所的配置および配向および大域的配置および配向で配置される。上面図802および側面図800から、左側において、元々のワークピースがウェーハの形態で図示されている。真ん中部分において、ウェーハの上面図804および側面図808が図示されている。このウェーハの上には、ダイ807が概して順序付けられた状態でかつ行状に並べられて配置される。右側において、ダイ807の位置が二次元大域的座標系806内において図示されており、よって、局所的三次元座標系(x、yシータ)808における個々のダイ807の配向は各個々のダイに所属する。各ダイの位置は、平行移動、回転、反りなどを含み得る。右側において、ワークピースの側面図が図示されており、前記ウェーハ大域的反り812および前記ダイの局所的反り810が図示されている。
ワークピースのパターニング方法の実施形態
1つの改変例において、本発明は、ワークピースを例えば直描書き込みマシン内においてパターニングする方法において埋設される。前記ワークピース上には、1つまたは複数のダイが分配される。前記直描書き込みマシンには、本質的に公知である様態で書き込み動作を制御するための座標系が提供される。
各ダイは、元々の回路パターンデータの形態の回路パターンと関連付けられる。これを図5Aおよび図5Bに示す。図5Aおよび図5Bは、本発明の実施形態による、ワークピース上の個々のダイに適合された局所的パターンの例の模式図である。図5Aにおいて、ワークピース500は、大域的基準マーク(例えば、アライメントマーク)を有する。ワークピース500には、複数の任意に配置されたダイ(2つの異なる種類(ダイ種類1504およびダイ種類2506))が設けられる。図4は、基準マーク402の本質的に公知の例の模式図である。基準マーク402は、ダイ400上のアライメントマーク(本例において、アライメントマークは明るい十字部402である)の形態をしている。異なるダイ種類が、異なるパターン種類(パターン種類1508およびパターン種類2510)とアライメントされる。図5Bによれば、パターン種類1508は、ダイ種類2506上の層の印刷とアライメントされ、パターン種類2510も同様にダイ種類1504上の層の印刷とアライメントされる。さらに、同一の種類の複数のダイは、異なる種類のパターンを持ち得る。図5Bにおいて、前記パターンの回転は、各ダイ(セル)に合わせて調節される。この接続において、ダイまたはダイ群512をセルと呼ぶ場合がある。また、各ダイ(セル)の調節またはダイ群512(セル)の調節を行うことも可能である(例えば、3×3セルの同一回転および平行移動)。前記ワークピースは好適には、小領域に分割される(例えば、ダイ504と関連付けられた小領域514)。ダイ504は、図5Bの例示において、パターン510とアライメントされる。小領域516は、ダイ群512と関連付けられ得る。
図6は、模式フロー図であり、ワークピースのパターニング方法の実施形態を例示する。図6に示す方法は、例えば直描書き込みマシンにおいて実行することができる。
図6のステップを参照して、この実施形態は、以下を含む:
S602:ワークピース(例えば、ウェーハ)上または基準ダイ上のアライメントマークを測定する。
S604:ワークピース(例えば、ウェーハ)上の1つ以上のダイ(単数または複数)の位置を測定する。上述したように、各ダイの位置は、平行移動、回転、反りなどを含み得る。各ダイの位置は、直描書き込みマシンを含むマシンにおいてまたは外部測定マシンにおいて測定することができる。ステップS602およびS604は、逆の順序で行うことも可能である。
ダイ位置を外部測定マシンにおいて測定する場合、前記ダイ位置は、キャリアウェーハまたは所与の基準ダイ上の一定の大域的基準マークに相対する。前記測定が直描書き込みマシンにおいて行われる場合、同じ原理を用いてもよいし、あるいは、前記測定を前記マシンにおいて直接用いてもよい。前記基準マークの測定と、各ダイ位置および回転から前記マシンの座標系への変換とを行うことにより、各ダイの位置が前記書込器の座標系内において規定される。あるいは、前記規定の基準ダイ(単数または複数)を同じ様態で用いることもできる。さらに、少なくともいくつかの例示的実施形態によれば、各ダイは、測定のためのアライメントマークを持ち得る。あるいは、各ダイは、一定の形状ベースの測定アルゴリズムによって測定することも可能である。前記測定アルゴリズムは、ダイの絶対位置および/または相対位置をアライメントマークを用いずに測定することができる。この測定は、例えば当該ダイの形状、微視的不均一性および/または当該ダイの表面に固有の特性を測定するステップと、これらの測定を用いて前記ダイの絶対位置および/または相対位置を決定するステップとによって行われる。少なくとも1つのカメラ(例えば、CCDカメラ)を用いて、ダイまたは大域的ワークピースの形状、フィーチャおよび/または微視的不均一性を測定して、前記ダイの絶対位置および/または相対位置を決定することができる。また、ダイの形状および/または位置は、少なくとも1つのセンサー(例えば、物理的センサー)を用いて測定することもできる。特定の例示的実施形態によれば、各ダイの位置は、ワークピースの前方側(例えば、書き込み側)上および/またはワークピースの下方側(例えば、書き込み側と反対の後側)上において測定され得る。前記測定は、アライメントマークの利用と組み合わせて(または組み合わせずに)行われ得る。ここで、ワークピースの測定された形状および/または前方側または下方側の微視的不均一性は、ワークピース内のダイまたはワークピース上のダイの絶対位置および/または相対位置を決定するための基準位置として用いられる。
上述したように、ダイの位置は、大域的ワークピース(例えば、ワークピースの角部)の微視的不均一性、フィーチャまたは形状を測定することにより、決定することができる。前記ワークピースは書込器において測定することもでき、前記書込器において、ワークピースの前方側または下方側の測定形状、フィーチャおよび/または微視的不均一性が、ダイの絶対位置および/または相対位置を決定するための基準位置として用いられる。
S606:各ダイの測定アライメントマークおよび位置に基づいて、パターンデータを作成する。
S608:書き込み対象パターンを再サンプリングして、各ダイ位置に適合させる。一例において、前記パターンを元々のパターンデータから再サンプリングして、各ダイに適合させる。別の実施形態において、前記パターンは、各ダイに適合するように平行移動または変換されたベクトルデータからラスタライズされる。以下にも記載する別の実施形態において、前記書き込みツールの座標系は、元々のパターンをダイ位置に適合させるように同様に変換され、その後、前記変換された座標系によって元々のパターンが書き込まれる。
例示的実施形態によれば、異なるダイは、異なる種類のパターンを持ち得る。図5に示しまた上述したように、数種類のダイが存在し得るため、異なる種類のパターンが同一ウェーハ上に存在し得る。図5は、図6のこれらの段階においてダイ位置にパターンを適合させる様態を示す。
S610:このようにして各ダイに適合させるように調節されたパターンをウェーハ上に書き込む。図9Aは、ワークピース(例えば、直描書き込みマシンにおいて)ワークピースをパターニングする方法のさらなる実施形態の模式図である。前記ワークピース上には、複数のダイが分配される。前記ダイは、受動コンポーネント、能動コンポーネント、または電子部と関連付けられた他の任意のコンポーネントから選択される。前記直描書き込みマシンには、書き込み動作を本質的に公知の方法で制御するための座標系が設けられる。前記方法は、以下のステップを含む:
902:測定データを受信する。前記測定データは、前記ワークピースと関連付けられ、前記ワークピース上に分配される複数のダイまたはダイ群の前記ワークピースの少なくとも1つの基準フィーチャに相対する測定位置を示す。前記測定データは典型的には、前記ワークピースの基準フィーチャを決定した後、基準フィーチャに相対するダイ位置を測定することにより、決定される。
以下にさらに記載する異なる実施形態において、測定データファイルは、変換および変換可能領域のリストを含み得、あるいは、所与の点における変換を記述するデータを含む測定ファイルを含み得る。ダイ上の測定は、書込器前のステップおよび高分解能マップにおいて分析される。前記高分解能マップは、局所的アライメント領域と、前記書込器において用いられる前記領域の値とを記述する。ダイまたはダイ群の位置は好適には、ワークピース上のダイの少なくとも1つの基準に相対する置および配向ならびに/あるいは前記ワークピースを含む空間内におけるダイまたはダイ群の前記基準に相対する空間的配置および配向に基づいて、決定される。換言すれば、上記したように、前記位置は、ワークピースの二次元大域的座標系および局所的三次元座標系(x、yシータ)内の個々のダイの配向における位置または配置として示され得、これにより各個々のダイに所属する。
ダイの基準フィーチャは例えば、以下のうち選択されたものによって決定される:ダイ上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);または前記ダイ(単数または複数)の表面構造の特性;または前記ダイの形状特性(例えば、前記ダイの縁部または角部)。
上述したように、ダイ位置の測定は、例えば、以下のうち選択されたものによって決定される。
a.基準フィーチャに相対するダイの空間的位置を決定するステップであって、前記ステップは、形状ベースの位置決定アルゴリズム、縁部検出ベースのアルゴリズム、相関ベースのアルゴリズムまたは基準フィーチャからの位置抽出のために適合された別の画像分析技術のうち選択された1つを用いたステップ;または
b.前記ダイ上の1つまたはいくつかのアライメントマーク(単数または複数)を用いて、前記基準フィーチャに相対するダイの空間的位置を決定するステップ;または
c.前記基準フィーチャに相対する前記ダイの空間的位置を決定するステップであって、前記ステップは、前記ダイの表面構造の特性によって決定される、ステップ。
測定データは、ワークピース上のダイまたはダイの群またはクラスターの位置を示すように決定され得る。測定データは、別個の測定マシンにおいてあるいは直描書き込みマシンと一体化されたかまたは直描書き込みマシン内において一体化された測定配置構成において任意選択的に決定され得る。測定データは好適には、コンピュータにおいて受信される。前記コンピュータは、画像パターンデータの操作および/または直描書き込みマシンの書き込みレーザービームを制御を行うように適合される。さらに、測定データは、ワークピースの基準フィーチャの決定および/または前記基準フィーチャに相対するダイ群の位置の測定により、任意選択的に決定される。測定データは、各単一のダイの測定値を含まなくてもよい。上記したように、例えば2×2個のダイまたは4×4個のダイのクラスターの測定値を含むことも可能である。クラスターの測定値は、例えばノミナル位置からの平均的逸脱を示すことができる。
ダイの基準フィーチャは、例えば以下のうち選択されたものまたは以下の組み合わせによって決定される:ダイ上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);またはダイ(単数または複数)の表面構造の特性;またはダイ形状の特性(例えば、ダイの縁部または角部);またはワークピースの書き込み側または後側上の測定。
904:ワークピースの少なくとも1つの基準フィーチャを検出するステップであって、前記検出は好適には、測定システムの形態の検出手段によって行われる、ステップ。
ワークピースの基準フィーチャの検出は、上述したようなダイの基準フィーチャ検出と同様の方法によって行うことができる(すなわち、例えば、ワークピース上のアライメントマーク、ワークピース上またはダイ間の形状または他の特性フィーチャ)。例示的実施形態において、ワークピースの少なくとも1つの基準フィーチャは、以下のうち選択されたものまたは以下の組み合わせによって決定される:ワークピース上に設けられた1つまたはいくつかのアライメントマーク(単数または複数);あるいは複数のダイ間で選択された1つまたは複数の基準ダイ(単数または複数)上に設けられた1つまたはいくつかの基準フィーチャ(単数または複数);あるいは
ワークピース上に分配されたダイの配置構成の特性;あるいはワークピースの表面構造の特性;あるいはダイ(単数または複数)の表面構造の特性;あるいは1つまたはいくつかの基準ダイ(単数または複数);あるいはワークピースの形状特性(例えば、ワークピースの縁部または角部);あるいはワークピースの書き込み側または後側上の測定。
906:ワークピースの少なくとも1つの基準フィーチャと、直描書き込みマシンの座標系との間の関係を決定するステップ。前記関係は、任意選択的に測定してもよいし、あるいは仮定してもよいし、あるいは事前設定可能なパラメータであってもよい。
直描書き込みマシン内におけるダイの配置様態を規定する関係は、以下のうち選択されたもの(好適には以下のもの全て)の利用を含む:ダイ位置、ワークピース位置、および直描書き込みマシンの座標系の位置。
908:ワークピース上に分配された複数のダイまたはダイ群の測定位置を変換位置に変換するステップであって、前記変換位置は、ワークピースの少なくとも1つの基準フィーチャと直描書き込みマシンの座標系との間の関係に基づいて直描書き込みマシンの座標系内において規定される、ステップ。
典型的には、全てのダイがワークピースに相対する第1の変換によって記述された後、前記ワークピースを前記書込器の座標系に相対する変換によって記述する。
前記変換は、前記ワークピースの位置および形状を前記書込器座標系内の規定に変換するステップをさらに含み得る。このステップは、測定段階におけるワークピースが理想的な変換から逸脱した変換を有していることが判明した場合に適用される。このような場合、各ダイについての測定データを、測定マシン内のワークピース位置を規定する変換によって補償する。前記補償は、書込器において用いられる基準位置に基づいて行われる。前記基準位置は通常は、ノミナル位置である。このようにして、最終結果に影響を与える測定マシンおよび書込器それぞれにおけるワークピースの変換における差異を無くす。
変換の決定
適用すべき変換は、多様な様態で決定される(例えば、ワークピースおよび/またはワークピース上に分配されたダイの特性に基づいて決定される)。
一実施形態において、前記ダイまたはダイ群の位置(すなわち、ワークピースの配置および配向双方ならびに書込器座標系に相対するワークピースの配置および配向)を用いて、直描書き込みマシンの座標系内において規定された測定位置の変換を決定する。
910:ワークピース上へ書き込まれるべき調節された回路パターンデータを作成するステップであって、前記作成は、元々のパターンデータおよび変換後の位置双方に基づいておこなわれ、前記調節された回路パターンデータは、複数のダイまたはダイ群の回路パターンを表し、これにより、前記調節された回路パターンは、少なくともワークピース領域の一部に適合される、ステップ。
小領域
実施形態において、前記調節された回路パターンデータに対しさらに処理を行って、前記調節された回路パターンをワークピース領域の複数の小領域に適合させる。場合によっては、各小領域は、ワークピース上に分配された複数のダイ間のダイまたはダイ群と関連付けられる。さらに、前記調節された回路パターンデータを処理することで前記複数のダイまたはダイ群に適合させる際、前記調節されたパターンデータの小部位がそれぞれ特定のダイまたはダイ群と関連付けられたワークピースの小領域を表すように処理を行い、ここで、前記小領域はそれぞれ、前記特定のダイまたはダイ群を含むかまたは網羅する。
ワークピースの小領域への分割は、異なる様態で行われ得る。一実施形態において、少なくともワークピース領域の一部を小領域に分割する際、小領域それぞれが調節されたパターンデータの小部位によって表現されるようにし、受信された測定データによって特定されかつ/またはワークピース領域が所定のアルゴリズムの利用によって小領域に分割されるように分割を行う。別の実施形態において、前記小領域は、受信された測定データによって自動的に特定され、かつ/または、前記ワークピース領域は所定のアルゴリズムの利用によって自動的に小領域に分割される。さらに、前記調節されたパターンの小部位に処理を行って、特定の要求内の各領域および/または少なくとも1つの事前設定可能な逸脱パラメータに適合させることができる。
調節された回路パターンデータを作成する目的のために、一実施形態において、前記測定は、パターン全体についての再サンプリングマップを規定するステップを含む。
一実施形態において、前記調節されたデータを作成するステップは、ベクトルデータの形態の元々のデータを各ダイまたはダイ群に適合するように変換するステップと、前記変換されたベクトルデータをラスタライズして、前記ラスタライズされたベクトルデータが前記ダイが全て分配されたワークピース全体を表現するようにするステップとを含む。
別の実施形態において、前記調節された回路パターンデータを作成するステップは、一実施形態において、1組の理想的なパターンデータから前記元々のパターンデータをレンダリングするステップを含む。この文脈における理想的なパターンとは、ノミナル座標系内におけるパターンのレイアウトおよび位置であり、通常はCADシステムなどの座標系内におけるパターンのレイアウトおよび位置である。その後、前記ダイ(単数または複数)の測定された位置データおよび前記ワークピースの変換された位置および形状に応じて元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各ダイにデータを適合させるステップを行う。任意選択的に、前記ダイの群またはクラスター測定位置データおよび前記ワークピースの変換された位置および形状に基づいて前記元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各群またはクラスターにデータを適合させるステップを行う。
好適には、前記調節された回路パターンデータは、前記ワークピース全体と、前記ワークピース上に分配されたダイ全てとを表現する。
要求および/または逸脱パラメータ
前記調節された回路パターンの適合は、異なる任意選択的様態で行われる。
例えば、前記調節されたパターンデータの複数の小部位をレンダリングして、特定の要求内の各小領域または1つ以上の事前設定可能な逸脱パラメータに適合させる。前記特定の要求または事前設定可能な逸脱パラメータは、異なる実施形態において、以下のうち少なくとも1つと関連付けられる:a.ダイ、コンポーネントまたはダイ/コンポーネントの群の種類;あるいはb.ダイ(単数または複数)/コンポーネント(単数または複数)の表面構造の特性;あるいはc.ダイ(単数または複数)/コンポーネント(単数または複数)の形状特性(例えば、前記ダイ(単数または複数)/コンポーネント(単数または複数)の縁部または角部)。
一実施形態において、事前設定可能な逸脱パラメータまたは1組の逸脱パラメータ内において、調節された回路パターンデータ全体を前記ワークピース上の複数のダイまたはダイ群に適合させる。前記逸脱パラメータは、異なる様態で規定することができる。前記逸脱パラメータは、例えば以下によって事前設定することができる:値、最低閾値、最高閾値、値の間隔、または逸脱パラメータを計算するために選択可能な数式。
前記事前設定可能な逸脱パラメータは、配置と関連付けられたパラメータ(単数または複数)および配向と関連付けられたパラメータ(単数または複数)双方を含み得る。
例えば、一実施形態において、前記逸脱パラメータは、ダイに相対する調節された回路パターンの前記配置または位置残差であり、100マイクロメータ(μm)以下の範囲である。他の実施形態において、前記残差は、10マイクロメータ(μm)以下の範囲であり、5マイクロメータ(μm)以下の範囲であり、あるいは最も頻繁には1マイクロメータ(μm)以下の範囲である。よって、異なる実施形態において、前記調節された回路パターンデータは、事前設定可能な逸脱パラメータ内において、前記ワークピース上の複数のダイまたはダイ群に適合される。前記事前設定可能な逸脱パラメータは、ワークピース上に分配されたダイまたはダイ群のうち少なくともいくつかについて、100μm以下または10μm以下または5μm以下または1μm以下に設定される。
完全適合または整合からの逸脱が発生する場合としては、例えば、同一領域内において複数の変換を同時に共存させる必要がある場合がる(この文脈において、遷移ゾーンと呼ぶ)。別の例において、必要な変換が適用可能な変換よりもより複雑な変換である場合に逸脱が発生する。
特定のダイまたはダイ群と関連付けられた調節された回路パターンデータは、例えば特定のダイまたはダイ群に合わせて個々に適合される。好適には、複数のダイまたはダイ群は、ワークピース上に分配されたダイ全てを含む。一実施形態において、ワークピース上のダイまたはダイ群のうち少なくとも1つと関連付けられた回路パターンデータは、ワークピース上のその他のダイと関連付けられた回路パターンデータから独立して個々に調節される。別の実施形態において、ワークピース上のダイまたはダイ群それぞれと関連付けられた回路パターンデータは、前記ワークピース上のその他のダイのうち任意のダイと関連付けられた回路パターンデータから独立して個々に調節される。
調節された回路パターンデータを作成するステップは、一実施形態において、1組の理想的なパターンデータから元々のパターンデータをレンダリングするステップを含む。この文脈において、理想的なパターンとは、ノミナル座標系(通常はCADシステムまたは類似のもの)におけるレイアウトおよび位置の位置である。
その後、前記ダイ(単数または複数)の測定された位置データおよび前記ワークピースの変換された位置および形状に基づいて前記元々のパターンデータを再サンプリングすることで、直描書き込みマシンの座標系内のワークピース上の各ダイにデータを適合させる。あるいは、ダイの群またはクラスターの測定位置データおよびワークピースの変換された位置および形状に基づいて元々のパターンデータを再サンプリングして、直描書き込みマシンの座標系内のワークピース上の各群またはクラスターにデータを適合させるステップを行う。
912:調節された回路パターンデータに従った、ワークピース上へのパターンの書き込み
さらなる展開において、測定データを受信し、ステップ904〜910を順次行い、これにより、リアルタイムでの測定および書き込みが可能となる。好適には、調節された回路パターンデータを測定とワークピースと関連付けられたデータとのみに基づいて作成することで、リアルタイムでの測定および書き込みを可能とするとよい。
異なる変換選択肢
本発明の異なる実施形態において、異なる任意選択的変換が用いられる。
パターンデータ、ベクトルデータまたは座標系からダイ(単数または複数)またはダイの群/クラスターの空間的位置への変換は、線状または非線状(例えば、スプライン、多項式または射影)に行われ得る。同様に、測定位置からダイ(すなわち、単一のダイまたはダイ群)の変換位置への変換を行うステップは、線状変換または非線状変換を選択するステップを含む。さらに、調節された回路パターンデータを作成するステップは、ダイまたはダイ群の位置に適合するようにパターンデータを変換するステップを含み、線状変換または非線状変換のうち選択された変換の利用を含み得る。
異なる実施形態による任意選択的な大域的または局所的変換の例を挙げると、以下のうち選択されたものまたはその組み合わせがある:スケール、回転、平均のみ;アフィン変換;射影変換;双一次補間、スプライン、多項式。
直描書き込みマシンにおける座標系の変換
本発明のコンセプトは、データの再サンプリングおよびラスタライズの代わりに、直描書き込みマシンの座標系を各ダイに適合するように変換する実施形態において適用することも可能である。他の局面において、この実施形態は、上記した特徴を含む。
図7は、図5Aおよび図5Bの同様のワークピースを示し、直描書き込みマシンの座標系を708において大域的ワークピースに適合するように変換し、702、704および706において個々のダイに適合するように変換する。
要約すると、この実施形態は、ダイが載せられたワークピースを直描書き込みマシン内においてパターニングする方法を含む。ダイ位置を配置および配向について表した測定データを用いて、所定の回路パターンを各ダイに適合させるように、直描書き込みマシンの座標系の変換を決定する。前記直描書き込みマシンの変換された座標系に従って、前記所定のパターンデータを前記ワークピース上に書き込む。より詳細には、このような実施形態は、直描書き込みマシンにおいてワークピースをパターニングする方法を含む。
−前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられる。
−前記ワークピース上には、複数のダイが分配される。
−各ダイは、元々のパターンデータの形態をした所定の回路パターンと関連付けられる。
前記方法は、以下のステップを含む:
a.前記ワークピースと関連付けられた測定データを受信するステップであって、前記測定データは、前記ワークピースの基準フィーチャに相対する各ダイの測定位置を示す、ステップと;
b.前記ワークピースの所定の基準フィーチャを検出するステップと;
c.前記ワークピース基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップと;
d.前記直描書き込みマシンの座標系を変換するステップであって、前記変換は、前記各ダイの測定位置と、前記ワークピースの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係とに基づいて行われ、これにより、前記所定の回路パターンは、前記ワークピース上のダイに適合される、ステップと;
e.前記直描書き込みマシンの変換された座標系における所定のパターンデータに従って、前記ワークピース上にパターンを書き込むステップ。
方法の実施形態の要旨
複数のダイを有するワークピース(例えば、ウェーハ)をパターニングする本発明の方法の実施形態は、以下を含む:前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップと、前記少なくとも前記第1のダイの位置に適合するように、前記パターンデータを再サンプリングするステップと、前記再サンプリングされたパターンデータに従って、前記ウェーハ上にパターンを書き込むステップ、。別の実施形態は、以下を含む:書込器の座標系内において前記第1のダイの測定位置を規定するステップであって、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することによって行われる、ステップ。
パターニング複数のダイを有するウェーハをパターニングする方法は、以下を含む:
前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、ステップと、前記パターンデータをラスタライズするステップと、前記ラスタライズされたパターンデータに従って、前記ウェーハ上にパターンを書き込みステップ。
ワークピースのパターニングのための装置の実施形態
好適な実施形態において、本発明の方法は、ワークピースのパターニングのための装置のシステムにおいて適用される。図9Bは、模式的ブロック図であり、本発明の実施形態によるワークピースのパターニングのための装置の実施形態を示す。前記システムは、装置ユニットを含む。前記装置ユニットあ、少なくとも1つのコンピュータシステムを含む。前記少なくとも1つのコンピュータシステムは、上記した方法ステップおよび/または機能のうち任意のものを実現するように構成される。詳細には、前記実現は、特定的に設計されたコンピュータソフトウェアプログラムコードまたは特定的に設計されたハードウェアまたはこれらの組み合わせによって行われる。本発明によるコンピュータプログラム製品は、コンピュータプログラムコード部位を含む。前記コンピュータプログラムコード部位は、上記の方法のステップおよび/または機能のうち任意のものを行うようにコンピュータシステムを制御するように構成される。
図9Bに示す装置は、測定ユニット12を含む。測定ユニット12は、別個の測定ユニットであり得る。前記別個の測定ユニットは、コンピュータシステム15(例えば、レーザー直描画像化(LDI)コンピュータシステム15)を介してまた場合によっては機械接続も介して書き込みツール20へと直接連結される。一実施形態において、LDIコンピュータシステム15は、別個の測定ユニットからの測定ファイルを任意のデータキャリアによって受信する。前記書き込みツールは、例えばレーザー直描書き込みマシンを含む。
コンピュータシステム15は、データ作成ユニット14と、変換ユニットと、書き込みツール制御ユニット(好適には、ソフトウェアとして実現されたもの)とを含み、書き込みツール20へ通信可能に接続される。前記書き込みツールの直描書き込みマシンには、ワークピース上の書き込み動作を制御するための座標系と、前記ワークピース上の基準フィーチャを検出するように構成された機構とが(好適には画像化技術によって)設けられる。コンピュータシステム15の実施形態は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するためのユニットをさらに含む。データ作成ユニット14も、コンピュータシステム15内に含まれる。データ作成ユニット14は、変換前かつ/または変換後にパターンデータを作成するように構成される。一実施形態において、変換ユニット16は、複数のダイの測定位置を、書き込みツール20に含まれる直描書き込みマシンの座標系内において規定された変換位置へと変換するように構成される。前記変換は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係に基づいて、行われる。1つの変更例において、変換ユニット16は、再サンプリングユニットを含む。前記再サンプリングユニットは、前記ダイに適合するように前記パターンデータを再サンプリングするように構成される。別の変更例において、変換ユニット16は、ラスタライザーを含む。前記ラスタライザーは、前記パターンデータをラスタライズするように構成される。
一実施形態において、データ作成ユニット14は、元々のパターンデータおよび変換された位置双方に基づいて、前記ワークピース上への書き込み対象として調節された回路パターンデータを作成するように、構成される。前記調節された回路パターンデータは、複数のダイまたはダイ群の回路パターンを表し、これにより、前記調節された回路パターンは、前記ワークピース領域の複数の小領域に適合される。各小領域は、前記ワークピース上に分配された複数のダイ間のダイまたはダイ群と関連付けられる。書き込みツール制御ユニット18は、前記調節された回路パターンデータに従って前記書き込みツールの直描書き込みマシンが前記ワークピース上にパターンを書き込むように前記直描書き込みマシンを制御するように、構成される。同様に、前記装置のユニットの異なる実施形態は、前記方法の多様な実施形態を実行するように構成される。本発明のコンセプトの別の実施形態において、変換ユニット16は、上述したように、書き込みツール(例えば、直描書き込みマシン)の座標系を変換するように構成される。
装置の実施形態の要旨
本発明のワークピース(例えば複数のダイを有するウェーハ、複数のダイを有するワークピースまたはウェーハ)のパターニングのための装置において、前記装置は、以下を含む:前記ウェーハまたは前記複数のダイ間の基準ダイのためのアライメントマークを測定するように構成された少なくとも1つの測定ユニットであって、前記少なくとも1つの測定ユニットは、前記複数のダイのうち第1のダイの位置を測定するように構成される、測定ユニットと、前記測定されたアライメントマークおよび前記第1のダイの位置に基づいてパターンデータを作成するように構成されたデータ作成ユニットと、前記少なくとも前記第1のダイの位置に適合するように前記パターンデータを再サンプリングするように構成された再サンプリングユニットと、前記再サンプリングされたパターンデータに従って、前記ウェーハ上にパターンを書き込むように構成された書き込みツール。
前記装置の一実施形態において、前記測定ユニットは、前記第1のダイの測定された位置を書込器の座標系において規定するようにさらに構成され、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することにより、行われる。
別の実施形態において、ワークピース(例えば、複数のダイを有するウェーハ)のパターニングのための装置は、以下を含む:前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するように構成された測定ユニットであって、前記測定ユニットは、前記複数のダイのうち少なくとも第1のダイの位置を測定するように構成される、測定ユニットと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいてパターンデータを作成するように構成されたデータ作成ユニットであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、データ作成ユニットと、前記パターンデータをラスタライズするように構成されたラスタライザーと、前記ラスタライズされたパターンデータに従って前記ウェーハ上にパターンを書き込むように構成された書き込みツール。
さらなる実施形態において、前記測定ユニットは、前記第1のダイの前記測定された位置を書込器の座標系において規定するように構成され、前記規定は、前記第1のダイの位置を前記書込器の座標系へ変換することにより、行われる。
複数の層間のアライメント
本発明のコンセプトの展開において、第1の層内のパターンは、別の先行層または後続層内の特定のフィーチャに合わせてアライメントされる。これは、集積コンポーネント(すなわち、この文脈においてはダイ)の多層スタック(例えば、パッケージSiPにおける3Dシステム)の製造において適用される。本発明によれば、これは典型的には、再経路設定層のための第1のパターンを提供することにより、達成される。前記再経路設定層は、前記ワークピースの第1の層上に分配されたダイにアライメントかつ適合され、同時に、接続すべきダイと共に異なる第2のパターンに適合される。場合によっては、前記第2のパターンは、前記第1のワークピースへ接続されるべき第2のワークピース上に配置される。
図9Cは、3DSiPの一例を示す。図9Cの例において、ピース1110は、能動コンポーネントの形態をした第1の種類のダイを示し、ピース1108は、受動コンポーネントの形態をした第2の種類のダイを示す。これらのコンポーネントは、ワークピース1112の縁部へと接続されるか、または、プロセス(例えば、リソグラフィープロセス)によって相互接続される。
ダイ(例えば、能動コンポーネントおよび/または受動コンポーネントの形態のもの)をワークピース内においてスタックしかつ/またはワークピース上においてスタックした場合かつ/あるいは接続すべき別個のワークピース上においてスタックした場合あるいは(例えば、図11A〜図11Bのように)前記ワークピースの相対する両側部上に配置した場合、パターンの1つまたはいくつかの部分は、前記ワークピースに接続された変換を持ち得、ここで、マシン印刷部および前記パターンの1つまたはいくつかの部分は、前記ダイに接続された変換を持ち得(現在、2D埋設ダイまたは3D埋設ダイ、ファンアウトダイ、両側性ファンアウトダイなどとして知られる)、この層上において前記層(単数または複数)を含む。このプロセスの目的は、導電性材料を前記ダイ/コンポーネントへと接続する際、前記ダイ/コンポーネントが前記ワークピースの縁部へと接続されるかまたはプロセス(例えば、リソグラフィープロセス)によって相互接続されるように接続を行うことである。電子接触の品質において、前記導電性材料を正確に前記ダイ/コンポーネント接続部へと接続することは比較的重要である。
十分に高精度の接続を達成するために、LDIにおいていくつかの異なるパターン変換が用いられる場合がある。3Dダイ/コンポーネントをスタックする際、異なる変換をパターンの異なる部分に対して行うことで、コンポーネントを後続層上に配置する際の厳しい配置制限を抑制かつ/または回避することができる場合がある。その代わりに、2Dファンアウトまたは埋設ダイに類似するプロセスをパターン変換と組み合わせたものを全ての層または実質的層に用いることができ、各層におけるダイ/コンポーネント登録(配置)に対する要求を緩和することができる。
図10Aは、ワークピース1204の上面図であり、図10Bは、ワークピース1204の側面図である。図10Aおよび図10Bは、パターンの一部分1202をワークピース1204の層上のダイ1206および1208へと接続する様態を示す。図10Bにおいて、パターン1202を1層のみ図示している。しかし、複数のパターン層を同一または個々の変換と共に付加してもよい。
図11Aは、多層スタックの上面図であり、図11Bは、多層スタックの側面図である。ここで、システムはパッケージスタック内に設けられる。図11Aおよび図11Bは、図10に示すような第1のワークピース1204上にダイ(この場合、異なる種類のダイ)が載置された第2のワークピース1302をオーバーレイする様態の例を示す。
図11Bおよび図11Bにおいて、パターン1202を1層のみ図示している。しかし、しかし、複数のパターン層を同一または個々の変換と共に付加してもよい。また、この例において、ダイ(コンポーネント)を2層のみ図示している。しかし、より多数の層のダイを付加してもよい。また、前記ダイまたは他のコンポーネントを前記ワークピースの縁部の内側かつ/または前記ワークピースの縁部上に配置してもよい。上述したように、後続層の変換は、測定データに基づき得る。測定データは、書込器においてまたは外部測定マシンにおいて得ることができる。次の層に用いられる変換は、先行層から導出されない場合がある。なぜならば、特定のコンポーネントは、より高い層(異なる層)上の他のダイ、コンポーネントまたはPCB/基板/ワークピースまたは他のコネクタへの接続を持ち得るからである。その上、スタックがいくつかのワークピース(例えば、キャリアウェーハ)を含む場合、パターニングステップを行って、周囲のダイ(例えば、ウェーハ/コンポーネント/PCB/基板)または前記スタック内のワークピースを接続する全ての層または実質的に全ての層上の周囲のダイの部分の変換を行ってもよい。両側における変換の部分を、オーバーレイ全体を考慮して行ってもよい。
よって、典型的には第1の層内の第1のパターンをダイまたはダイ群とアライメントさせ、これと同時に、先行層または後続層と関連付けられた接続点のための第2のパターンとアライメントさせる。パターンの一部が別の層またはパターンと接触するものとしてマークまたは検出された場合、第2のパターンは通常は第1のパターンの部分集合である。このマーキングは、例えばパターンデータファイル中のラベルによって実現され得、あるいは、適切なアルゴリズムによって自動的に検出され得る。
第1のパターンとダイまたはダイ群とのアライメントは、好適には上述したように実行される。本発明のコンセプトを展開させると、現在書き込まれている層のパターン内に1つまたは複数の接続点が存在する。パターン内の接続点は線または点であり得、例えば印刷可能フィーチャの表面層材料またはサイズによって区切られた寸法を持ち得る。前記接続点は、比較的より大きな面積を持ち得、接触パッド特性を持ち得る。前記接続点または前記接触パッドは、ダイの接続点へと接続されることを意図する。
異なる実施形態において本発明のコンセプトは、多層スタックの製造において直描書き込みマシン内におけるワークピース層のパターニングを行うように構成された方法、装置のシステムおよび/またはコンピュータプログラム製品おとして適用される。前記直描書き込みマシンには典型的には、書き込み動作を制御するための座標系が設けられる。前記座標系は、第1のワークピースの第1の層上に設けられる。前記第1のワークピース上は典型的には、複数のダイが分配される。典型的には、前記複数のダイはそれぞれ、複数の接続点を有する。
典型的には、各ダイは、再経路設定層のための第1の回路パターンと関連付けられる。前記再経路設定層の回路パターンは、第1のパターン部位と、第2のパターン部位とを含む。前記第1のパターン部位は、ダイの接続点に適合する。前記第2のパターン部位は、少なくとも1つの他の先行または後続する第2の層内の特定のフィーチャに適合する。前記第2の層内の特定のフィーチャは、例えば第2のパターンまたはその他の層、接触点、接触パッド、ビア、接触、線またはパターンの適合先である他のフィーチャ内のダイの接続点の一部であり得る。さらに、前記第2の層は、第1のワークピースへ接続されるべき同一または異なるワークピース内に設けられ得る。前記第2の層は、例えば先行して先行層内に形成される場合もあるし、あるいは、後続して第1のワークピースまたは第2のワークピース上の後続層内に形成される場合もある。よって、前記第1の層と前記第2の層との間に中間層が設けられ得ることが理解される。第1のワークピースおよび第2のワークピースが接続または接合される場合、これは、後で後続組み立てステップにおいて異なるワークピースのパターン間に適切なアライメントをとりつつ行われることが多い。いくつかの実施形態を換言すると、第2の層(単数または複数)は先行して形成されるか、または、同一の第1のワークピース上または第2のワークピース上/第2のワークピースのために後続して形成される。前記第2のワークピースは、スタック内の前記第1のワークピースへと接合される。異なる実施形態において、第1の回路パターンは、元々の回路パターンデータおよび/またはダイ(単数または複数)上の接続点と適合するように調節された変換された回路パターンデータの形態で表現される。このような変換された回路パターンデータは好適には、上記の方法によって調節される。前記方法の実施形態を図11C中に模式的に示す。前記方法は、以下のステップのうち選択されたステップを含む:
1402:第1の回路パターンの第1の回路パターンデータを取り出すステップであって、前記第1の回路パターンデータは、前記第1のワークピースの第1の層の少なくとも1つの第1の小領域を表す、ステップ。
1404:第2の回路パターンの第2の回路パターンデータを取り出すステップであって、前記第2の回路パターンデータは、第2の層(単数または複数)の1つまたは複数の特定のフィーチャの複数の接続点と関連付けられた第2の小領域を少なくとも含む、ステップ。
1406:必要な第1の適合公差(単数または複数)を決定するステップであって、前記必要な第1の適合公差(単数または複数)は、前記第1の回路パターンを少なくとも前記第1の層の第1の小領域に合わせて調節するためのものである、ステップ。
1408:必要な第2の適合公差(単数または複数)を決定するステップであって、前記必要な第2の適合公差(単数または複数)は、前記調節された第1の回路パターンの接続点が少なくとも1つの第2の回路パターンの接続点に適合するように、前記第1の回路パターンを調節するためのものである、ステップ。
1410:前記調節された第1の回路パターンに適合する調節された第1の回路パターンデータを作成するステップ。
1412:前記調節された第1の回路パターンデータに従って、前記第1のワークピース上にパターンを書き込むステップ。
これらのステップの詳細および実施形態について、以下にさらに詳述する。
1402:第1の回路パターンの第1の回路パターンデータを取り出すステップであって、前記第1の回路パターンデータは、前記第1のワークピースの第1の層の少なくとも1つの第1の小領域を表し、前記少なくとも1つの第1の小領域は、前記第1の層の複数のダイの少なくとも1つのダイと関連付けられかつ前記第1の層の複数のダイの少なくとも1つのダイを被覆する、ステップ。
1404:第2の回路パターンの第2の回路パターンデータを取り出すステップであって、前記第2の回路パターンデータは、第2の層(単数または複数)の1つまたは複数の特定のフィーチャの複数の接続点と関連付けられた第2の小領域を少なくとも表し、前記第2の層(単数または複数)は、前記第1のワークピースの1つまたは複数の先行または後続する層(単数または複数)および/または前記第1のワークピースへ接続されるべき第2のワークピース内の1つまたは複数の層(単数または複数)であり、前記第1の層の少なくとも1つのダイの複数の接続点のうち少なくとも1つは、前記第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つへ接続するように適合される、ステップ。
異なる実施形態において、前記第2の層(単数または複数)の特定のフィーチャのうち少なくともいくつかは、接触点を表す。前記接触点は、パッド、ビア、接触、線またはダイのうちの1つの形態をしているかまたはパッド、ビア、接触、線またはダイのうちの1つと関連付けられる。
上記したように、前記第2の層は、先行してワークピースの表面上に形成される場合もあるし、あるいは、後続して同一のワークピース内または異なるワークピース内に形成される場合もある。前記第1の回路パターンデータおよび/または前記第2の回路パターンデータの取り出し元としては、上述したように、例えば元々のパターンデータ、測定段階において生成された測定データまたは先行アライメント手順において生成された調節されたパターンデータがある。よって、一実施形態において、前記第1の回路パターンの第1の回路データを取り出すステップは、以下のステップを含む:
a.測定データを受信するステップであって、前記測定データは、前記第1のワークピースと関連付けられかつ複数のダイまたはダイ群の測定された位置を示し、前記複数のダイまたはダイ群は、前記ワークピースの少なくとも1つの基準フィーチャに相対して前記第1のワークピース上に分配される、ステップと、
b.前記前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、
c.前記第1のワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップ。
1406:前記第1の回路パターンを少なくとも前記第1の層の第1の小領域に合わせて調節するための必要な第1の適合公差(単数または複数)を決定するステップ。
1408:必要な第2の適合公差(単数または複数)を決定するステップであって、前記必要な第2の適合公差(単数または複数)は、前記調節された第1の回路パターンの接続点が少なくとも1つの第2の回路パターンの接続点に適合するように、前記第1の回路パターンを調節するためのものであり、前記第2の回路パターンの接続点は、前記第2の層(単数または複数)の1つまたは複数のダイを表す、ステップ。
1410:前記調節された第1の回路パターンに適合する調節された第1の回路パターンデータを作成するステップであって、前記調節された第1の回路パターンデータは、以下を含む。
i.前記必要な第1の適合公差内の前記第1の層の少なくとも1つの第1の小領域、および
ii.前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つであって、前記第1の回路パターンは、前記第2の適合公差(単数または複数)内の少なくとも1つの第2の回路パターンの1つまたは複数のダイの接続点のうち少なくとも1つに対する前記少なくとも1つの第1の小領域を表す、前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つ。
前記調節された第1の回路パターンデータは好適には、前記第1のパターンデータの接続点パターンを調節された接続点パターンへと変換することにより、作成される。前記調節された接続点パターンは、必要な第2の適合公差(単数または複数)を網羅する位置および表面積を有する。前記調節された接続点パターンの位置は、前記第1の回路パターンの元々の回路パターンデータ内の前記接続点パターンのノミナル位置である。
一実施形態は、調節された接続点パターンを作成するように構成される。前記調節された接続点パターンそれぞれの位置および表面積内における全ての点は、理想的な位置からの必要な適合公差(単数または複数)未満の距離を有する。
一実施形態において、前記調節された第1の回路パターンデータを作成するステップは、以下を含む:
a.1組の理想的なパターンデータから前記第1の回路パターンデータをレンダリングするステップと、
b.その後、前記調節された第1の回路パターンが下記に適合するように、前記第1の回路パターンデータを再サンプリングするステップであって、
i.前記必要な第1の適合公差内の前記第1の層の少なくとも1つの第1の小領域、および
ii.前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つであって、前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つは、前記第2の適合公差(単数または複数)内の少なくとも1つの第2の回路パターンの1つまたは複数のダイの接続点のうち少なくとも1つに対する前記少なくとも1つの第1の小領域を表す、前記第1の回路パターンの少なくとも1つのダイの接続点のうち少なくとも1つ、
ステップ。
別の実施形態において、前記調節された第1の回路パターンデータを作成するステップは、以下のステップを含む:前記調節された第1の回路パターンデータが前記第1の層の少なくとも1つの第1の小領域に適合するように、前記第1の回路パターンデータをサンプリングするステップであって、前記第1の回路パターンデータは、前記少なくとも1つの第2の回路パターンデータを再サンプリングするステップから独立して再サンプリングされる、ステップと、前記再サンプリングされた第1の回路パターンデータと、前記少なくとも1つの再サンプリングされた第2の回路パターンデータとをマージして、再サンプリングされた第3の回路パターンデータを生成するステップであって、前記第3の回路パターンデータは、前記調節された第1の回路パターンと、第1の適合公差第2の適合公差内の調節された少なくとも1つの第2の回路パターンとを両方とも表す、ステップ。これについて、データ集合のマージングを用いた実施形態と関連して、以下にさらに詳述する。
さらなる実施形態は、前記ワークピース上に分配された複数のダイまたはダイ群の測定された位置を、変換された位置へ変換するステップであって、前記変換された位置は、前記ワークピースの少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の決定された関係に応じて、直描書き込みマシンの座標系において規定される、ステップと、前記元々のパターンデータおよび前記変換された位置に応じて、前記ワークピース上に書き込まれるべき前記調節された第1の回路パターンデータを作成するステップであって、前記調節された第1の回路パターンデータは、前記第1のワークピース上の複数のダイの回路パターンを表し、これにより、前記調節された第1の回路パターンは、前記第1のワークピース領域の複数の小領域に適合され、各小領域は、前記ワークピース上に分配された複数のダイ間のダイまたはダイ群と関連付けられる、ステップとを含む。
前記調節された第1の回路パターンデータを作成するステップはまた、1組の理想的なパターンデータから前記第1の回路パターンデータをレンダリングするステップと、その後、前記少なくとも1つのダイ(単数または複数)の測定された位置データならびに前記第1のワークピースの変換された位置および形状に応じて、前記第1の回路パターンデータを再サンプリングして、前記直描書き込みマシンの座標系内の第1のワークピース上の各ダイにデータを適合させるステップか、または、前記複数のダイの群またはクラスターの測定された位置データおよび前記ワークピースの変換された位置および形状に応じて前記第1のパターンデータを再サンプリングして、前記直描書き込みマシンの座標系内の前記第1のワークピース上の前記複数と関連付けられたものを表すデータに適合させるステップを含む。
よって、例えば図11Bに示すように、第1の層1204内のダイ1206の接続点1310および第2の層内のダイ1306の接続点1312が接続点パターン1202の領域内に収まるように接続点パターン1202を変換し、これにより、接続点1310および1312双方が接続点パターン1202を介して電気接触するようにする。
1412:前記調節された第1の回路パターンデータに従って、前記第1のワークピース上にパターンを書き込むステップ。
前記ステップは、調節された接続点を前記第1の回路パターン内のダイの接続点に適合させるために必要な適合公差を先ず決定するステップをさらに含み得る。
これらのステップは、上述したように回路パターンデータをワークピース上のダイとアライメントさせるように本発明のコンセプト部分を動作させるステップを含み得る。
接続点および必要な適合公差の調節
下方方向に先行層または上方方向に後続層とアライメントさせるべき接続点(例えば、パッドまたは導体線)の位置は、一実施形態において、測定データファイルの形態をしている。好適には、製造業者(すなわち、直描書き込みマシンのオペレータ)は、公差または1組の公差を指定する。前記公差または1組の公差は、前記書き込まれた点、パッドまたは線と、変換前または変換後のその各理想的な位置との間において達成すべきである。前記理想的な位置は、パターン設計からの理想的なパターンデータにおいて付与される。その結果得られる書き込まれたパターンの位置および/または適合は、一実施形態において、書き込み後または書き込みに関連して測定され、達成された適合状態と、前記必要な適合公差とを比較する。前記達成された適合状態が前記必要な適合公差内に収まらない場合、例えば警告信号を生成するかまたは書き込み動作を停止するようにマシンを制御する。
必要な適合公差の閾値は好適には、特定の層または特定種類の層あるいは製造された特定の製品または特定種類の製品に依存する。異なる種類の層および製品の必要な適合公差は、例えば理想的な位置から(<)50μm(マイクロメータ)未満および(<)1μm(マイクロメータ)未満であり得る。1つの利用例において、前記必要な適合公差は、(<)5〜8μm(マイクロメータ)未満である。
前記調節された接続点パターンおよび前記必要な適合公差は、異なる実施形態において、多様な様態で決定される。一実施形態において、調節された接続点パターンの位置は、第1の回路パターンの元々の回路パターンデータにおける接続点パターンのノミナル位置である。一実施形態において、前記必要な適合公差は、前記パターンがアライメントされたときの前記第1の回路パターンの接続点の投射および前記第2の回路パターンの接続点の投射を網羅する位置および/または表面積として決定される。別の実施形態において、前記必要な適合公差は、前記パターンおよび前記層を共通面へと変換するステップと、理想的なパターンデータと、前記共通面内の調節されたパターンデータとの間の距離に基づいて必要な適合公差を計算するステップとによって決定される。
前記調節された接続点パターンそれぞれが有する位置および表面積内における全ての点は、前記理想的な位置から前記必要な適合公差への距離よりも短い距離を有する。適合公差は、ユークリッドノルムによって任意の寸法(通常は2D(x、y))で記述される距離として規定されることが多い。異なる用途の実施形態において、前記必要な適合公差(単数または複数)は、前記理想的な位置から50μm未満の距離であるか、または前記理想的な位置から1μm未満の距離であるか、または前記理想的な位置5〜8μm未満の距離である。
複数の層間のアライメントを得るための本発明のコンセプトの展開と、単一の層内におけるパターンとダイとの間のアライメントとを上述したように容易に組み合わせられる。前記複数の層間のアライメントを得るための方法は、実施形態において、装置のシステムおよび/またはコンピュータプログラム製品として同様に実現される。
パターンを表すデータ集号のマージを用いた実施形態
一実施形態において、前記調節された回路パターンデータを作成するステップは、異なる変換ゾーンのパターンデータを保存するステップであって、場合によっては、前記異なる変換ゾーンは、下記に説明するような別個のデータ集合中の異なる層からのストレッチゾーンを含む、ステップと、前記データ集合を別個にラスタライズおよび変換したするステップと、その後前記別個のデータ集合をマージして単一のデータ集合とするステップとを含む。
上述したように、一実施形態において、前記調節された第1の回路パターンデータを作成するステップは、第1の回路パターンデータを再サンプリングするステップを含む。前記第1の回路パターンデータは、前記第2の回路パターンデータの再サンプリングから独立して再サンプリングされる。その後、前記再サンプリングされた第1の回路パターンデータを前記再サンプリングされた第2の回路パターンデータとマージして、再サンプリングされた第3の回路パターンデータを生成する。前記再サンプリングされた第3の回路パターンデータは、調節された第1の回路パターンおよび調節された第2の回路パターン双方を表す。
実際的な実行様態の例において、ピクセルマップの形態をしたパターンデータをマージし、再サンプリングする。これは、データファイル(データ集合)中のパターンの異なる部分または部位(例えば、異なる層に関するもの)をユーザが規定し、各部位(例えば、固有の歪みマップを有する対応する各層)をレンダリングするステップを含み得る。
マージングおよび再サンプリングコンポーネントは、2つのデータ経路についての標準パターンデータおよびカスタムパターンデータを受信する。これらのデータ経路は、単一のデータバスまたはメモリアクセスチャンネル上におけるように、物理的に分離されるかまたはインタリーブされ得る。「データ経路」という用語は、再サンプリングおよびマージングコンポーネントへのデータ送達の様態を意味する。データは、ベクトルまたはラスターデータから得られ得、回転メモリまたは非回転メモリ上に保存され得る。
製造時において、設計データ(典型的には、ベクトルデータセット)を共通ベクトルフォーマットへ変換する。ベクトルドメインジオメトリ処理をこのフォーマットで適用する。その後、ベクトルフォーマットをレンダリングして幾何学的ピクセルマップとし、これによりいわゆる「標準パターンデータ」を生成する。画素ドメイン画像処理を適用し、データを印刷のための変調器依存型フォーマットに再サンプリングする。
ダイ縁部において、ダイの主要フィールドと異なるパターンが必要になる場合もある。これらの目的のため、カスタムパターンデータの第2のピクセルマップを用いることができる。例えば潜像形成のためにデータが用いられている場合に、標準パターンデータをカスタムパターンデータと共にマージングおよび再サンプリングするステップが開示される。
マージングは、多様なタイミングで行うことができる(再サンプリング前または再サンプリング後)。この文脈において、再サンプリングとは、パターンを下側のパターンに適合させるための再サンプリングを指す(他の実施形態におけるような異なるゾーンの再サンプリングとの混同を避けるために、本文において記載する)。よって、第1の各ファイルがその変換情報と共に再サンプリングされた後、この実施形態において、任意選択的にビットマップファイルを単一のファイルとマージする。このマージは、再サンプリングの前または後に行われる。
よって、マージングおよび再サンプリングは、単一のコンポーネントによって表され、単一の行為としてみなすことができる。なぜならば、マージングおよび再サンプリングの順序は、標準およびカスタムパターンデータの本質に依存するからである。いくつかの使用例において、マージングを再サンプリング前に行うことができ、これにより、時間がそれほど重要ではない場合に処理をオフラインで行うことが可能となる。その後、時間によってほとんど決定されるオンライン処理を行うことで、コンピュータ能力の最適化が図られる。再サンプリング動作により、1つの入力マップが1つの出力マップへと変換され、その結果、再サンプリング動作が簡潔化される。組み合わせられたピクセルマップに印刷前にアクセスして、確認することができる。
再サンプリング時においてマージングを行う場合、前記カスタムパターンデータピクセルマップの生成は、印刷の直前、変調器ピクセルマップの生成の直前に行うことができる。最近のカスタムパターンデータの一例は、正確な製造時期をパターンとマージすることで、製造時期に近い時期に生成される。
再サンプリング後にマージングを行う場合、さらなるピクセルマップを既存の変調器ピクセルマップとマージすることができる。このようにすると、複数の変調器ピクセルマップを印刷前にマージすることが必要な様態でデータフローを分割する場合に有用であり得る。
マージング時において、カスタムパターンデータを試験することで、任意のカスタマイゼーションが特定の領域、フレームまたはタイルに必要か否かを決定することができる。カスタマイゼーションが無い場合、マージを完全にバイパスするかまたは標準パターンデータ内の画素値を変更しないマージを行うことにより、マージを最適化することができる。
ベース幾何学的ピクセルマップ内の標準パターンデータと、さらなる幾何学的ピクセルマップ(単数または複数)内のカスタムパターンデータとの間のマージは、大きく異なる画素格子を整合させることにより、行うことができる。第1に、同一かつアライメントされた画素格子をマージすることができる。最も簡単な形態において、整合した格子およびタイルを含む複数のピクセルマップ(すなわち、画素寸法およびアライメントが同一であるマップ)をマージする。この場合、マージは、再サンプリング前に画素間において簡単なマージ動作で行うことができる。別のマージ動作について、以下に説明する。
第2に、同一でありかつオフセットした画素格子をマージすることができる。ここで、前記複数のピクセルマップの格子の画素は同一の画素寸法であるがオフセットしているため、1つのマップ内の単一の画素は他方のマップ内の単一の画素に対応しない。この場合、さらなるマップのオフセットを前記ベースマップと整合するようにスナップすることにより、前記オフセットを除去することができる。その後、マージを再サンプリング前に画素間において簡単なマージ動作で行うことができる。あるいは、n前記さらなるマップ内の複数の隣接画素を再サンプリングすることで、マージすべき画素の値を決定することができる。
第3に、不整合の画素格子をマージすることができる。一例は、異なる画素サイズおよびタイルサイズの格子を含む。標準パターンデータは第1の格子内にあり、カスタムパターンデータは第2の格子内にある。3個の画素からなるカスタムデータが、12個の画素からなる標準データ上に適合される。接続パターンが、開放型間隙のパッド上にオーバーレイされる。これは、カスタムパターン1およびカスタムパターン0を閉接続および開接続としてプログラムする作業を簡潔化したものである。前記画素格子が整合していない場合、ピッチまたはオフセットのいずれかにより、画像を共通格子およびタイルに対して再サンプリングすることにより、マージを行うことができる。あるいは、複数の格子を同時に再サンプリングすることもでき、再サンプリング結果をマージする。
画素格子が整合した場合、画素間で簡単な1対1のマージ動作によってマージを行うことができる。関係データに応じて、異なるマージ動作を利用することができる(例えば、置換、加算、減算、XOR、AND、OR)。置換動作、加算動作および減算動作は、浮動小数点または整数値によって表される画素に用いることは可能であるが、浮動小数点値の場合、指数スケーリングがあるため論理を適用することは困難である。画素が整数値によって表現される場合、これらのマージ動作のうち任意のものを適用することができる。
カスタムパターンデータからの恩恵を受けることが可能なワークピースを挙げると、シリコンウェーハまたは半導体ウェーハ、回路基板、フラットパネルディスプレイ、およびロールツーロール生産において用いられる可撓性材料基板がある。例えば、円形ウェーハおよび矩形基板上に複数のダイが形成される。これらのダイを分割することで、チップまたはフラットパネル基板を形成する。
印刷を順次行う画素ベースの露出システムのデータを「平坦化」する(1つの画素に貢献する全データを集合化)し、局所化する。レンダリングされた幾何学的ピクセルマップ(GPM121)として表現されたパターンは、これらの特性を満足し、中間保存として適切なフォーマットを作成する。
再サンプリングプロセスにより、GPMを変調器ピクセルマップ(MPM123)内の変調器画素へと変換する。この再サンプリングプロセスにおいて、画像処理および形態学的動作を適用することもできる。画像処理および形態学的動作をどちらとも前記パターンの局所的部分において適用することができる(例えば、露出システムの視野上にまたは前記パターン上において大域的に適用することができる)。画像処理および形態学的動作の例を非限定的に挙げると、スケーリング、平行移動、回転、歪曲およびサイジングがある。これらの動作を用いて、露出システムからマスク/基板上への画素の投射様態と、前記マスク/基板の特性とをどちらとも補償することができる。
再サンプリングプロセスにおける忠実度要求および情報喪失の可能性に起因して、中間ピクセルマップ(GPM121)は、変調器ピクセルマップ(MPM123)よりも高い分解能を有する。再サンプリングプロセスにおいて階調度情報を用いることにより、GPM121の要求を満足させるために必要なメモリ分解能を大幅に低減させることが可能となる。
パターン依存型処理ステップの大部分は、GPM121の生成時に行われる。前記再サンプリングステップは、局所化パターン依存型(形態学的)動作に対応するために主に用いられる。再サンプリングを局所化パターン依存型動作に限定すると有利だえる。なぜならば、このようにすることで、再サンプリングのための計算量の予測可能性が向上するからである。計算量を予測可能とすることで、構成の最適化がより容易になる。
本開示の技術は、基板上の感光層内にカスタム潜像を形成する方法を含む。この方法は、第1のデータ経路上の標準データを受信するステップと、第2のデータ経路上のカスタムパターンデータを受信するステップとを含む。データ経路という用語は、広範に解釈されるべきである。標準パターンデータとは、複数のダイまたはダイ内の領域のならびにバッチ内の複数の基板に繰り返し用いられるパターンデータであり、カスタマイゼーションが施される。カスタムパターンデータを用いて標準パターンデータを変更し、カスタム潜像を生成する。前記方法は、前記標準カスタムパターンデータを再サンプリングおよびマージングして、マージされかつラスタライズされたパターンデータを生成するステップをさらに含む。このマージされかつラスタライズされたパターンデータは、放射線感受性層内に形成されるべき物理的なカスタム潜像を表す。潜像は、基板上に塗布されたレジストまたは他の放射線感受性材料に応じて陽または陰であり得る。典型的なデバイス製造プロセスにおいて、潜像が現像され、前記放射線感受性層のうち一部が除去されて、パターンが形成される。前記パターンを用いて、電子デバイスの形成の一環として材料の付加または除去を行う。
個々のまたは多部分アライメント後のパターン再接続
本発明のコンセプトをさらに展開して、アライメント後にダイ間に接続線を含むパターン部位の再接続または回復を達成するという問題局面に対処する。本発明のこの部分の実施形態は、パターンを再度計算することで、2つ以上の任意に配置されたダイの相互接続を可能とするように適合される。これらの実施形態は、同一層内のダイを相互接続するかまたは第1の層の第1のパターン部位内の接続点を、第2の層内のフィーチャ、基準またはダイと関連付けられた第2のパターン部位に合わせて調節する上記実施形態と組み合わせて適用することができる。この発展により、第1のダイと関連付けられた第1の接続点(または接続パッド)例えば第2のダイまたは第2のパターンの第2の接続点(または接続パッド)へと適合させるためのパターンが調節される。
この本発明のコンセプトのさらなる展開は、ワークピース上の領域を第1の領域および第2の領域(または第1の小領域および第2の小領域)に分割することに基づく。前記第1の領域および第2の領域は、先行層に相対して後方にアライメントするという異なる要求を有する。第1の領域をここで不可侵ゾーンと呼ぶ。第1の領域は、現在処理されているかまたはパターニングされている第2の層の下側の層と良好にアライメントさせる必要がある。第2の領域をここで不可侵ゾーンと呼ぶ。第2の領域は、現在の層または前記現在の層上方の後続層の下側の先行層へのアライメントについてより低感度である。
このさらなる展開の実施形態は、方法、装置のシステムおよびコンピュータプログラム製品として適用される。前記方法、装置のシステムおよびコンピュータプログラム製品は、単一のまたは多層システムインパッケージスタックの製造において、ワークピースの第2の層を直描書き込みマシンにおいてパターニングするように構成される。前記ワークピースは典型的には、複数の電気コンポーネントを含む第1の層を有する。前記複数の電気コンポーネントは、前記ワークピース上に任意またはランダムに配置される。上述したように、本文においてダイは、電子部と関連付けられた任意の種類のコンポーネントの使用を表す。典型的には、異なるダイ間に接続点をいくつか接続する必要のある場合、各ダイは接続点を有する。第1のパターンにおいて、第1の層内に分配されたダイの接続点を含む異なるゾーンまたは小領域が、アライメント要求と関連付けられる。
前記第1のパターン内において不可侵ゾーンおよびストレッチゾーンが検出される。その後、事前規定されたおよび/または事前設定可能なアライメント逸脱パラメータ内において隣接する不可侵ゾーン内の接続点がアライメントされるように、前記第1のパターンを変換する。さらに、前記変換において、ストレッチゾーンの接続点のパターンについて、前記不可侵ゾーン内の対応する接続点の位置間の逸脱を補償する。調節されたパターンデータを計算することで前記変換を実現し、前記調節された回路パターンデータに従って、前記ワークピース層上にパターンを書き込む。
異なる実施形態を挙げると、複数の不可侵ゾーンと、第1の層上の前記不可侵ゾーンに対応する複数のストレッチゾーンとを含むパターンを再接続する方法がある。前記方法は、以下を含む:前記パターンの個々の変換後、前記不可侵ゾーンのうち隣接するものの境界を接続するステップと、前記ストレッチゾーンにおいて、前記隣接する不可侵ゾーン間の接続点間の差またはオフセットを補償するステップ。例えば、前記補償は線状である。前記方法は、前記第1の層と、少なくとも1つのさらなる層との接続のためのさらなるゾーンを提供するステップをさらに含み得る。
本発明は、第1の層、第2の層および第3の層を有するワークピース上のパターンを再接続する方法の実施形態をさらに含む。前記第1の層、第2の層および第3の層は、相互に順次形成される。前記方法は、以下を含む:前記第1の層内の接続点が前記第3の層内の接続点へと接続されるように、前記第2の層のパターンファイルを変換するステップ。前記接続点は、異なる実施形態においてビアである。
ファンアウトまたは類似のプロセス(例えば、埋設)において、多数の(1つの種類またはいくつかの種類の)ダイおよび/または受動コンポーネントが例えばキャリアウェーハまたは他の任意の適用可能なワークピース上に配置される。前記ダイを前記キャリアウェーハ上に配置した後、1つ以上のパターニングステップを前記ワークピースの1つ以上の層上に行う。各ダイまたは他の任意の能動または受動コンポーネントは、特有の変換を有する(例えば、回転、平行移動)。パターンと各ダイ/コンポーネントとのアライメントをLDIマシンを用いて行う場合、個々の変換における差に起因して、ダイを相互に接続するかまたは他の層(例えば、基板/3DSiP/PCB/ワークピース)へと接続するラインにおいて縁部粗さまたは接続不良が発生し得る。そのため、各コンポーネントへの個々のアライメントが不可能(または不適切)になる場合がある。上記の背景についての記載において述べたように、図16Aは、この問題の一例を示す。より詳細には、図16Aは、各チップの変換に合わせてパターンを調節した後の例を示す。
本発明によれば、高感度領域(例えば、下側層へ比較的良好にアライメントさせる必要のあるチップ領域)をパターンファイル(すなわち、回路パターンデータ)内の不可侵領域としてマークするか、あるいは、マシン内の良好に規定されたアルゴリズムにより、前記回路パターンデータ内のこれらの領域を特定および位置特定する(例えば、f下側層上のビアへ接続すべきパッドにより、全ての領域または実質的に全ての領域を発見する)。下側層および/または後続層に対するアライメントについてそれほど高感度ではない領域を、図14に示すようにストレッチゾーンとして用いる。図14は、これらの小領域および特定されたストレッチ領域または小領域1706内に配置されているかまたはこれらの小領域および特定されたストレッチ領域または小領域1706と関連付けられた2つのダイのワークピース1702および1704の特定された不可侵領域または小領域を示す。この例において、これらのストレッチ領域は連続的に接続されているものとして図示されているが、もちろんストレッチ領域を相互に隔離してもよい。「不可侵ゾーン」、「不可侵領域」、「不可侵小領域」および同様に「ストレッチゾーン」、「ストレッチ領域」、「ストレッチ小領域」という用語はそれぞれ、代替的表現として用いられる。
不可侵ゾーンにおいて、パターンのアライメント変換は好適には、下側のパターン(またはダイ、コンポーネント)などの変換によって、最大限に可能であるかまたは最大限に可能に近いとよい。いくつかの実施形態において用いられる1つの解法として、個々の変換後の直交座標系(および/またはCADシステム)内の不可侵ゾーンの境界を接続する方法がある。個々のアライメント後のこれらの点間の違いとして、ストレッチゾーンにおいて補償が施されている点がある。この領域における補償は、図示のように線状であり、この点について以下にさらに詳述する。
図15は、ダイ1502および1504と関連付けられた設計(CAD)ドメインにおける例示的パターンを示す。図15において、ワークピースの図示の領域は、断続的に接続された小領域1510内の可能なストレッチゾーンとして特定されたまたはマークされてあり、前記パターンの残りは不可侵ゾーンである。
図16Aは、ダイ1502および1504と関連付けられたパターンを示す。このパターンは、本発明のストレッチゾーンコンセプトを用いずに行われたパターニングから得られたものである。このパターンにおいて、個々の変換のみのパターニングを前記パターンに適用している。接続点1508のうちいくつかは接続されていない。図16Bは、ダイ1502および1504と関連付けられた例示的パターンを示す。このパターンにおいて、前記ストレッチゾーンコンセプトを利用して、理想的な(元々の)座標系内に接続されている領域間の再接続を不可侵ゾーン間の線状接続を用いて行っている。接続点1508は全て、ストレッチゾーン1510内において接続されている。不可侵ゾーンを接続するストレッチゾーンにおける変換は、他の種類であってもよい(例えば、個々の変換間の線状組み合わせまたはスプラインまたは他の適合状態方法(例えば、上記び本発明のコンセプトの展開およ実施形態と関連して述べたもの)を用いたこれらの近似)。
図17Aおよび図17Bは、ダイ1502および1504と関連付けられた例示的パターンを示す。このパターンにおいて、個々の変換間の線状組み合わせが用いられ、境界状態としては、不可侵ゾーンの境界において変換が高精度になっている。より詳細には、図17Aは、ストレッチゾーンコンセプトを用いなかった場合の例示的パターンを示し、図17Aにおいて、個々の変換のみを前記パターンに適用している。この例において、接続点1508は接続されていない様子が図示されている。図17Bは、ストレッチゾーンを小領域1510に用いて、理想的な(元々の)座標系において接続されていた領域を個々の変換間の線状組み合わせを用いて再接続する場合における例示的パターンを示す。
この例示的実施形態の拡張例として、第3の「パターン領域種類」の導入もある。第3の「パターン領域種類」は、次の層または介在するいくつかの層における1つの変換にいくつかの個々の変換を適合させるための同一変換を有する。図18に示す例において、さらなるゾーン2102が、マシンによって自動的にまたはパターンデータファイル内において特定されたまたはマークされている。図18における第3のゾーン種類の小領域2102は、例えば次の層または外部コンポーネント、PCBなどへ接続されるべきものとして意図される。
図19Aに示す例においては、ストレッチゾーン1510を利用しているが第3のゾーンは適用していない。図19Bに示す例において、第3のゾーン2102が適用されている。図19Aおよび図19Bに示すように、ワークピース、(例えばチップ領域)のダイ1502および1504と関連付けられたパターン部位は、自身の変換を有する。ストレッチゾーン1510は、ダイ1502および1504ならびに第3の領域2200内のゾーンを接続するパターンを有し、共通変換を有する。第3のゾーン2102についての変換は、任意に選択することができる(例えば、不可侵変換、線状組み合わせなどのうち1つ)か、または、次の層または外部コンポーネント、PCB、キャリアウェーハ内のコンポーネントなどにおける公知の変換に整合するように選択される。
例示的実施形態は、3種類のゾーンに限定されるべきではない。すなわち、任意の数のゾーンが変換規則と共に利用可能であり、また、ゾーンの接続様態も変更可能である。ゾーン間の再接続は、ベクトルドメイン内においてまたはラスタライズされた画像内において再サンプリングを用いて行うことができる。
ここで、3層を含む例示的実施形態について説明する。この例において、第1の層は、複数の所与の点を含む。この例において、「所与の」という用語は、アライメントシステムおよび/または外部測定マシンからまたはパターンファイルなどからのさらなる測定データによって点の位置が付与または提供されていることを意味する。点はビアホール(ビア)であり得、コンポーネントのようなダイ(例えば、能動または受動コンポーネントの形態のもの)に接続され得るが、ワークピースの縁部またはワークピース内の別の層へと接続することも可能である。上記のワークピースは、さらに基板、PCB、キャリアウェーハ、パネルなどであってもよいが、これらの例に限定されない。位置データは、各点、各ダイまたはコンポーネントのための点の一部または点の群、あるいは一部またはダイ群またはコンポーネントなどについてのデータであり得る。
この例示的実施形態において、第3の層が存在する。第3の層は、第1の層と同じかまたはまたは実質的に同じ特定を有する。第2の層は、第1の層と第3の層との間に生成される。第2の層について、第1の層および第3の層内の点を接続するパターンファイルが存在する。しかし、これは、第1の層および第3の層のうち少なくとも1つにおける点のうちいくつかまたは全てがパターンファイル内に記述された元々の位置から誤って配置された可能性がある場合である。革新の一部は、第1の層および第3の層内の点が接続されかつこのパターンが第1の層または第3の層上の直描書き込みマシンによって印刷されるように、第2の層の所与のパターンファイルを変換することである。一例において、これは、以下のようにして行うことができる。
1.高感度領域(例えば、比較的良好に相互アライメントされる必要がある点または点領域あるいは周囲の層(例えば、第1の層および第3の層のうち1つ以上)双方を、パターンファイル内の不可侵領域としてマークする。あるいは、マシン内の良好に規定されたアルゴリズムを用いて、これらの領域を位置決定することができる(例えば、周囲の層(単数または複数)上のビア(単数または複数)へ接続すべきパッドを備えた全領域を発見することができる)。
2.周囲の層および/または後続層に対するアライメントの局面に対してそれほど高感度ではない領域を、ストレッチゾーンとして用いる。不可侵ゾーンにおいて、パターンのアライメント変換は、周囲のパターンの変換により、最大限に可能であるかまたは最大限に近い様態で可能である。
3.1つの例示的解法として、個々の変換後の直交座標系内(および/またはCADシステム内の)不可侵ゾーンの境界の接続がある。個々のアライメント後のこれらの点間の差として、ストレッチゾーンにおいて補償が施されている点がある。
4.この領域における補償は、線状であるかまたは別の種類のものである(例えば、個々の変換の線状組み合わせまたはスプラインまたは他の適合状態方法を用いたこれらの近似)。
例示的実施形態は、特定の数の点/ゾーンに限定されるべきではなく、任意の数の点/ゾーンが可能であり、変換規則および点/ゾーン間の接続様態も変更が可能である。点/ゾーン間の再接続は、ベクトルドメイン内において直接行ってもよいし、あるいは、ラスタライズされた画像内において再サンプリングを用いて行ってもよい。
図20Aに示す例において、2つのダイ(例えば、チップ)は、相互接続と、ワークピース(例えばPCB/基板/ワークピース)内の次の層への共通接続とをどちらとも有する。黒色点2306は、第1のダイ(例えば、ワークピース2302上のチップまたはコンポーネント)についての不可侵領域を表す(ここで、不可侵領域は、例えばビアへの接続を含む)。白色点2308は、第2のダイについての不可侵領域を示す。灰色点2307は、ワークピースの次の後続層への接続のための不可侵領域である。これらの点間の領域黒色線で示す。これらの点間の領域は、ストレッチゾーン2310である。
この例において、ワークピース上の第1のダイは、X方向において約20μmおよびY方向において約−20μmだけ平行移動している。回転は、約−10mradである。第2のダイは、X方向において約−20μmおよびY方向において約−20μmだけ平行移動している。回転は、約10mradである。変換データは、マシン内またはマシン外において行われた別個の測定から得ることもできるし、あるいは、実際の書き込みに関連して得ることもできる。この場合、灰色点2304の変換は全て0に設定される。ストレッチゾーン内において行われるパターン回復または再接続が無い場合、線(コネクタ)は、全不可侵ゾーンの縁部における境界状態に到達しない。
破線2305またはコネクタは、補償を行わない印刷パターンにおいて発生し得る。例示的実施形態が適用され、ストレッチゾーンにおける変換の差または差の一部に対応が行われる場合、破線またはコネクタ現象が向上し、さらには排除され得る。
補償されたパターンにおいて用いられるべき例示的変換マップを図21A〜図21Bに示す。ダイ/コンポーネントの相対測定データが決定次第、これらの変換マップを計算することができる。その後、大域的ワークピース変換として、このマップを大域的変換する。
図22Aは、補償が施された例示的印刷パターンを示す。図22Aに示すように、不可侵ゾーン2308は正確な変換を有し、不可侵ゾーン間のコネクタ(パターン)2010がストレッチされて、境界状態を支持している。
この例示的アプローチにより、コネクタの長さを比較的少量だけ変更することができる。ベクトルドメイン内のパターンデータの修正を行うかまたはラスタライズされたドメインにおいてフィルタを適用する(例えば、バッファが提供されている場合)ことにより、この変更を補償することができる。
前記方法の好適な実施形態を、図22Bのフローチャート中に模式的に示す。前記方法は、以下のステップを含む:
2252;第1のパターン内の不可侵ゾーンを検出するステップであって、前記不可侵ゾーンは、システムインパッケージスタックの選択されたフィーチャに対してまたは配置されたコンポーネントに対してより高いアライメント要求を有する、ステップ。
前記不可侵ゾーンは、一実施形態においてにおいて、元々の回路パターンデータ内の事前設定されたマーキングによって検出されるか、または、別の実施形態におけるように認識アルゴリズムによって検出される。前記認識アルゴリズムは、前記元々の回路パターンデータ内の不可侵ゾーンを事前規定された規則に従って認識するように適合されている。このような事前規定された規則の一例として、特定の認識可能なフィーチャ(例えば、接続点、ビアまたは接触パッド)の発生が不可侵ゾーンを示すという規則がある。
2254:前記第1のパターンのストレッチゾーンを検出するステップであって、前記ストレッチゾーンは、前記システムインパッケージスタックの他のフィーチャに対してより低いアライメント要求を持つことができる、ステップ。
2256:前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含む調節された第1のパターンデータを計算することによって行われ、前記変換により、
i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータとアライメントされ、
ii.前記ストレッチゾーンの接続点に対するパターンについて、前記不可侵ゾーン内の対応する接続点の位置間の逸脱を補償する。前記不可侵ゾーン内における回路パターンの変換は、一実施形態において、個々の変換後に隣接する不可侵ゾーン内の接続点も接続されるような変換である、
ステップ。
2258:その後、前記調節されたパターンデータに従って、前記ワークピースの層上にパターンを書き込むステップ。
さらに展開された実施形態において、さらなる第3のゾーン種類の概念が導入される。このような展開は、さらに以下を含む:
a.さらなるゾーン種類のダイの回路パターンを検出するステップであって、前記ダイは、
第1の層と、少なくとも1つの第2の層との間の接続のための接続点、
を含む、ステップと、
b.前記さらなるゾーン種類の回路パターンのための選択された変換を用いて、調節された回路パターンデータを計算するステップ。
前記さらなるゾーン種類の回路パターンについて不可侵ゾーンまたはストレッチゾーンの場合と同一の変換種類を用いることができる。
本発明のコンセプトの異なる展開のために、異なる変換を用いることができる(例えば、上記の変換のうち任意のもの)。例えば、不可侵ゾーンにおけるアライメントのための変換は、線状変換または非線状変換から選択される。
同様に、ストレッチゾーンにおける補償のための変換は、線状変換または非線状変換から選択される。
調節された回路パターンの作成の異なる例がある。例えば、回路パターンデータをベクトルドメインにおいてまたはラスタライズされた画像において変換することにより、調節された回路パターンを作成する。
異なる層間のダイまたはフィーチャに対するパターンのアライメントにおいて実行される不可侵ゾーン/ストレッチゾーンコンセプトのいくつかの実施形態において、層スタックにおける下方または上方への層接続のために設けられた別個の不可侵ゾーン間の差を均等化するために、ストレッチゾーンを用いることができる。
本発明のコンセプトのこの展開の異なる変更例は、同時に第2のパターンに整合させることができる。第1の回路パターンデータが第2のダイ(またはコンポーネント)の接続点または接触パッドへの第1のダイ(またはコンポーネント)の接続点または接触パッドへ適合しかつ同時に第2のパターンへ適合するように第1の回路パターンデータを調節するように、このような実施形態を有利に組み合わせる。簡潔に言うと、上記実施形態のうち任意の実施形態の方法によれば、第1のパターンを、先行層または後続層内の第2のパターンのフィーチャにもアライメントする調節された第1のパターンデータへと変換する。
座標系の決定および基準基板とのアライメントの実行
書き込みマシン(例えば、LDIシステム内の直描書込器)中の座標系は、異なる様式で決定することができる(例えば、基準スケールまたは基準基板を検出するかまたは構造機構(例えば、カメラ位置)によって決定することができる)。前記位置は、固定されたものとしてみなされる。あるいは、光測定(例えば、干渉法)を用いることによって決定することもできる。
例示的実施形態において、書き込みマシンの座標系の決定は、以下の設定における基準基板によって実行される。書き込みシステムと、アライメントシステムとにおいて、前記基準基板を用いる。前記アライメントシステムは、測定ステーションと、ワークピースキャリア段上に取り付けられた基準基板とを含む。このように、前記アライメントシステムは、カメラが搭載された測定ステーションを含む(本例においては、複数のカメラシステムが取り付けられ、複数のワークピースキャリア段それぞれに基準基板が取り付けられる)。1つのカメラまたは複数のカメラが、前記測定ステーション中に設けられ得る。前記キャリア段は、前記アライメントシステムの測定ステーションと、前記書き込みシステムとの間を移動する。前記前記アライメントシステムの測定ステーションおよび前記書込器システムに、コンピュータが動作可能かつ/または通信可能に接続される。動作時において、典型的には複数のキャリア段を用いて、別個のワークピースをパターニング対象として搬送する。これらのキャリア段は典型的には、キャリア段トラック上において、前記測定ステーション内の測定位置と、前記書込器内の書き込みステーションとの間において変位可能である。
基準基板を各キャリア段に取り付ける。前記基準基板は、例えば、温度安定材料(例えば、QZ(石英))で構成され得る。前記基準基板は、前記アライメントシステムの前記測定ステーション座標系と、前記書込器座標系との間で情報を搬送する。
好適には、前記基準基板が前記キャリア段に固定されるように、前記基準基板はを前記キャリア段に取り付けるとよい。例えば、一実施形態におけるように、前記基準基板は、ボルトまたはねじによって前記キャリア段へと締結または接合される。好適には、接合は、例えば温度変化に起因する張力を補償するための屈曲接合機構と組み合わされて、配置構成される。別の実施形態において、前記基準基板は、キャリア段へと接着される。
基準フィーチャ(例えば、格子パターンの形態をしたもの)を前記基準基板上に設ける。前記基準フィーチャは、基板基準フィーチャを構成するマーク(例えば、黒丸および環状輪形状の丸形形態の丸形記号)を含み得る。前記マークの位置は、十分に高精度の測定マシンから既知であってもよいし、あるいは、装置によって書き込んでもよく、これにより、前記マークを理想的なものであると仮定する。本発明の1つの例示的用途において、前記マークの位置を測定し、前記マークの測定された位置をノミナル位置と比較することにより補償マップを生成する。前記補償マップは、残差に対処し、アライメントプロセスにおいて調節されたパターンを生成するために用いられる。
より一般的な意味において、前記基準基板は、前記基準フィーチャを前記キャリア段と関連付けらるために実行される。前記関連付けは、前記基準フィーチャを直接前記キャリア段と一体化させることにより、行われる。これは、アライメントシステムの製造方法において特に用いられる。
前記基準基板を用いて、アライメントプロセスにおける書き込みマシンの座標系を決定することができる。このようなアライメントプロセスを一般的に述べると、このようなアライメントプロセスは典型的には、段に取り付けられたかまたは固定された基準基板がパターン生成ツールに含まれる設定において、適用される。前記基準基板は、アライメントシステムと書き込みツールとの間でアライメント情報を搬送するように構成される。1つ以上のカメラがカメラブリッジ上に取り付けられ、前記1つ以上のカメラは、基板上のアライメントマークの前記基準基板に相対する位置を測定するように構成され、前記基板は、前記段に取り付けられるかまたは固定される。書き込みシステムは、前記基板を露出させるように構成される。前記アライメントシステムおよび書込器システムには、コンピュータが動作可能に連結される。前記方法は、前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、前記測定ステーションにおいて、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて前記基準基板の位置を測定することにより、行われる、ステップとを含む。
さらに、前記方法の実施形態は、任意選択的な較正ステップから選択されたステップを含む。第1に、前記方法は、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて前記基準基板の位置を測定することにより、行われる、ステップを含み得る
第2に、前記方法は、前記測定ステーションを前記基準基板に対して較正するステップであって、前記較正は、前記測定ステーションにおいて前記基準基板の基板基準フィーチャのうち前記基準基板のを測定することにより行われる、ステップを含み得る。
前記測定ステーションを較正するステップは、1つの変更例において、以下のステップを含む:
前記測定ステーション内の各カメラについてスケール誤差および歪曲を決定するステップであって、前記決定は、基板基準フィーチャの位置を測定し、前記基板基準フィーチャのノミナル位置と比較することによりことによって行われ、前記基板基準フィーチャは、前記基準基板上の均等またはまたは不均等な格子パターンとして配置される、ステップと、
前記カメラの前記測定されたスケール誤差歪曲に応じてレンズ歪みマップを計算するステップであって、前記マップは、前記非線状スケール誤差/歪曲のみを保持できるかまたは前記大域的線状スケール誤差も保持することができる、ステップと、
前記カメラの着陸角を計算するステップであって、前記計算は、異なる高さにおける基準基板の位置を測定することにより、行われる、ステップと、
前記測定ステーション内の各カメラの前記基準基板に相対する位置を決定するステップであって、前記決定は、前記基準基板上の基板基準フィーチャの位置を検出することにより、行われる、ステップと、
前記基板基準フィーチャの位置と、前記基準基板上の基準点との間の所定の関係に基づいて、各カメラの位置を計算するステップと、
前記パターンと、前記カメラと関連付けられた座標系との間の回転として各カメラの回転を計算するステップ。
このように、前記書き込みマシンおよび任意選択的に前記測定システムの較正は、前記書き込みマシンの座標系の決定において有利に用いられる。
上述したような多様な実施形態に従ってパターニングおよびアライメントを行う場合、これは、以下の方法に従って、基準基板を用いて行うことができる。
書き込みマシン内のワークピースの層をパターニングする方法であって、前記書き込みマシンは、
書き込みマシン座標系を備えたパターン書き込みステーションと、
測定座標系を備えた測定ステーションであって、前記測定ステーションは、基準フィーチャと関連付けられたワークピース上の対象物の測定を行うように構成され、前記ワークピースはさらにキャリア段上に配置され、前記書き込みマシンは、前記キャリア段を前記測定ステーションと前記書き込みステーションとの間で変位させるように構成される、測定ステーションと、
を含む。
前記方法は、以下のステップを含む:
a.前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、
b.前記測定ステーション内において、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、
c.前記測定された基準位置(単数または複数)と、前記ワークピースの基準フィーチャ(単数または複数)のノミナル位置(単数または複数)との双方に依存する変換を計算するステップであって、前記変換は、前記ノミナル位置(単数または複数)からの前記測定された位置の逸脱を記述する、ステップと、
d.前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、
e.前記パターンを前記ワークピースに書き込むステップであって、前記測定された位置(単数または複数)の前記ノミナル位置(単数または複数)からの逸脱を記述する変換について調節を行うことにより、行われる、ステップ。
前記アライメント方法は、変換を計算するステップをさらに含み得る、前記計算するステップは、以下を含む:
−調節されたパターンデータを前記変換に従って計算する行為、および
−前記基準基板の位置に相対して得られた前記ワークピースの位置に対し、前記調節されたパターンデータを適合させるステップ、
−前記ワークピースにパターンを書き込むステップは、前記調節されたパターンデータに従って前記ワークピースを露出させることにより、行われる。
以下のようなさらなる実施形態が発展される。
前記ワークピースへの書き込みのための前記調節されたパターンデータの計算は、前記基準基板の基板基準フィーチャに相対する前記ワークピースの基準フィーチャの測定位置に依存し、前記基準基板は、前記キャリア段に対して相対的距離を持つことにより、前記キャリア段の座標系を表す。
前記方法は、前記書き込みステーションを較正するステップであって、前記較正は、前記基準基板の位置を前記基準基板の基板基準フィーチャのうち少なくとも1つを用いて測定することにより、行われる、ステップをさらに含む。
前記方法は、前記測定ステーションを前記基準基板に対して較正するステップであって、前記較正は、前記測定ステーションにおいて前記基準基板の基板基準フィーチャのうち少なくとも1つを測定することにより、行われる、ステップをさらに含む。
ワークピースの層のパターニングを行うように構成された書き込みマシンにおいて用いられるキャリア段。基準フィーチャが前記キャリア段と関連付けられ、前記基準フィーチャは、所定のノミナル位置を有する。
この目的のためのキャリア段は、前記キャリア段に取り付けられた基準基板を含む。前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する。前記基準フィーチャおよび/または前記基準基板は、前記キャリア段上の配向と共に構成される。前記配向は、前記基準基板の主要移動方向に対して直交し、かつ/または、前記基準基板の主要移動方向に対して同軸関係に延びる。前記基準フィーチャおよび/または前記基準基板は、例えば細長形状またはL型形状で構成され得、前記基準基板は、例えばねじまたはボルト継ぎ手あるいは接着剤接合によって前記キャリア段へと取り付けられる。

Claims (64)

  1. 多層スタックの製造における直描書き込みマシン内でのワークピースの第2の層のパターニングを行う方法であって、前記ワークピースは第1の層を有し、前記第1の層上には、任意配置されたダイの形態の複数の電気コンポーネントが載置され、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間に接続されるべきものであり、前記ダイのうち選択されたものは、第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンが、異なるアライメント要求と関連付けられ、
    前記方法は、
    a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対して高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
    b.前記スタックの他のフィーチャに対してより低いアライメント要求を持つことが可能なストレッチゾーンを前記第1のパターン内において検出するステップと、
    c.調節された第1のパターンデータを計算することによって前記第1のパターンを変換するステップであって、前記変換は前記元々の回路パターンの変換を含み、前記変換は、
    i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
    ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
    ように行われる、ステップと、
    d.前記調節されたパターンデータに従って前記ワークピースの層上にパターンを書き込むステップと、
    を含む、方法。
  2. 前記不可侵ゾーンは、
    前記元々の回路パターンデータ中の事前設定されたマーキング、または、
    事前規定された規則に従って、前記元々の回路パターンデータ中の不可侵ゾーンを認識するように適合された認識アルゴリズム、
    によって検出される、請求項1に記載の方法。
  3. 前記不可侵ゾーン中の前記回路パターンについての変換は、個々の変換後に隣接する不可侵ゾーン内の接続点も接続されるように、行われる、前記請求項のいずれかに記載の方法。
  4. a.前記ダイの前記回路パターンのさらなるゾーン種類を検出するステップであって、前記さらなるゾーン種類は、第1の層と少なくとも1つの第2の層との間の接続のための接続点を含む、ステップと、
    b.前記さらなるゾーン種類の回路パターンのための選択された変換を用いて、調節された回路パターンデータを計算するステップと、
    をさらに含む、前記請求項のいずれかに記載の方法。
  5. 前記さらなるゾーン種類の回路パターンについて同一の変換が用いられる、前記請求項のいずれかに記載の方法。
  6. 前記不可侵ゾーン内のアライメントのための変換は、線形変換または非線形変換のうち選択されたものである、前記請求項のいずれかに記載の方法。
  7. 前記ストレッチゾーン中の補償のための変換は、線形変換または非線形変換のうち選択されたものである、前記請求項のいずれかに記載の方法。
  8. 前記調節された回路パターンは、ベクトルドメインまたはラスタライズ化画像中の回路パターンデータの再サンプリングによって作成される、前記請求項のいずれかに記載の方法。
  9. 前記第1のパターンは、調節された第1のパターンデータに変換され、前記調節された第1のパターンデータは、先行層または後続する層内の第2のパターンのフィーチャにもアライメントする、前記請求項のいずれかに記載の方法。
  10. 前記第1のパターンは、同時に第2のパターンに整合される、前記請求項のいずれかに記載の方法。
  11. 前記第1のパターンはまた、第2のパターンに整合され、
    前記方法は、
    a.第1の回路パターンの第1の回路パターンデータを取り出すステップであって、前記第1の回路パターンデータは、前記第1のワークピースの前記第1の層の少なくとも1つの第1の小領域を示し、前記少なくとも1つの第1の小領域は、前記第1の層の前記複数のダイのうち少なくとも1つのダイと関連付けられかつ前記第1の層の前記複数のダイのうち少なくとも1つのダイを網羅する、ステップと、
    b.第2の回路パターンの第2の回路パターンデータを取り出すステップであって、前記第2の回路パターンデータは、第2の層(単数または複数)の1つまたは複数の特定のフィーチャの複数の接続点と関連付けられた第2の小領域を少なくとも示し、前記第2の層(単数または複数)は、前記第1のワークピースの1つまたは複数の先行または後続する層(単数または複数)ならびに/あるいは前記第1のワークピースに接続されるべき第2のワークピース内の1つまたは複数の層(単数または複数)であり、前記第1の層の前記少なくとも1つのダイの複数の接続点のうち少なくとも1つは、前記第2の層(単数または複数)の前記1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに接続するように適合される、ステップと、
    c.前記第1の回路パターンを前記第1の層の前記第1の小領域に少なくとも合わせて調節するための必要な第1の適合公差(単数または複数)を決定するステップと、
    d.前記第1の回路パターンを調節するための必要な第2の適合公差(単数または複数)を決定するステップであって、前記決定は、前記調節された第1の回路パターンの接続点が、前記第2の層(単数または複数)の前記1つまたは複数の特定のフィーチャを示す少なくとも1つの第2の回路パターンの接続点に適合するように行われる、ステップと、
    e.調節された第1の回路パターンデータを作成するステップであって、前記調節された第1の回路パターンデータは、前記調節された第1の回路パターンを以下に適合させる、
    i.前記必要な第1の適合公差内の前記第1の層の前記少なくとも1つの第1の小領域、および
    ii.前記第2の適合公差(単数または複数)内の前記少なくとも1つの第2の回路パターンの1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに対する、前記第1の回路パターンの前記少なくとも1つのダイの接続点のうち、前記少なくとも1つの第1の小領域を示す少なくとも1つ、
    f.前記調節された第1の回路パターンデータに従って、前記第1のワークピース上にパターンを書き込むステップと、
    をさらに含む、前記請求項のいずれかに記載の方法。
  12. 前記調節された第1の回路パターンデータは、前記第1のパターンデータの接続点パターンを調節された接続点パターンへ変換することにより作成され、前記調節された接続点パターンは、前記必要な第2の適合公差(単数または複数)を網羅する位置および表面積を有する、前記請求項のいずれかに記載の方法。
  13. 前記調節された接続点パターンの位置は、前記第1の回路パターンの元々の回路パターンデータ内の接続点パターンのノミナル位置である、請求項12に記載の方法。
  14. 前記調節された接続点パターンはそれぞれ、位置および表面積を有し、前記位置および表面内において、全ての点における距離は、前記理想的位置から前記必要な適合公差(単数または複数)への距離よりも短い、請求項12〜13のいずれかに記載の方法。
  15. {空欄}請求項12〜14のいずれかに記載の方法。
  16. 調節された接続点を前記第1の回路パターン内のダイの接続点に適合させるための必要な適合公差を先ず決定するステップをさらに含む、請求項11〜15のいずれかに記載の方法。
  17. 前記第2の層(単数または複数)は、先行して形成されているか、あるいは、同一の第1のワークピース上に後続形成されるべきかまたは前記スタック内の前記第1のワークピースに接合されるべき第2のワークピース上または前記スタック内の前記第1のワークピースに接合されるべき第2のワークピースのために後続形成されるべきである、請求項11〜16のいずれかに記載の方法。
  18. 前記必要な適合公差(単数または複数)は、前記パターンがアライメントされたときの前記第1の回路パターンの接続点の投射および前記第2の回路パターンの接続点の投射を網羅する位置および/または表面積として決定される、請求項11〜17のいずれかに記載の方法。
  19. 前記必要な適合公差は、前記パターンおよび前記層を共通面へと変換するステップと、理想的なパターンデータと、前記共通面内の調節されたパターンデータとの間の距離に基づいて前記必要な適合公差を計算するステップとによって決定される、請求項11〜17のいずれかに記載の方法。
  20. 前記必要な適合公差(単数または複数)は、前記理想的な位置から50μm未満の距離である、請求項11〜19のいずれかに記載の方法。
  21. 前記必要な適合公差(単数または複数)は、前記理想的な位置から5〜8μm未満の距離である、請求項11〜20のいずれかに記載の方法。
  22. 前記必要な適合公差(単数または複数)は、前記理想的な位置から1μm未満の距離である、請求項11〜21のいずれかに記載の方法。
  23. 前記少なくとも1つの第2の回路パターンデータは、前記第1の回路パターンデータの部分集合である、請求項11〜22のいずれかに記載の方法。
  24. 前記少なくとも1つの第2の回路パターンは、前記第1の回路パターンによって表される領域と完全に別個の領域を表す、請求項11〜22のいずれかに記載の方法。
  25. 前記第1の回路パターンの一部位は、前記少なくとも1つの第2の回路パターンによって表される全領域の小領域を表す、請求項11〜22のいずれかに記載の方法。
  26. 前記調節された第1の回路パターンデータを作成するステップは、
    c.1組の理想的パターンデータから前記第1の回路パターンデータをレンダリングするステップと、
    d.前記調節された第1の回路パターンを以下に適合させるように、前記第1の回路パターンデータを再サンプリングするステップであって、
    i.前記必要な第1の適合公差内の前記第1の層の前記少なくとも1つの第1の小領域、および、
    ii.前記第2の適合公差(単数または複数)内の前記少なくとも1つの第2の回路パターンの1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに対する、前記第1の回路パターンの前記少なくとも1つのダイの接続点のうち、前記少なくとも1つの第1の小領域を示す少なくとも1つ、
    ステップ、
    または、
    e.前記調節された第1の回路パターンデータを前記第1の層の前記少なくとも1つの第1の小領域に適合させるように前記第1の回路パターンデータを再サンプリングするステップであって、前記第1の回路パターンデータは、前記少なくとも1つの第2の回路パターンデータの前記再サンプリングから独立して再サンプリングされ、前記再サンプリングされ第1の回路パターンデータと、前記少なくとも1つの再サンプリングされた第2の回路パターンデータとをマージして、再サンプリングされた第3の回路パターンデータを生成し、前記再サンプリングされた第3の回路パターンデータは、前記調節された第1の回路パターンと、調節された少なくとも1つの第2の回路パターンとの双方を前記第1の適合公差および前記第2の適合公差内において表す、ステップ、
    を含む、
    請求項11〜25のいずれかに記載の方法。
  27. 前記第1の回路パターンの第1の回路データを取り出すステップは、
    a.測定データを受信するステップであって、前記測定データは、前記第1のワークピースと関連付けられかつ複数の前記ダイまたはダイ群の測定位置を示し、前記ダイは、前記ワークピースの少なくとも1つの基準フィーチャに相対して前記第1のワークピース上に分配される、ステップと、
    b.前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、
    c.前記第1のワークピースの前記少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップと、
    を含む、
    請求項11〜27のいずれかに記載の方法。
  28. d.前記ワークピース上に分配された前記複数のダイまたはダイ群の前記測定位置を変換位置へと変換するステップであって、前記変換位置は、前記ワークピースの前記少なくとも1つの基準フィーチャと前記直描書き込みマシンの座標系との間の前記決定された関係に基づいて前記直描書き込みマシンの座標系内において規定される、ステップと、
    e.前記調節された第1の回路パターンデータを前記ワークピース上への書き込み対象として作成するステップであって、前記作成は、前記元々のパターンデータ、前記変換位置、および第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点に基づいて行われ、前記調節された第1の回路パターンデータは、前記第1のワークピース上の前記複数のダイの回路パターンならびに第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点を示し、これにより、前記調節された第1の回路パターンが前記第1のワークピース領域の複数の小領域ならびに第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点へ適合され、各小領域は、前記ワークピース上に分配されているかまたは第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点と関連付けられた前記複数のダイ間のダイまたはダイ群と関連付けられる、ステップと、
    をさらに含む、請求項27に記載の方法。
  29. 前記調節された第1の回路パターンデータを作成するステップは、
    f.1組の理想的パターンデータから前記第1の回路パターンデータをレンダリングするステップと、
    g.その後、前記第1の回路パターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記第1のワークピース上の各ダイにデータを適合させるように、前記少なくとも1つのダイ(単数または複数)の測定位置データと、前記第1のワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
    または、
    h.前記第1のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記関連付けられたパターンを示すデータと、前記直描書き込みマシンの座標系内の前記第1のワークピース上の前記複数の前記特定のフィーチャとを適合させるように、前記複数のダイの群またはクラスターの測定位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
    を含む、
    請求項11〜28のいずれかに記載の方法。
  30. 前記第2の層(単数または複数)は、前記第1のワークピース上に先行して形成されるかまたは後続して前記第1のワークピース上に形成される、請求項11〜29のいずれかに記載の方法。
  31. 前記第2の層(単数または複数)のうち少なくとも1つは、前記スタック内に接合されるべき第2のワークピース上に設けられ/前記スタック内に接合されるべき第2のワークピースのためのものである、請求項11〜29のいずれかに記載の方法。
  32. 前記必要な適合公差は、前記パターンがアライメントされた際、前記第1の回路パターンの接続点の投射および前記第2の回路パターンの接続点の投射を網羅する位置および/または表面積として決定される、請求項11〜31のいずれかに記載の方法。
  33. 前記必要な適合公差は、前記パターンおよび前記層を共通面へと変換するステップと、理想的なパターンデータと、前記共通面内の調節されたパターンデータとの間の距離に基づいて前記必要な適合公差を計算するステップとによって決定される、請求項11〜32のいずれかに記載の方法。
  34. 前記調節された第1の回路パターンデータは、前記複数のダイまたはダイ群に適合するようにレンダリングされ、前記レンダリングは、前記調節されたパターンデータの小部位がそれぞれ特定のダイまたはダイ群と関連付けられた前記ワークピースの小領域を表すように、行われ、前記小領域はそれぞれ、前記特定のダイまたはダイ群を含むかまたは網羅する、請求項11〜33のいずれかに記載の方法。
  35. 前記第1のワークピース領域のうち少なくとも一部は小領域に分割され、前記小領域はそれぞれ、前記調節されたパターンデータの小部位によって表されるべきものであり、前記小領域は前記受信された測定データによって特定され、かつ/または、前記ワークピース領域は事前決定されたアルゴリズムの利用によって小領域に分割される、請求項11〜34のいずれかに記載の方法。
  36. 前記小領域は前記受信された測定データによって自動的に特定され、かつ/または、前記第1のワークピース領域は前記事前決定されたアルゴリズムの利用によって小領域に自動的に分割される、請求項11〜35のいずれかに記載の方法。
  37. 前記調節された第1の回路パターンデータの複数の前記小部位は、特定の要求または事前設定可能な逸脱パラメータ内の各小領域に適合するようにレンダリングされる、請求項11〜36のいずれかに記載の方法。
  38. 前記特定の要求または事前設定可能な逸脱パラメータは、
    a.ダイ、コンポーネントまたはダイ群/コンポーネントの種類、または
    b.前記ダイ(単数または複数)/コンポーネント(単数または複数)の表面構造の特性、
    または、
    c.前記ダイ(単数または複数)/コンポーネント(単数または複数)の形状の特性(例えば、前記ダイ(単数または複数)/コンポーネント(単数または複数)の縁部または角部)、
    のうち少なくとも1つのと関連付けられる、
    請求項11〜37のいずれかに記載の方法。
  39. 前記調節された回路パターンデータの全体は、事前設定可能な逸脱パラメータ1組の逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合される、請求項11〜38のいずれかに記載の方法。
  40. 前記事前設定可能な逸脱パラメータは、位置と関連付けられたパラメータ(単数または複数)および配向と関連付けられたパラメータ(単数または複数)双方を含む、請求項11〜39のいずれかに記載の方法。
  41. 特定のダイまたはダイ群と関連付けられた前記調節された回路パターンデータは、前記特定のダイまたはダイ群に個々に適合される、請求項11〜40のいずれかに記載の方法。
  42. 前記複数のダイまたはダイ群、は、前記ワークピース上に分配された前記ダイを全て含む、請求項11〜41のいずれかに記載の方法。
  43. 前記ワークピース上の前記ダイまたはダイ群のうち少なくとも1つと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイと関連付けられた回路パターンデータから独立して個々に調節される、請求項11〜42のいずれかに記載の方法。
  44. 前記ワークピース上の前記ダイまたはダイ群それぞれと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイのうちいずれかを関連付けられた回路パターンデータから独立して個々に調節される、請求項11〜43のいずれかに記載の方法。
  45. 前記ダイまたはダイ群の位置および配置双方についての位置と、前記ワークピースの前記書込器座標系に相対する位置および配向とを用いて、前記直描書き込みマシンの座標系内に規定された前記測定位置の変換を決定する、請求項11〜44のいずれかに記載の方法。
  46. 前記ダイまたはダイ群の位置は、
    前記基準のうち少なくとも1つに相対する前記ワークピース上の前記ダイの位置および配向、
    および/または
    前記ワークピースを含む空間中におけるf前記ダイまたはダイ群の前記基準に相対する空間位置および配向、
    について決定される、
    請求項11〜45のいずれかに記載の方法。
  47. 前記調節された回路パターンデータは、前記ダイが全て載置および分配された前記ワークピース全体を示す、請求項11〜46のいずれかに記載の方法。
  48. 前記ワークピースの前記少なくとも1つの基準フィーチャは、
    a.前記ワークピース上に設けられた1つまたは複数のアライメントマーク(単数または複数)、または、
    b.前記複数のダイ間から選択された1つまたは複数の基準ダイ(単数または複数)上に設けられた1つまたは複数の基準フィーチャ(単数または複数)、または、
    c.前記ワークピース上に分配された前記ダイの配置構成の特性、または、
    d.前記ワークピースの表面構造の特性、または、
    e.前記ダイ(単数または複数)の表面構造の特性、または、
    f.1つまたは複数の基準ダイ(単数または複数)、または、
    f.前記ワークピースの形状の特性(例えば、前記ワークピースの縁部または角部)、または、
    g.前記ワークピースの書き込み側または後側についての測定、
    のうち選択されたものまたはその組み合わせによって決定される、
    請求項11〜47のいずれかに記載の方法。
  49. ダイの基準フィーチャは、
    a.前記ダイ上に設けられた1つまたは複数のアライメントマーク(単数または複数)、または、
    b.前記ダイ(単数または複数)の表面構造の特性、または、
    c.前記ダイの形状の特性(例えば、前記ダイの縁部または角部)、または、
    のうち選択されたものまたはその組み合わせによって決定される、
    請求項11〜48のいずれかに記載の方法。
  50. ダイの位置の測定は、
    a.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、形状ベースの位置決定アルゴリズム、縁部検出ベースのアルゴリズム、相関ベースのアルゴリズムまたは基準フィーチャから位置を抽出するように適合された別の画像分析技術のうち選択されたものによって行われる、ステップ、または、
    b.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、前記ダイ上の1つまたは複数のアライメントマーク(単数または複数)によって行われる、ステップ、または、
    c.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、前記ダイの表面構造の特性によって行われる、ステップ、
    のうち選択されたものによって決定される、
    請求項11〜49のいずれかに記載の方法。
  51. 前記調節された回路パターンデータを作製するステップは、
    i.1組の理想的パターンデータから元々のパターンデータをレンダリングするステップ、
    j.その後、前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各ダイにデータを適合させるように、前記ダイ(単数または複数)の前記測定された位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、または
    k.前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各群またはクラスターがデータに適合するように、前記ダイの群またはクラスターの測定された位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
    を含む、
    請求項11〜50のいずれかに記載の方法。
  52. 前記調節された回路パターンデータを作製するステップは、
    ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、前記変換されたベクトルデータをラスタライズするステップ、
    を含む、
    前記請求項のいずれかに記載の方法。
  53. 前記調節された回路パターンデータを作製するステップは、
    ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、ラスタライズされたベクトルデータが前記ダイが全て載置および分配された前記ワークピース全体を示すように、前記変換されたベクトルデータをラスタライズするステップ、
    を含む、
    前記請求項のいずれかに記載の方法。
  54. 前記パターンデータ、ベクトルデータまたは座標系を前記ダイ(単数または複数)の空間位置またはダイの群/クラスターに適合するように変換するステップは、線形または非線形(例えば、スプライン、多項式または射影)のいずれかであり得る、前記請求項のいずれかに記載の方法。
  55. 前記ワークピース上のダイまたはダイの群/クラスターの位置を示す測定データは、
    a.別個の測定マシン内において、
    または、
    b.前記直描書き込みマシンと一体化されたかまたは前記直描書き込みマシン内に一体化された測定配置構成内において、
    決定される、
    前記請求項のいずれかに記載の方法。
  56. 前記測定データが受信され、請求項1に記載のステップb〜eが順次行われ、これによりリアルタイムでの測定および書き込みが可能となる、請求項27〜28のいずれかに記載の方法。
  57. 前記調節された回路パターンデータを作製するステップは、前記ワークピースと関連付けられた測定およびデータのみに基づいて行われ、これによりリアルタイムでの測定および書き込みが可能となる、前記請求項のいずれかに記載の方法。
  58. ダイは、受動コンポーネント、能動コンポーネントまたは電子部と関連付けられた他の任意のコンポーネントである、前記請求項のいずれかに記載の方法。
  59. 前記調節された回路パターンデータを作製するステップは、前記ダイまたはダイ群の位置に適合するように前記パターンデータを変換するステップであって、前記変換は、線形変換または非線形変換のうち選択されたものを用いて行われる、ステップを含む、請求項11〜58のいずれかに記載の方法。
  60. 前記測定された位置を前記ダイまたはダイ群の変換された位置へと変換するステップは、線形変換または非線形変換のうち選択されたものを含む、前記請求項のいずれかに記載の方法。
  61. 多層スタックの製造における直描書き込みマシン内でのワークピースの第2の層のパターニングを行うための装置であって、前記ワークピースは第1の層を有し、前記第1の層上には、任意配置されたダイの形態の複数の電気コンポーネントが載置され、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間に接続されるべきものであり、前記ダイのうち選択されたものは、第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンが、異なるアライメント要求と関連付けられ、
    前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられ、前記装置はコンピュータシステム(15)を含み、前記コンピュータシステム(15)は、
    a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対する高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
    b.前記スタックの他のフィーチャに対してより緩やかなアライメント要求を持つことができる前記第1のパターンのストレッチゾーンを検出するステップと、
    c.調節された第1のパターンデータを計算することにより前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含み、前記変換は、
    i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
    ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
    ように行われる、ステップと、
    d.前記調節された回路パターンデータに従って前記ワークピース上にパターンを書き込むように書き込みツール(20)を制御するように構成された書き込みツール制御ユニット(18)と、
    を行うように構成される、
    装置。
  62. 請求項1〜60のうちいずれかに記載の方法のステップおよび/または機能を行うように構成された機能ユニットおよび/または機構をさらに含む、前記請求項に記載の装置。
  63. 多層スタックの製造における直描書き込みマシン内でのワークピースの層のパターニングを行うためのコンピュータプログラム製品であって、前記直描書き込みマシンには、任意配置されたダイの形態をした複数の電気コンポーネントを有する第1のワークピースの第1の層上への書き込み動作を制御するための座標系が設けられ、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間において接続されるべきものであり、前記ダイのうち選択されたものは第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンは、異なるアライメント要求と関連付けられ、
    前記コンピュータプログラム製品はコンピュータプログラムコード部を含み、前記コンピュータプログラム製品は、
    a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対する高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
    b.前記スタックの他のフィーチャに対してより緩やかなアライメント要求を持つことができる前記第1のパターンのストレッチゾーンを検出するステップと、
    c.調節された第1のパターンデータを計算することにより前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含み、前記変換は、
    i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
    ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
    ように行われる、ステップと、
    d.前記調節された回路パターンデータに従って
    前記ワークピース上にパターンを書き込むように書き込みツール(20)を制御するステップと、
    を行わせるようにコンピュータシステムを制御するように構成される、
    コンピュータプログラム製品。
  64. コンピュータプログラムコード部をさらに含み、前記コンピュータプログラムコード部は、請求項1〜60のうちいずれかに記載の方法のステップおよび/または機能を行うようにコンピュータシステムを制御するように構成される、前記請求項に記載のコンピュータプログラム製品。
JP2012554364A 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置 Active JP5795777B2 (ja)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
US28254710P 2010-02-26 2010-02-26
US61/282,547 2010-02-26
US28256110P 2010-03-01 2010-03-01
US61/282,561 2010-03-01
US32304810P 2010-04-12 2010-04-12
US32304710P 2010-04-12 2010-04-12
US61/323,047 2010-04-12
US61/323,048 2010-04-12
US32368510P 2010-04-13 2010-04-13
US61/323,685 2010-04-13
PCT/EP2011/052867 WO2011104375A1 (en) 2010-02-26 2011-02-25 Method and apparatus for performing pattern alignment

Publications (2)

Publication Number Publication Date
JP2013520827A true JP2013520827A (ja) 2013-06-06
JP5795777B2 JP5795777B2 (ja) 2015-10-14

Family

ID=43927654

Family Applications (6)

Application Number Title Priority Date Filing Date
JP2012554362A Active JP5873030B2 (ja) 2010-02-26 2011-02-25 パターンを整列させる方法及び装置
JP2012554364A Active JP5795777B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554363A Active JP5767255B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554361A Active JP5767254B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554366A Active JP5784639B2 (ja) 2010-02-26 2011-02-25 複数の層についてのアライメント最適化のための方法および装置
JP2012554365A Active JP5766725B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012554362A Active JP5873030B2 (ja) 2010-02-26 2011-02-25 パターンを整列させる方法及び装置

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2012554363A Active JP5767255B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554361A Active JP5767254B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置
JP2012554366A Active JP5784639B2 (ja) 2010-02-26 2011-02-25 複数の層についてのアライメント最適化のための方法および装置
JP2012554365A Active JP5766725B2 (ja) 2010-02-26 2011-02-25 パターンアライメントを行うための方法および装置

Country Status (6)

Country Link
US (5) US8594825B2 (ja)
EP (6) EP2539776A1 (ja)
JP (6) JP5873030B2 (ja)
KR (8) KR101926423B1 (ja)
CN (6) CN103026299B (ja)
WO (6) WO2011104373A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215483A (ja) * 2016-06-01 2017-12-07 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
WO2021071631A1 (en) * 2019-10-11 2021-04-15 Applied Materials, Inc. Die system and method of comparing alignment vectors

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100100820A1 (en) * 2008-10-19 2010-04-22 International Business Machines Corporation User specific music in virtual worlds
EP2539776A1 (en) * 2010-02-26 2013-01-02 Micronic Mydata AB Method and apparatus for performing pattern alignment
US8539395B2 (en) 2010-03-05 2013-09-17 Micronic Laser Systems Ab Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image
US8836780B2 (en) * 2010-03-18 2014-09-16 Camtek Ltd. Process control and manufacturing method for fan out wafers
WO2012035419A2 (en) 2010-09-15 2012-03-22 Micronic Mydata AB Apparatus and methods for compensation of carrier distortion from measurement machines
KR101819043B1 (ko) 2010-09-15 2018-01-16 마이크로닉 아베 워크피스들 상에 패턴들을 생성하기 위한 장치
US8712577B2 (en) * 2011-02-23 2014-04-29 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets
KR20130020404A (ko) * 2011-08-19 2013-02-27 삼성전자주식회사 정렬계를 이용한 계측 시스템 및 위치 계측 방법
JP5852374B2 (ja) * 2011-09-07 2016-02-03 株式会社Screenホールディングス 描画装置および描画方法
JP2013058520A (ja) * 2011-09-07 2013-03-28 Dainippon Screen Mfg Co Ltd 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法
JP2013195778A (ja) * 2012-03-21 2013-09-30 Hitachi High-Technologies Corp 露光装置、露光方法、及び表示用パネル基板の製造方法
US9282686B2 (en) * 2012-07-10 2016-03-08 Flextronics International Usa, Inc. System and method for high resolution, high throughput processing of conductive patterns of flexible substrates
US10149390B2 (en) 2012-08-27 2018-12-04 Mycronic AB Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs
US8742599B2 (en) * 2012-08-30 2014-06-03 Freescale Semiconductor, Inc. Identification mechanism for semiconductor device die
CN102880011B (zh) * 2012-09-11 2014-12-10 天津芯硕精密机械有限公司 一种层间图形对准精度的检测方法
KR102129648B1 (ko) * 2013-01-31 2020-07-02 토레이 엔지니어링 컴퍼니, 리미티드 실장 방법 및 실장 장치
WO2014140046A2 (en) * 2013-03-12 2014-09-18 Micronic Mydata AB Mechanically produced alignment fiducial method and device
TWI489223B (zh) * 2013-07-19 2015-06-21 Au Optronics Corp 基板上的圖案化方法
US9607965B2 (en) 2013-09-25 2017-03-28 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
JP6116456B2 (ja) * 2013-09-25 2017-04-19 株式会社Screenホールディングス 描画方法および描画装置
US10163747B2 (en) 2013-09-25 2018-12-25 STATS ChipPAC Pte. Ltd. Semiconductor device and method of controlling warpage in reconstituted wafer
CN103559344B (zh) * 2013-10-30 2016-08-17 苏州微影光电科技有限公司 一种用于激光直接成像的版图预处理方法
JP6452086B2 (ja) * 2013-10-31 2019-01-16 キヤノン株式会社 形状算出装置及び方法、計測装置、物品製造方法、及び、プログラム
CN104636525B (zh) * 2013-11-14 2017-12-19 英业达科技有限公司 印刷电路检查方法与装置
TW201520702A (zh) * 2013-11-19 2015-06-01 Huang Tian Xing 對準誤差補償方法、系統,及圖案化方法
US9806884B2 (en) * 2014-01-10 2017-10-31 Robert Bosch Gmbh System and method for cryptographic key identification
US20160004983A1 (en) * 2014-07-07 2016-01-07 GM Global Technology Operations LLC Method and apparatus for quantifying dimensional variations and process capability independently of datum points
US9523735B2 (en) * 2014-10-08 2016-12-20 Eastman Kodak Company Electrical test system with vision-guided alignment
US20160172243A1 (en) * 2014-12-11 2016-06-16 Nxp B.V. Wafer material removal
JP2017067992A (ja) 2015-09-30 2017-04-06 株式会社オーク製作所 露光装置、露光装置のアライメント方法、およびプログラム
US11054802B2 (en) * 2015-10-21 2021-07-06 Mitsubishi Electric Research Laboratories, Inc. System and method for performing operations of numerical control machines
CN105914157A (zh) * 2016-04-28 2016-08-31 合肥祖安投资合伙企业(有限合伙) 芯片封装工艺以及芯片封装结构
CN106024981B (zh) * 2016-07-08 2018-10-09 江苏博硕智能系统有限公司 一种物料的铺设方法及所用的铺设系统
US20180068047A1 (en) * 2016-09-08 2018-03-08 Mapper Lithography Ip B.V. Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system
JP6307730B1 (ja) 2016-09-29 2018-04-11 株式会社新川 半導体装置の製造方法、及び実装装置
DE102017102320A1 (de) * 2017-02-07 2018-08-09 Manz Ag Bearbeitungsanlage
US10276796B2 (en) 2017-02-15 2019-04-30 Boe Technology Group Co., Ltd. Ejection volume compensation method, ejection volume compensation device, inkjet printing device, and non-transitory machine readable medium
CN106827814B (zh) * 2017-02-15 2018-07-24 京东方科技集团股份有限公司 喷射量补偿方法、喷射量补偿设备和喷墨打印系统
JP6295355B1 (ja) * 2017-03-31 2018-03-14 株式会社ピーエムティー 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法
EP3396458A1 (en) * 2017-04-28 2018-10-31 ASML Netherlands B.V. Method and apparatus for optimization of lithographic process
JP6876218B2 (ja) 2017-09-05 2021-05-26 株式会社ブイ・テクノロジー 露光装置
TWI630383B (zh) * 2017-10-17 2018-07-21 亞亞科技股份有限公司 檢測開孔鋼板的定位方法
US10522376B2 (en) 2017-10-20 2019-12-31 Kla-Tencor Corporation Multi-step image alignment method for large offset die-die inspection
CN110221731B (zh) 2018-03-02 2023-03-28 宸鸿光电科技股份有限公司 触控面板的直接图案化方法及其触控面板
JP6808684B2 (ja) 2018-06-14 2021-01-06 キヤノン株式会社 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法
US10719018B2 (en) 2018-07-10 2020-07-21 Applied Materials, Inc. Dynamic imaging system
US11733684B2 (en) 2018-09-27 2023-08-22 Hewlett-Packard Development Company, L.P. Overlaying production data on rendered 3D printed object
TWI809201B (zh) * 2018-10-23 2023-07-21 以色列商奧寶科技有限公司 用於校正晶粒放置錯誤之適應性路由
JP7229637B2 (ja) * 2019-02-28 2023-02-28 株式会社オーク製作所 露光装置および露光方法
US11018030B2 (en) * 2019-03-20 2021-05-25 Semiconductor Components Industries, Llc Fan-out wafer level chip-scale packages and methods of manufacture
CN110517961B (zh) * 2019-08-21 2021-08-27 上海交通大学 减小芯片埋置与光刻图形位置偏差的方法及装置
US11003164B2 (en) * 2019-08-30 2021-05-11 Micron Technology, Inc. Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems
JP7339826B2 (ja) * 2019-09-19 2023-09-06 キヤノン株式会社 マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置
JP7418080B2 (ja) * 2019-10-04 2024-01-19 キヤノン株式会社 位置検出装置、位置検出方法、リソグラフィ装置、及び物品の製造方法
US11201074B2 (en) * 2020-01-31 2021-12-14 Kla Corporation System and method for semiconductor device print check alignment
CN111958128B (zh) * 2020-08-11 2022-05-06 无锡市大德汽车部件科技有限公司 一种承载垫板的加工方法
CN114185248A (zh) * 2020-09-14 2022-03-15 刘大有 无光罩曝光机的晶片偏移校正方法
CN112312666B (zh) * 2020-11-06 2023-08-15 浪潮电子信息产业股份有限公司 一种电路板打螺钉方法和系统
US11829077B2 (en) 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
CN112581562B (zh) * 2020-12-17 2024-03-22 全芯智造技术有限公司 图案着色方法、电子设备和计算机可读存储介质
CN113097080B (zh) * 2021-03-23 2024-05-07 合肥芯碁微电子装备股份有限公司 晶圆级芯片扇出封装方法
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
CN116525464B (zh) * 2023-06-29 2023-09-22 苏州铂煜诺自动化设备科技有限公司 一种多芯片封装的布线方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186426A (ja) * 1986-12-29 1988-08-02 ゼネラル・エレクトリック・カンパニイ 集積回路を高密度で相互接続する適応方法と適応形製版装置
JP2004512678A (ja) * 2000-10-19 2004-04-22 クレオ アイエル. リミテッド プリント回路基板の製造における非線形画像歪み補正
JP2007199225A (ja) * 2006-01-25 2007-08-09 Cmk Corp 露光システム及び部品内蔵型プリント配線板の製造方法

Family Cites Families (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796497A (en) * 1971-12-01 1974-03-12 Ibm Optical alignment method and apparatus
JPS63137425A (ja) * 1986-11-28 1988-06-09 Ricoh Co Ltd 液晶シヤツタレテイクルを備えた投影露光装置
JP2663726B2 (ja) * 1991-01-08 1997-10-15 株式会社デンソー 複層状態検査装置
JPH0620909A (ja) * 1992-06-30 1994-01-28 Hitachi Ltd 露光方法及び薄膜多層基板
US5532934A (en) * 1992-07-17 1996-07-02 Lsi Logic Corporation Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions
JP3284641B2 (ja) * 1992-09-03 2002-05-20 ソニー株式会社 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法
US6018384A (en) * 1994-09-07 2000-01-25 Nikon Corporation Projection exposure system
US5917332A (en) * 1996-05-09 1999-06-29 Advanced Micro Devices, Inc. Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer
US6681145B1 (en) * 1996-06-06 2004-01-20 The Boeing Company Method for improving the accuracy of machines
US5942805A (en) * 1996-12-20 1999-08-24 Intel Corporation Fiducial for aligning an integrated circuit die
JP3047863B2 (ja) * 1997-08-04 2000-06-05 日本電気株式会社 アライメント方法
US5985680A (en) * 1997-08-08 1999-11-16 Applied Materials, Inc. Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system
JP4109736B2 (ja) * 1997-11-14 2008-07-02 キヤノン株式会社 位置ずれ検出方法
US6480989B2 (en) * 1998-06-29 2002-11-12 Lsi Logic Corporation Integrated circuit design incorporating a power mesh
JP2000122303A (ja) * 1998-10-20 2000-04-28 Asahi Optical Co Ltd 描画装置
US6205364B1 (en) * 1999-02-02 2001-03-20 Creo Ltd. Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards
US7328425B2 (en) * 1999-05-20 2008-02-05 Micronic Laser Systems Ab Method and device for correcting SLM stamp image imperfections
JP2000353657A (ja) * 1999-06-14 2000-12-19 Mitsubishi Electric Corp 露光方法、露光装置およびその露光装置を用いて製造された半導体装置
DE50002092D1 (de) * 1999-06-26 2003-06-12 Kuka Schweissanlagen Gmbh Verfahren und vorrichtung zum kalibrieren von robotermessstationen, manipulatoren und mitgeführten optischen messeinrichtungen
US6165658A (en) * 1999-07-06 2000-12-26 Creo Ltd. Nonlinear image distortion correction in printed circuit board manufacturing
US6331711B1 (en) * 1999-08-06 2001-12-18 Etec Systems, Inc. Correction for systematic, low spatial frequency critical dimension variations in lithography
JP3258312B2 (ja) * 2000-01-01 2002-02-18 株式会社日立製作所 厚膜薄膜混成多層配線基板の製造システム
JP3671822B2 (ja) * 2000-07-26 2005-07-13 株式会社日立製作所 欠陥検査方法および欠陥検査システム
KR100336525B1 (ko) * 2000-08-07 2002-05-11 윤종용 반도체 장치의 제조를 위한 노광 방법
JP2002134396A (ja) * 2000-10-25 2002-05-10 Sony Corp 半導体装置の製造方法および半導体パターン自動調節装置
US6701197B2 (en) * 2000-11-08 2004-03-02 Orbotech Ltd. System and method for side to side registration in a printed circuit imager
US7062354B2 (en) * 2000-11-08 2006-06-13 Orbotech Ltd. Multi-layer printed circuit board fabrication system and method
US7058474B2 (en) 2000-11-08 2006-06-06 Orbotech Ltd. Multi-layer printed circuit board fabrication system and method
WO2003005782A2 (en) * 2001-07-02 2003-01-16 Irvine Sensors Corporation Stackable microcircuit and method of making the same
US6496058B1 (en) * 2001-07-24 2002-12-17 Virtual Ip Group Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed
JP4320694B2 (ja) * 2001-08-08 2009-08-26 株式会社オーク製作所 多重露光描画装置および多重露光式描画方法
US6580962B2 (en) * 2001-08-10 2003-06-17 Gerber Technology, Inc. Method for aligning a spatial array of pattern pieces comprising a marker method
JP2003107672A (ja) * 2001-09-28 2003-04-09 Mitsubishi Electric Corp フォトマスク外観検証システム及び方法
JP4076341B2 (ja) * 2001-11-29 2008-04-16 大日本スクリーン製造株式会社 レーザ描画方法とその装置
SE0104238D0 (sv) * 2001-12-14 2001-12-14 Micronic Laser Systems Ab Method and apparatus for patterning a workpiece
JP2003186173A (ja) * 2001-12-18 2003-07-03 Fujitsu Ltd パターン形成方法
JP2003226999A (ja) * 2002-02-01 2003-08-15 Fujitsu Ltd めっき面積の制御方法、プログラム、記録媒体及び制御装置ならびにめっき方法
US20030158622A1 (en) * 2002-02-21 2003-08-21 Corey Gary John Multi-axes tool compensation: 3D and 5-axis real-time interactive tool compensation inside the CNC machine tool controller
CN100480620C (zh) * 2002-05-02 2009-04-22 奥博泰克有限公司 采用非均匀修正的图像制造印刷电路板的系统和方法
US7015418B2 (en) * 2002-05-17 2006-03-21 Gsi Group Corporation Method and system for calibrating a laser processing system and laser marking system utilizing same
JP4307022B2 (ja) * 2002-07-05 2009-08-05 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置
JP4190269B2 (ja) * 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US7093225B2 (en) * 2002-07-17 2006-08-15 Osann Robert Jr FPGA with hybrid interconnect
US7245982B2 (en) * 2002-10-11 2007-07-17 Fidia S.P.A. System and process for measuring, compensating and testing numerically controlled machine tool heads and/or tables
US6778876B1 (en) * 2002-11-01 2004-08-17 Advanced Micro Devices, Inc. Methods of processing substrates based upon substrate orientation
US7283889B2 (en) * 2003-02-19 2007-10-16 Fanuc Ltd Numerical control device, and numerical control method
JP2004327546A (ja) * 2003-04-22 2004-11-18 Tokyo Electron Ltd 半導体製造システム
US20050099615A1 (en) 2003-06-03 2005-05-12 Fusao Ishii System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes
US20050105071A1 (en) * 2003-06-03 2005-05-19 Fusao Ishii Methods for patterning substrates having arbitrary and unexpected dimensional changes
DE10334577B3 (de) * 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
JP2007501430A (ja) * 2003-08-04 2007-01-25 マイクロニック レーザー システムズ アクチボラゲット Psm位置調整方法及び装置
US6948254B2 (en) * 2003-10-27 2005-09-27 Micronic Laser Systems Ab Method for calibration of a metrology stage
US20050254032A1 (en) 2003-11-13 2005-11-17 Fuji Photo Film Co., Ltd. Exposure device
US6937337B2 (en) * 2003-11-19 2005-08-30 International Business Machines Corporation Overlay target and measurement method using reference and sub-grids
KR100567622B1 (ko) * 2003-12-29 2006-04-04 삼성전자주식회사 반도체 소자의 패턴 선폭 측정 방법 및 장치
WO2005081603A1 (de) * 2004-02-17 2005-09-01 Hitachi Via Mechanics, Ltd. Verfahren zum herstellen von substraten
EP2282338B1 (en) * 2004-04-19 2014-08-06 STMicroelectronics Srl Structures for indexing dice
WO2005104196A1 (ja) * 2004-04-23 2005-11-03 Nikon Corporation 計測方法、計測装置、露光方法及び露光装置
JP4528558B2 (ja) * 2004-05-28 2010-08-18 株式会社東芝 パターンのデータ作成方法、及びパターン検証手法
CN101416279A (zh) * 2004-07-15 2009-04-22 凸版光掩膜公司 形成具有匹配几何形状的集成电路部件的系统和方法
US20060032866A1 (en) * 2004-08-13 2006-02-16 Pechiney Plastic Packaging, Inc. Plastic dispensing container having reduced moisture penetration and method for same
US7102733B2 (en) * 2004-08-13 2006-09-05 Asml Holding N.V. System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool
JP5044095B2 (ja) * 2004-11-02 2012-10-10 富士通セミコンダクター株式会社 半導体装置の製造方法
US7678288B2 (en) * 2004-12-03 2010-03-16 Miradia Inc. Method and structure for manufacturing bonded substrates using multiple photolithography tools
WO2006079865A1 (en) * 2005-01-27 2006-08-03 Infineon Technologies Ag Semiconductor package and method of assembling the same
SG124407A1 (en) * 2005-02-03 2006-08-30 Asml Netherlands Bv Method of generating a photolithography patterningdevice, computer program, patterning device, meth od of determining the position of a target image on or proximate a substrate, measurement device, and lithographic apparatus
JP2006229119A (ja) * 2005-02-21 2006-08-31 Ulvac Seimaku Kk 露光装置における位置合わせ方法
US7216324B2 (en) * 2005-03-11 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Method for designing chip package by re-using existing mask designs
JP2006251571A (ja) * 2005-03-11 2006-09-21 Fuji Photo Film Co Ltd アライメント用光源ユニット、アライメント装置、露光装置、デジタル露光装置、アライメント方法、露光方法及び照明装置の条件を設定する方法
JP4533785B2 (ja) * 2005-03-31 2010-09-01 富士フイルム株式会社 アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置
KR20080005413A (ko) * 2005-04-28 2008-01-11 후지필름 가부시키가이샤 묘화 장치 및 묘화 방법
JP2006309022A (ja) * 2005-04-28 2006-11-09 Fuji Photo Film Co Ltd 描画装置および描画方法
JP2006309023A (ja) * 2005-04-28 2006-11-09 Fuji Photo Film Co Ltd 描画装置および描画方法
US20070003128A1 (en) * 2005-06-29 2007-01-04 International Business Machines Corporation A Method Of Aligning A Pattern On A Workpiece
ATE537550T1 (de) * 2005-07-08 2011-12-15 Nexgen Semi Holding Inc Vorrichtung und verfahren zur kontrollierten fertigung von halbleitern mittels teilchenstrahlen
WO2007031105A1 (en) * 2005-09-16 2007-03-22 Micronic Laser Systems Ab Alignment method with compensation of non linear errors
JP4890846B2 (ja) * 2005-12-08 2012-03-07 キヤノン株式会社 計測装置、計測方法、露光装置、及びデバイス製造方法
JP2007235108A (ja) * 2006-02-02 2007-09-13 Nec Electronics Corp 半導体検査装置、半導体検査方法
WO2007125791A1 (ja) * 2006-04-24 2007-11-08 Alps Electric Co., Ltd. 配線基板の製造方法
JP5339671B2 (ja) * 2006-06-26 2013-11-13 株式会社オーク製作所 描画システム
JP2008051866A (ja) * 2006-08-22 2008-03-06 Dainippon Screen Mfg Co Ltd パターン描画装置、パターン描画方法、および基板処理システム
JP2008083227A (ja) * 2006-09-26 2008-04-10 Fujifilm Corp アライメントマーク位置測定装置及び方法、及び描画装置
US7539552B2 (en) * 2006-10-09 2009-05-26 Advanced Micro Devices, Inc. Method and apparatus for implementing a universal coordinate system for metrology data
US20080188016A1 (en) * 2007-02-02 2008-08-07 Texas Instruments, Inc. Die detection and reference die wafermap alignment
US20080243416A1 (en) * 2007-03-30 2008-10-02 Mitutoyo Corporation Global calibration for stereo vision probe
JP2008250072A (ja) * 2007-03-30 2008-10-16 Fujifilm Corp 描画装置及び方法
US8295969B2 (en) * 2007-07-27 2012-10-23 Intermolecular, Inc. Combinatorial processing management system
US7872745B2 (en) * 2007-08-08 2011-01-18 Nuflare Technology, Inc. Pattern inspection apparatus and pattern inspection method
US8457790B2 (en) * 2007-09-14 2013-06-04 Zimmer, Inc. Robotic calibration method
US8706442B2 (en) * 2008-07-14 2014-04-22 Asml Netherlands B.V. Alignment system, lithographic system and method
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
EP2359192B1 (en) * 2008-12-05 2013-02-13 Micronic Mydata AB Gradient-assisted image resampling for microlithography
US8150140B2 (en) * 2008-12-22 2012-04-03 Ngr Inc. System and method for a semiconductor lithographic process control using statistical information in defect identification
US7979813B2 (en) * 2009-01-15 2011-07-12 Micrel, Inc. Chip-scale package conversion technique for dies
JP5355112B2 (ja) * 2009-01-28 2013-11-27 株式会社東芝 パターンレイアウト作成方法
US8799845B2 (en) * 2010-02-16 2014-08-05 Deca Technologies Inc. Adaptive patterning for panelized packaging
EP2539776A1 (en) * 2010-02-26 2013-01-02 Micronic Mydata AB Method and apparatus for performing pattern alignment
US8934081B2 (en) 2010-03-01 2015-01-13 Mycronic AB Method and apparatus for performing alignment using reference board
KR101819043B1 (ko) * 2010-09-15 2018-01-16 마이크로닉 아베 워크피스들 상에 패턴들을 생성하기 위한 장치
WO2012035419A2 (en) 2010-09-15 2012-03-22 Micronic Mydata AB Apparatus and methods for compensation of carrier distortion from measurement machines
JP5525421B2 (ja) * 2010-11-24 2014-06-18 株式会社日立ハイテクノロジーズ 画像撮像装置および画像撮像方法
US8509940B2 (en) * 2011-02-23 2013-08-13 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global offsets
US8712577B2 (en) * 2011-02-23 2014-04-29 GM Global Technology Operations LLC Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63186426A (ja) * 1986-12-29 1988-08-02 ゼネラル・エレクトリック・カンパニイ 集積回路を高密度で相互接続する適応方法と適応形製版装置
JP2004512678A (ja) * 2000-10-19 2004-04-22 クレオ アイエル. リミテッド プリント回路基板の製造における非線形画像歪み補正
JP2007199225A (ja) * 2006-01-25 2007-08-09 Cmk Corp 露光システム及び部品内蔵型プリント配線板の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017215483A (ja) * 2016-06-01 2017-12-07 キヤノン株式会社 決定方法、形成方法、プログラム、および物品の製造方法
KR20170136444A (ko) * 2016-06-01 2017-12-11 캐논 가부시끼가이샤 결정 방법, 형성 방법, 물품의 제조 방법 및 기억 매체
KR102196670B1 (ko) * 2016-06-01 2020-12-30 캐논 가부시끼가이샤 결정 방법, 형성 방법, 물품의 제조 방법 및 기억 매체
WO2021071631A1 (en) * 2019-10-11 2021-04-15 Applied Materials, Inc. Die system and method of comparing alignment vectors
JP2022552195A (ja) * 2019-10-11 2022-12-15 アプライド マテリアルズ インコーポレイテッド ダイシステム及び位置合わせベクトルを比較する方法

Also Published As

Publication number Publication date
US9032342B2 (en) 2015-05-12
CN102985878B (zh) 2016-06-29
US9341962B2 (en) 2016-05-17
CN102959469B (zh) 2016-06-08
CN103097956A (zh) 2013-05-08
JP2013520825A (ja) 2013-06-06
KR101926423B1 (ko) 2018-12-07
KR20130004312A (ko) 2013-01-09
KR20130004310A (ko) 2013-01-09
KR20170120137A (ko) 2017-10-30
WO2011113682A1 (en) 2011-09-22
US8594825B2 (en) 2013-11-26
CN102959469A (zh) 2013-03-06
EP2539775B1 (en) 2014-06-18
JP5873030B2 (ja) 2016-03-01
CN102971674B (zh) 2015-07-15
CN103026299B (zh) 2016-01-20
JP5795777B2 (ja) 2015-10-14
US20110213479A1 (en) 2011-09-01
WO2011104376A1 (en) 2011-09-01
US20110257777A1 (en) 2011-10-20
WO2011104374A1 (en) 2011-09-01
JP5766725B2 (ja) 2015-08-19
KR101850163B1 (ko) 2018-04-18
EP2539777A1 (en) 2013-01-02
EP2539778A1 (en) 2013-01-02
WO2011104375A1 (en) 2011-09-01
JP2013520826A (ja) 2013-06-06
KR101872538B1 (ko) 2018-06-28
EP2539777B1 (en) 2014-06-18
CN102939565A (zh) 2013-02-20
CN102939565B (zh) 2015-08-05
US20110213487A1 (en) 2011-09-01
US20110210104A1 (en) 2011-09-01
JP2013520828A (ja) 2013-06-06
EP2539774B1 (en) 2014-04-09
KR20120120479A (ko) 2012-11-01
JP2013520700A (ja) 2013-06-06
EP2539773A1 (en) 2013-01-02
EP2539774A1 (en) 2013-01-02
EP2539778B1 (en) 2013-12-11
CN103097956B (zh) 2016-01-27
JP5767254B2 (ja) 2015-08-19
WO2011104373A1 (en) 2011-09-01
KR101885385B1 (ko) 2018-08-03
CN103026299A (zh) 2013-04-03
US8530120B2 (en) 2013-09-10
KR101948923B1 (ko) 2019-02-15
KR20130004311A (ko) 2013-01-09
EP2539773B1 (en) 2014-04-16
KR20120123581A (ko) 2012-11-08
WO2011104372A1 (en) 2011-09-01
EP2539776A1 (en) 2013-01-02
JP5784639B2 (ja) 2015-09-24
US20110213484A1 (en) 2011-09-01
JP2013520699A (ja) 2013-06-06
CN102985878A (zh) 2013-03-20
KR101798678B1 (ko) 2017-11-16
EP2539775A1 (en) 2013-01-02
KR20130052545A (ko) 2013-05-22
KR102146638B1 (ko) 2020-08-20
US8594824B2 (en) 2013-11-26
JP5767255B2 (ja) 2015-08-19
CN102971674A (zh) 2013-03-13
KR20190018035A (ko) 2019-02-20

Similar Documents

Publication Publication Date Title
JP5795777B2 (ja) パターンアライメントを行うための方法および装置
JP6174487B2 (ja) ワークピース上にパターンを生成するための方法および装置
TWI809201B (zh) 用於校正晶粒放置錯誤之適應性路由

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150814

R150 Certificate of patent or registration of utility model

Ref document number: 5795777

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250