JP2013520827A - パターンアライメントを行うための方法および装置 - Google Patents
パターンアライメントを行うための方法および装置 Download PDFInfo
- Publication number
- JP2013520827A JP2013520827A JP2012554364A JP2012554364A JP2013520827A JP 2013520827 A JP2013520827 A JP 2013520827A JP 2012554364 A JP2012554364 A JP 2012554364A JP 2012554364 A JP2012554364 A JP 2012554364A JP 2013520827 A JP2013520827 A JP 2013520827A
- Authority
- JP
- Japan
- Prior art keywords
- workpiece
- die
- circuit pattern
- pattern
- dies
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70383—Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4679—Aligning added circuit layers or via connections relative to previous circuit layers
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Image Processing (AREA)
Abstract
【選択図】図17B
Description
製造速度の高速化のために、当該分野において、ワークピース上へのダイの分配をピックアンドプレースマシンによって行うことが所望されている。しかし、現在のピックアンドプレースマシンの場合、従来技術のパターン生成器がアライメントを管理するために必要な配置精度を維持しつつ、製造プロセスのタクトタイムに必要な速度を保持することができない。ピックアンドプレースマシンによって保持されたダイの場合、ランダムな位置誤差のあるものとしてみなされ得る。
ファンアウトプロセスまたは類似のプロセス(例えば、埋設ダイプロセス)において、2つ以上のダイからの複数の接続線を接続する必要がある場合、前記パターンと前記ダイとの間のアライメント後の問題が未だに存在し得る。図12は、2つのダイ1502および1504からの接続線1506が理想的な設計ドメイン(典型的には、CAD(コンピュータ支援設計)ドメイン)から出ている様子を示す。各接続線は、接続点1508において接続される。
より詳細には、本発明は、パターンアライメントを行うための方法および装置に関する。
図面を明確にするため、層の厚さおよび領域は誇張されている。図面の記載中、同様の参照符号は、同様の要素を指す。
前記ウェーハ上のアライメントマークまたは前記複数のダイ間の基準ダイを測定するステップと、前記複数のダイのうち少なくとも第1のダイの位置を測定するステップと、前記測定されたアライメントマークおよび少なくとも前記第1のダイの位置に基づいて、パターンデータを作成するステップであって、前記パターンデータは、少なくとも前記第1のダイに適合するように平行移動されたベクトルデータを含む、ステップと、前記パターンデータをラスタライズするステップと、前記ラスタライズされたパターンデータに従って、前記ウェーハ上にパターンを書き込みステップ。
ステップ。
ii.前記ストレッチゾーンの接続点に対するパターンについて、前記不可侵ゾーン内の対応する接続点の位置間の逸脱を補償する。前記不可侵ゾーン内における回路パターンの変換は、一実施形態において、個々の変換後に隣接する不可侵ゾーン内の接続点も接続されるような変換である、
ステップ。
第1の層と、少なくとも1つの第2の層との間の接続のための接続点、
を含む、ステップと、
前記測定ステーション内の各カメラについてスケール誤差および歪曲を決定するステップであって、前記決定は、基板基準フィーチャの位置を測定し、前記基板基準フィーチャのノミナル位置と比較することによりことによって行われ、前記基板基準フィーチャは、前記基準基板上の均等またはまたは不均等な格子パターンとして配置される、ステップと、
前記カメラの前記測定されたスケール誤差歪曲に応じてレンズ歪みマップを計算するステップであって、前記マップは、前記非線状スケール誤差/歪曲のみを保持できるかまたは前記大域的線状スケール誤差も保持することができる、ステップと、
前記カメラの着陸角を計算するステップであって、前記計算は、異なる高さにおける基準基板の位置を測定することにより、行われる、ステップと、
前記測定ステーション内の各カメラの前記基準基板に相対する位置を決定するステップであって、前記決定は、前記基準基板上の基板基準フィーチャの位置を検出することにより、行われる、ステップと、
前記基板基準フィーチャの位置と、前記基準基板上の基準点との間の所定の関係に基づいて、各カメラの位置を計算するステップと、
前記パターンと、前記カメラと関連付けられた座標系との間の回転として各カメラの回転を計算するステップ。
書き込みマシン内のワークピースの層をパターニングする方法であって、前記書き込みマシンは、
書き込みマシン座標系を備えたパターン書き込みステーションと、
測定座標系を備えた測定ステーションであって、前記測定ステーションは、基準フィーチャと関連付けられたワークピース上の対象物の測定を行うように構成され、前記ワークピースはさらにキャリア段上に配置され、前記書き込みマシンは、前記キャリア段を前記測定ステーションと前記書き込みステーションとの間で変位させるように構成される、測定ステーションと、
を含む。
前記方法は、以下のステップを含む:
a.前記キャリア段に取り付けられた基準基板を提供するステップであって、前記基準基板は、所定のノミナル位置上の基板基準フィーチャを有する、ステップと、
b.前記測定ステーション内において、前記ワークピースの基準フィーチャのうち少なくとも1つの前記基準基板に相対する位置(例えば、配置および配向)を少なくとも1回測定するステップと、
c.前記測定された基準位置(単数または複数)と、前記ワークピースの基準フィーチャ(単数または複数)のノミナル位置(単数または複数)との双方に依存する変換を計算するステップであって、前記変換は、前記ノミナル位置(単数または複数)からの前記測定された位置の逸脱を記述する、ステップと、
d.前記キャリア段を前記基準基板と共に前記測定ステーションから前記書き込みステーションへと変位させるステップと、
e.前記パターンを前記ワークピースに書き込むステップであって、前記測定された位置(単数または複数)の前記ノミナル位置(単数または複数)からの逸脱を記述する変換について調節を行うことにより、行われる、ステップ。
−調節されたパターンデータを前記変換に従って計算する行為、および
−前記基準基板の位置に相対して得られた前記ワークピースの位置に対し、前記調節されたパターンデータを適合させるステップ、
−前記ワークピースにパターンを書き込むステップは、前記調節されたパターンデータに従って前記ワークピースを露出させることにより、行われる。
Claims (64)
- 多層スタックの製造における直描書き込みマシン内でのワークピースの第2の層のパターニングを行う方法であって、前記ワークピースは第1の層を有し、前記第1の層上には、任意配置されたダイの形態の複数の電気コンポーネントが載置され、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間に接続されるべきものであり、前記ダイのうち選択されたものは、第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンが、異なるアライメント要求と関連付けられ、
前記方法は、
a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対して高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
b.前記スタックの他のフィーチャに対してより低いアライメント要求を持つことが可能なストレッチゾーンを前記第1のパターン内において検出するステップと、
c.調節された第1のパターンデータを計算することによって前記第1のパターンを変換するステップであって、前記変換は前記元々の回路パターンの変換を含み、前記変換は、
i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
ように行われる、ステップと、
d.前記調節されたパターンデータに従って前記ワークピースの層上にパターンを書き込むステップと、
を含む、方法。 - 前記不可侵ゾーンは、
前記元々の回路パターンデータ中の事前設定されたマーキング、または、
事前規定された規則に従って、前記元々の回路パターンデータ中の不可侵ゾーンを認識するように適合された認識アルゴリズム、
によって検出される、請求項1に記載の方法。 - 前記不可侵ゾーン中の前記回路パターンについての変換は、個々の変換後に隣接する不可侵ゾーン内の接続点も接続されるように、行われる、前記請求項のいずれかに記載の方法。
- a.前記ダイの前記回路パターンのさらなるゾーン種類を検出するステップであって、前記さらなるゾーン種類は、第1の層と少なくとも1つの第2の層との間の接続のための接続点を含む、ステップと、
b.前記さらなるゾーン種類の回路パターンのための選択された変換を用いて、調節された回路パターンデータを計算するステップと、
をさらに含む、前記請求項のいずれかに記載の方法。 - 前記さらなるゾーン種類の回路パターンについて同一の変換が用いられる、前記請求項のいずれかに記載の方法。
- 前記不可侵ゾーン内のアライメントのための変換は、線形変換または非線形変換のうち選択されたものである、前記請求項のいずれかに記載の方法。
- 前記ストレッチゾーン中の補償のための変換は、線形変換または非線形変換のうち選択されたものである、前記請求項のいずれかに記載の方法。
- 前記調節された回路パターンは、ベクトルドメインまたはラスタライズ化画像中の回路パターンデータの再サンプリングによって作成される、前記請求項のいずれかに記載の方法。
- 前記第1のパターンは、調節された第1のパターンデータに変換され、前記調節された第1のパターンデータは、先行層または後続する層内の第2のパターンのフィーチャにもアライメントする、前記請求項のいずれかに記載の方法。
- 前記第1のパターンは、同時に第2のパターンに整合される、前記請求項のいずれかに記載の方法。
- 前記第1のパターンはまた、第2のパターンに整合され、
前記方法は、
a.第1の回路パターンの第1の回路パターンデータを取り出すステップであって、前記第1の回路パターンデータは、前記第1のワークピースの前記第1の層の少なくとも1つの第1の小領域を示し、前記少なくとも1つの第1の小領域は、前記第1の層の前記複数のダイのうち少なくとも1つのダイと関連付けられかつ前記第1の層の前記複数のダイのうち少なくとも1つのダイを網羅する、ステップと、
b.第2の回路パターンの第2の回路パターンデータを取り出すステップであって、前記第2の回路パターンデータは、第2の層(単数または複数)の1つまたは複数の特定のフィーチャの複数の接続点と関連付けられた第2の小領域を少なくとも示し、前記第2の層(単数または複数)は、前記第1のワークピースの1つまたは複数の先行または後続する層(単数または複数)ならびに/あるいは前記第1のワークピースに接続されるべき第2のワークピース内の1つまたは複数の層(単数または複数)であり、前記第1の層の前記少なくとも1つのダイの複数の接続点のうち少なくとも1つは、前記第2の層(単数または複数)の前記1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに接続するように適合される、ステップと、
c.前記第1の回路パターンを前記第1の層の前記第1の小領域に少なくとも合わせて調節するための必要な第1の適合公差(単数または複数)を決定するステップと、
d.前記第1の回路パターンを調節するための必要な第2の適合公差(単数または複数)を決定するステップであって、前記決定は、前記調節された第1の回路パターンの接続点が、前記第2の層(単数または複数)の前記1つまたは複数の特定のフィーチャを示す少なくとも1つの第2の回路パターンの接続点に適合するように行われる、ステップと、
e.調節された第1の回路パターンデータを作成するステップであって、前記調節された第1の回路パターンデータは、前記調節された第1の回路パターンを以下に適合させる、
i.前記必要な第1の適合公差内の前記第1の層の前記少なくとも1つの第1の小領域、および
ii.前記第2の適合公差(単数または複数)内の前記少なくとも1つの第2の回路パターンの1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに対する、前記第1の回路パターンの前記少なくとも1つのダイの接続点のうち、前記少なくとも1つの第1の小領域を示す少なくとも1つ、
f.前記調節された第1の回路パターンデータに従って、前記第1のワークピース上にパターンを書き込むステップと、
をさらに含む、前記請求項のいずれかに記載の方法。 - 前記調節された第1の回路パターンデータは、前記第1のパターンデータの接続点パターンを調節された接続点パターンへ変換することにより作成され、前記調節された接続点パターンは、前記必要な第2の適合公差(単数または複数)を網羅する位置および表面積を有する、前記請求項のいずれかに記載の方法。
- 前記調節された接続点パターンの位置は、前記第1の回路パターンの元々の回路パターンデータ内の接続点パターンのノミナル位置である、請求項12に記載の方法。
- 前記調節された接続点パターンはそれぞれ、位置および表面積を有し、前記位置および表面内において、全ての点における距離は、前記理想的位置から前記必要な適合公差(単数または複数)への距離よりも短い、請求項12〜13のいずれかに記載の方法。
- {空欄}請求項12〜14のいずれかに記載の方法。
- 調節された接続点を前記第1の回路パターン内のダイの接続点に適合させるための必要な適合公差を先ず決定するステップをさらに含む、請求項11〜15のいずれかに記載の方法。
- 前記第2の層(単数または複数)は、先行して形成されているか、あるいは、同一の第1のワークピース上に後続形成されるべきかまたは前記スタック内の前記第1のワークピースに接合されるべき第2のワークピース上または前記スタック内の前記第1のワークピースに接合されるべき第2のワークピースのために後続形成されるべきである、請求項11〜16のいずれかに記載の方法。
- 前記必要な適合公差(単数または複数)は、前記パターンがアライメントされたときの前記第1の回路パターンの接続点の投射および前記第2の回路パターンの接続点の投射を網羅する位置および/または表面積として決定される、請求項11〜17のいずれかに記載の方法。
- 前記必要な適合公差は、前記パターンおよび前記層を共通面へと変換するステップと、理想的なパターンデータと、前記共通面内の調節されたパターンデータとの間の距離に基づいて前記必要な適合公差を計算するステップとによって決定される、請求項11〜17のいずれかに記載の方法。
- 前記必要な適合公差(単数または複数)は、前記理想的な位置から50μm未満の距離である、請求項11〜19のいずれかに記載の方法。
- 前記必要な適合公差(単数または複数)は、前記理想的な位置から5〜8μm未満の距離である、請求項11〜20のいずれかに記載の方法。
- 前記必要な適合公差(単数または複数)は、前記理想的な位置から1μm未満の距離である、請求項11〜21のいずれかに記載の方法。
- 前記少なくとも1つの第2の回路パターンデータは、前記第1の回路パターンデータの部分集合である、請求項11〜22のいずれかに記載の方法。
- 前記少なくとも1つの第2の回路パターンは、前記第1の回路パターンによって表される領域と完全に別個の領域を表す、請求項11〜22のいずれかに記載の方法。
- 前記第1の回路パターンの一部位は、前記少なくとも1つの第2の回路パターンによって表される全領域の小領域を表す、請求項11〜22のいずれかに記載の方法。
- 前記調節された第1の回路パターンデータを作成するステップは、
c.1組の理想的パターンデータから前記第1の回路パターンデータをレンダリングするステップと、
d.前記調節された第1の回路パターンを以下に適合させるように、前記第1の回路パターンデータを再サンプリングするステップであって、
i.前記必要な第1の適合公差内の前記第1の層の前記少なくとも1つの第1の小領域、および、
ii.前記第2の適合公差(単数または複数)内の前記少なくとも1つの第2の回路パターンの1つまたは複数の特定のフィーチャの接続点のうち少なくとも1つに対する、前記第1の回路パターンの前記少なくとも1つのダイの接続点のうち、前記少なくとも1つの第1の小領域を示す少なくとも1つ、
ステップ、
または、
e.前記調節された第1の回路パターンデータを前記第1の層の前記少なくとも1つの第1の小領域に適合させるように前記第1の回路パターンデータを再サンプリングするステップであって、前記第1の回路パターンデータは、前記少なくとも1つの第2の回路パターンデータの前記再サンプリングから独立して再サンプリングされ、前記再サンプリングされ第1の回路パターンデータと、前記少なくとも1つの再サンプリングされた第2の回路パターンデータとをマージして、再サンプリングされた第3の回路パターンデータを生成し、前記再サンプリングされた第3の回路パターンデータは、前記調節された第1の回路パターンと、調節された少なくとも1つの第2の回路パターンとの双方を前記第1の適合公差および前記第2の適合公差内において表す、ステップ、
を含む、
請求項11〜25のいずれかに記載の方法。 - 前記第1の回路パターンの第1の回路データを取り出すステップは、
a.測定データを受信するステップであって、前記測定データは、前記第1のワークピースと関連付けられかつ複数の前記ダイまたはダイ群の測定位置を示し、前記ダイは、前記ワークピースの少なくとも1つの基準フィーチャに相対して前記第1のワークピース上に分配される、ステップと、
b.前記ワークピースの少なくとも1つの基準フィーチャを検出するステップと、
c.前記第1のワークピースの前記少なくとも1つの基準フィーチャと、前記直描書き込みマシンの座標系との間の関係を決定するステップと、
を含む、
請求項11〜27のいずれかに記載の方法。 - d.前記ワークピース上に分配された前記複数のダイまたはダイ群の前記測定位置を変換位置へと変換するステップであって、前記変換位置は、前記ワークピースの前記少なくとも1つの基準フィーチャと前記直描書き込みマシンの座標系との間の前記決定された関係に基づいて前記直描書き込みマシンの座標系内において規定される、ステップと、
e.前記調節された第1の回路パターンデータを前記ワークピース上への書き込み対象として作成するステップであって、前記作成は、前記元々のパターンデータ、前記変換位置、および第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点に基づいて行われ、前記調節された第1の回路パターンデータは、前記第1のワークピース上の前記複数のダイの回路パターンならびに第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点を示し、これにより、前記調節された第1の回路パターンが前記第1のワークピース領域の複数の小領域ならびに第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点へ適合され、各小領域は、前記ワークピース上に分配されているかまたは第2の層(単数または複数)の1つまたは複数の特定のフィーチャの接続点と関連付けられた前記複数のダイ間のダイまたはダイ群と関連付けられる、ステップと、
をさらに含む、請求項27に記載の方法。 - 前記調節された第1の回路パターンデータを作成するステップは、
f.1組の理想的パターンデータから前記第1の回路パターンデータをレンダリングするステップと、
g.その後、前記第1の回路パターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記第1のワークピース上の各ダイにデータを適合させるように、前記少なくとも1つのダイ(単数または複数)の測定位置データと、前記第1のワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
または、
h.前記第1のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記関連付けられたパターンを示すデータと、前記直描書き込みマシンの座標系内の前記第1のワークピース上の前記複数の前記特定のフィーチャとを適合させるように、前記複数のダイの群またはクラスターの測定位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
を含む、
請求項11〜28のいずれかに記載の方法。 - 前記第2の層(単数または複数)は、前記第1のワークピース上に先行して形成されるかまたは後続して前記第1のワークピース上に形成される、請求項11〜29のいずれかに記載の方法。
- 前記第2の層(単数または複数)のうち少なくとも1つは、前記スタック内に接合されるべき第2のワークピース上に設けられ/前記スタック内に接合されるべき第2のワークピースのためのものである、請求項11〜29のいずれかに記載の方法。
- 前記必要な適合公差は、前記パターンがアライメントされた際、前記第1の回路パターンの接続点の投射および前記第2の回路パターンの接続点の投射を網羅する位置および/または表面積として決定される、請求項11〜31のいずれかに記載の方法。
- 前記必要な適合公差は、前記パターンおよび前記層を共通面へと変換するステップと、理想的なパターンデータと、前記共通面内の調節されたパターンデータとの間の距離に基づいて前記必要な適合公差を計算するステップとによって決定される、請求項11〜32のいずれかに記載の方法。
- 前記調節された第1の回路パターンデータは、前記複数のダイまたはダイ群に適合するようにレンダリングされ、前記レンダリングは、前記調節されたパターンデータの小部位がそれぞれ特定のダイまたはダイ群と関連付けられた前記ワークピースの小領域を表すように、行われ、前記小領域はそれぞれ、前記特定のダイまたはダイ群を含むかまたは網羅する、請求項11〜33のいずれかに記載の方法。
- 前記第1のワークピース領域のうち少なくとも一部は小領域に分割され、前記小領域はそれぞれ、前記調節されたパターンデータの小部位によって表されるべきものであり、前記小領域は前記受信された測定データによって特定され、かつ/または、前記ワークピース領域は事前決定されたアルゴリズムの利用によって小領域に分割される、請求項11〜34のいずれかに記載の方法。
- 前記小領域は前記受信された測定データによって自動的に特定され、かつ/または、前記第1のワークピース領域は前記事前決定されたアルゴリズムの利用によって小領域に自動的に分割される、請求項11〜35のいずれかに記載の方法。
- 前記調節された第1の回路パターンデータの複数の前記小部位は、特定の要求または事前設定可能な逸脱パラメータ内の各小領域に適合するようにレンダリングされる、請求項11〜36のいずれかに記載の方法。
- 前記特定の要求または事前設定可能な逸脱パラメータは、
a.ダイ、コンポーネントまたはダイ群/コンポーネントの種類、または
b.前記ダイ(単数または複数)/コンポーネント(単数または複数)の表面構造の特性、
または、
c.前記ダイ(単数または複数)/コンポーネント(単数または複数)の形状の特性(例えば、前記ダイ(単数または複数)/コンポーネント(単数または複数)の縁部または角部)、
のうち少なくとも1つのと関連付けられる、
請求項11〜37のいずれかに記載の方法。 - 前記調節された回路パターンデータの全体は、事前設定可能な逸脱パラメータ1組の逸脱パラメータ内の前記ワークピース上の前記複数のダイまたはダイ群に適合される、請求項11〜38のいずれかに記載の方法。
- 前記事前設定可能な逸脱パラメータは、位置と関連付けられたパラメータ(単数または複数)および配向と関連付けられたパラメータ(単数または複数)双方を含む、請求項11〜39のいずれかに記載の方法。
- 特定のダイまたはダイ群と関連付けられた前記調節された回路パターンデータは、前記特定のダイまたはダイ群に個々に適合される、請求項11〜40のいずれかに記載の方法。
- 前記複数のダイまたはダイ群、は、前記ワークピース上に分配された前記ダイを全て含む、請求項11〜41のいずれかに記載の方法。
- 前記ワークピース上の前記ダイまたはダイ群のうち少なくとも1つと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイと関連付けられた回路パターンデータから独立して個々に調節される、請求項11〜42のいずれかに記載の方法。
- 前記ワークピース上の前記ダイまたはダイ群それぞれと関連付けられた前記回路パターンデータは、前記ワークピース上のその他のダイのうちいずれかを関連付けられた回路パターンデータから独立して個々に調節される、請求項11〜43のいずれかに記載の方法。
- 前記ダイまたはダイ群の位置および配置双方についての位置と、前記ワークピースの前記書込器座標系に相対する位置および配向とを用いて、前記直描書き込みマシンの座標系内に規定された前記測定位置の変換を決定する、請求項11〜44のいずれかに記載の方法。
- 前記ダイまたはダイ群の位置は、
前記基準のうち少なくとも1つに相対する前記ワークピース上の前記ダイの位置および配向、
および/または
前記ワークピースを含む空間中におけるf前記ダイまたはダイ群の前記基準に相対する空間位置および配向、
について決定される、
請求項11〜45のいずれかに記載の方法。 - 前記調節された回路パターンデータは、前記ダイが全て載置および分配された前記ワークピース全体を示す、請求項11〜46のいずれかに記載の方法。
- 前記ワークピースの前記少なくとも1つの基準フィーチャは、
a.前記ワークピース上に設けられた1つまたは複数のアライメントマーク(単数または複数)、または、
b.前記複数のダイ間から選択された1つまたは複数の基準ダイ(単数または複数)上に設けられた1つまたは複数の基準フィーチャ(単数または複数)、または、
c.前記ワークピース上に分配された前記ダイの配置構成の特性、または、
d.前記ワークピースの表面構造の特性、または、
e.前記ダイ(単数または複数)の表面構造の特性、または、
f.1つまたは複数の基準ダイ(単数または複数)、または、
f.前記ワークピースの形状の特性(例えば、前記ワークピースの縁部または角部)、または、
g.前記ワークピースの書き込み側または後側についての測定、
のうち選択されたものまたはその組み合わせによって決定される、
請求項11〜47のいずれかに記載の方法。 - ダイの基準フィーチャは、
a.前記ダイ上に設けられた1つまたは複数のアライメントマーク(単数または複数)、または、
b.前記ダイ(単数または複数)の表面構造の特性、または、
c.前記ダイの形状の特性(例えば、前記ダイの縁部または角部)、または、
のうち選択されたものまたはその組み合わせによって決定される、
請求項11〜48のいずれかに記載の方法。 - ダイの位置の測定は、
a.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、形状ベースの位置決定アルゴリズム、縁部検出ベースのアルゴリズム、相関ベースのアルゴリズムまたは基準フィーチャから位置を抽出するように適合された別の画像分析技術のうち選択されたものによって行われる、ステップ、または、
b.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、前記ダイ上の1つまたは複数のアライメントマーク(単数または複数)によって行われる、ステップ、または、
c.前記ダイの前記基準フィーチャに相対する空間位置を決定するステップであって、前記決定は、前記ダイの表面構造の特性によって行われる、ステップ、
のうち選択されたものによって決定される、
請求項11〜49のいずれかに記載の方法。 - 前記調節された回路パターンデータを作製するステップは、
i.1組の理想的パターンデータから元々のパターンデータをレンダリングするステップ、
j.その後、前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各ダイにデータを適合させるように、前記ダイ(単数または複数)の前記測定された位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、または
k.前記元々のパターンデータを再サンプリングするステップであって、前記再サンプリングは、前記直描書き込みマシンの座標系内の前記ワークピース上の各群またはクラスターがデータに適合するように、前記ダイの群またはクラスターの測定された位置データと、前記ワークピースの前記変換された位置および形状とに基づいて行われる、ステップ、
を含む、
請求項11〜50のいずれかに記載の方法。 - 前記調節された回路パターンデータを作製するステップは、
ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、前記変換されたベクトルデータをラスタライズするステップ、
を含む、
前記請求項のいずれかに記載の方法。 - 前記調節された回路パターンデータを作製するステップは、
ベクトルデータの形態をした前記元々のパターンデータを各ダイまたはダイ群に適合するように変換し、ラスタライズされたベクトルデータが前記ダイが全て載置および分配された前記ワークピース全体を示すように、前記変換されたベクトルデータをラスタライズするステップ、
を含む、
前記請求項のいずれかに記載の方法。 - 前記パターンデータ、ベクトルデータまたは座標系を前記ダイ(単数または複数)の空間位置またはダイの群/クラスターに適合するように変換するステップは、線形または非線形(例えば、スプライン、多項式または射影)のいずれかであり得る、前記請求項のいずれかに記載の方法。
- 前記ワークピース上のダイまたはダイの群/クラスターの位置を示す測定データは、
a.別個の測定マシン内において、
または、
b.前記直描書き込みマシンと一体化されたかまたは前記直描書き込みマシン内に一体化された測定配置構成内において、
決定される、
前記請求項のいずれかに記載の方法。 - 前記測定データが受信され、請求項1に記載のステップb〜eが順次行われ、これによりリアルタイムでの測定および書き込みが可能となる、請求項27〜28のいずれかに記載の方法。
- 前記調節された回路パターンデータを作製するステップは、前記ワークピースと関連付けられた測定およびデータのみに基づいて行われ、これによりリアルタイムでの測定および書き込みが可能となる、前記請求項のいずれかに記載の方法。
- ダイは、受動コンポーネント、能動コンポーネントまたは電子部と関連付けられた他の任意のコンポーネントである、前記請求項のいずれかに記載の方法。
- 前記調節された回路パターンデータを作製するステップは、前記ダイまたはダイ群の位置に適合するように前記パターンデータを変換するステップであって、前記変換は、線形変換または非線形変換のうち選択されたものを用いて行われる、ステップを含む、請求項11〜58のいずれかに記載の方法。
- 前記測定された位置を前記ダイまたはダイ群の変換された位置へと変換するステップは、線形変換または非線形変換のうち選択されたものを含む、前記請求項のいずれかに記載の方法。
- 多層スタックの製造における直描書き込みマシン内でのワークピースの第2の層のパターニングを行うための装置であって、前記ワークピースは第1の層を有し、前記第1の層上には、任意配置されたダイの形態の複数の電気コンポーネントが載置され、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間に接続されるべきものであり、前記ダイのうち選択されたものは、第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンが、異なるアライメント要求と関連付けられ、
前記直描書き込みマシンには、書き込み動作を制御するための座標系が設けられ、前記装置はコンピュータシステム(15)を含み、前記コンピュータシステム(15)は、
a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対する高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
b.前記スタックの他のフィーチャに対してより緩やかなアライメント要求を持つことができる前記第1のパターンのストレッチゾーンを検出するステップと、
c.調節された第1のパターンデータを計算することにより前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含み、前記変換は、
i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
ように行われる、ステップと、
d.前記調節された回路パターンデータに従って前記ワークピース上にパターンを書き込むように書き込みツール(20)を制御するように構成された書き込みツール制御ユニット(18)と、
を行うように構成される、
装置。 - 請求項1〜60のうちいずれかに記載の方法のステップおよび/または機能を行うように構成された機能ユニットおよび/または機構をさらに含む、前記請求項に記載の装置。
- 多層スタックの製造における直描書き込みマシン内でのワークピースの層のパターニングを行うためのコンピュータプログラム製品であって、前記直描書き込みマシンには、任意配置されたダイの形態をした複数の電気コンポーネントを有する第1のワークピースの第1の層上への書き込み動作を制御するための座標系が設けられ、各ダイは接続点を有し、前記接続点のうちいくつかは、前記ダイ間において接続されるべきものであり、前記ダイのうち選択されたものは第1のパターンと関連付けられ、前記第1の層内に分配されたダイの接続点を含む異なるゾーンは、異なるアライメント要求と関連付けられ、
前記コンピュータプログラム製品はコンピュータプログラムコード部を含み、前記コンピュータプログラム製品は、
a.前記スタックの選択されたフィーチャまたは前記配置されたダイに対する高いアライメント要求を有する不可侵ゾーンを前記第1のパターン内において検出するステップと、
b.前記スタックの他のフィーチャに対してより緩やかなアライメント要求を持つことができる前記第1のパターンのストレッチゾーンを検出するステップと、
c.調節された第1のパターンデータを計算することにより前記第1のパターンを変換するステップであって、前記変換は、前記元々の回路パターンの変換を含み、前記変換は、
i.隣接する不可侵ゾーン内の接続点が、事前設定可能なアライメント逸脱パラメータ内においてアライメントされ、かつ、
ii.前記不可侵ゾーン内の対応する接続点の位置間の逸脱が、前記ストレッチゾーンの接続点のパターンについて補償される、
ように行われる、ステップと、
d.前記調節された回路パターンデータに従って
前記ワークピース上にパターンを書き込むように書き込みツール(20)を制御するステップと、
を行わせるようにコンピュータシステムを制御するように構成される、
コンピュータプログラム製品。 - コンピュータプログラムコード部をさらに含み、前記コンピュータプログラムコード部は、請求項1〜60のうちいずれかに記載の方法のステップおよび/または機能を行うようにコンピュータシステムを制御するように構成される、前記請求項に記載のコンピュータプログラム製品。
Applications Claiming Priority (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US28254710P | 2010-02-26 | 2010-02-26 | |
US61/282,547 | 2010-02-26 | ||
US28256110P | 2010-03-01 | 2010-03-01 | |
US61/282,561 | 2010-03-01 | ||
US32304810P | 2010-04-12 | 2010-04-12 | |
US32304710P | 2010-04-12 | 2010-04-12 | |
US61/323,047 | 2010-04-12 | ||
US61/323,048 | 2010-04-12 | ||
US32368510P | 2010-04-13 | 2010-04-13 | |
US61/323,685 | 2010-04-13 | ||
PCT/EP2011/052867 WO2011104375A1 (en) | 2010-02-26 | 2011-02-25 | Method and apparatus for performing pattern alignment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013520827A true JP2013520827A (ja) | 2013-06-06 |
JP5795777B2 JP5795777B2 (ja) | 2015-10-14 |
Family
ID=43927654
Family Applications (6)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554362A Active JP5873030B2 (ja) | 2010-02-26 | 2011-02-25 | パターンを整列させる方法及び装置 |
JP2012554364A Active JP5795777B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554363A Active JP5767255B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554361A Active JP5767254B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554366A Active JP5784639B2 (ja) | 2010-02-26 | 2011-02-25 | 複数の層についてのアライメント最適化のための方法および装置 |
JP2012554365A Active JP5766725B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554362A Active JP5873030B2 (ja) | 2010-02-26 | 2011-02-25 | パターンを整列させる方法及び装置 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012554363A Active JP5767255B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554361A Active JP5767254B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
JP2012554366A Active JP5784639B2 (ja) | 2010-02-26 | 2011-02-25 | 複数の層についてのアライメント最適化のための方法および装置 |
JP2012554365A Active JP5766725B2 (ja) | 2010-02-26 | 2011-02-25 | パターンアライメントを行うための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (5) | US8594825B2 (ja) |
EP (6) | EP2539776A1 (ja) |
JP (6) | JP5873030B2 (ja) |
KR (8) | KR101926423B1 (ja) |
CN (6) | CN103026299B (ja) |
WO (6) | WO2011104373A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017215483A (ja) * | 2016-06-01 | 2017-12-07 | キヤノン株式会社 | 決定方法、形成方法、プログラム、および物品の製造方法 |
WO2021071631A1 (en) * | 2019-10-11 | 2021-04-15 | Applied Materials, Inc. | Die system and method of comparing alignment vectors |
Families Citing this family (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100100820A1 (en) * | 2008-10-19 | 2010-04-22 | International Business Machines Corporation | User specific music in virtual worlds |
EP2539776A1 (en) * | 2010-02-26 | 2013-01-02 | Micronic Mydata AB | Method and apparatus for performing pattern alignment |
US8539395B2 (en) | 2010-03-05 | 2013-09-17 | Micronic Laser Systems Ab | Method and apparatus for merging multiple geometrical pixel images and generating a single modulator pixel image |
US8836780B2 (en) * | 2010-03-18 | 2014-09-16 | Camtek Ltd. | Process control and manufacturing method for fan out wafers |
WO2012035419A2 (en) | 2010-09-15 | 2012-03-22 | Micronic Mydata AB | Apparatus and methods for compensation of carrier distortion from measurement machines |
KR101819043B1 (ko) | 2010-09-15 | 2018-01-16 | 마이크로닉 아베 | 워크피스들 상에 패턴들을 생성하기 위한 장치 |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
KR20130020404A (ko) * | 2011-08-19 | 2013-02-27 | 삼성전자주식회사 | 정렬계를 이용한 계측 시스템 및 위치 계측 방법 |
JP5852374B2 (ja) * | 2011-09-07 | 2016-02-03 | 株式会社Screenホールディングス | 描画装置および描画方法 |
JP2013058520A (ja) * | 2011-09-07 | 2013-03-28 | Dainippon Screen Mfg Co Ltd | 描画装置、データ補正装置、再配線層の形成方法、および、データ補正方法 |
JP2013195778A (ja) * | 2012-03-21 | 2013-09-30 | Hitachi High-Technologies Corp | 露光装置、露光方法、及び表示用パネル基板の製造方法 |
US9282686B2 (en) * | 2012-07-10 | 2016-03-08 | Flextronics International Usa, Inc. | System and method for high resolution, high throughput processing of conductive patterns of flexible substrates |
US10149390B2 (en) | 2012-08-27 | 2018-12-04 | Mycronic AB | Maskless writing of a workpiece using a plurality of exposures having different focal planes using multiple DMDs |
US8742599B2 (en) * | 2012-08-30 | 2014-06-03 | Freescale Semiconductor, Inc. | Identification mechanism for semiconductor device die |
CN102880011B (zh) * | 2012-09-11 | 2014-12-10 | 天津芯硕精密机械有限公司 | 一种层间图形对准精度的检测方法 |
KR102129648B1 (ko) * | 2013-01-31 | 2020-07-02 | 토레이 엔지니어링 컴퍼니, 리미티드 | 실장 방법 및 실장 장치 |
WO2014140046A2 (en) * | 2013-03-12 | 2014-09-18 | Micronic Mydata AB | Mechanically produced alignment fiducial method and device |
TWI489223B (zh) * | 2013-07-19 | 2015-06-21 | Au Optronics Corp | 基板上的圖案化方法 |
US9607965B2 (en) | 2013-09-25 | 2017-03-28 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
JP6116456B2 (ja) * | 2013-09-25 | 2017-04-19 | 株式会社Screenホールディングス | 描画方法および描画装置 |
US10163747B2 (en) | 2013-09-25 | 2018-12-25 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of controlling warpage in reconstituted wafer |
CN103559344B (zh) * | 2013-10-30 | 2016-08-17 | 苏州微影光电科技有限公司 | 一种用于激光直接成像的版图预处理方法 |
JP6452086B2 (ja) * | 2013-10-31 | 2019-01-16 | キヤノン株式会社 | 形状算出装置及び方法、計測装置、物品製造方法、及び、プログラム |
CN104636525B (zh) * | 2013-11-14 | 2017-12-19 | 英业达科技有限公司 | 印刷电路检查方法与装置 |
TW201520702A (zh) * | 2013-11-19 | 2015-06-01 | Huang Tian Xing | 對準誤差補償方法、系統,及圖案化方法 |
US9806884B2 (en) * | 2014-01-10 | 2017-10-31 | Robert Bosch Gmbh | System and method for cryptographic key identification |
US20160004983A1 (en) * | 2014-07-07 | 2016-01-07 | GM Global Technology Operations LLC | Method and apparatus for quantifying dimensional variations and process capability independently of datum points |
US9523735B2 (en) * | 2014-10-08 | 2016-12-20 | Eastman Kodak Company | Electrical test system with vision-guided alignment |
US20160172243A1 (en) * | 2014-12-11 | 2016-06-16 | Nxp B.V. | Wafer material removal |
JP2017067992A (ja) | 2015-09-30 | 2017-04-06 | 株式会社オーク製作所 | 露光装置、露光装置のアライメント方法、およびプログラム |
US11054802B2 (en) * | 2015-10-21 | 2021-07-06 | Mitsubishi Electric Research Laboratories, Inc. | System and method for performing operations of numerical control machines |
CN105914157A (zh) * | 2016-04-28 | 2016-08-31 | 合肥祖安投资合伙企业(有限合伙) | 芯片封装工艺以及芯片封装结构 |
CN106024981B (zh) * | 2016-07-08 | 2018-10-09 | 江苏博硕智能系统有限公司 | 一种物料的铺设方法及所用的铺设系统 |
US20180068047A1 (en) * | 2016-09-08 | 2018-03-08 | Mapper Lithography Ip B.V. | Method and system for fabricating unique chips using a charged particle multi-beamlet lithography system |
JP6307730B1 (ja) | 2016-09-29 | 2018-04-11 | 株式会社新川 | 半導体装置の製造方法、及び実装装置 |
DE102017102320A1 (de) * | 2017-02-07 | 2018-08-09 | Manz Ag | Bearbeitungsanlage |
US10276796B2 (en) | 2017-02-15 | 2019-04-30 | Boe Technology Group Co., Ltd. | Ejection volume compensation method, ejection volume compensation device, inkjet printing device, and non-transitory machine readable medium |
CN106827814B (zh) * | 2017-02-15 | 2018-07-24 | 京东方科技集团股份有限公司 | 喷射量补偿方法、喷射量补偿设备和喷墨打印系统 |
JP6295355B1 (ja) * | 2017-03-31 | 2018-03-14 | 株式会社ピーエムティー | 露光装置、露光方法、半導体モジュールの製造方法、パターン形成装置、及びパターン形成方法 |
EP3396458A1 (en) * | 2017-04-28 | 2018-10-31 | ASML Netherlands B.V. | Method and apparatus for optimization of lithographic process |
JP6876218B2 (ja) | 2017-09-05 | 2021-05-26 | 株式会社ブイ・テクノロジー | 露光装置 |
TWI630383B (zh) * | 2017-10-17 | 2018-07-21 | 亞亞科技股份有限公司 | 檢測開孔鋼板的定位方法 |
US10522376B2 (en) | 2017-10-20 | 2019-12-31 | Kla-Tencor Corporation | Multi-step image alignment method for large offset die-die inspection |
CN110221731B (zh) | 2018-03-02 | 2023-03-28 | 宸鸿光电科技股份有限公司 | 触控面板的直接图案化方法及其触控面板 |
JP6808684B2 (ja) | 2018-06-14 | 2021-01-06 | キヤノン株式会社 | 情報処理装置、判定方法、プログラム、リソグラフィシステム、および物品の製造方法 |
US10719018B2 (en) | 2018-07-10 | 2020-07-21 | Applied Materials, Inc. | Dynamic imaging system |
US11733684B2 (en) | 2018-09-27 | 2023-08-22 | Hewlett-Packard Development Company, L.P. | Overlaying production data on rendered 3D printed object |
TWI809201B (zh) * | 2018-10-23 | 2023-07-21 | 以色列商奧寶科技有限公司 | 用於校正晶粒放置錯誤之適應性路由 |
JP7229637B2 (ja) * | 2019-02-28 | 2023-02-28 | 株式会社オーク製作所 | 露光装置および露光方法 |
US11018030B2 (en) * | 2019-03-20 | 2021-05-25 | Semiconductor Components Industries, Llc | Fan-out wafer level chip-scale packages and methods of manufacture |
CN110517961B (zh) * | 2019-08-21 | 2021-08-27 | 上海交通大学 | 减小芯片埋置与光刻图形位置偏差的方法及装置 |
US11003164B2 (en) * | 2019-08-30 | 2021-05-11 | Micron Technology, Inc. | Methods for aligning a physical layer to a pattern formed via multi-patterning, and associated systems |
JP7339826B2 (ja) * | 2019-09-19 | 2023-09-06 | キヤノン株式会社 | マーク位置決定方法、リソグラフィー方法、物品製造方法、プログラムおよびリソグラフィー装置 |
JP7418080B2 (ja) * | 2019-10-04 | 2024-01-19 | キヤノン株式会社 | 位置検出装置、位置検出方法、リソグラフィ装置、及び物品の製造方法 |
US11201074B2 (en) * | 2020-01-31 | 2021-12-14 | Kla Corporation | System and method for semiconductor device print check alignment |
CN111958128B (zh) * | 2020-08-11 | 2022-05-06 | 无锡市大德汽车部件科技有限公司 | 一种承载垫板的加工方法 |
CN114185248A (zh) * | 2020-09-14 | 2022-03-15 | 刘大有 | 无光罩曝光机的晶片偏移校正方法 |
CN112312666B (zh) * | 2020-11-06 | 2023-08-15 | 浪潮电子信息产业股份有限公司 | 一种电路板打螺钉方法和系统 |
US11829077B2 (en) | 2020-12-11 | 2023-11-28 | Kla Corporation | System and method for determining post bonding overlay |
CN112581562B (zh) * | 2020-12-17 | 2024-03-22 | 全芯智造技术有限公司 | 图案着色方法、电子设备和计算机可读存储介质 |
CN113097080B (zh) * | 2021-03-23 | 2024-05-07 | 合肥芯碁微电子装备股份有限公司 | 晶圆级芯片扇出封装方法 |
US11782411B2 (en) | 2021-07-28 | 2023-10-10 | Kla Corporation | System and method for mitigating overlay distortion patterns caused by a wafer bonding tool |
CN116525464B (zh) * | 2023-06-29 | 2023-09-22 | 苏州铂煜诺自动化设备科技有限公司 | 一种多芯片封装的布线方法和装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63186426A (ja) * | 1986-12-29 | 1988-08-02 | ゼネラル・エレクトリック・カンパニイ | 集積回路を高密度で相互接続する適応方法と適応形製版装置 |
JP2004512678A (ja) * | 2000-10-19 | 2004-04-22 | クレオ アイエル. リミテッド | プリント回路基板の製造における非線形画像歪み補正 |
JP2007199225A (ja) * | 2006-01-25 | 2007-08-09 | Cmk Corp | 露光システム及び部品内蔵型プリント配線板の製造方法 |
Family Cites Families (103)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3796497A (en) * | 1971-12-01 | 1974-03-12 | Ibm | Optical alignment method and apparatus |
JPS63137425A (ja) * | 1986-11-28 | 1988-06-09 | Ricoh Co Ltd | 液晶シヤツタレテイクルを備えた投影露光装置 |
JP2663726B2 (ja) * | 1991-01-08 | 1997-10-15 | 株式会社デンソー | 複層状態検査装置 |
JPH0620909A (ja) * | 1992-06-30 | 1994-01-28 | Hitachi Ltd | 露光方法及び薄膜多層基板 |
US5532934A (en) * | 1992-07-17 | 1996-07-02 | Lsi Logic Corporation | Floorplanning technique using multi-partitioning based on a partition cost factor for non-square shaped partitions |
JP3284641B2 (ja) * | 1992-09-03 | 2002-05-20 | ソニー株式会社 | 重ね合わせ精度測定機の測定条件の最適化方法、並びにアラインメントマーク形状あるいは露光装置におけるアラインメントマーク測定方式の最適化方法 |
US6018384A (en) * | 1994-09-07 | 2000-01-25 | Nikon Corporation | Projection exposure system |
US5917332A (en) * | 1996-05-09 | 1999-06-29 | Advanced Micro Devices, Inc. | Arrangement for improving defect scanner sensitivity and scanning defects on die of a semiconductor wafer |
US6681145B1 (en) * | 1996-06-06 | 2004-01-20 | The Boeing Company | Method for improving the accuracy of machines |
US5942805A (en) * | 1996-12-20 | 1999-08-24 | Intel Corporation | Fiducial for aligning an integrated circuit die |
JP3047863B2 (ja) * | 1997-08-04 | 2000-06-05 | 日本電気株式会社 | アライメント方法 |
US5985680A (en) * | 1997-08-08 | 1999-11-16 | Applied Materials, Inc. | Method and apparatus for transforming a substrate coordinate system into a wafer analysis tool coordinate system |
JP4109736B2 (ja) * | 1997-11-14 | 2008-07-02 | キヤノン株式会社 | 位置ずれ検出方法 |
US6480989B2 (en) * | 1998-06-29 | 2002-11-12 | Lsi Logic Corporation | Integrated circuit design incorporating a power mesh |
JP2000122303A (ja) * | 1998-10-20 | 2000-04-28 | Asahi Optical Co Ltd | 描画装置 |
US6205364B1 (en) * | 1999-02-02 | 2001-03-20 | Creo Ltd. | Method and apparatus for registration control during processing of a workpiece particularly during producing images on substrates in preparing printed circuit boards |
US7328425B2 (en) * | 1999-05-20 | 2008-02-05 | Micronic Laser Systems Ab | Method and device for correcting SLM stamp image imperfections |
JP2000353657A (ja) * | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | 露光方法、露光装置およびその露光装置を用いて製造された半導体装置 |
DE50002092D1 (de) * | 1999-06-26 | 2003-06-12 | Kuka Schweissanlagen Gmbh | Verfahren und vorrichtung zum kalibrieren von robotermessstationen, manipulatoren und mitgeführten optischen messeinrichtungen |
US6165658A (en) * | 1999-07-06 | 2000-12-26 | Creo Ltd. | Nonlinear image distortion correction in printed circuit board manufacturing |
US6331711B1 (en) * | 1999-08-06 | 2001-12-18 | Etec Systems, Inc. | Correction for systematic, low spatial frequency critical dimension variations in lithography |
JP3258312B2 (ja) * | 2000-01-01 | 2002-02-18 | 株式会社日立製作所 | 厚膜薄膜混成多層配線基板の製造システム |
JP3671822B2 (ja) * | 2000-07-26 | 2005-07-13 | 株式会社日立製作所 | 欠陥検査方法および欠陥検査システム |
KR100336525B1 (ko) * | 2000-08-07 | 2002-05-11 | 윤종용 | 반도체 장치의 제조를 위한 노광 방법 |
JP2002134396A (ja) * | 2000-10-25 | 2002-05-10 | Sony Corp | 半導体装置の製造方法および半導体パターン自動調節装置 |
US6701197B2 (en) * | 2000-11-08 | 2004-03-02 | Orbotech Ltd. | System and method for side to side registration in a printed circuit imager |
US7062354B2 (en) * | 2000-11-08 | 2006-06-13 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
US7058474B2 (en) | 2000-11-08 | 2006-06-06 | Orbotech Ltd. | Multi-layer printed circuit board fabrication system and method |
WO2003005782A2 (en) * | 2001-07-02 | 2003-01-16 | Irvine Sensors Corporation | Stackable microcircuit and method of making the same |
US6496058B1 (en) * | 2001-07-24 | 2002-12-17 | Virtual Ip Group | Method for designing an integrated circuit containing multiple integrated circuit designs and an integrated circuit so designed |
JP4320694B2 (ja) * | 2001-08-08 | 2009-08-26 | 株式会社オーク製作所 | 多重露光描画装置および多重露光式描画方法 |
US6580962B2 (en) * | 2001-08-10 | 2003-06-17 | Gerber Technology, Inc. | Method for aligning a spatial array of pattern pieces comprising a marker method |
JP2003107672A (ja) * | 2001-09-28 | 2003-04-09 | Mitsubishi Electric Corp | フォトマスク外観検証システム及び方法 |
JP4076341B2 (ja) * | 2001-11-29 | 2008-04-16 | 大日本スクリーン製造株式会社 | レーザ描画方法とその装置 |
SE0104238D0 (sv) * | 2001-12-14 | 2001-12-14 | Micronic Laser Systems Ab | Method and apparatus for patterning a workpiece |
JP2003186173A (ja) * | 2001-12-18 | 2003-07-03 | Fujitsu Ltd | パターン形成方法 |
JP2003226999A (ja) * | 2002-02-01 | 2003-08-15 | Fujitsu Ltd | めっき面積の制御方法、プログラム、記録媒体及び制御装置ならびにめっき方法 |
US20030158622A1 (en) * | 2002-02-21 | 2003-08-21 | Corey Gary John | Multi-axes tool compensation: 3D and 5-axis real-time interactive tool compensation inside the CNC machine tool controller |
CN100480620C (zh) * | 2002-05-02 | 2009-04-22 | 奥博泰克有限公司 | 采用非均匀修正的图像制造印刷电路板的系统和方法 |
US7015418B2 (en) * | 2002-05-17 | 2006-03-21 | Gsi Group Corporation | Method and system for calibrating a laser processing system and laser marking system utilizing same |
JP4307022B2 (ja) * | 2002-07-05 | 2009-08-05 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の設計方法、半導体装置の設計プログラム及び半導体装置の設計装置 |
JP4190269B2 (ja) * | 2002-07-09 | 2008-12-03 | 新光電気工業株式会社 | 素子内蔵基板製造方法およびその装置 |
US7093225B2 (en) * | 2002-07-17 | 2006-08-15 | Osann Robert Jr | FPGA with hybrid interconnect |
US7245982B2 (en) * | 2002-10-11 | 2007-07-17 | Fidia S.P.A. | System and process for measuring, compensating and testing numerically controlled machine tool heads and/or tables |
US6778876B1 (en) * | 2002-11-01 | 2004-08-17 | Advanced Micro Devices, Inc. | Methods of processing substrates based upon substrate orientation |
US7283889B2 (en) * | 2003-02-19 | 2007-10-16 | Fanuc Ltd | Numerical control device, and numerical control method |
JP2004327546A (ja) * | 2003-04-22 | 2004-11-18 | Tokyo Electron Ltd | 半導体製造システム |
US20050099615A1 (en) | 2003-06-03 | 2005-05-12 | Fusao Ishii | System for fabricating electronic modules on substrates having arbitrary and unexpected dimensional changes |
US20050105071A1 (en) * | 2003-06-03 | 2005-05-19 | Fusao Ishii | Methods for patterning substrates having arbitrary and unexpected dimensional changes |
DE10334577B3 (de) * | 2003-07-28 | 2005-02-10 | Infineon Technologies Ag | Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens |
JP2007501430A (ja) * | 2003-08-04 | 2007-01-25 | マイクロニック レーザー システムズ アクチボラゲット | Psm位置調整方法及び装置 |
US6948254B2 (en) * | 2003-10-27 | 2005-09-27 | Micronic Laser Systems Ab | Method for calibration of a metrology stage |
US20050254032A1 (en) | 2003-11-13 | 2005-11-17 | Fuji Photo Film Co., Ltd. | Exposure device |
US6937337B2 (en) * | 2003-11-19 | 2005-08-30 | International Business Machines Corporation | Overlay target and measurement method using reference and sub-grids |
KR100567622B1 (ko) * | 2003-12-29 | 2006-04-04 | 삼성전자주식회사 | 반도체 소자의 패턴 선폭 측정 방법 및 장치 |
WO2005081603A1 (de) * | 2004-02-17 | 2005-09-01 | Hitachi Via Mechanics, Ltd. | Verfahren zum herstellen von substraten |
EP2282338B1 (en) * | 2004-04-19 | 2014-08-06 | STMicroelectronics Srl | Structures for indexing dice |
WO2005104196A1 (ja) * | 2004-04-23 | 2005-11-03 | Nikon Corporation | 計測方法、計測装置、露光方法及び露光装置 |
JP4528558B2 (ja) * | 2004-05-28 | 2010-08-18 | 株式会社東芝 | パターンのデータ作成方法、及びパターン検証手法 |
CN101416279A (zh) * | 2004-07-15 | 2009-04-22 | 凸版光掩膜公司 | 形成具有匹配几何形状的集成电路部件的系统和方法 |
US20060032866A1 (en) * | 2004-08-13 | 2006-02-16 | Pechiney Plastic Packaging, Inc. | Plastic dispensing container having reduced moisture penetration and method for same |
US7102733B2 (en) * | 2004-08-13 | 2006-09-05 | Asml Holding N.V. | System and method to compensate for static and dynamic misalignments and deformations in a maskless lithography tool |
JP5044095B2 (ja) * | 2004-11-02 | 2012-10-10 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US7678288B2 (en) * | 2004-12-03 | 2010-03-16 | Miradia Inc. | Method and structure for manufacturing bonded substrates using multiple photolithography tools |
WO2006079865A1 (en) * | 2005-01-27 | 2006-08-03 | Infineon Technologies Ag | Semiconductor package and method of assembling the same |
SG124407A1 (en) * | 2005-02-03 | 2006-08-30 | Asml Netherlands Bv | Method of generating a photolithography patterningdevice, computer program, patterning device, meth od of determining the position of a target image on or proximate a substrate, measurement device, and lithographic apparatus |
JP2006229119A (ja) * | 2005-02-21 | 2006-08-31 | Ulvac Seimaku Kk | 露光装置における位置合わせ方法 |
US7216324B2 (en) * | 2005-03-11 | 2007-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for designing chip package by re-using existing mask designs |
JP2006251571A (ja) * | 2005-03-11 | 2006-09-21 | Fuji Photo Film Co Ltd | アライメント用光源ユニット、アライメント装置、露光装置、デジタル露光装置、アライメント方法、露光方法及び照明装置の条件を設定する方法 |
JP4533785B2 (ja) * | 2005-03-31 | 2010-09-01 | 富士フイルム株式会社 | アライメントセンサの位置校正方法、基準パターン校正方法、露光位置補正方法、校正用パターン及びアライメント装置 |
KR20080005413A (ko) * | 2005-04-28 | 2008-01-11 | 후지필름 가부시키가이샤 | 묘화 장치 및 묘화 방법 |
JP2006309022A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
JP2006309023A (ja) * | 2005-04-28 | 2006-11-09 | Fuji Photo Film Co Ltd | 描画装置および描画方法 |
US20070003128A1 (en) * | 2005-06-29 | 2007-01-04 | International Business Machines Corporation | A Method Of Aligning A Pattern On A Workpiece |
ATE537550T1 (de) * | 2005-07-08 | 2011-12-15 | Nexgen Semi Holding Inc | Vorrichtung und verfahren zur kontrollierten fertigung von halbleitern mittels teilchenstrahlen |
WO2007031105A1 (en) * | 2005-09-16 | 2007-03-22 | Micronic Laser Systems Ab | Alignment method with compensation of non linear errors |
JP4890846B2 (ja) * | 2005-12-08 | 2012-03-07 | キヤノン株式会社 | 計測装置、計測方法、露光装置、及びデバイス製造方法 |
JP2007235108A (ja) * | 2006-02-02 | 2007-09-13 | Nec Electronics Corp | 半導体検査装置、半導体検査方法 |
WO2007125791A1 (ja) * | 2006-04-24 | 2007-11-08 | Alps Electric Co., Ltd. | 配線基板の製造方法 |
JP5339671B2 (ja) * | 2006-06-26 | 2013-11-13 | 株式会社オーク製作所 | 描画システム |
JP2008051866A (ja) * | 2006-08-22 | 2008-03-06 | Dainippon Screen Mfg Co Ltd | パターン描画装置、パターン描画方法、および基板処理システム |
JP2008083227A (ja) * | 2006-09-26 | 2008-04-10 | Fujifilm Corp | アライメントマーク位置測定装置及び方法、及び描画装置 |
US7539552B2 (en) * | 2006-10-09 | 2009-05-26 | Advanced Micro Devices, Inc. | Method and apparatus for implementing a universal coordinate system for metrology data |
US20080188016A1 (en) * | 2007-02-02 | 2008-08-07 | Texas Instruments, Inc. | Die detection and reference die wafermap alignment |
US20080243416A1 (en) * | 2007-03-30 | 2008-10-02 | Mitutoyo Corporation | Global calibration for stereo vision probe |
JP2008250072A (ja) * | 2007-03-30 | 2008-10-16 | Fujifilm Corp | 描画装置及び方法 |
US8295969B2 (en) * | 2007-07-27 | 2012-10-23 | Intermolecular, Inc. | Combinatorial processing management system |
US7872745B2 (en) * | 2007-08-08 | 2011-01-18 | Nuflare Technology, Inc. | Pattern inspection apparatus and pattern inspection method |
US8457790B2 (en) * | 2007-09-14 | 2013-06-04 | Zimmer, Inc. | Robotic calibration method |
US8706442B2 (en) * | 2008-07-14 | 2014-04-22 | Asml Netherlands B.V. | Alignment system, lithographic system and method |
IL194967A0 (en) * | 2008-10-28 | 2009-08-03 | Orbotech Ltd | Producing electrical circuit patterns using multi-population transformation |
EP2359192B1 (en) * | 2008-12-05 | 2013-02-13 | Micronic Mydata AB | Gradient-assisted image resampling for microlithography |
US8150140B2 (en) * | 2008-12-22 | 2012-04-03 | Ngr Inc. | System and method for a semiconductor lithographic process control using statistical information in defect identification |
US7979813B2 (en) * | 2009-01-15 | 2011-07-12 | Micrel, Inc. | Chip-scale package conversion technique for dies |
JP5355112B2 (ja) * | 2009-01-28 | 2013-11-27 | 株式会社東芝 | パターンレイアウト作成方法 |
US8799845B2 (en) * | 2010-02-16 | 2014-08-05 | Deca Technologies Inc. | Adaptive patterning for panelized packaging |
EP2539776A1 (en) * | 2010-02-26 | 2013-01-02 | Micronic Mydata AB | Method and apparatus for performing pattern alignment |
US8934081B2 (en) | 2010-03-01 | 2015-01-13 | Mycronic AB | Method and apparatus for performing alignment using reference board |
KR101819043B1 (ko) * | 2010-09-15 | 2018-01-16 | 마이크로닉 아베 | 워크피스들 상에 패턴들을 생성하기 위한 장치 |
WO2012035419A2 (en) | 2010-09-15 | 2012-03-22 | Micronic Mydata AB | Apparatus and methods for compensation of carrier distortion from measurement machines |
JP5525421B2 (ja) * | 2010-11-24 | 2014-06-18 | 株式会社日立ハイテクノロジーズ | 画像撮像装置および画像撮像方法 |
US8509940B2 (en) * | 2011-02-23 | 2013-08-13 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global offsets |
US8712577B2 (en) * | 2011-02-23 | 2014-04-29 | GM Global Technology Operations LLC | Electronic system and method for compensating the dimensional accuracy of a 4-axis CNC machining system using global and local offsets |
-
2011
- 2011-02-25 EP EP20110712785 patent/EP2539776A1/en not_active Withdrawn
- 2011-02-25 WO PCT/EP2011/052865 patent/WO2011104373A1/en active Application Filing
- 2011-02-25 JP JP2012554362A patent/JP5873030B2/ja active Active
- 2011-02-25 CN CN201180015336.XA patent/CN103026299B/zh active Active
- 2011-02-25 KR KR1020127025012A patent/KR101926423B1/ko active IP Right Grant
- 2011-02-25 KR KR1020127025013A patent/KR101872538B1/ko active IP Right Grant
- 2011-02-25 EP EP11712782.9A patent/EP2539773B1/en active Active
- 2011-02-25 EP EP11712784.5A patent/EP2539775B1/en active Active
- 2011-02-25 WO PCT/EP2011/052869 patent/WO2011113682A1/en active Application Filing
- 2011-02-25 WO PCT/EP2011/052868 patent/WO2011104376A1/en active Application Filing
- 2011-02-25 CN CN201180014848.4A patent/CN102959469B/zh active Active
- 2011-02-25 JP JP2012554364A patent/JP5795777B2/ja active Active
- 2011-02-25 WO PCT/EP2011/052864 patent/WO2011104372A1/en active Application Filing
- 2011-02-25 WO PCT/EP2011/052867 patent/WO2011104375A1/en active Application Filing
- 2011-02-25 CN CN201180015182.4A patent/CN102939565B/zh active Active
- 2011-02-25 KR KR20127025010A patent/KR20120120479A/ko not_active Application Discontinuation
- 2011-02-25 KR KR1020127025008A patent/KR101798678B1/ko active IP Right Grant
- 2011-02-25 EP EP20110714236 patent/EP2539778B1/en active Active
- 2011-02-25 EP EP20110713197 patent/EP2539777B1/en active Active
- 2011-02-25 CN CN201180015988.3A patent/CN102971674B/zh active Active
- 2011-02-25 KR KR1020127025011A patent/KR101885385B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554363A patent/JP5767255B2/ja active Active
- 2011-02-25 KR KR1020177026331A patent/KR101948923B1/ko active IP Right Grant
- 2011-02-25 EP EP11712783.7A patent/EP2539774B1/en active Active
- 2011-02-25 JP JP2012554361A patent/JP5767254B2/ja active Active
- 2011-02-25 CN CN201180016214.2A patent/CN102985878B/zh active Active
- 2011-02-25 JP JP2012554366A patent/JP5784639B2/ja active Active
- 2011-02-25 WO PCT/EP2011/052866 patent/WO2011104374A1/en active Application Filing
- 2011-02-25 CN CN201180014722.7A patent/CN103097956B/zh active Active
- 2011-02-25 KR KR1020197004064A patent/KR102146638B1/ko active IP Right Grant
- 2011-02-25 JP JP2012554365A patent/JP5766725B2/ja active Active
- 2011-02-25 KR KR1020127025009A patent/KR101850163B1/ko active IP Right Grant
- 2011-02-28 US US12/929,978 patent/US8594825B2/en active Active
- 2011-02-28 US US12/929,973 patent/US8594824B2/en active Active
- 2011-02-28 US US12/929,975 patent/US9032342B2/en active Active
- 2011-02-28 US US12/929,976 patent/US9341962B2/en active Active
- 2011-02-28 US US12/929,981 patent/US8530120B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63186426A (ja) * | 1986-12-29 | 1988-08-02 | ゼネラル・エレクトリック・カンパニイ | 集積回路を高密度で相互接続する適応方法と適応形製版装置 |
JP2004512678A (ja) * | 2000-10-19 | 2004-04-22 | クレオ アイエル. リミテッド | プリント回路基板の製造における非線形画像歪み補正 |
JP2007199225A (ja) * | 2006-01-25 | 2007-08-09 | Cmk Corp | 露光システム及び部品内蔵型プリント配線板の製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017215483A (ja) * | 2016-06-01 | 2017-12-07 | キヤノン株式会社 | 決定方法、形成方法、プログラム、および物品の製造方法 |
KR20170136444A (ko) * | 2016-06-01 | 2017-12-11 | 캐논 가부시끼가이샤 | 결정 방법, 형성 방법, 물품의 제조 방법 및 기억 매체 |
KR102196670B1 (ko) * | 2016-06-01 | 2020-12-30 | 캐논 가부시끼가이샤 | 결정 방법, 형성 방법, 물품의 제조 방법 및 기억 매체 |
WO2021071631A1 (en) * | 2019-10-11 | 2021-04-15 | Applied Materials, Inc. | Die system and method of comparing alignment vectors |
JP2022552195A (ja) * | 2019-10-11 | 2022-12-15 | アプライド マテリアルズ インコーポレイテッド | ダイシステム及び位置合わせベクトルを比較する方法 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5795777B2 (ja) | パターンアライメントを行うための方法および装置 | |
JP6174487B2 (ja) | ワークピース上にパターンを生成するための方法および装置 | |
TWI809201B (zh) | 用於校正晶粒放置錯誤之適應性路由 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141029 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150202 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150728 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150814 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5795777 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |