JPS63186426A - 集積回路を高密度で相互接続する適応方法と適応形製版装置 - Google Patents

集積回路を高密度で相互接続する適応方法と適応形製版装置

Info

Publication number
JPS63186426A
JPS63186426A JP62321645A JP32164587A JPS63186426A JP S63186426 A JPS63186426 A JP S63186426A JP 62321645 A JP62321645 A JP 62321645A JP 32164587 A JP32164587 A JP 32164587A JP S63186426 A JPS63186426 A JP S63186426A
Authority
JP
Japan
Prior art keywords
artwork
substrate
integrated circuit
representation
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62321645A
Other languages
English (en)
Other versions
JP2898284B2 (ja
Inventor
チャールズ・ウィリアム・エイチェルバーガー
ロバート・ジョン・ウォジナロウスキイ
ケネス・ブレークレイ・ウェレス,セカンド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
General Electric Co
Original Assignee
General Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by General Electric Co filed Critical General Electric Co
Publication of JPS63186426A publication Critical patent/JPS63186426A/ja
Application granted granted Critical
Publication of JP2898284B2 publication Critical patent/JP2898284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70383Direct write, i.e. pattern is written directly without the use of a mask by one or multiple beams
    • G03F7/704Scanned exposure beam, e.g. raster-, rotary- and vector scanning
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/6715Apparatus for applying a liquid, a resin, an ink or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76Apparatus for connecting with build-up interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241Disposition
    • H01L2224/24135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73267Layer and HDI connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757Means for aligning
    • H01L2224/75753Means for optical alignment, e.g. sensors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/758Means for moving parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/759Means for monitoring the connection process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01013Aluminum [Al]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01038Strontium [Sr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01075Rhenium [Re]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12042LASER
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12043Photo diode
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19043Component type being a resistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30105Capacitance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/093Laser beam treatment in general
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/146Laser beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 関連出願との関係 この出願は、出願人に譲渡された下記の係属中の米国特
許出願と関連を有する。
1986年9月26日にチャールズW、アイケルバーガ
ー及びロバートJ、オイナロスキイによって出願された
出願通し番号筒912,455号、「多重電子回路チッ
プ・パッケージ用のバイア・ホールを重合体誘電体に作
る方法」。
1986年9月26日にチャールズW、アイケルバーガ
ー、ケネスB、ウェルズ■及びロバートJ、オイナロス
キイによって出願された出願通し番号第912.457
号、「速い注文設計及び独特な試験能力を持つ集積回路
パッケージ形式」。
1986年9月26日にチャールズW、アイケルバーガ
ー、ロバートJ、オイナロスキイ及びケネスB、ウェル
ズ■によって出願された出願通し番号第912,456
号、「多重チップ集積回路パッケージ形式及び方法」。
1986年9月26日にチャールズW、アイケルバーガ
ー、ロバートJ、オイナロスキイ及びケネスB、ウェル
ズHによって出願された出願通し番号第912.458
号、「重合体フィルムの重ね層を用いて集積回路チップ
をパッケージする方法と装置」。
1986年9月26日にチャールズW、アイケルバーガ
ー、ロバートJ、オイナロスキイ及びケネスB、ウェル
ズHによって出願された出願通し番号第912,454
号、「着脱自在の重ね層を用いて電子回路及び集積回路
チップを試験する方法と形式」。
発明の背景 この発明は全般的に集束レーザ・ビームを用いて回路パ
ターンを直接的に書込む装置、更に具体的に云えば、最
初に各々のチップの実際の位置を確認し、その後実際の
チップの位置に合せて、相互接続部及びバイア・パター
ンを適応させることにより、正確に配置されていない集
積回路チップを相互接続することに関する。「アートワ
ーク」と云う言葉がしばしば使われており、これは、電
子部品の間の相互接続部を作る為の相互接続構造及びバ
イア・ホール構造を記述するデータベースの形をしたこ
ういうパターンを指す。修正されたアートワークが、計
算機の制御のもとに集束レーザ・ビームを駆動して、メ
タライズ及びフォトレジストに回路パターンを直接的に
書込む為の情報を提供する。この発明は、集積回路チッ
プ(1つ又は複数)を動作し得る装置に構成する為の手
段として、重合体フィルムのオーバーレイにメタライズ
・パターンを用いたパッケージ装置及び方法をも提供す
る。
予めパッケージされた回路チップの相互接続が、多くの
電子装置を組立てる主要な手段である。この1つの方法
、即ち「ワイヤ・ラップ方法」では、ワイヤ・ラップを
持つソケットを設け、相互接続すべき論理チップをこの
ソケット内に配置する。
その後、ワイヤ・リストに従って、ワイヤをワイヤ・ラ
ップ・ピンの周りに巻付けることにより、相互接続が行
なわれる。これは自動機械又は手作業の機械によって行
なうことが出来る。ワイヤ・ラップの主な欠点は、1個
の回路板の巻付けに要する時間の長さである。この為、
この方法はプロトタイプ以外の用途では、経済性がない
。更に、ワイヤ・ラップによる板は、高価な専用機械を
使わなければ、相互接続の正確さ及び短絡部の有無の点
で、配線の正確さを検査することが出来ない。
更に、ワイヤ・ラップは、導体の伸びが比較的長く、そ
れが大きな静電容量の負荷効果を持つ為に、比較的性能
が低い相互接続である。更に、一旦チツブがワイヤ・ラ
ップ板に取付けられると、簡単な試験の為にこの板を仕
切るのが困難である。この為、必要な高度の機能を保証
する為の試験には、一般的に複雑で時間のかかる試験装
置が必要である。最後に、ワイヤ・ラップ・プロトタイ
プ板は、多数のホールを持っていて、各々のワイヤ・ラ
ップ・ソケットがワイヤを巻付ける為の長いピンを持っ
ていなければならないから、高価である。
印刷配線板が予めパッケージされた電子回路チップを相
互接続する別の方法である。典型的には、印刷配線板は
、エポキシ/硝子繊維の基板等に銅の延長部分を付着し
て構成される。パッケージされたチップが基板の上に取
付けられ、パッケージ・ピンを印刷配線板の銅の伸びて
いる部分にはんだ付けする。プロトタイプの場合、回路
の定義が完了してから、有荷板(即ちチップを持つ板)
を受入れるまでの時間は非常に長いことがある。印刷配
線板のレイアウトは、手で行なうと、100乃至200
個のチップを持つかなり複雑な回路板では、2週間乃至
1ケ月を要する。計算機の助けを借りたレイアウトでも
、この板の経路を定めるのに要する計算機時間の長さは
、複雑な板では相当のものである。更に、複雑な板は回
路を何層も必要とするのが典型的であり、これは印刷配
線板の設計及び製造を尚夏時間のかかるものにする。
典型的な短い所要時間は2週間程度であることがある。
更に、この板の全ての接続が行なわれたこと、並びに望
ましくない短絡が存在しないことを試験する為には、特
別の工具を用意しなければならない。この時点で、板に
チップを搭載し、それらを所定位置にはんだ付けするこ
とがまだ必要である。板の製造は一般的に共通の性格を
持つのに対し、多数のチップを在庫にしておいて、特定
の営業部の需要に特有なものであるから、チップの搭載
は、一般的に板の製造とは工場の異なる場所で行なわれ
る。完成された集成体を試験する問題は、装置が全ての
所望の条件のもとで作用すると云う高度の保証を得る為
には、完全に組立てられた集成体が複雑な試験ベクトル
の大きな配列(特定のチップ機能を実行する様に設計さ
れたサンプルの入カバターン)を一般的に必要とする点
で、ワイヤ・ラップ方法と同じである。
ゲート・アレーも電子式チップ装置を提供する問題に対
する解決策である。ゲート・アレーは主に中規模乃至大
規模の装置である。典型的なゲート・アレーでは、Pチ
ャンネル及びNチャンネル・トランジスタのアレーを集
積回路ウェーハ上のアレー構造内に作る。こういう回路
は、最後のメタライズ工程を除いて、完全に製造するの
が一般的である。注文に従ってPチャンネル及びNチャ
ンネル・トランジスタを最後のメタライズ層と接続する
ことにより、論理設計が達成される。この方法は、チッ
プの「不動産」を比較的効率よく利用し、典型的には計
算機に支援された配置を回路の定義から直接的に利用す
る。然し、最後のメタライズ工程の為のマスクの製造及
びウェーハの処理の完了には時間が必要である。自動的
なレイアウト、マスクの発生及びチップの製造の各工程
に対する典型的な時間は、一般的に少なくとも2週間で
ある。この時点では、何千個ものチップを比較的容易に
製造することが出来るが、プロトタイプ用の分量として
は、並びに多くの用途にとっては、何千個ものチップが
必要でないのが一般的である。更に聞届を複雑にするも
のとして、完全な装置は、ゲート・アレ」を回路の設計
技術者が開発して提供する試験ベクトル及び条件を用い
て、売主が注文試験をすることを必要とする。これはチ
ップをパッケージする前に行なわなければならない。つ
まり、回路の設計技術者は、1組の条件試験ベクトルを
開発するのに十分な詳しいシミュレーションを実行しな
ければならない。プロトタイプ・チップが回路の設計技
術者の場所に到達した後、一層の試験を行なわなければ
ならない。シミュレーションは、チップに設計の誤りが
ある慣れを大幅に少なくすることが出来るが、これは動
作状態と略同様な電子装置内でのチップの動作に及ぶも
のではない。一般的に、故障が見つかり、更新が必要に
なり、更に変更を加えた別のプロトタイプの必要が生ず
る。この過程は費用もかかるし、各々の繰返しが一般的
に少なくとも2週間を要する為に、計画が完成するまで
の時間を大幅に引伸ばす。更に、完全な電子装置に必要
な全ての構造は1個のゲート−アレーでは間に合わない
例えば、電圧及び電流がインターフェース・レベルで両
立性を持たないことがあり、入力のアナログ・ディジタ
ル変換及び出力のディジタル・アナログ変換の為のバイ
ポーラ装置を追加する必要があることがある。更に、多
くの装置は何等かのメモリを必要とする。つまり、ゲー
ト・アレーは、メモリ又はインターフェース装置の相互
接続の為に、別の印刷配線板を必然的に必要とする。
ある用途では、プログラマブル論理アレーを使って、電
子装置を経済的に大量に提供することが出来る。論理ア
レーの主な欠点は、論理アレーが「アンド/オア」形式
の考えられる全てのプール関数を持たなければならない
為に、シリコンの利用効率が悪いことである。こういう
種類のプール論理を必要とする数少ない用途では、論理
アレ−は所望のプール関数用にプログラムすることが出
来る。然し、大抵の装置は所望の機能を達成する為に多
数の論理アレーを必要とするが、これは大体極く最初の
プロトタイプを別とすると、経済性がない。
完全註文製の集積回路は一般的に、ゲート・アレーから
、同じ面積内で利用し得る機能の大体2倍乃至3倍を持
つことが出来るが、処理コスト及び非循環コストが大幅
に増加する。回路のレイアウトはチップの全ての層に関
係する。完全註文製の集積回路チップに伴う処理には、
典型的には3ヶ月の循環時間がかかる。試験ベクトル及
びプローブ・カードも、各々の用途に特有の集積回路(
AS I C)の状況に独特である。つまり、完全註文
製のチップが経済性を持つ為には、相当数のチップを使
わなければならない。めのこ勘定で、一般的には、毎年
1万ユニット以上の量が要求される。
超大規模集積回路(VLSI)回路装置のパッケージで
は、1つのチップを隣の装置に相互接続する為の機構に
よって、相当の場所がとられる。
この為、集積回路装置及びその上に基礎を持つ電子部品
のパッケージは、必要以上に大きくなる。
その結果、所謂ウェーハ規模の集積過程の開発には、多
数の人間が関与する。然し、こういう方向に費された努
力は、一般的に歩留りの問題によって制限される傾向が
ある。ウェーハ上のある数のチップ又はダイスが不良と
判る場合が多い為、製造されたウェーハの内、完全に使
える数は一般的に希望する数よりも少ない。更に、1つ
のウェーハ上の種々のチップを相互接続する問題、並び
に高度に複雑な個別の多数の集積回路部品を相互接続す
る時に起る様な、大形装置を試験すると云うそれに関連
する問題が依然としである。従って、試験が容易に出来
る個別の集積回路チップからつ工−ハ規模の集積回路パ
ッケージを作ることが出来ることが非常に望ましい。そ
れがこの発明の目的である。
この発明は、ウェーハ規模の集積の問題を解決するのに
使われるのと同じ方法及び構造を用いて、若干具なる問
題をも解決する。今日の電子装置では、主な部品は容易
に入手出来るのが普通である。
こういう部品として、ランダムアクセス・メモリ(RA
M)及びマイクロプロセッサ・チップ群のセットと、ア
ナログ・ディジタル及びディジタル・アナログ変換チッ
プとがある。今日、の装置では、こういう主要な部品は
、トランジスタートランジスタ論理(TTL)を用いて
相互接続される。この論理装置は一般的に7.400シ
リーズと呼ばれる1組の機能ブロックを指し、テキサス
・インスツルメンツφインコーポレーテット社から出版
された「ザTTLデータ・ブック・フォー・デザイン・
エンジニアズ」と云うハンドブックに記載されている。
装置の主な部品の相互接続、バッファ作用及び結合機能
が、一般的に「接着論理機能」と呼ばれている。例えば
、今日の集積回路板では、ある標準的な機能チップが、
周知のデュアル・インライン形・パッケージ(D I 
Pパッケージ)内で、注文に従って相互接続された複数
個の集積回路チップによって取囲まれている場合が多い
「接着機能」を果すのは、この様な多数の小さなチップ
である。将来の装置では、1個のチップが多数のTTL
チップに置換わって、接着論理機能がゲート・アレー及
び証文製チップによって行なわれよう。これは幾つかの
問題を招く。その1番目は、証文製接着チップにあるピ
ンの数が非常に多くなることである。更に、主要な部品
の全部が即座に入手し得る。従来、TTLも即座に入手
することが出来、所定の設計を受取った時、直ちに装置
の相互接続を開始することが出来た。然し、現在では、
主要な部品を入手し得るが、註文製の接着論理装置は製
造するのに何週間もかかると云う時間の分断がある。係
属中の米国特許出願通し番号節912.457号に記載
された発明は、多数のTTL論理チップの代りに使うこ
とが出来る汎用接着論理チップを用いている。
この発明のある目的と同じ目的を達成しようとする異な
る方法では、半導体チップが基板の上に取付けられ、ポ
リテトラフロロエチレン(PTFE)の様な材料の層を
チップの上及びチップの周りに圧接して、チップがこの
層の中に完全にカプセル封じされる様にする。チップ上
のパッド位置に対応して、カプセル封じ層に孔を食刻す
る。メタライズを適用し、パターンを定めて、相互接続
部を形成する。然し、この発明は次に述べる理由により
、この方法とかなり異なる。今述べた方法は、半導体熱
誘電体処理(STP)と呼ばれるが、この方法では、チ
ップがPTFE材料の中に完全に埋設されており、従っ
てオーバーレ一層の様なものは存在しない。チップを取
出すことが出来ないから、これでは集成体を修理するこ
とが不可能である。チップを取出すことが出来ても、残
りのチップは依然としてPTFE材料の中にカプセル封
じされており、交換チップを取付ける方法がない。更に
、半導体熱誘電体処理方法には、選択的に食刻され、こ
うしてメタライズ層の完全な除去を保証しながら、その
下にある回路を保護する様な着脱自在のメタライズ層が
得られない。更に、半導体熱誘電体処理方法は他の2つ
の問題に当面する。まず、チップを重合体の中にカプセ
ル封じすることにより、熱膨張係数の違いによって高い
応力が発生する。2番目に、チップの上にある重合体の
厚さが、チップの厚さ並びにチップをカプセル封じする
工具だけによって左右される。チップの厚さが変動する
と、チップの上の重合体の厚さも変動する。
例えば係属中の米国特許出願通し番号第912゜456
号及び同第912,458号に詳しく記載されているが
、共通の基板の上に個別の複数個の集積回路チップを配
置し、その後基板上のチップを重合体フィルムのオーバ
ーレ一層(1つ又は複数)で覆うことにより、多重チッ
プ集積回路パッケージが作られる。バイア孔を形成し、
個別のチップのパッドの間にメタライズ相互接続部を設
ける。然し、このパッケージ方法は、基板の上にチップ
を精密に、正確に配置することの如何によって非常に左
右される。特に集積回路チップの自動パッケージにとっ
て、必要なことは、基板の上にチップを非常に正確に配
置することにそれ程左右されない手順である。
この発明では、下側にある基板の上で互いに隣接してい
る複数個の集積回路チップを重合体フィルムが覆ってい
る。更に、重合体フィルムが絶縁層となり、その上に個
別の回路チップを相互接続する為のメタライズφパター
ンが最終的に沈積される。下側にある基板に固定された
複数個の集積回路チップの上に重合体フィルムを配置す
る方法が、係属中の米国特許出願通し番号第912,4
58号に記載されている。その発明は、高温処理、並び
に不規則な面に対するプラスチック材料の優れた柔軟性
の条件に関する重要な問題を解決している。チップが集
積回路の他の部品に相互接続する為、又は同じチップの
別の部分に接続する為の相互接続パッドを持っている。
重合体誘電体層にあるバイア孔が相互接続パッドと整合
している。
相互接続導体のパターンが、重なる重合体フィルムの上
に配置され、少なくともあるバイア孔の間を伸びて、1
つのチップの種々の部分又は幾つかのチップの間の電気
接続を施す。多重電子回路チップ・パッケージ用の重合
体誘電体にバイア孔を作る方法が、係属中の米国特許出
願通し番号第912.455に記載されている。
重合体フィルムの上及びバイア孔の中に、厚さ1.00
0人のチタン層をスパッタリングし、その後厚さ1ミク
ロンの銅層をスパッタリングすることによって、メタラ
イズを行なうことが好ましい。このメタライズ部分は、
銅面の上にフォトレジストの被覆を吹付は又は回転付着
させ、約90℃で約半時間乾かし、計算機によるアート
ワークの制御のもとに、走査形紫外線(UV)レーザ・
ビームを用いて、ポジのレジスト材料を露出することに
よってパターンを定めることが好ましい。
好ましいフォトレジスト材料は、ダイナケム0FPR8
00フオトレジストである。
速度を速める為、1つのチップから別のチップへの相互
接続は、容量負荷を最小にし、相互接続の長さを最小に
して行なうことが好ましい。容量負荷は、信号の伝送を
遅くする傾向を持ち、チップで達成された高速を、1つ
のチップから別のチップへ伝達する時に保つことが出来
ない。チップの間の相互接続の長さも、回路の長さによ
る誘電体媒質中の容量性負荷効果が一層大きくなる為、
並びに相互接続回路の自己インダクタンスの為に、伝搬
遅延を増やす。メタライズ部分は、典型的には線幅1ミ
ル未満、及びセルの間隔を1ミルにして、非常に細い線
及び空間を作る様にパターンを定める。係属中の米国特
許出願通し番号箱912゜456号には、メタライズの
ピッチがパッドの間隔よりもずっと細かい為に、チップ
の縁と縁を合せて相互接続することが出来ることが記載
されている。
製版装置が、不正確に配置されたチップに適応して、理
想的な相互接続パターンを表わすデータベースのアート
ワーク・パターンを修正して、集積回路チップの実際の
位置に対処する。市場で入手し得るチップ配置装置は、
レーザ走査装置の分解能でチップを位置ぎめする程の正
確さがない。
この発明では、集積回路チップの実際の位置に合せて、
理想の相互接続パターンを表わすアートワークを修正す
る方法を説明する。必要な主な4つの工程は、理想的な
場合のアートワーク・パターンを発生し、各々の集積回
路部品の実際の位置を決定し、実際のチップの位置に合
う様にアートワークを修正し、適応形製版走査装置で、
修正されたアートワークを用いて所望の効果をもたらす
ことである。
計算機支援のレイアウト装置を用いて、集積回路チップ
の理想的な配置に対するアートワークを発生する。全て
の相互接続部、バイア孔の定義及びチップの境界の定義
をファイル内で発生する。
チップの境界の定義は、チップの輪郭と、チップの配置
ずれが起ってもよい範囲の輪郭を含む。集積回路部品の
実際の位置がバイア孔及びチップの輪郭の情報から決定
される。理想的には、電荷注入装置(CID)カメラ及
び像認識方式を用いて、各々の回路チップを整合させ、
ずれ及び回転の情報を計算することにより、この過程を
自動的に実行する。実際に実施され、以下説明する方法
では、この方法の一部分は手作業である。具体的に云う
と、基板上の基底マークに従って、x−yテーブル上で
基板の位置及び回転の両方を整合させる。
CIDカメラのモニタがスクリーンの中心に牛の目又は
十字線のパターンを持っている。鏡のゼロ位置に対応す
る基板上の基底マークが牛の目の近くにある時、X及び
y位置カウンタを0にリセットする。その後、計算機が
X及びy歩進モータにパルスを供給して、集積回路チッ
プの右上パッドの理想的な位置まで歩進させる。計算機
に接続されたマウスを使って、実際のチップの1つのパ
ッドの像を十字線の真下に移動する。実際の位置と理想
的な位置の間の差を記録する。その後、チップが理想的
な位置から回転していないと云う仮定のちとに、計算機
がx−yテーブルを、集積回路チップの反対側にあるパ
ッドの予想位置へ歩進させる。再びマウスを使って、実
際のパッドの像を十字線の真下に位置ぎめする。実際の
位置と理想的な位置の間の差をもう一度記録する。2回
の動作の結果から、実際のチップのずれ及び回転を記録
する。その後、計算機は順序の次のチップに進み、その
ずれと回転を決定する。全てのチップのずれと回転が記
録されるまで、この過程を繰返す。
この工程の間に決定された情報が、チップの位置を定め
るデータベースに記憶される。チップの実際の位置に合
う様に理想的なアートワークを修正する。全ての相互接
続パターン及び関連するバイア孔は、各々の集積回路チ
ップに関連するずれ及び回転を取入れる様に修正される
。修正されたアートワークを使って、適応形製版走査装
置を駆動する。修正されたアートワークを使って、x−
yテーブルを位置ぎめする指令を供給すると共に、高速
プロセッサにデータを供給して、適応形製版走査装置を
駆動し、レーザ・ビームを変調して、基板に修正された
印刷配線パターンを焼付けることが出来る様にする。
適応形製版装置の構成が、1次レーザ・ビーム通路を含
み、これはアルゴン・イオン・レーザから出発する。こ
れを光学系を用いて調節して、紫外線(UV)出力を発
生する。レーザが1本のビームを発生し、これはビーム
分割光学系を用いて、必要とする数のビームに分割する
゛ことが出来る。
その後、レーザ・ビームが音響光学式変調器を通り、こ
の変調器は、高周波信号が印加された時にビームを偏向
する。開口を持つ板を変調器の出力から約1メートルの
所に配置する。偏向されていないビームはこの板によっ
て停止され、偏向されたビームが開口を通過する。
偏向ビームをビーム拡大器によって、所望の検流計によ
って駆動される走査器に送る。この走査器は(9ミリ直
径)の走査鏡及び内部センサを持ち、このセンサがサー
ボ増幅器に結合され、鏡を正確に位置ぎめする。走査ビ
ームが普通平凸レンズを用いて基板に集束される。2番
目のレーザを使って、走査中の全ての時に、走査鏡の位
置を正確に決定する。2番目のレーザ・ビームがグラテ
ィキュールを通過し、PINダイオード検出器に集束さ
れる。
顕微鏡の対物レンズを持つCIDカメラが、基板上のレ
ーザ・ビームが集束する区域を観測する様に取付けられ
る。レーザ・ビームの位置とCIDカメラの像の間の精
密な相関性を求める。基板を精密級x−yテーブル上で
位置ぎめする。このテーブルは別々のモータに取付けら
れた精密級ねじによって位置ぎめされる。CIDカメラ
がビデオ装置に接続され、このビデオ装置がテレビジョ
ン表示装置を駆動する。
MS−DOSパーソナル・コンピュータ(P C)の様
なマイクロコンピュータが、プロセス及びデータの流れ
を管理する。入力/出力板が特別の制御回路を接続し、
これらの回路が、x−yテーブルの動きをPCに伝える
。CIDカメラからの像データがインターフェース板を
介して高速プロセッサに送られ、このプロセッサがベク
トル形式で記憶されるアートワークのピット・マップ・
パターンを発生する。適応形製版装置の制御回路は、主
に3つの部分、即ちx−yテーブル制御部分、鏡走査制
御部分及びレーザ・データ制御部分に分割することが出
来る。x−yテーブルが走査鏡の位置と正確に同期する
様に保証する回路が設けられている。製版装置は、矩形
ベクトル形式で記憶されているファイルを制御されたデ
ータの流れに変換し、このデータの流れが、露出すべき
基板上の位置と同期して、レーザ・ビームを変調するこ
とによって動作する。
装置の重要な部分だけに同じものを設けることにより、
装置を拡張して、かなり節約してスルーブツトを更に高
くすることが出来る。装置は、所望のスループツト率を
得るのに必要なだけ、何倍にしてもよい。音響光学式変
調器、拡大器、走査器、集束レンズ並びに整合レーザと
グラティキュールは同じものを設けなければならない。
x−yテーブル、CIDカメラ、PC及びその他の装置
は同じものを設ける必要がない。
この発明の適応形製版装置は、必要とする処理工程が少
ない点で、特に魅力的である。更に、フォトマスクを作
る時間、歩留り及び劣化の間コがない。希望によっては
、作られる各々の回路を註文製にする直接書込み装置も
可能である。
発明の要約 従って、この発明の全般的な目的は、ポジ又はネガのフ
ォトレジストを直接的にレーザで露出する為の直接書込
み形製版装置を提供することである。
この発明の別の目的は、商業的なスループツト率を達成
することが出来るが、許容し得るエネルギ密度でフォト
レジストを露出する様な直接書込み形製版装置を提供す
ることである。
この発明の更に特定の目的は、チップを配置する精度よ
りも、1桁高い精度で、チップの相互接続が出来る直接
書込み形製版装置を提供することである。
この発明の別の目的はは、註文製の装置を容易に製造す
ることの出来る装置を提供することである。
この発明の別の目的は、像のベクトル形データベースか
らピット・マップへの変換を実時間で計算することによ
り、像データを記憶するのに必要なメモリが最小限で済
む直接書込み形製版装置を提供することである。
この発明の別の目的は、走査鏡のドリフト及びジッタで
表わされるよりも一層高い解像度を達成する直接書込み
形製版装置を提供することである。
最後に、これに限らないが、この発明の別の目的は、速
度及び位置の制御と共に、x−yテーブルの加速及び減
速を取入れて、商業用のテーブルのねじで得られるより
も更に高い精度で、連続的なテーブルの運動を行なうこ
とが出来る様な直接書込み形製版装置を提供することで
ある。
この発明の要旨は特許請求の範囲に具体的に且つ明確に
記載しであるが、この発明の構成、実施方法、及びその
他の目的並びに利点は、以下図面について説明する所か
ら最もよく理解されよう。
発明の詳細な説明 係属中の米国特許出願通し番号箱912,458号には
、着脱自在の重合体オーバーレ一層を適用する方法と装
置が記載されている。同第912゜455号には集積回
路チップ上に配置された相互接続パッドに接続される開
ロバターンを持つオーバーレ一層を供給する好ましい方
法が記載されている。同第912,456号には、重合
体フィルムの上に好ましい形のメタライズ・パターンを
設ける方法が記載されている。好ましいレーザ露出装置
の詳細が同第912,455号に記載されている。
次に図面について説明する。特に第1図について説明す
ると、アルゴン・イオン・レーザの様なレーザ10を光
学系を用いて調節し、紫外線(UV)範囲内の約0.4
ワツトの出力を発生する。
レーザ10はスペクトラ・フィジックス社の2505形
装置であってよい。レーザ・ビームが音響光学式(A1
0)変調器12を通過して開口を持つ板14に達する。
変調器は、それに対して高周波信号が印加された時、ビ
ームを偏向する。音響光学式変調器12はニューポート
・オプティックス・システムズ社の石英変調器であって
よい。偏向してないビームは、音響光学式変調器12か
ら約1メートルの所に配置された板14によって阻止さ
れるが、偏向ビームは開口ビームを通ってビーム拡大器
16へ通過し、この拡大器が回折限界に従ってレーザ・
ビームを拡大し、所望の8ミクロンの集束レーザ・スポ
ットを作る。使われるビーム拡大器はオリエル1510
形であってよい。
紫外線用アルミニウム被覆鏡18を使って、拡大ビーム
を検流計によって駆動される走査器20と正しく整合す
る様に偏向する。使った走査器はゼネラル・スキャンユ
ング120直流検流計走査器である。走査器20は直径
9ミリの走査鏡22及び内部センサを持つことが好まし
く、このセンサは正確な位置ぎめの為のサーボ増幅器に
結合することが出来る。走査ビームは、焦点距離100
ミリの平凸レンズ24によって基板28上に集束する。
顕微鏡用対物レンズを持つCIDカメラ26が、基板2
8の内、レーザ・ビームが集束された区域を観測する様
に取付けられる。使うCIDカメラは、ゼネラル・エレ
クトリック社のTN2505A2形であってよい。基板
28が精密級X −yテーブル30の上に配置されるが
、このテーブルは、別々のモータ103及び104(第
2図参照)に取付けられた精密級ねじ102(第2図に
示す)によって位置ぎめされる。精密級x−yテーブル
30は、二ニー・イングランド・アフィリエイテッド・
チクノロシーズ社から供給される様な形式であってよい
。計算機32が適応形製版装置に於けるデータの流れを
管理する。使う計算機はIBM  PC/XTであって
よい。x−yテーブル30の動きを制御する制御回路3
4が、入力/出力板37によって計算機32に接続され
る。
入力/出力板37はチクマール社によって製造される形
式であってよい。インターフェース板36が高速プロセ
ッサ35を計算機32とインターフェース接続する。イ
ンターフェース板36は、マサチューセッツ州のスカイ
・コンピュータズ社によって製造されるスカイ320P
C板であってよく、これはテキサス中インスッルメンツ
社によって製造される7MS320−10チツプの様な
、高速プロセッサ35のチップを持っている。高速プロ
セッサ35を使って、ベクトル形式で記憶されているア
ートワークから、ピット・マップ・パターンを発生する
と共に、CIDカメラ26からの像データを処理する。
CIDカメラ26がビデオ装置38に接続され、このビ
デオ装置がテレビジョン表示装置40を駆動すると共に
、計算機32と連絡する。使うビデオ装置38はデータ
・トランスレーションDT2803装置であってよい。
整合レーザ42を使うことにより、走査鏡18の位置を
正確に決定する。整合レーザ42は、例えばスペクトラ
・フィジックス社が製造する0、5゜ミリワットのヘリ
ウム・ネオン・レーザであってよい。整合レーザ42が
放出するビームが、走査v122によって偏向され、グ
ラティキュール44を通過する。その後ビームがレンズ
46によってPINダイオード検出器48に集束される
第2図は、x−yテーブルの駆動と位置の感知、並びに
レーザ10からのビームが辿るラスク走査パターン10
0のマツプの詳細を示している。別々の歩進モータ10
3,104が精密級ねじ102を駆動して、x−yテー
ブル30を位置ぎめする。駆動回路105及び10Bが
制御回路11&4及び116からのパルス情報を受取り
、その後その情報を歩進モータ103,104によって
X−yテーブル30を所望の位置へ歩進させる様に変換
する。線形符号器108及び110が、x−yテーブル
30の縁に取付けられていて、テーブルの位置を、標準
形式の2相の90″矩形波パターン112を用いて、1
ミクロンの解像度まで符号化する。相A(φA)が常に
相B(φB)より先に変化する。回路114及び116
がテーブル30の運動及び運動方向を復号する。運動及
び運動方向を検出することが出来る回路は周知である。
例えば、バラシュ・アンド・ロム社は、直線目盛に使う
復号回路を提供しており、これはマイクロインチ及びミ
クロン単位でディジタル式に読出すことを特徴とし、ア
キュライト・クイック・カウント■と呼ばれている。増
数/減数カウンタが、移動したミクロン数に対応する2
進値を発生する。
リセット信号を使って、増数/減数カウンタをゼロにし
、こうして基準点を設定する。ゼロにした後、全ての位
置は、増数/減数カウンタをリセットしたx−yテーブ
ル30の位置を基準として、4p1定される。走査鏡が
前後に走査し、レーザ・ビームをX軸上で鋸歯パターン
で偏向する。即ち、走査が約1.5ミリ秒の周期で、左
から右へ進み、その後0.5ミリ秒で一番左の位置まで
素早く復帰する。各々の走査が約6ミリの距離にわたる
走査鏡22によって、レーザをX軸上のある向きに走査
する時、テーブル30がy軸の方向に一定速度で移動す
る。レーザ・ビームがx−yテーブル30の縁に達する
と、テーブル30を右に6ミリ移動し、その後X軸上の
反対同きに一定速度で移動を開始する。
鏡の走査及びテーブルの移動が同期していて、レーザ・
スポットが正確に位置ぎめされる様になっている。第3
A図及び第3B図は、1実施例の適応形製版装置に使わ
れる制御回路の詳しいブロック図である。制御回路は3
つの部分、即ちX −yテーブル制御、鏡走査制御及び
レーザ・データ制御の各部分に分れている。X−制御部
分が、回路114にあって、計算機32の入力ボートに
接続されたX位置センサによって行なわれる。計算機3
2から、X方向歩進モータ104に対する回路106を
駆動するパルスが供給される。X位置センサの出力が計
算機32で所望のX位置と比較される。計算機32から
再びパルスが歩進モータ104に供給される。所望のX
位置及び実際のX位置が±1ミクロンの範囲内で合うま
で、このサイクルが続けられる。y位置制御はX位置制
御と同一のモードを持ち、計算機32が位置の精度を制
御するが、これは、走査鏡22と同期してx −yテー
ブル30を一定速度で走査するモードも持っている。こ
の回路は、自立モードとして動作する様に構成され、加
速度、速度の同期及び減速度を制御して、計算機32が
、パターンの像データの高速データ転送を自由に監督出
来る様にする。
x−yテーブル30の特定のy位置を表わす5個のデー
タ・ワードが供給される。これらは、底(底位置)、辺
1(基板の第1辺)、辺2(基板の反対側の辺)、減速
(減速を開始すべき位置)及び停止(x−yテーブル3
0が停止すべき位置)である。このデータが、アドレス
・カウンタ212をクリアし、計算機32からアドレス
・カウンタ212のクロック動作を行なうことにより、
うンダムアクセス・メモリ(RAM)2 i 0に書込
まれる。各々の新しいアドレスに対し、データがRAM
  210に印加され、その後書込みパルスが供給され
る。データが書込まれると、アドレス・カウンタ212
を最初のアドレスにクリアし、マルチプレクサ214を
切換えて、比較器216の出力からアドレス・カウンタ
・クロックが供給される様にする。比較器216が現在
のy位置と、及びRAM  210の、アドレス・カウ
ンタ212によってアドレスされる場所に記憶されてい
る位置とを比較する。最初のアドレス位置が底y位置で
ある。実際のy位置がRAM  210に記憶されてい
るアドレスと同じである時、比較器216からパルスが
出る。このパルスがアドレス・カウンタ212をRAM
  210内の次の記憶位置へクロック動作する。復号
回路218がアドレスに接続され、比較器216のクロ
ック作用を受ける。その結果、底、辺1、辺2)減速及
び停止の位置が、適当な制御回路によって使う為に同定
される。計算機32からSRフリップフロップ220に
対してパルスが出る時、走査が開始される。
フリップフロップ220の出力が積分器222に接続さ
れ、その出力が電圧制御形光振器、(VCO)224に
接続される。VCO224の出力が、歩進モータ103
を制御する為にy駆動回路105に接続される。この構
成の結果、積分器222が積分するにつれて、VCO2
24の電圧が増加し、歩進モータがx−yテーブル30
を加速する。
装置の始動、運転及び停止のタイミングが第4図に示さ
れている。積分器222が引続いて積分すると、最終的
には、抵抗R−1及びR−2で構成された抵抗分圧器2
26によって定められた電圧より高い電圧に達する。こ
の点で、ダイオードD1がカットオフになり、VCO2
24に対する電圧がもはや上昇しなくなる。その時、x
−yテーブル30の速度は略一定のま−であり、X−y
テーブル30が、RAM  210に記憶されている減
速位置を通るまで、略一定の速度で移動を続ける。減速
パルスがフリップフロップ220をリセットし、積分器
222が下向きに積分する。
VCO224が一定の傾斜速度で歩進モータ103の速
度を下げる。停止位置を通過すると、フリップフロップ
228に対してパルスが出され、この時、このフリップ
フロップがVCO224を完全に不作動にし、従ってこ
れ以上のパルスが駆動回路105に送られることはない
。X軸のy制御回路に設けられた別の回路が、x−yテ
ーブルの位置と鏡の走査とを同期出来る様にする。この
回路は、抵抗分圧器226によってVCO224に供給
される大体一体の速度電圧の微調整を行なう様に接続さ
れている。
鏡走査制御回路(第3B図参照)が、鏡22に対する基
本走査信号を供給すると共に、この走査信号の微31℃
整を行なって、特定の角度を通過するのに要する時間が
、所望の走査速度と正確に合う様にする。更に、走査の
有効データ部分の間、鏡の位置を非常に正確に決定する
と共に、レーザ変調器12に対するデータのクロック動
作の為のクロック・パルスを供給する回路を設けて、供
給されるデータが、露出中の基板上のレーザ・スポット
の位置と正確に対応する様にする。
第5図は鏡走査制御回路に示した重要な波形の時間線図
である。基本的な位置駆動がカウンタ130から取出さ
れる。このカウンタは、マスク・クロック231からの
パルスを計数し、そのカウントをディジタル・アナログ
変換器232に出力する。ディジタル・アナログ変換器
232の出力は鋸歯波形であって、鎖駆動信号である。
鋸歯の周期は、走査制御装置全体にわたって同期のタイ
ミングの為に使われるマスク・クロック231と直接的
な関係を持つ。図示の実施例では、カウントが2048
に達すると、カウンタ230がオーバフローし、その後
カウンタ230は再びゼロから開始する。鎖駆動信号が
鏡サーボ回路234に印加され、これが検流計鏡走査装
置20を駆動する。検流計装置20が位置センサを備え
ていて、それが鏡サーボ回路234に情報を送返し、鎖
駆動信号と直接対応する位置へ鏡を敏速に駆動すること
が出来る様にする。都合の悪いことに、鏡位置センサに
はドリフトがあり、鏡22の位置には軸受の変動による
ジッタがある。こういう影響により、鏡の位置は近似的
でしかなく、適応形製版装置に要求される高いレベルの
精度に比べて、一般的に反復性がない。この理由で、整
合レーザ42を走査鏡22に差向け、反射された整合ビ
ームをグラティキュール44に通し、PINダイオード
48に集束する。PINダイオード48の出力信号を増
幅器235で増幅し、フィルタ236で浦波し、閾値検
出器238の閾値作用にかけて、走査鏡22の角位置を
正確に表わす矩形波信号を発生する。グラティキュール
44は不透明な線及び透明なスペースで構成されている
。矩形波信号出力の縁がグラティキュール44の縁に対
応する。
グラティキュール44は、対応する角度にわたって、!
22が基板26に対して走査しなければならない画素の
数の1/10の線を持っている。理想的には、1対1に
対応することが望ましい。都合の悪いことに、整合レー
ザ42は、十分にグラティキュール44に焦点合せする
ことが出来ない。
この為、ごみ粒子又はグラティキュール44に付着する
その他の汚染物によって非常に影響される様な、信頼性
のない非常にレベルの低い信号が他の場合には生ずる。
パルス回路微分器240が閾値検出器238の出力を受
取って1各々の縁でパルスを発生する。即ち、黒から透
明並びに透明から黒への縁でパルスを発生し、他の回路
で使う。
グラティキュール信号及び対応するグラティキュール・
パルスが第5図に示されている。フリップフロップ24
2は、カウンタ230が予め設定したカウントに達する
時にカウンタ244を付能する。このカウントは、露出
すべき区域にわたって主レーザ・ビームを掃引するより
も若干前に、カウンタ244が付能される様に選ばれる
。フリップフロップ246に対するJ入力も、最初のグ
ラティキュール・パルスが発生した時、フリップフロッ
プ246がセットされてカウンタ248が付能される様
に付能され池。この後、カウンタ248が予め設定され
た数のマスク・クロック・パルスを計数してから、その
出力がフリップフロップ246をリセットする。この同
じ期間の間カウンタ244が予め設定された数のグラテ
ィキュール・パルスを計数してから、その出力がフリッ
プフロップ242をリセットする。フリップフロップ2
42及びフリップフロップ246の出力を位相比較回路
250で比較する。位相比較回路250の出力が増幅器
252を駆動し、この増幅器が鎖駆動信号を発生するデ
ィジタル・アナログ変換器232に対して微調整の制御
電圧を供給する。従って、鏡22の角度は、一定数のマ
スク・クロック・パルスの間に、一定数のグラティキュ
ールΦパルスが発生する様に制御される。その結果、露
出すべき基板18上の区域を走査している間の鏡22の
速度が、マスク・クロック231と同期する。鏡位置サ
ーボ回路234のドリフトが、この微調整制御回路によ
って自動的(9補償される。
都合の悪いことに、鏡のジッタは本質的に雑音であるが
、鏡が1画素より多く、その理想的な位置からずれる原
因になり得る。この影響を除く為、カウンタ254及び
256の回路が、グラティキュール・パルスと関連して
、鏡22の実際の位置に精密な関係を持つ画素クロック
信号を発生する。
カウンタ254がマスク・クロック231のクロック作
用を受け、フリップフロップ246によって付能される
カウンタ256がフリップフロップ258によってクリ
アされる。フリップフロップ258がグラティキュール
・パルスによってセットされ、カウンタ256の出力に
よってリセットされる。カウンタ254が予め設定した
カウントに達した後、その出力によってパルスが発生さ
れる。カウンタ254のパルスがグラティキュール・信
号パルスと組合されて、画素クロックを形成する。この
回路部分は次の様に作用する。グラティキュール信号が
発生した時には、何時でもカウンタ254がマスク・ク
ロック・パルスの計数を開始する。カウンタ254がオ
ーバフローする度に、画素クロックに対してパルスが発
生されるカウンタ256が画素クロックを計数し、9個
の画素クロック−パルスが発生した時、フリップフロッ
プ258がリセットされる。カウンタ254及びカウン
タ256が共にクリアされ、別の信号が発生するのを待
たなければならない。別のグラティキュール信号が発生
した時、新しい画素クロック信号が出る。こうして、各
々のグラティキュール信号に応答して、9個のパルスが
等間隔に発生する。この系列中の10番目のパルスであ
る別のパルスが、グラティキュール信号と一致し、これ
はパルス・ブロック260によって発生される。
従って、画素クロックはグラティキュール信号に固定さ
れる。グラティキュール信号は走査鏡22の正確な位置
を示し、画素クロックは、グラティキュール信号の変化
の10倍ある。画素クロックを使って、レーザによって
走査されている各々の画素位置を同定する。
第3A図及び第3B図に示すレーザ・データ制御回路は
、インターフェース板36を使う計算機システムに高速
プロセッサ35が用いられていることを示している。メ
モリの一部分が計算機32とインターフェース板36で
共有になっている。
データが計算機32にあるウィンチェスタ形ディスクに
ベクトル形式で記憶され、書込むべき各々の矩形はX最
小値、X最小値、X最大値及びX最大値で定める。ベク
トルが1本の線を2点で記述する。その2つのベクトル
が任意の矩形を定める。
ピット・マップと呼ぶ一連のビットを発生して、基板2
8を走査する時のレーザ・ビームをオン及びオフに転す
る。高速プロセッサ35が、ベクトル矩形データからピ
ット・マップを計算する。このピット・マップは、走査
すべき区域全体の小さな一部分にしか及ばない。この発
明のこの実施例では、画素で数えて幅1,024、長さ
256の部分を計算して記憶する。1,024個の画素
は、走査鏡22によって走査される有効な走査区域の幅
に直接的に対応し、画素256個の長さは、鏡22の逐
次的な256回の走査の間に行なわれるテーブルのy運
動に対応する。高速プロセッサ35が分類されたベクト
ル・データを処理し、それをピンポン・メモリの1つの
部分に入れ、その後、制御回路から要請された時には、
何時でもデータがピンポン・メモリから逐次的に供給さ
れる様に、直接メモリ・アクセス・ポインタを設定する
。ピンポンφメモリは、残り半分にデータをロードする
時、メモリの半分からデータが読出されるメモリである
。この間、高速プロセッサ35が次の1組の1,024
X256個の点を計算し、この組をピンポン・メモリの
残り半分に入れる。ピンポン・メモリの最初の半分を出
しきった時、直接メモリ・アクセス・ポインタは残り半
分に設定され、高速プロセッサ35が順番の次のピット
・マップの計算を開始する。データが高速プロセッサ3
5から16ビツト・ワードとして転送される。データ転
送過程は、フリップフロップ260が第1通信号によっ
てセットされた時に開始される。これは、走査すべき基
板28の第1辺がレーザ走査ビームの真下にある時に起
る。フリップフロップ262がこの事象を、走査鏡22
がその走査位置の始めにある時を示すX窓信号と同期さ
せる。この順で、ワード・カウンタ268及び所要のフ
リップフロップ264がリセットされる。ワード・カウ
ンタ268が画素クロックの計数を開始し、書込む画素
クロックが発生した時、ワード・カウンタ268がフリ
ップフロップ264のクロック動作を行ない、これによ
って、高速プロセッサ35の直接メモリ・アクセス回路
に対するデータ要請を出す。高速プロセッサ35からラ
ッチ回路266にデータ確認信号と共にデータが供給さ
れる。
データがラッチ回路266にラッチされ、フリップフロ
ップ264がリセットされる。16個の画素クロックが
発生した時、ワード・カウンタ268がパルスを発生し
、これがラッチ回路266からのデータをシフトレジス
タ270にロードする。
シフトレジスタ270の出力がデータ変調器12に供給
される。この方法により、データが連続的にシフトレジ
スタ270に供給され、画素クロックのクロック作用に
より、露出すべき基板28上のレーザ・ビームの正確な
位置に対する適正なデータを用いて、レーザ10を変調
する。基板10の遠い方の辺に達した時、遠道信号がフ
リップフロップ260をリセットし、次のX窓信号がフ
リップフロップ262のクロック作用をする。これによ
って、ワード・カウンタ268及びフリップフロップ2
64は不作動状態に保たれる。
x−yテーブル30と走査鏡22の間の同期を達成する
回路が、第3A図及び第3B図にx−yテーブル制御部
分として示されている。x−yテーブル30が公称速度
で加速している間、増数/減数カウンタ272は、フリ
ップフロップ274の出力によって、ゼロ位置に保たれ
る。x−yテーブル30がy底位置に達すると、フリッ
プフロップ274がセットされ、増数/減数カウンタ2
72が付能され、増数パルスが、マスク・クロック23
1のクロック作用を受けるカウンタ276から、増数/
減数カウンタ272に供給される。
カウンタ276がX窓パルスによってリセットされ、カ
ウンタ276からの出力パルスがX窓と同期する。カウ
ンタ276のカウントは、各々のX窓パルスに対して6
個の出力が発生する様に選ばれる。これは、走査鏡22
の逐次的な走査の間に、x−yテーブル30が6ミクロ
ン移動するからである。減数パルスが、x−yテーブル
30上のy位置センサ86から、増数/減数カウンタ2
72に供給される。増数パルスの数が減数パルスと等し
い場合、カウンタ272はゼロ位置にとソまる。
もし一方が他方より多くなると、増数/減数カウンタ2
72がパルスを累算し、増数/減数カウンタ272に接
続されたディジタル・アナログ変換器278の出力が、
保守モータ105に対するパルス数を増減して、こうし
てx−yテーブル30の動きを鏡の位置と同期する状態
に戻す様な電圧補正をVCO224に供給する。フリッ
プフロップ280がy移動パルスを増数/減数カウンタ
272に供給することが出来る様に付能する。底信号が
発生する時、フリップフロップ280がリセットされ、
y移動パルスは増数/減数カウンタ272に印加されな
い。この後、鏡22を走査する走査の始めであることを
表わすX窓の変化により、フリップフロップ10がセッ
トされる。カウンタ276からの増数パルスが、y底信
号が発生してからX窓信号が発生するまでの期間にわた
り、増数/減数カウンタ272で累算される。こうして
、走査鏡22の各々の走査の間に6ミクロンがあるが、
yの底によって同定される所望の正確なミクロン数が、
X窓信号の上昇によって同定される鏡の走査の開始と強
制的に対応する様にされる。
第6図はこれまで説明したタイミングを示しており、こ
の図には、y底信号の開始からX窓信号の上昇まで、増
数/減数カウンタ272が累算することが示されている
。この点で、サーボ回路が、x−yテーブル30の位置
と、X窓信号に同期したカウントを強制的に一致させ、
増数/減数カウンタ272が、食違いが±1カウントで
、平均するとOになる様にする。これは、x−yテーブ
ル30が、走査鏡22に対応する所望の正確な位置から
1ミクロン以内の所定の速度に保たれることを意味する
適応形製版装置の動作を、矩形ベクトル形式で記憶され
たファイルを、露出すべき基板28上の正確な位置と同
期してレーザ・ビームを変調する制御されたデータの流
れに変換する場合について説明した。全ての部品を十分
な精度に位置ぎめすることか出来れは、レーザは相互接
続配線の一定パターンを走査する。然し、商業的に利用
し得るチップ配置装置は、レーザ走査装置の解像度の範
囲内まで、チップを位置ぎめする程の正確さがない。こ
の発明では、理想的な相互接続パターンを表わすアート
ワークを修正して、集積回路チップの実際の位置に対処
する方法を説明した。4つの主な工程が必要である。即
ち、理想的な場合のアートワークを発生し、各々の集積
回路部品の実際の位置を決定し、チップの実際の位置に
合う様にアートワークを修正し、修正されたアートワー
クを使って、適応形製版走査装置を駆動することである
理想的な場合のアートワークは、計算機支援レイアウト
装置又は自動ルート決定装置を用いて発生することが出
来る。PCTech  Journalの1986年9
月号、第97頁乃至第119頁所載のリチャード・アン
ジェルの論文「エンド・トウ・エンド・デザイン」には
、印刷配線板の配置及びルート決定を通じて、電子回路
を作成並びに変換する為の、P−CADからのPCB−
3設計システムが記載されている。Cadenc誌第1
巻第2号の第51頁乃至第59頁所載のチャールズ・ジ
ャグの論文「オートCADによるPCボート・レイアウ
ト」には、オードデスク・インコーポレーテット社のオ
ートCAD (登録商標)ソフトウェア・パッケージか
らのオーバーレー・プログラムが説明されている。この
発明を実施する時は、オートCAD印刷配線レイアウト
装置を用いる。これによって、利用者が選択した間隔及
び利用者が選択した線幅に従って、種々の層を定義する
ことが出来る。オートCAD装置は、制御接続線の範囲
及び位置を定める為にマウス入力装置を用いて、種々の
マイクロコンピュータで運転される。オートCAD装置
が、各層に応じたアートワークの階層工程の定義を持つ
文書交換ファイル(DXF)を出力する。出願人はこの
DXFファイルの一部分を提出する用意がある。この階
層では、各々の集積回路チップの輪郭を定めるブロック
を定めることが出来る。第7図は幾つかの集積回路の出
力線300の間の簡単な相互接続パターンの一部分を示
す。相互接続層及びバイア層が、導体からチップ上のパ
ッドへのバイア接続を示す。
第2の輪郭310が、チップの位置がずれてもよい範囲
の限界を記す。第2の輪郭310は、使う位置ぎめ装置
に応じて変えることが出来る。DXFファイルをレベリ
ングと呼ぶ過程でその階層から抜取り、適応形製版装置
に於ける他のプログラムによって、種々の重要な情報の
部分を使うことが出来る様にする。レベリングは、既知
の形式に従って、全ての相互接続部、バイア孔の定義及
びチップの境界の定義を作る。任意の計算機支援設計(
CAD)装置を適応形製版装置にインターフェース接続
することが出来、データ符号の抜取りレベルに変換する
ソフトウェアの変更しか必要としない。
バイア孔及びチップの輪郭の情報を使って、装置内の各
々の電子部品の実際の位置を見つける。
この過程は、各々の部品を整合させ、ずれ及び回転の情
報を計算する為に、像認識方式を用いて、CIDカメラ
26によって自動的に行なうのが理想的である。然し、
現在の時点では、実際に行なったこの過程は、部分的に
手作業である。CIDカメラ26からの像を表示するテ
レビ・モニタ40を観察することにより、基板28上の
基底マークに従って、位置及び回転の点で、最初に基板
をx−yテーブル30上に整合させる。テレビ・モニタ
40が、スクリーンの中心に、牛の目又は十字線パター
ンを設ける。鏡22のゼロ位置に対応する基板28上の
基底マークが十字線の下に来た時、第2図の制御回路1
14,116で示すX及びy位置カウンタをOにリセッ
トする。この時計算機32がX及びy歩進モータ104
,103にパルスを供給し、最初の集積回路チップの右
上のパッドの理想的な位置へ歩進させる。計算機32に
接続されたマウス人力装置を使って、実際のチップの1
つのパッドを十字線の真下へ移動する。
実際の位置と理想的な位置の間の差を記録する。
次に、計算機32が、チップが理想的な位置から回転し
ていないと仮定して、x−yテーブル30をチップの反
対側にあるハツトの予想位置へ歩進させる。次にマウス
を使って、パッドを十字線の真下に位置ぎめする。この
点で、チップのずれ及び回転の両方を計算することが出
来る。この後、計算機32がx−yテーブル30を順序
内の次のチップへ進め、全てのチップの位置及び回転の
ずれが記録されるまで、この過程を繰返す。集めた情報
を、チップの位置を定めるデータベースに記憶する。出
願人は、上に述べた方法に従って、各々のチップの位置
及び回転を決定するプログラムを提供する用意がある。
最初の工程で発生された、第7図に示す理想的なアート
ワークを次に第8図に示す様に、チップの実際の位置と
合う様に修正する。この修正アートワークには3つの別
異の区域があることに注意されたい。第1の区域は、チ
ップの位置がずれてもよい程度を定める第2の輪郭31
0の外側にある相互接続パターンである。第1の区域で
は、相互接続パターンは理想的な場合と変らない。第2
の区域は、問題の集積回路チップの境界を定める集積回
路チップの輪郭300に重なる区域である。
全ての相互接続パターン及び関連したバイア孔は、所定
の集積回路チップに伴うずれ及び回転を取入れる様に修
正される。第3の区域は、集積回路チップの輪郭300
と、チップの位置の下限の限界を定める第2の輪郭31
0の間にある区域である。
この区域では、境界と交差する相互接続部は不変の位置
から出発し、それが終わる位置は、チップの実際の位置
に従って、ずれ及び回転の変化がある。出願人は、上に
述べた様にアートワークを修正する計算機プログラムを
提出する用意がある。
この後、修正されたアートワークを使って、X−yテー
ブル30を位置ぎめすると共に、適応形計算走査装置を
駆動させた場合並びにレーザ・ビームを変調して露出す
べき基板上の適当な修正パターンを「塗る」為のデータ
を高速プロセッサ35に供給するルーチンを供給する。
出願人は、このタスクを行なうTMS  320高速プ
ロセツサ35のアッセンブリ言語のプログラムを提供す
る用意がある。
所望のスループツト率を達成する為、この装置は必要と
するだけ何倍も設けてもよい。第9図は、共有にするこ
とが出来る装置の部分と分けて、重復すべき装置の部分
を示している。重復し得る部分は、破線のブロックの中
に囲まれている。ビーム分割器400がレーザ10の前
に配置されて、1本のレーザ・ビームを必要とする数の
ビームに分割する。典型的には、フォトレジストの露出
には、0.2ワツトの入力エネルギで十分である。
これは2ワツトのレーザを10本のビームに分割するこ
とによって容易に達成される。x−yテーブル30.計
算機32)CIDカメラ26、テレビジョン表示製置4
0.ビデオ装置38、整合レーザ42)グラティキュー
ル44及びごみ除去装置及びハウジング設備を共有する
ことにより、コストをかなり節約出来る。音響光学式変
調器12)ビーム拡大器16、検流計走査器20及び集
束レンズ24は各々のレーザービームに対して重複しな
ければならない。然し、x−yテーブル30及びCID
カメラ26は、走査すべき全ての基板28を1個のテー
ブルに取付けることが出来、各々の基板28の位置を決
定するのに1つのCIDカメラしか必要としない為に、
重複する必要がない。
音響光学式変調器12を駆動するラッチ及びチップ・レ
ジスタを持つ高速プロセッサ35も、基板28に対する
アートワークを実時間で矩形ベクトル形式からピット・
マップ形式に変換することが出来る様に、各々の基板2
8に対して必要である。
この発明のある好ましい実施例を詳しく説明したが、当
業者には種々の変更が考えられよう。従って、特許請求
の範囲は、この発明の範囲内で可能なこの様な全ての変
更を包括するものであることを承知されたい。
【図面の簡単な説明】
第1図はこの発明を適応形製版装置のブロック図、 第2図はx−yテーブル駆動装置及び位置センサのブロ
ック図、 第3A (1)図、第3A (2)図、及び第3B図は
制御回路の回路図、 第4図は装置の始動、運転及び停止のタイミングを示す
グラフ、 第5図は鏡の走査及び画素クロックのタイミングを示す
グラフ、 第6図は鏡の走査と同期したx−yテーブルのタイミン
グを示すグラフ、 第7図は理想的なアートワークの平面図、第8図は修正
されたアートワークの平面図、第9図は適応形製版装置
のブロック図で、多数の基板に対して重複すべき部分を
示している。

Claims (1)

  1. 【特許請求の範囲】 1)基板上で集積回路を高密度で相互接続する適応方法
    に於て、 前記基板上の予定の理想的な位置で前記集積回路を相互
    、接続する為のアートワーク表示を作成し、前記基板上
    の各々の集積回路の実際の位置を決定し、 少なくとも1つの集積回路の実際の位置に合う様に相互
    接続用のアートワーク表示を修正し、修正されたアート
    ワーク表示を使って、前記集積回路の高密度の相互接続
    部を形成する工程を含む適応方法。 2)特許請求の範囲1)に記載した適応方法に於て、前
    記予定の理想的な位置及び実際の位置を第1のデータベ
    ースに記憶し、アートワーク表示を作成する工程が、 前記集積回路に対するピン接続リストからメタライズ導
    電通路の印刷配線レイアウトを作り、前記高密度の相互
    接続部を設ける為の相互接続構造を記述する第2のデー
    タベースに前記印刷配線レイアウトの表示を記憶する工
    程を含む適応方法。 3)特許請求の範囲2)に記載した適応方法に於て、前
    記記憶する工程が、前記印刷配線レイアウトのベクトル
    表示を前記第2のデータベースに記憶することによって
    行なわれる適応方法。 4)特許請求の範囲1)に記載した適応方法に於て、決
    定する工程が、 前記集積回路の各々の像を前記基板の像面内で整合させ
    、 前記集積回路の各々の像を前記予定の理想的な位置及び
    前記基板上の集積回路の位置と比較し、この比較する工
    程に基づいて、各々の集積回路に対するずれ及び回転を
    計算する工程を含む方法。 5)特許請求の範囲4)に記載した方法に於て、前記整
    合させる工程が、前記基板に対する各々の集積回路の予
    定の特徴の実際の位置を記述する第3のデータベースを
    作成し、前記比較する工程が前記第1及び第3のデータ
    ベースの項目を比較する適応方法。 6)特許請求の範囲5)に記載した適応方法に於て、前
    記修正する工程が、各々の集積回路に対して計算された
    ずれ及び回転に従って、前記第2のデータベースを変更
    して、修正されたアートワークのベクトル表示を記憶す
    る第4のデータベースを作る工程を含む適応方法。 7)特許請求の範囲6)に記載した適応方法に於て、前
    記形成する工程が、 前記第4のデータベースにある修正されたアートワーク
    のベクトル表示を該修正されたアートワークのピット・
    マップ表示に変換し、 前記修正されたアートワークの前記ピット、マップ表示
    を用いて、メラライズ回路形成装置に於けるラスタ走査
    レーザ・ビームを制御する工程によって実行される適応
    方法。 8)基板上の集積回路を高密度で相互接続する適応形製
    版装置に於て、 前記基板上の予定の理想的な場所及び位置で集積回路を
    相互接続する為のアートワーク表示を第1のデータベー
    スに記憶するメモリ手段と、前記基板上に於ける各々の
    集積回路の実際の場所及び位置を決定する作像手段と、 前記メモリ手段及び前記作像手段に応答して、各々の集
    積回路の実際の場所及び位置に合う様に前記アートワー
    ク表示を修正すると共に、修正されたアートワーク表示
    を前記メモリ手段内の第2のデータベースに記憶する計
    算手段と、 前記第2のデータベースにある修正されたアートワーク
    表示によって制御されて、前記集積回路の高密度の相互
    接続部を形成するレーザ製版手段とを有する適応形製版
    装置。 9)特許請求の範囲8)に記載した適応形製版装置に於
    て、前記第1及び第2のデータベースにある表示がベク
    トル表示であり、更に、前記第2のデータベースにある
    ベクトル表示を、前記レーザ製版手段を制御するのに使
    われるピット・マップ表示に変換する変換手段を有する
    適応形製版装置。 10)特許請求の範囲9)に記載した適応形製版装置に
    於て、前記レーザ製版手段が、 レーザ・ビームを発生する直接書込みレーザと、該レー
    ザ・ビームを前記基板上のラスタとして走査する走査手
    段と、 前記ピット・マップ表示に応答して、前記基板をラスタ
    走査する時のレーザ・ビームを変調して、前記修正され
    たアートワーク表示に従って相互接続部を定める変調手
    段とで構成されている適応形製版装置。 11)特許請求の範囲10)に記載した適応形製版装置
    に於て、走査中、終始前記走査手段の位置を正確に決定
    する整合手段を有し、前記計算する手段は該整合手段に
    応答して、前記基板をラスタ走査する時のレーザ・ビー
    ムを正確に点に位置ぎめする様に走査手段を制御する適
    応形製版装置。 12)特許請求の範囲11)に記載した適応形製版装置
    に於て、前記走査手段が、 前記レーザ・ビームを第1の方向に偏向する偏向手段と
    、 前記基板を支持していて、前記第1の方向に対してある
    角度をなす少なくとも第2の方向に前記基板を変位させ
    る変位手段とを有し、前記整合手段が、 整合レーザ、グラティキュール及びフォトダイオードで
    構成され、該整合レーザが発生する光ビームが前記偏向
    手段によって偏向され、その偏向を前記グラティキュー
    ル及びフォトダイオードによって感知し、更に、 前記フォトダイオード及び作像手段に応答する計算手段
    を有する適応形製版装置。
JP32164587A 1986-12-29 1987-12-21 複数の集積回路の間の高密度相互接続部を設ける方法及び集積回路を高密度で相互接続するリソグラフィ・システム Expired - Lifetime JP2898284B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US947,461 1986-12-29
US06/947,461 US4835704A (en) 1986-12-29 1986-12-29 Adaptive lithography system to provide high density interconnect

Publications (2)

Publication Number Publication Date
JPS63186426A true JPS63186426A (ja) 1988-08-02
JP2898284B2 JP2898284B2 (ja) 1999-05-31

Family

ID=25486176

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32164587A Expired - Lifetime JP2898284B2 (ja) 1986-12-29 1987-12-21 複数の集積回路の間の高密度相互接続部を設ける方法及び集積回路を高密度で相互接続するリソグラフィ・システム

Country Status (3)

Country Link
US (1) US4835704A (ja)
EP (1) EP0273703A3 (ja)
JP (1) JP2898284B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130004311A (ko) * 2010-02-26 2013-01-09 마이크로닉 마이데이타 에이비 패턴 정렬을 수행하기 위한 방법 및 장치
JP2016071022A (ja) * 2014-09-29 2016-05-09 株式会社Screenホールディングス 配線データの生成装置、生成方法、および描画システム
WO2022070886A1 (ja) * 2020-10-01 2022-04-07 株式会社Screenホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法

Families Citing this family (114)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972311A (en) * 1988-08-15 1990-11-20 Kulicke And Soffa Industries Inc. X-Y table error mapping apparatus and method
JPH0737895B2 (ja) * 1988-12-16 1995-04-26 ジューキ株式会社 直接描画方法
EP0384599A1 (en) * 1989-02-03 1990-08-29 General Electric Company Integrated circuit test structure and test process
US5157255A (en) * 1990-04-05 1992-10-20 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
US5200810A (en) * 1990-04-05 1993-04-06 General Electric Company High density interconnect structure with top mounted components
US5351001A (en) * 1990-04-05 1994-09-27 General Electric Company Microwave component test method and apparatus
US5146303A (en) * 1990-04-05 1992-09-08 General Electric Company Compact, thermally efficient focal plane array and testing and repair thereof
JP3280394B2 (ja) * 1990-04-05 2002-05-13 ロックヒード マーティン コーポレーション 電子装置
JP2504607B2 (ja) * 1990-06-14 1996-06-05 株式会社東芝 半導体製造装置及び製造方法
US5149671A (en) * 1990-12-03 1992-09-22 Grumman Aerospace Corporation Method for forming multilayer indium bump contact
US5111278A (en) * 1991-03-27 1992-05-05 Eichelberger Charles W Three-dimensional multichip module systems
US5091769A (en) * 1991-03-27 1992-02-25 Eichelberger Charles W Configuration for testing and burn-in of integrated circuit chips
US5250843A (en) * 1991-03-27 1993-10-05 Integrated System Assemblies Corp. Multichip integrated circuit modules
US5144747A (en) * 1991-03-27 1992-09-08 Integrated System Assemblies Corporation Apparatus and method for positioning an integrated circuit chip within a multichip module
US5257178A (en) * 1991-12-19 1993-10-26 General Electric Company Method of optimally operating a computer numerical control milling machine to mill optimal high density interconnect substrates
US5590060A (en) * 1992-03-20 1996-12-31 Metronics, Inc. Apparatus and method for an object measurement system
US5255431A (en) * 1992-06-26 1993-10-26 General Electric Company Method of using frozen epoxy for placing pin-mounted components in a circuit module
US5336928A (en) * 1992-09-18 1994-08-09 General Electric Company Hermetically sealed packaged electronic system
US5544038A (en) * 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
US5279706A (en) * 1992-10-13 1994-01-18 General Electric Company Method and apparatus for fabricating a metal interconnection pattern for an integrated circuit module
US5285571A (en) * 1992-10-13 1994-02-15 General Electric Company Method for extending an electrical conductor over an edge of an HDI substrate
US5322999A (en) * 1992-10-13 1994-06-21 Merryman Jerry D Method and apparatus for precision control of galvanometer patterning system
US5422513A (en) * 1992-10-16 1995-06-06 Martin Marietta Corporation Integrated circuit chip placement in a high density interconnect structure
US5366906A (en) * 1992-10-16 1994-11-22 Martin Marietta Corporation Wafer level integration and testing
US5324687A (en) * 1992-10-16 1994-06-28 General Electric Company Method for thinning of integrated circuit chips for lightweight packaged electronic systems
US6274391B1 (en) 1992-10-26 2001-08-14 Texas Instruments Incorporated HDI land grid array packaged device having electrical and optical interconnects
US5643801A (en) * 1992-11-06 1997-07-01 Semiconductor Energy Laboratory Co., Ltd. Laser processing method and alignment
US6544825B1 (en) * 1992-12-26 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a MIS transistor
US6410374B1 (en) 1992-12-26 2002-06-25 Semiconductor Energy Laborartory Co., Ltd. Method of crystallizing a semiconductor layer in a MIS transistor
US5374792A (en) * 1993-01-04 1994-12-20 General Electric Company Micromechanical moving structures including multiple contact switching system
US5384691A (en) * 1993-01-08 1995-01-24 General Electric Company High density interconnect multi-chip modules including embedded distributed power supply elements
US5353498A (en) * 1993-02-08 1994-10-11 General Electric Company Method for fabricating an integrated circuit module
US5302547A (en) * 1993-02-08 1994-04-12 General Electric Company Systems for patterning dielectrics by laser ablation
US5401687A (en) * 1993-04-15 1995-03-28 Martin Marietta Corporation Process for high density interconnection of substrates and integrated circuit chips containing sensitive structures
US5381445A (en) * 1993-05-03 1995-01-10 General Electric Company Munitions cartridge transmitter
US5497060A (en) * 1993-06-21 1996-03-05 Juergens, Iii; Albert M. Positioning stage
US5353195A (en) * 1993-07-09 1994-10-04 General Electric Company Integral power and ground structure for multi-chip modules
US5355306A (en) * 1993-09-30 1994-10-11 Motorola, Inc. Alignment system and method of alignment by symmetrical and asymmetrical analysis
US5492586A (en) 1993-10-29 1996-02-20 Martin Marietta Corporation Method for fabricating encased molded multi-chip module substrate
US6309601B1 (en) * 1993-11-01 2001-10-30 Nanogen, Inc. Scanning optical detection system
US5506793A (en) * 1994-01-14 1996-04-09 Gerber Systems Corporation Method and apparatus for distortion compensation in an automatic optical inspection system
US5449427A (en) * 1994-05-23 1995-09-12 General Electric Company Processing low dielectric constant materials for high speed electronics
US5548099A (en) * 1994-09-13 1996-08-20 Martin Marietta Corporation Method for making an electronics module having air bridge protection without large area ablation
US5524339A (en) * 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5561085A (en) * 1994-12-19 1996-10-01 Martin Marietta Corporation Structure for protecting air bridges on semiconductor chips from damage
JP3778456B2 (ja) 1995-02-21 2006-05-24 株式会社半導体エネルギー研究所 絶縁ゲイト型薄膜半導体装置の作製方法
US5844810A (en) * 1995-05-30 1998-12-01 General Electric Company Scaled adaptive lithography
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5866952A (en) 1995-11-30 1999-02-02 Lockheed Martin Corporation High density interconnected circuit module with a compliant layer as part of a stress-reducing molded substrate
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5914508A (en) * 1995-12-21 1999-06-22 The Whitaker Corporation Two layer hermetic-like coating process for on-wafer encapsulation of GaAs MMIC's
US6137125A (en) * 1995-12-21 2000-10-24 The Whitaker Corporation Two layer hermetic-like coating for on-wafer encapsulatuon of GaAs MMIC's having flip-chip bonding capabilities
US5862058A (en) * 1996-05-16 1999-01-19 International Business Machines Corporation Optical proximity correction method and system
US5659483A (en) * 1996-07-12 1997-08-19 National Center For Manufacturing Sciences System and method for analyzing conductor formation processes
US5874770A (en) * 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
JP2867982B2 (ja) * 1996-11-29 1999-03-10 日本電気株式会社 半導体装置の製造装置
US5938452A (en) * 1996-12-23 1999-08-17 General Electric Company Flexible interface structures for electronic devices
US5900674A (en) * 1996-12-23 1999-05-04 General Electric Company Interface structures for electronic devices
US5904496A (en) * 1997-01-24 1999-05-18 Chipscale, Inc. Wafer fabrication of inside-wrapped contacts for electronic devices
US6229203B1 (en) 1997-03-12 2001-05-08 General Electric Company Semiconductor interconnect structure for high temperature applications
US6650357B1 (en) * 1997-04-09 2003-11-18 Richardson Technologies, Inc. Color translating UV microscope
US6085407A (en) 1997-08-21 2000-07-11 Micron Technology, Inc. Component alignment apparatuses and methods
US5886401A (en) * 1997-09-02 1999-03-23 General Electric Company Structure and fabrication method for interconnecting light emitting diodes with metallization extending through vias in a polymer film overlying the light emitting diodes
US5888884A (en) * 1998-01-02 1999-03-30 General Electric Company Electronic device pad relocation, precision placement, and packaging in arrays
US6412971B1 (en) 1998-01-02 2002-07-02 General Electric Company Light source including an array of light emitting semiconductor devices and control method
US6239980B1 (en) 1998-08-31 2001-05-29 General Electric Company Multimodule interconnect structure and process
US6188301B1 (en) 1998-11-13 2001-02-13 General Electric Company Switching structure and method of fabrication
US6272271B1 (en) 1999-04-29 2001-08-07 General Electric Company Alignment of optical interfaces for data communication
US6577992B1 (en) 1999-05-07 2003-06-10 Nassda Corporation Transistor level circuit simulator using hierarchical data
US6421573B1 (en) * 1999-05-27 2002-07-16 Spectra Physics Lasers, Inc. Quasi-continuous wave lithography apparatus and method
US6239482B1 (en) 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
US6475877B1 (en) 1999-12-22 2002-11-05 General Electric Company Method for aligning die to interconnect metal on flex substrate
EP1990833A3 (en) * 2000-02-25 2010-09-29 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit board manufacturing method
US6410356B1 (en) 2000-03-07 2002-06-25 General Electric Company Silicon carbide large area device fabrication apparatus and method
US7353188B2 (en) * 2000-06-30 2008-04-01 Lg Electronics Product selling system and method for operating the same
CA2315456C (en) 2000-08-09 2009-10-13 Semiconductor Insights Inc. Schematic organization tool
EP1321980A4 (en) * 2000-09-25 2007-04-04 Ibiden Co Ltd SEMICONDUCTOR ELEMENT, METHOD FOR MANUFACTURING SEMICONDUCTOR ELEMENT, MULTILAYER PRINTED CIRCUIT BOARD, AND METHOD FOR MANUFACTURING MULTILAYER PRINTED CIRCUIT BOARD
US6383847B1 (en) * 2000-10-30 2002-05-07 International Business Machines Corporation Partitioned mask layout
WO2002099848A2 (en) * 2001-06-01 2002-12-12 Litrex Corporation Formation of printed circuit board structures using piezo microdeposition
US6922599B2 (en) 2001-08-13 2005-07-26 The Boeing Company System and method for producing an assembly by directly implementing three-dimensional computer-aided design component definitions
US6766736B2 (en) 2001-08-30 2004-07-27 Micron Technology, Inc. Printing stencils for electronic substrates
CA2358729C (en) * 2001-10-12 2008-07-08 Semiconductor Insights Inc. Computer aided method of circuit extraction
JP4138318B2 (ja) * 2002-01-08 2008-08-27 株式会社ルネサステクノロジ リソグラフィプロセスマージン評価装置、リソグラフィプロセスマージン評価方法およびリソグラフィプロセスマージン評価プログラム
JP2003243604A (ja) * 2002-02-13 2003-08-29 Sony Corp 電子部品及び電子部品の製造方法
CN100480620C (zh) * 2002-05-02 2009-04-22 奥博泰克有限公司 采用非均匀修正的图像制造印刷电路板的系统和方法
JP4190269B2 (ja) 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
US6964881B2 (en) * 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
US7363236B2 (en) * 2003-03-14 2008-04-22 Chartered Semiconductor Manufacturing Ltd. System, apparatus and method for reticle grade and pricing management
US7069533B2 (en) * 2003-03-14 2006-06-27 Chatered Semiconductor Manufacturing, Ltd System, apparatus and method for automated tapeout support
US6921975B2 (en) * 2003-04-18 2005-07-26 Freescale Semiconductor, Inc. Circuit device with at least partial packaging, exposed active surface and a voltage reference plane
US7203074B1 (en) 2003-07-28 2007-04-10 Intellect Lab, Llc Electronic circuit building block
DE10334577B3 (de) * 2003-07-28 2005-02-10 Infineon Technologies Ag Verfahren zum Aufbringen einer Umverdrahtung auf einen Nutzen unter Kompensation von Positionsfehlern und Halbleiterchips in Bauteilpositionen des Nutzens
JP2005144487A (ja) * 2003-11-13 2005-06-09 Seiko Epson Corp レーザ加工装置及びレーザ加工方法
US7316512B2 (en) * 2004-07-30 2008-01-08 General Electric Company Interconnect device
JP2006102991A (ja) * 2004-09-30 2006-04-20 Fuji Photo Film Co Ltd 画像記録装置及び画像記録方法
US20060155499A1 (en) * 2005-01-11 2006-07-13 Wei-Kuo Shih Method for calibration of digital image-captured devices
WO2006076396A2 (en) 2005-01-13 2006-07-20 Hsbc North America Holdings Inc. Framework for configuration and release management of group system software
JP4671844B2 (ja) * 2005-05-27 2011-04-20 株式会社日立産機システム ブロワ
US7262444B2 (en) 2005-08-17 2007-08-28 General Electric Company Power semiconductor packaging method and structure
US7829386B2 (en) * 2005-08-17 2010-11-09 General Electric Company Power semiconductor packaging method and structure
DE102006010523B3 (de) * 2006-02-20 2007-08-02 Siemens Ag Verfahren zur Herstellung von planaren Isolierschichten mit positionsgerechten Durchbrüchen mittels Laserschneiden und entsprechend hergestellte Vorrichtungen
AT503585B1 (de) 2006-05-08 2007-11-15 Austria Tech & System Tech Leiterplattenelement sowie verfahren zu dessen herstellung
EP2203273B1 (en) * 2007-09-17 2012-06-27 Conoptica AS Rotating part position and change finding method and apparatus
IL194967A0 (en) * 2008-10-28 2009-08-03 Orbotech Ltd Producing electrical circuit patterns using multi-population transformation
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US20120222721A1 (en) 2011-03-02 2012-09-06 General Electric Company Photovoltaic module package and fabrication method
DE102017208435B4 (de) 2017-05-18 2024-04-11 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Verkapseln eines Halbleiterchips in einem Gehäuse
US10678150B1 (en) 2018-11-15 2020-06-09 Applied Materials, Inc. Dynamic generation of layout adaptive packaging
EP3833164A1 (en) 2019-12-05 2021-06-09 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Compensating misalignment of component carrier feature by modifying target design concerning correlated component carrier feature
CN112596344B (zh) * 2020-11-25 2023-02-07 江苏迪盛智能科技有限公司 一种曝光设备的曝光控制系统及方法
EP4060410A1 (en) 2021-03-17 2022-09-21 Visitech Lithography AS Digital direct recording device comprising real time analysis and correction of recorded artwork by dividing the artwork into submodules
US11934762B2 (en) 2021-08-06 2024-03-19 Applied Materials, Inc. Overlaying on locally dispositioned patterns by ML based dynamic digital corrections (ML-DDC)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168291A (ja) * 1982-03-30 1983-10-04 富士通株式会社 プリント板配線パタ−ン自動修正方法
JPS5910990A (ja) * 1982-07-12 1984-01-20 横河電機株式会社 プリント板自動設計装置
JPS6059472A (ja) * 1983-09-09 1985-04-05 Yokogawa Hokushin Electric Corp Pcbcad装置におけるパタ−ンの修正方法
JPS6093436A (ja) * 1983-10-28 1985-05-25 Hitachi Tobu Semiconductor Ltd 電子部品実装配線基板の設計作図装置
JPS60243270A (ja) * 1984-02-21 1985-12-03 ヒユ−ズ テクノロジ− プロプライアタリ− リミテイド レ−ザ誘導式イオンビ−ム照射装置
JPS6126287A (ja) * 1984-07-13 1986-02-05 関西日本電気株式会社 配線基板の製造方法
JPS61123194A (ja) * 1984-11-20 1986-06-11 株式会社井上ジャパックス研究所 プリント基板の製作方法
JPS61183995A (ja) * 1985-02-08 1986-08-16 富士写真フイルム株式会社 プリント基板作成システム
JPS61183996A (ja) * 1985-02-08 1986-08-16 富士写真フイルム株式会社 プリント基板作成システム

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3290756A (en) * 1962-08-15 1966-12-13 Hughes Aircraft Co Method of assembling and interconnecting electrical components
US3702025A (en) * 1969-05-12 1972-11-07 Honeywell Inc Discretionary interconnection process
US3679941A (en) * 1969-09-22 1972-07-25 Gen Electric Composite integrated circuits including semiconductor chips mounted on a common substrate with connections made through a dielectric encapsulator
US3691628A (en) * 1969-10-31 1972-09-19 Gen Electric Method of fabricating composite integrated circuits
DE2643810C2 (de) * 1976-09-29 1983-08-11 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum Einjustieren
US4328553A (en) * 1976-12-07 1982-05-04 Computervision Corporation Method and apparatus for targetless wafer alignment
US4300153A (en) * 1977-09-22 1981-11-10 Sharp Kabushiki Kaisha Flat shaped semiconductor encapsulation
US4209356A (en) * 1978-10-18 1980-06-24 General Electric Company Selective etching of polymeric materials embodying silicones via reactor plasmas
DE3060913D1 (en) * 1979-05-12 1982-11-11 Fujitsu Ltd Improvement in method of manufacturing electronic device having multilayer wiring structure
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
US4479088A (en) * 1981-01-16 1984-10-23 Burroughs Corporation Wafer including test lead connected to ground for testing networks thereon
US4426773A (en) * 1981-05-15 1984-01-24 General Electric Ceramics, Inc. Array of electronic packaging substrates
US4541712A (en) * 1981-12-21 1985-09-17 Tre Semiconductor Equipment Corporation Laser pattern generating system
US4550374A (en) * 1982-11-15 1985-10-29 Tre Semiconductor Equipment Corporation High speed alignment method for wafer stepper
US4414059A (en) * 1982-12-09 1983-11-08 International Business Machines Corporation Far UV patterning of resist materials
JP2530587B2 (ja) * 1983-11-26 1996-09-04 株式会社ニコン 位置決め装置
US4613891A (en) * 1984-02-17 1986-09-23 At&T Bell Laboratories Packaging microminiature devices
US4677528A (en) * 1984-05-31 1987-06-30 Motorola, Inc. Flexible printed circuit board having integrated circuit die or the like affixed thereto
US4519876A (en) * 1984-06-28 1985-05-28 Thermo Electron Corporation Electrolytic deposition of metals on laser-conditioned surfaces
JPS61111561A (ja) * 1984-10-05 1986-05-29 Fujitsu Ltd 半導体装置
US4628466A (en) * 1984-10-29 1986-12-09 Excellon Industries Method and apparatus for pattern forming
US4588468A (en) * 1985-03-28 1986-05-13 Avco Corporation Apparatus for changing and repairing printed circuit boards
GB8512532D0 (en) * 1985-05-17 1985-06-19 Pa Consulting Services Electrical circuit interconnection
US4617085A (en) * 1985-09-03 1986-10-14 General Electric Company Process for removing organic material in a patterned manner from an organic film
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
US4764485A (en) * 1987-01-05 1988-08-16 General Electric Company Method for producing via holes in polymer dielectrics

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58168291A (ja) * 1982-03-30 1983-10-04 富士通株式会社 プリント板配線パタ−ン自動修正方法
JPS5910990A (ja) * 1982-07-12 1984-01-20 横河電機株式会社 プリント板自動設計装置
JPS6059472A (ja) * 1983-09-09 1985-04-05 Yokogawa Hokushin Electric Corp Pcbcad装置におけるパタ−ンの修正方法
JPS6093436A (ja) * 1983-10-28 1985-05-25 Hitachi Tobu Semiconductor Ltd 電子部品実装配線基板の設計作図装置
JPS60243270A (ja) * 1984-02-21 1985-12-03 ヒユ−ズ テクノロジ− プロプライアタリ− リミテイド レ−ザ誘導式イオンビ−ム照射装置
JPS6126287A (ja) * 1984-07-13 1986-02-05 関西日本電気株式会社 配線基板の製造方法
JPS61123194A (ja) * 1984-11-20 1986-06-11 株式会社井上ジャパックス研究所 プリント基板の製作方法
JPS61183995A (ja) * 1985-02-08 1986-08-16 富士写真フイルム株式会社 プリント基板作成システム
JPS61183996A (ja) * 1985-02-08 1986-08-16 富士写真フイルム株式会社 プリント基板作成システム

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130004311A (ko) * 2010-02-26 2013-01-09 마이크로닉 마이데이타 에이비 패턴 정렬을 수행하기 위한 방법 및 장치
JP2013520826A (ja) * 2010-02-26 2013-06-06 マイクロニック マイデータ エービー パターンアライメントを行うための方法および装置
JP2013520827A (ja) * 2010-02-26 2013-06-06 マイクロニック マイデータ エービー パターンアライメントを行うための方法および装置
JP2013520825A (ja) * 2010-02-26 2013-06-06 マイクロニック マイデータ エービー パターンアライメントを行うための方法および装置
US9341962B2 (en) 2010-02-26 2016-05-17 Mycronic AB Method and apparatus for performing pattern alignment to die
JP2016071022A (ja) * 2014-09-29 2016-05-09 株式会社Screenホールディングス 配線データの生成装置、生成方法、および描画システム
WO2022070886A1 (ja) * 2020-10-01 2022-04-07 株式会社Screenホールディングス 配線データ生成装置、描画システムおよび配線データ生成方法
TWI776696B (zh) * 2020-10-01 2022-09-01 日商斯庫林集團股份有限公司 配線資料生成裝置、描繪系統以及配線資料生成方法

Also Published As

Publication number Publication date
JP2898284B2 (ja) 1999-05-31
EP0273703A2 (en) 1988-07-06
EP0273703A3 (en) 1990-08-22
US4835704A (en) 1989-05-30

Similar Documents

Publication Publication Date Title
JPS63186426A (ja) 集積回路を高密度で相互接続する適応方法と適応形製版装置
JP5767255B2 (ja) パターンアライメントを行うための方法および装置
US7890203B2 (en) Wiring forming system and wiring forming method for forming wiring on wiring board
US7050716B2 (en) Exposure device
JP4563170B2 (ja) 電気回路パターンの製造方法及びシステム
US20020077720A1 (en) Quasi-continuous wave lithography apparatus and method
EP0676275A1 (en) Stereolithographic exposure head
JP2004186377A (ja) パターン転写方法及び露光装置
CN116324624A (zh) 配线数据生成装置、描绘系统以及配线数据生成方法
JPH0917719A (ja) 露光装置及びこれを用いたデバイス生産方法
JP2992081B2 (ja) パターン作成装置
JP2001028422A (ja) マルチチップモジュール及びその製造方法、製造装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 9