JP2013511220A - 変圧器をベースとしたバイパスモードを備えるカスケード増幅器 - Google Patents

Abstract

【解決手段】変圧器ベースの配列は、駆動段２２０、電力増幅段２５０、及びバイパス経路２７２、２７４、２８０を備える。整合回路２３４は、駆動段の出力、増幅段の入力、バイパス経路間で結合される。整合回路は、変圧器４３０を備える。二次コイルは接地に結合される一端、他端、を有する。整合回路は、第２スイッチ２７６を更に備える。第１スイッチ２４６は開放されつつ第２スイッチは閉じる。二次コイルは一次コイルから非結合とされる。第１スイッチは閉じられつつ、第２スイッチは開放とされる。二次コイルは、信号を駆動段から供給する。信号は出力端Ｂに結合される。インピーダンス整合を向上させるため、キャパシタ４３４、４３６、及び／又はキャパシタ４４４を更に備え得る。駆動段及び増幅段は、差動増幅段として実現されつつ、二次コイルは差動信号をシングルエンド信号へと変換する。
【選択図】図４

Description

米国特許法第１１９条に基づく優先権の主張

本明細書は、２００９年１１月１３日に提出され、本願の譲受人に譲渡され、且つ参照によりその開示が明示的に組み込まれる、“DIFFERENTIAL MID-GAIN MODE IMPLEMENTATION(PA BYPASS) FOR RF CASCADED AMPLIFIERS,”と表題されたＵＳ仮特許出願番号６１／２６１，２２３に対する優先権を主張する。

本開示は、一般的には電子機器に関し、より具体的には増幅器に関する。

増幅器は、信号増幅を供給するため様々な電子デバイスにおいて広く使用される。様々な型の増幅器は、様々な用途に利用される。例えば、セルラーホンのような無線通信装置は、双方向通信のため送信器及び受信器を含み得る。送信器は駆動増幅器（ＤＡ）及び電力増幅器（ＰＡ）を含み、受信器は低雑音増幅器（ＬＮＡ）を含み、そして送信器及び受信器は可変利得増幅器（ＶＧＡｓ）を含み得る。

送信器は、例えば駆動増幅器及び電力増幅器のように複数の増幅器を含む増幅器モジュールを有し得る。増幅器モジュールは複数動作モードをサポートし得る。各々の動作モードは異なる出力レベル、異なる総合（overall）利得などに対応し得る。回路面積及びコストを削減しつつ、全ての動作モードに対して優れたパフォーマンスを達成し得るような増幅器モジュールを実装することが望ましいだろう。

図１は、無線通信装置のブロック図を示す。 図２は、複数動作モードを備えたＰＡモジュールのブロック図を示す。 図３は、シングルエンドＰＡモジュールの概念図を示す。 図４は、変圧器に基づいたバイパスモードを備えるシングルエンドＰＡモジュールの概念図を示す。 図５は、差動ＰＡモジュールの概念図を示す。 図６は、変圧器に基づいたバイパスモードを備える差動ＰＡモジュールの概念図を示す。 図７は、変圧器の典型的なデザインの平面図を示す。 図８は、変圧器の典型的なデザインの平面図を示す。 図９は、信号増幅を実行するためのプロセスを示す。

以下説明される詳細な説明は、本開示の典型的なデザインの詳細として意図するものであり、本開示を実施でき得る唯一のデザインを表すことを意図してはいない。“典型的には”という用語は、以下“一例として、事例、または例示”を意味する。“典型的には”として以下説明する如何なるデザインは、他のデザインよりも好ましく、また優れている、のように必ずしも解釈すべきではない。詳細な説明は、本発明の典型的な実施例を十分に理解させるためを目的とした具体的な詳細を含む。本発明の典型的な実施例を、当業者が、具体的な詳細なしで実施し得ることは明白である。複数の例において、周知の構造や装置は、本明細書で説明する典型的な実施例において新規なものを不明確にすることから避けるためブロック図として示される。

複数の動作モードを備えた様々なカスケード増幅器の典型的なデザインは以下説明される。無線通信装置、セルラーホン、携帯情報端末（ＰＤＡｓ）、ハンドヘルド装置、無線モデム、ラップトップコンピュータ、コードレス電話、ブルートゥース装置、消費者電子装置などのような様々な電子装置で用いられ得る。明瞭にするため、無線通信装置内のカスケード増幅器の用途が以下説明される。

図１は、無線通信装置１００の典型的なブロック図を示す。この典型的なデザインにおいて、無線装置１００はデータプロセッサ１１０及びトランシーバ１２０を含む。トランシーバ１２０は、双方向無線通信をサポートする送信器１３０及び受信器１５０を含む。一般的に、無線装置１００は、任意の数の通信システム及び周波数帯域のため、任意の送信器及び受信器を含み得る。

送信経路では、データプロセッサ１１０が送信すべきデータを処理し、また送信器１３０にアナログ出力信号を供給する。送信器１３０内において、アナログ出力信号は増幅器（Ａｍｐ）１３２によって増幅され、デジタル−アナログ変換によって生じる虚部を除去するためローパスフィルタによってフィルタ処理され、ＶＧＡ１３６によって増幅され、そしてミキサ１３８によってベースバンドから無線周波数（ＲＦ）へとアップコンバートされる。アップコンバートされた信号は、フィルタ１４０によってフィルタ処理され、さらに駆動増幅器１４２及び電力増幅器１４４によって増幅され、スイッチ／送受切換器１４６を介してアンテナ１４８を経由して送信される。

受信経路では、アンテナ１４８が基地局及び／又は他の送信局からの信号を受信し、またスイッチ／送受切換器１４６を経由して、受信器１５０に供給される受信信号を供給する。受信器１５０内では、受信信号がＬＮＡ１５２によって増幅され、帯域フィルタ１５４によってフィルタ処理がなされ、次いでミキサ１５６によってＲＦからベースバンドへとダウンコンバートされる。ＶＧＡ１５８によって増幅され、ローパスフィルタ１６０によってフィルタ処理がなされ、次いでアナログ入力信号を得るため増幅器１６２によって増幅されたダウンコンバートされた信号が、データプロセッサ１１０に供給される。

図１は、１つのステージ（一段）でＲＦとベースバンドとの間である信号を周波数変換する直接変換アーキテクチュアを実施する送信器１３０及び受信器１５０を示す。送信器１３０及び／又は受信器１５０は、多段でＲＦとベースバンドとの間である信号を周波数変換するスーパーへテロダインアーキテクチュアをも実施する。局部発振（ＬＯ）生成器１７０は、ミキサ１３８及び１５６のそれぞれに送信及び受信信号を生成しまた供給する。フェースロックループ（ＰＬＬ）１７２はデータプロセッサ１１０から制御情報を受信し、適切な周波数で送信及び受信ＬＯ信号を生成するためＬＯ生成器１７０に制御信号を供給する。

図１は、典型的な送信器のデザインを示す。一般的に、送信器１３０及び受信器１５０における信号の調整（調節）は増幅器、フィルタ、ミキサなどの１つ以上のステージによって実行され得る。これらの回路は、図１に示す構成と異なって配置されていても良い。更に、図１に図示しない他の回路が送信器及び受信器に用いられていても良い。例えば、整合回路が、図１における様々な能動回路に適合させるために用いられ得る。図１において、ある回路は省略もされ得る。トランシーバ１２０は１以上のアナログ集積回路（ＩＣｓ）、ＲＦ ＩＣｓ（ＲＦＩＣｓ）、混合信号ＩＣｓなどの上に実装され得る。例えば、送信器１３０内における増幅器１３２から電力増幅器１４４はＲＦＩＣ上に実装され得る。駆動増幅器１４２及び電力増幅器１４４はＲＦＩＣの外にある他のＩＣ上でも実装され得る。

データプロセッサ１１０は、無線装置１００のために、様々な機能、例えば送信及び受信データのための処理を実行し得る。メモリ１１２はデータプロセッサ１１０のためにプログラムコード及びを保持し得る。データプロセッサ１１０は、１つ以上の特定用途向け集積回路（ＡＳＩＣｓ）及び／又は他のＩＣ上に実装され得る。

図１に示すように、送信器及び受信器は様々な増幅器を含み得る。ＲＦにおける各々の増幅器は、簡略化のため図１内に図示していない入力インピーダンス整合及び出力インピーダンス整合を有し得る。

図１において、駆動増幅器１４２及び電力増幅器１４４はＰＡモジュール内に実装され得る。ＰＡモジュールは、異なる出力電力レベル、異なる利得などに関連され得る複数動作モードをサポートし得る。動作モードは利得モードなどとしても呼ばれ得る。例えば、ＰＡモジュールは以下の動作モードをサポートし得る。

１．高利得モード−駆動増幅器１４２及び電力増幅器１４４が共に有効とされ、
２．中利得モード−駆動増幅器１４２のみが有効とされ、次いで電力増幅器１４４が無効とされ、そして
３．低利得モード−駆動増幅器１４２及び電力増幅器１４４が共に無効とされる。

高、中、次いで低利得モードはそれぞれ高電力モード、ＰＡバイパスモード、及びフルバイパスモードとしても呼ばれ得る。低及び中利得モードはバイパスモードとして呼ばれ得る。ＰＡモジュールは、（高利得モード、中利得モード、及び低利得モードよりも）多い又は少ない動作モードをサポートしてもよい。あらゆるケースにおいて、複数動作モードは、接続（結合）（ｌｉｎｋ）／環境状況における変化に呼応してＰＡモジュールの出力電力を調整させ得る。より卓越した（ｆｉｎｅｒ）利得手段は、駆動増幅器１４２の利得及び／又は電力増幅器１４４の利得を変化させることによって達成され得る。

以下目標を達成するため、バイパスモードを実装するのが望ましい場合がある。

１．高利得モードのパフォーマンスへの効果を最小化すること、
２．バイパスモードに関して回路を実装するために用いられる領域を最小化すること。

バイパスモードは、典型的には、高利得モードのための高電力信号経路内に設けられ、及び／又は高電力信号経路のセンシティブ（ｓｅｎｓｉｔｉｖｅ）ノードを搭載（ｌｏａｄ）し得るスイッチで実現される。これは、高利得モードの効率を低減へと導き得る（高利得モードの効率を低減させる）。第１目標は、高電力信号経路による影響が最小となるようなバイパスモードについてスイッチを実装することによって達成し得る。

高利得モードは、１組の（a set of）回路で実現され、またバイパスモードは１つ以上の更なる組の回路で実現され得る。回路の各々の組は、関連する動作モードについて（ｆｏｒ）優れたパフォーマンスを得るために設計され得る。これは、高利得モードの性能に最小の影響を与えつつ、バイパスモードに優れたパフォーマンスを供給し得る。しかしながら、余分な領域は、バイパスモードに回路の余分な組（ａｄｄｉｔｉｏｎａｌ ｓｅｔｓ）を実装するために使用され、より高いコストに陥るだろう。

一側面において、カスケード（又は連続して）結合されるＰＡモジュールは駆動増幅器及び電力増幅器を具備するので、バイパスモードは変圧器に（ｆｏｒ）駆動増幅器の出力での誘導器を再利用（ｒｅｓｕｉｎｇ）することによって実現され得る。誘導器は、高利得モードにおける出力インピーダンス整合のための（ｆｏｒ）駆動増幅器及び／又は誘導器にとって（ｆｏｒ）負荷誘導器として用いられ得る。誘導器は、バイパスモードにおいて変圧器の一次コイルとして再利用される。変圧器は、上記第２の目標を達成し得る少ない追加の回路面積で実現され得る。バイパスモードに関する信号経路は、上記第１の目標を達成し得る高利得モードの性能が最小限の影響とされるよう実装され得る。

図２は、複数の動作モードを備えたＰＡモジュール２００の一つの典型的なデザインのブロック図を示す。ＰＡモジュール２００は図１における駆動増幅器１４２及び電力増幅器１４４のために使用され得る。ＰＡモジュール２００内で、入力整合回路２１０は入力ＲＦ信号（ＲＦｉｎ）を受信し、駆動増幅器２００の入力に結合される出力を有する。駆動増幅器２２０の出力は、連続して結合される第１部２４０、スイッチ２７６、及び第２部２４２を含むステージ間整合回路２３０（内部ステージ整合回路２３０）に結合される。第１部２４０は整合回路２３０の入力とノードＡとの間に結合される。スイッチ２７６及び第２部２４２は連続して結合され、次いでその纏まりはノードＡと整合回路２３０の出力との間で結合される。

電力増幅器２５０はステージ間整合回路２３０の出力に結合される入力と、出力整合回路２６０の入力に結合される出力を有する。電力増幅器２５０は、Ｏｎ／Ｏｆｆ制御に基づいて有効又は無効とされ得る。スイッチ２７８は、整合回路２３０の出力に結合される一端と、出力ＲＦ信号（ＲＦｏｕｔ）を供給するノードＢに結合される他端とを有する。スイッチ２７２はノードＡに結合される一端と、整合回路２７０の入力に結合される他端と、を有する。スイッチ２７４はノードＢに結合される一端と、整合回路２７０の出力に結合される他端とを有する。図２に図示しないが、ＲＦｏｕｔ信号は送受切替器、アンテナ、ＲＦスイッチ、及び／又は他の回路に供給され得る。

ＰＡモジュール２００は、高利得モード及びバイパスモードをサポートする。高利得モードでは、スイッチ２７６及び２７８が閉じ、スイッチ２７２及び２７４が開放され、次いで駆動増幅器２２０及び電力増幅器２５０が共に有効とされる。増幅器２２０及び２５０はＲＦｏｕｔ信号のため、信号増幅及び高出力電力を供給する。整合回路２１０は駆動増幅器２２０に入力インピーダンス整合を実行する。整合回路２３０は、駆動増幅器２２０の出力と電力増幅器２５０の入力との間でインピーダンス整合を実行する。整合回路２６０は電力増幅器２５０に出力インピーダンス整合を実行し、電力増幅器２５０の低出力インピーダンスを５０Ω又はある他の値にされ得るＺｏの目標出力インピーダンスに一致させ得る。

バイパスモードでは、スイッチ２７６及び２７８が開放され、スイッチ２７２及び２７４が閉じ、駆動増幅器２２０が有効とされ、次いで電力増幅器２５０が無効とされる。駆動増幅器２２０はＲＦｏｕｔ信号に（ｆｏｒ）信号増幅、及び低から中の出力電力を、供給する。駆動増幅器２２０から増幅された信号は、第１部２４０及び整合回路２７０を経由し、ＲＦｏｕｔ信号として供給される。第１部２４０及び整合回路２７０は、バイパスモードにおいて、駆動増幅器２２０に出力インピーダンス整合を実行する。整合回路２７０はノードＡでのインピーダンスＺ１を、目標出力インピーダンスＺｏに一致させ得る。

一般的には、ＰＡモジュールはあらゆる数の動作モードをサポートし得る。各々の動作モードは、有効である特定の０以上の増幅器の組に関連づけられ得る。例えば、ＰＡモジュール２００は、駆動増幅器２２０及び電力増幅器２５０が共に無効とされる完全なる（ｆｕｌｌ）バイパスモードを含み得る。

図３は、図２におけるＰＡモジュール２００の１典型例のデザインであるシングルエンドＰＡモジュール２０２の概念図を示す。ＰＡモジュール２０２は、以下相違点があるものの図２における全ての回路ブロックを含む。図２に示す整合回路２３０は、図３における整合回路２３２で実現される。

整合回路２３２内において、誘導器３３２はノードＡに結合される一端と電源電圧（Ｖｄｄ）に結合される他端とを有する。誘導器３３２は、駆動増幅器２２０にとって負荷誘導器とされ得る。キャパシタ３３４は、ノードＡと回路接地との間で結合される。キャパシタ３３８はスイッチ２７６と電力増幅器２５０の入力との間で結合される。誘導器３４０は電力増幅器２５０と基準電圧（Ｖｒｅｆ）との間で結合される。誘導器３３２及びキャパシタ３３４は整合回路２３２の第１部を形成する。キャパシタ３３８及び誘導器３４０は整合回路２３２の第２部を形成する。

図３は、整合回路２３２の１典型例のデザインを示す。一般的に、整合回路はあらゆる数の部（ｓｅｃｔｉｏｎ）／ステージ、あらゆる数の誘導器及びキャパシタ、及びあらゆる種類で実現され得る。より多くの部が、共に望ましいとされるであろう回路構成のバリエーションにより少ない感度を招き、また広帯域の周波数応答をも供給する。整合回路は、シャント誘導器（Ｌ）及びシャントキャパシタ（Ｃ）ＣとシャントＬとの連続、ＫとシャントＣの連続などのような様々な回路接続でも実現され得る。

図３に図示しないが、整合回路２１０、２６０、及び２７０は、各々が任意の回路接続に基づき配列されうる１以上の誘導器及び１以上のキャパシタで実現され得る。

図４は変圧器ベースのバイパスモードを備えたシングルエンドＰＡモジュール２０４の１典型例のデザインの概念図を示す。ＰＡモジュール２０４は以下相違点があるものの図２の全ての回路ブロックを含む。第１に、図２における整合回路２３０は図４における整合回路２３４で実現される。第２に図２における整合回路２７０は図４における整合回路２８０に置き換えられる。

整合回路２３４内で、キャパシタ４３４及びスイッチ４３６は連続して結合され、その纏まりは、駆動増幅器２２０の出力と回路接地との間で結合される。変圧器４３０は、一次コイル４３２及び二次コイル４４２を含む。“コイル”、“誘導器”、及び“導体（ｉｎｄｕｃｔｏｒ）”という用語は、交互に用いられ得る。一次コイル４３２は駆動増幅器２２０の出力とＶｄｄとの間に結合される。二次コイル４４２は、スイッチ４４６と直列に結合され、次いでその纏まりはノードＸと回路接地との間に結合される。キャパシタ４４４はノードＸと回路接地との間に結合される。スイッチ２７６及びキャパシタ４３８は直列に結合され、次いでその纏まりは駆動増幅器２２０と電力増幅器２５０との間に結合される。誘導器４４０は電力増幅器２５０の入力及びＶｒｅｆとの間に結合される。

高利得モードにおいて、スイッチ２７６及び２７８は閉じられ、スイッチ２７２、２７４及び４４６は開放され、次いで駆動増幅器２２０及び電力増幅器２５０は共に有効とされる。二次コイル４４２は非接続とされ、フローティング状態とされる。一次コイル４３２、誘導器４４０、及びキャパシタ４３８はステージ間（内部ステージ）インピーダンス整合を実行する。スイッチ４３６もまた閉じており、次いでキャパシタ４３４は、ステージ間インピーダンス整合を変化させるため一次コイル４３２と並列に結合され得る。例えば、平坦な周波数応答、より高い電力、向上された電力負荷効率（ＰＡＥ）などを得るためである。

バイパスモードでは、スイッチ２７６と２７８が開放とされ、スイッチ２７２、２７４及び４４６が閉じられ、駆動増幅器２２０が有効とされ、次いで電力増幅器２５０が無効とされる。変圧器４３０の第２側のノードＸは、スイッチ２７２を介して整合回路２８０に結合される。変圧器４３０は、駆動増幅器２２０の低出力インピーダンスから、目標とする出力インピーダンスＺｏ又はその他インピーダンスとされ得る特定のインピーダンスまでインピーダンス整合を行う。スイッチ４３６は閉じされ、次いでキャパシタ４３４は一次コイル４３２と並列に結合され、インピーダンス整合を可変するために用いられ得る。キャパシタ４３４は、バイパスモード及び高利得モードにおいて異なる値を有するプログラム制御可能なキャパシタとされ得る。キャパシタ４４４は望ましいインピーダンス整合を得るために用いさられ得る。

ノードＸはバイパスモードにおいて、目標とする出力インピーダンスＺｏに近づけるべき（ｔｏ ｂｅ）デザインにされ得るインピーダンスＺ２を有する場合がある。この場合において、整合回路２８０は省略される。整合回路２８０はバイパスモードにおいて、ノードＸでの名目上（ｎｏｍｉｎａｌ）のインピーダンスＺ２と、目標とする出力インピーダンスＺｏと、の間のインピーダンス整合を実行するためにも使用され得る。

図４に示すように、変圧器４３０はバイパスモードをサポートするために用いられ、また一次コイル４３２として駆動増幅器２２０の負荷誘導器を再利用し得る。スイッチ４４６は変圧器４３０の二次コイル４４２と直列に結合され、また開閉されることで変圧器４３０と接続、又は非接続とされ得る。キャパシタ４４４は二次コイル４４２と並列接続され、バイパスモードにおいてインピーダンス整合を規定するために使用され得る。切換可能なキャパシタ４３４は、一次コイル４３２と並列に結合され、またインピーダンス整合を調整するために用いられ得る。例えば、バイパスモードと高利得モードとの間における誘導器のサイズのトレードオフを認める（ａｌｌｏｗ）ために用いられ得る。整合回路２８０は更にインピーダンス整合を規定するために用いられ得る。

スイッチ２７４は高利得モードからバイパスモードを分離するために用いられ、またノードＢでの寄生負荷を減少させるために用いられ得る。スイッチ２７４が接続される場合のノードＢにおけるインピーダンスは、比較的高く、例えば２５〜５０Ωとされ得る。従って、スイッチ２７４は、高利得モードにおける効率（ｅｆｆｉｃｉｅｎｃｙ）において大きくはない影響を有し得る。

スイッチは金属酸化膜半導体（ＭＯＳ）トランジスタで実現され得る。ＲＦｏｕｔ信号は、高利得モードにおいて大きな電圧幅を有し、またその大きな電圧振幅は各々のＭＯＳトランジスタの破壊電圧を超え得る。向上された信頼性は、積層で結合された複数のＭＯＳトランジスタで実現されるスイッチを実装することによって実現され得る。ＲＦｏｕｔ信号の大きな電圧振幅は積層中のＭＯＳトランジスタに対し、ほぼ平等に渡って分圧又は電圧分配され得る。各々のＭＯＳトランジスタは、優れた実現性を達成するため、ＭＯＳトランジスタの破壊電圧よりも小さくなるべき、大きな電圧振幅の一部のみを観測（発生）し得る。一般的に、任意の数のＭＯＳトランジスタが積層をなすことで結合され、オフ状態において複数のＭＯＳトランジスタに渡って大きな電圧振幅が分圧され得る。バイパスモードに関する一典型例のデザインにおいて、スイッチ２７４は積層状のＭＯＳトランジスタの部分集合体を含み、スイッチ２７２は積層状の残りのＭＯＳトランジスタを含み得る。これは、バイパスモードのための信号経路に起因してノードＢでの負荷を低減させ得る。そして、これは高利得モードにおいて性能劣化を低減させ得る。

図５は、複数の動作モードを有する差動ＰＡモジュール５００の一典型例なデザインの概念図を示す。ＰＡモジュール５００内で、入力整合回路５１０はＲＦｉｎ信号を受信し、差動ＤＡ入力信号を供給する。駆動増幅器５２０ａ及び５２０ｂは差動ＤＡ入力信号を受信、増幅し、差動ＤＡ出力信号を供給する。ステージ間整合回路５３０は差動ＤＡ出力信号を受信し、差動ＰＡ入力信号を供給する。電力増幅器５５０ａ及び５５０ｂは差動ＰＡ入力信号を受信、増幅し、差動ＤＡ出力信号を供給する。出力整合回路５６０は差動ＰＡ出力信号を受信し、シングルエンド出力信号を供給する。スイッチ５７８は整合回路５６０の出力に結合される一端及びＲＦｏｕｔ信号を供給するノードＢに結合される他端を有する。

スイッチ５７２はノードＡに結合される一端及び整合回路５７０の入力に結合される他端を有する。スイッチ５７４はノードＢに結合される一端及び整合回路５７０の出力に結合される他端を有する。図５には図示しないが、ＲＦｏｕｔ信号は送受切替器、アンテナ、ＲＦスイッチ、及び／又は他の回路に供給され得る。

図５は、ステージ間整合回路５３０の一典型例のデザインを示す。整合回路５３０内において、誘導器５３２は駆動増幅器５２０ａ及び５２０ｂの出力の間に結合される。キャパシタ５３４ａ及び５３４ｂは直列に結合され、次いでその纏まりは駆動増幅器５２０ａ及び５２０ｂの出力の間に結合される。スイッチ５７６ａ及びキャパシタ５３８ａは直列接続され、次いでその纏まりは駆動増幅器５２０ａの出力と電力増幅器５５０ａの入力との間に結合される。スイッチ５７６ｂ及びキャパシタ５３８ｂは直列に接続され、次いでその纏まりは駆動増幅器５２０ｂの出力と電力増幅器５５０ｂの入力との間に結合される。誘導器５４０は、電力増幅器５５０ａ及び５５０ｂの入力の間に結合される。

ＰＡモジュール５００は高利得モード及びバイパスモードをサポートする。高利得モードにおいて、スイッチ５７６ａ、５７６ｂ、及び５７８は閉じられ、スイッチ５７２及び５７４は開放され、次いで駆動増幅器５２０ａ及び５２０ｂ並び電力増幅器５５０ａ及び５５０ｂが全て有効とされる。増幅器５２０ａ、５２０ｂ、５５０ａ、及び５５０ｂは、ＲＦｏｕｔ信号のため、信号増幅及び高出力電力を供給する。整合回路５１０は駆動増幅器５２０のため、シングルエンドを差動変換、及び入力インピーダンス整合を実行する。整合回路５３０は駆動増幅器５２０ａ及び５２０ｂの出力と、電力増幅器５５０ａ及び５５０ｂの入力と、の間でインピーダンス整合を実行する。整合回路５６０は、電力増幅器５５０ａ及び５５０ｂのため出力インピーダンス整合、及び差動−シングルエンド変換を実行する。

バイパスモードにおいて、スイッチ５７６ａ、５７６ｂ、及び５７８は開放され、スイッチ５７２及び５７４は閉じられ、駆動増幅器５２０ａ及び５２０ｂは有効とされ、次いで電力増幅器５５０ａ及び５５０ｂは無効とされる。駆動増幅器５２０ａ及び５２０ｂは、ＲＦｏｕｔ信号のため、信号増幅及び低−中出力電圧を供給する。駆動増幅器５２０ａからの出力信号は、整合回路５７０を経由し、またＲＦｏｕｔ信号として供給される。整合回路５３０の第１部及び整合回路５７０は駆動増幅器５２０ａのため出力インピーダンス整合を実行する。

図６は、変圧器ベースのバイパスモードを具備する差動ＰＡモジュールの一典型例のデザインの概念図を示す。ＰＡモジュール５０２は、以下相違点があるものの、図５における回路ブロックの全てを含む。図５における入力整合回路５１０は、図６における入力整合回路５１０ａで実現される。図５内のステージ間整合回路５１０は、図６におけるステージ間整合回路に置き換わる。図５内の出力整合回路５６０は、図６内の出力整合回路５６０ａで実現される。図５内の整合回路５７０は、図６内の整合回路５８０に置き換わる。

入力整合回路５１０ａ内で、変圧器６１０は一次コイル６１２ａ及び二次コイル６１２ｂを含む。一次コイル６１２ａは、ＲＦｉｎ信号を受信する一端と、回路接地に結合される他端とを有する。キャパシタ６１４ａ及び６１４ｂは、直列で結合され、その纏まりは、一次コイル６１２ａと並列に結合される。キャパシタ６１６ａ及び６１６ｂは直列に結合され、その纏まりは二次コイル６１２ｂと並列に結合される。二次コイル６１２ｂの２つの端は、駆動増幅器５２０ａ及び５２０ｂの入力に結合される。

ステージ間整合回路５３０ａ内で、キャパシタ６３４ａ及び６３４ｂ、並びにスイッチ６３６は直列に結合され、次いでその纏まりは駆動増幅器５２０ａ及び５２０ｂの出力の間で結合される。変圧器６３０は一次コイル６３２及び二次コイル６４２を含む。一次コイル６３２は駆動増幅器５２０ａ及び５２０ｂの出力間に結合される。二次コイル６４２はスイッチ６４６と直列に結合され、次いでその纏まりはノードＸと接地回路との間で結合される。キャパシタ６４４ａ及び６４４ｂは直列とされ、次いでその纏まりは、ノードＸと回路接地との間で結合される。スイッチ５７６ａ及びキャパシタ６３８ａは直列に結合され、次いでその纏まりは駆動増幅器５２０ａの出力と電力増幅器５５０ａの入力との間に結合される。スイッチ５７６ｂ及びキャパシタ６３８ｂは直列に結合され、次いでその纏まりは駆動増幅器５２０ｂの出力及び電力増幅器５５０ｂの入力の間に結合される。誘導器６４０は電力増幅器５５０ａ及び５５０ｂの入力の間に結合される。

出力整合回路５６０内で、変圧器６６０は一次コイル６６２ａ及び二次コイル６６２ｂを含む。一次コイル６６２ａは、電力増幅器５５０ａ及び５５０ｂの出力間に結合される。キャパシタ６６４ａ及び６６４ｂは直列に結合され、次いでその纏まりは、一次コイル６６２ａと並列に結合される。二次コイル６６２ｂはシングルエンド出力信号を供給する一端と、回路接地に結合される他端とを有する。キャパシタ６６６ａ及び６６６ｂは直列に結合され、次いでその纏まりは二次コイル６６２ｂと並列に結合される。

整合回路５１０ａは、シングルエンドを差動変換し、また駆動増幅器５２０ａ及び５２０ｂのために入力インピーダンス整合をも実行する。整合回路５３０ａは、駆動増幅器５２０ａ及び５２０ｂの出力と、並びに電力増幅器５５０ａ及び５５０ｂの入力と、の間のインピーダンス整合を実行する。整合回路５６０ａは、差動からシングルエンドへの変換を実行し、また電力増幅器５５０ａ及び５５０ｂのための出力インピーダンス整合をも実行する。

高利得モードにおいて、スイッチ５７６ａ、５７６ｂ、及び５７８は閉じられ、スイッチ５７２、５７４、及び６４６は開放とされ、次いで駆動増幅器５２０ａ及び５２０ｂ、並びに電力増幅器５５０ａ及び５５０ｂが全て有効とされる。二次コイル６４２は非接続とされ、またフローティング状態とされる。一次コイル６３２、誘導器６４０、及びキャパシタ６３８ａ及び６３８ｂはステージ間インピーダンス整合を実行する。スイッチ６３６はまた閉じられ、次いでキャパシタ６３４ａ及び６３４ｂは一次コイル６３２と並列に結合され、次いでこのキャパシタ６３４ａ及び６３４ｂは、ステージ間インピーダンス整合を変化させるため、例えばフラットな周波数応答、高出力電力、向上されたＰＡＥなどを得るために用いられる。

バイパスモードでは、スイッチ５７６ａ、５７６ｂ、及び５７８が開放とされ、スイッチ５７２、５７４、及び６４６が閉じられ、駆動増幅器５２０ａ及び５２０ｂが有効とされ、次いで電力増幅器５５０ａ及び５５０ｂが無効とされる。変圧器６３０の第２側のノードＸはスイッチ５７２を介して整合回路５８０に結合される。変圧器６３０は、駆動増幅器５２０ａ及び５２０ｂの低出力インピーダンスから、目標の出力インピーダンスＺｏとされ得る、特定のインピーダンスまでインピーダンス整合を実行する。スイッチ６３６は閉じられ、またキャパシタ６３４ａ及び６３４ｂは一次コイル６３２ａと並列に結合され、インピーダンス整合を可変とするために用いられ得る。キャパシタ６３４ａ及び６３４ｂはバイパスモード及び高利得モードにおいて異なる値を有しうるプログラム制御可能なキャパシタとされ得る。キャパシタ６４４ａ及び６４４ｂは所望のインピーダンス整合を得るために用いられ得る。

ノードＸはバイパスモードにおいて、目標とする出力インピーダンスＺｏに近づけるべき（ｔｏ ｂｅ）デザインにされ得るインピーダンスＺ２を有し得る。このケースにおいて、整合回路５８０は省略され得る。整合回路５８０はまた、またバイパスモードにおけるノードＸでの名目上（ｎｏｍｉｎａｌ）のインピーダンスＺ２と、目標とする出力インピーダンスＺｏと、の間のインピーダンス整合を実行するためにも使用され得る。

図４及び６は、変圧器ベースのバイパスモードを備えた、典型的なＰＡモジュールのシングルエンド及び差動デザインを示す。一般的に、任意の数の増幅器は多段接続又は直列に結合され得る。変圧器は任意の２以上の増幅器間で結合され、またバイパスモードをサポートするために使用される。変圧器は、一次コイルとして先行する増幅器の負荷誘導器を再利用する。変圧器の二次コイルのバイパスモードのために出力信号を供給する。

変圧器は、様々な方法で実現されても良い。変圧器の一次コイル及び二次コイル所望の誘導器及びカップリングを得るために様々なパターンで実現され得る。一次コイル及び二次コイルはまた１以上の導電層上に組み立てられ得る。

図７は、図４における変圧器４３０、又は図６における変圧器６３０のために使用され得る積層トランジスタ７３０の一典型例のデザインの平面図を示す。この典型例デザインにおいて、変圧器７３０はＲＦＩＣの２つの導電層上に組み立てられた一次コイル及び二次コイルを含む。一次コイル７３２は第１導電層上のスパイラルパターン内に配列された第１導体で実現される。二次コイルは、第２導電層上のスパイラルパターン内に配列された第２導体で実現される。二次コイル７４２のための第２導体は、一次コイル７３２のための第１導体とオーバーラップしている。図７において、一次コイル７３２は交差するハッシングで示され、二次コイル７４２は黒のアウトラインで示される。

図８は、図４における変圧器４３０又は図６における変圧器６３０としても使用され得る変圧器８３０が並んだ一典型例のデザインの平面図を示す。この典型例のデザインにおいて、変圧器８３０はＲＦＩＣの単一導電層上に組み立てられた一次コイル８３２及び二次コイル８４２を含む。一次コイル８３２は、導電層上にスパイラルパターンで配列された一次導体で実現される。二次コイル８４２は、同じ導電層上にスパイラルパターンで配列される二次導体で実現される。二次コイル８４２の２次導体は、図８に示すように、一次コイル８３２の一次導体と織り交ぜられ又は混ぜ合わされる。

図７及び図８は、変圧器ベースのバイパスモードをサポートするために用いられ得る、変圧器の２つの典型的なデザインを示す。一般的に、変圧器の一次コイル及び二次コイルの各々は任意の数の巻数で実現される。二次コイルは、一次コイルよりも少ない巻数でも良いし、多い巻数でも良いし、又は同じ数巻数でも良い。巻数、巻いた際の直径、各々の導電層の幅及び高さ、一次及び二次コイルについての２つの導電層間の間隔、及び／又は２つの導電層間の特性は、２つのコイル間の各々のコイルについての所望のインダクタンス及びクオリティファクタ（Ｑ）、並びに所望のカップリング（結合）係数を得るために選択され得る。結合係数は２つの導電層の位置及び／又はその導電層間の距離を制御することで変化させ得る。

図７及び図８は一次コイル及び二次コイルがスパイラルパターンで実現される典型的なデザインを示す。一次コイル及び二次コイルは２重スパイラル、ジグザグ、又はある他のパターンのような他の方法で実現されても良い。一次コイル及び二次コイルは、低損失金属（例えば、銅）、損失を生じる（損失の多い）金属（例えば、アルミニウム）、又はある他の物質のような様々な導電材料で作成されても良い。より高いＱは低損失金属層で作成されたコイルで実現させ得る。より小さなサイズのコイルは、損失を生じる（損失の多い）金属層で作成得る。なぜなら、様々なＩＣデザインルールが適用され得るからである。

図７において積層構造（ｔｏｐｏｌｏｇｙ）は、変圧器７３０をより小さな領域で作成させ、また結果として異なるデザインについで二次コイルの２端間でより良い整合とされ得る。図８における並列構造は、金属層の数が限定された場合に使用され得る。並列構造は積層構造に比べて一次コイル及び二次コイル間の容量を低くもさせ得る。より低い容量は、高周波数動作に対して変圧器の高い自己共振周波数（ＳＲＦ）を達成するために望ましい場合がある。一次コイル及び二次コイルは１以上の導電層で他の構造でも実現させ得る。一般的には、様々な構造、レイアウトパターン、及び製造技術が、変圧器に関する様々な利点を供給し得る。

以下説明する技術は、例えば図４及び図６に示すようなシングルエンド及び差動カスケード増幅器に用いられ得る。その技術は、１以上の以下利点を供給し得る。

１．回路面積及び設計時間を削減（ｓａｖｅ）し得る（例えば、駆動増幅器、入力整合回路、及びステージ間整合回路）高電力信号経路のためほとんどの回路の利用、
２．例えば、優れた雑音及び同相信号除去（ｃｏｍｍｏｎ ｍｏｄｅ ｒｅｊｅｃｔｉｏｎ）など、差動デザインの利点を維持、そして
３．一次コイル及び／又は二次コイル、整合回路２８０及び５８０などに関する（ｆｏｒ）並列キャパシタのような回路構成を介してバイパスモードのため、優れた効率及び性能を得るため柔軟性の提供。

技術は、駆動増幅器の負荷誘導器を、回路面積における微少な増加をもたらす変圧器に置き換える。これは、変圧器を積層構造で実現させるために十分な数（例えば、３以上）の導電層を備えたＩＣプロセスにおいて特に本当のこととなり得る。

一典型的なデザインにおいて、図４に示すように、装置（例えば無線装置、ＩＣ、など）は、第１増幅器、第２増幅器、次いで回路などを具備する。第１増幅器（例えば、駆動増幅器２２０）は、高利得モード及びバイパスモードにおいて増幅を供給する。第２増幅器は、（例えば、電力増幅器２５０）は、高利得モードにおいて増幅を供給し、またバイパスモードにおいて無効とされ得る。回路（例えば、整合回路２３４）は、第１及び第２増幅器間で結合され、変圧器を備え得る。変圧器（例えば、変圧器４３０）は（ｉ）第１増幅器に結合される一次コイル（例えば、一次コイル４３２）、（ｉｉ）バイパスモードにおいて出力信号を供給する二次コイル（例えば、二次コイル４４２）を具備し得る。一次コイルは第１増幅器にとって（ｆｏｒ）負荷誘導器になり得、及び／又は第１及び第２増幅器間のインピーダンス整合回路の一部になり得る。

一典型的なデザインにおいて、回路は更に二次コイルと直列に結合されるスイッチ（例えば、スイッチ４４６）を具備し得る。スイッチはバイパスモードにおいて閉じられ、次いで高利得モードにおいて開放される。一典型的なデザインにおいて、回路はスイッチ（例えば、スイッチ４３６）と直列に結合される第１キャパシタ（例えば、キャパシタ４３４）を更に具備する。第１キャパシタ及びスイッチの纏まりは一次コイルと並列に結合され得る。一典型的なデザインでは、回路は、二次コイルと並列に結合される第２キャパシタ（例えば、キャパシタ４４４）を更に具備する。

一典型的なデザインでは、装置は第２増幅器に結合され、また高利得モードにおいて目標とする出力インピーダンスを供給するために使用される整合回路（例えば、整合回路２６０）を更に具備し得る。変圧器及び第１及び／第２キャパシタはバイパスモードにおいて第１増幅器のために出力インピーダンス整合を実行し、バイパスモードにおいて目標とする出力インピーダンス整合を供給し得る。

一典型的な差動デザインでは、図６に示すように装置は、更に第３増幅器及び第４増幅器を具備する。第３増幅器は、高利得モード及びバイパスモードにおいて増幅を供給する。第１及び第３増幅器（例えば、駆動増幅器５２０ａ及び５２０ｂ）、第１差動入力信号を受信し、第１差動増幅信号を供給する。第４増幅器は、高利得モードにおいて増幅を供給し、またバイパスモードにおいて無効とされ得る。第２及び第４増幅器（例えば、電力増幅器５５０ａ及び５５０ｂ）は第２差動入力信号を受信し、第２差動増幅信号を供給する。回路は、更に第３及び第４増幅器間で結合され得る。第１差動増幅信号を受信し、第２差動入力信号を供給する。一次コイルは第１及び第２増幅器間で結合され得る。変圧器は、バイパスモードにおいて、差動からシングルエンド変換を実行し得る。回路は、更にスイッチ（例えば６３６）と直列に結合される、少なくとも１つのキャパシタ（例えば、キャパシタ６３４ａ及び６３４ｂ）、及び一次コイルと並列に結合され得るその纏まりを具備する。回路は、更に二次コイルと並列に結合される少なくとも１つのキャパシタ（例えば、キャパシタ６４４ａ及び６４４ｂ）を具備する。

一典型的なデザインでは、スイッチ（例えば、図４におけるスイッチ２７４、又は図６におけるスイッチ５７４）は二次コイル及び出力ノード（例えばノードＢ）間で結合され得る。他の典型的なデザインでは、第１スイッチ（例えば、スイッチ２７２又は５７２）は二次コイルに結合され得る。インピーダンス整合回路（例えば、整合回路２８０又は５８０）は、第１スイッチに結合され得る。第２スイッチ（例えば、スイッチ２７４又は５７４）はインピーダンス整合回路及び出力ノード間で結合され得る。第１及び第２スイッチの各々は、少なくとも１つのＭＯＳトランジスタを具備し得る。高利得モードにおいて、出力ノードでの高電圧振幅は、第１及び第２スイッチとして使われる複数ＭＯＳトランジスタ間で分圧され得る。

一典型的なデザインでは、図７に示すように、第１導電層に関して、一次コイルは第１導体で実現され、第２導電層に関して、二次コイルは第２導体で実現され得る。二次コイルは少なくとも一部が第１導体に覆われ得る。別の典型的なデザインでは、例えば図８に示すように、導電層に関して一次コイルは第１導体で実現され、同じ導電層に関して二次コイルは、第２導体で実現され得る。第２導体は、第１導体に隣接する位置とされ得る。一次コイル及び二次コイルは他の方法でも実現され得る。

他の典型的なデザインでは、積層された回路（又は装置）は、例えば図４に示すように駆動増幅器、電力増幅器、及び回路を具備する。駆動増幅器は高利得モード及びバイパスモードにおいて、増幅を規定（増幅利得を提供）し得る。電力増幅器は、高利得モードで増幅を提供し、バイパスモードにおいて無効とされ得る。回路は、駆動増幅器と電力増幅器との間で結合され、また変圧器を具備し得る。変圧器は（ｉ）駆動増幅器に結合される一次コイル及び（ｉｉ）バイパスモードにおいて出力信号を供給する二次コイルを具備する。

一典型的な差動デザインでは、集積回路は、例えば図６に示すように第２駆動増幅器及び第２電力増幅器を更に具備する。第２駆動増幅器は、高利得モード及びバイパスモードにおいてに増幅を供給し得る。駆動増幅器及び第２駆動増幅器は第１差動入力信号を受信し、第１差動増幅信号を供給し得る。第２電力増幅器は、高利得モードにおいて増幅を供給し、バイパスモードにおいて無効とされ得る。電力増幅器及び第２電力増幅器は、第２差動入力信号を受信し、次いで第２差動増幅信号を供給し得る。回路は、更に第２駆動増幅器は第１差動入力信号及び第２電力増幅器間で結合され得る。一次コイルは、駆動増幅器及び第２駆動増幅器間で結合され得る。変圧器はバイパスモードにおいて、差動からシングルエンド変換を実行し、次いで駆動増幅器のために出力インピーダンス整合を実行する。

図９は、信号増幅を実行するプロセス９００の典型的な１デザインを示す。高利得モード及びバイパスモードにおいて、増幅は第１増幅器で実行され得る（９１２）。高利得モードでは、増幅は第２増幅器で実行され得る（９１４）。第１増幅は変圧器を具備する回路を有する第２増幅器に結合され得る（９１６）。変圧器は（ｉ）第１増幅器に結合される一次コイル、及び（ｉｉ）バイパスモードにおいて出力信号を供給する二次コイルを具備し得る。

二次コイルは、（ｉ）バイパスモードにおいてスイッチを閉じることによって接続され、又は（ｉｉ）高利得モードにおいてスイッチを開放することで非接続とされ得る。バイパスモードにおける第１増幅器に関する出力インピーダンス整合は、変圧器及び事によると１以上のキャパシタで実行され得る（９１８）。

典型的な差動デザインでは、高利得モード及びバイパスモードにおいて、増幅は、第３増幅器で実行され得る。第１及び第３増幅器は、第１差動入力信号を受信し、次いで第１差動増幅信号を供給し得る。高利得モードにおいて、増幅は、第４増幅器で実行され得る。第２及び第４増幅器は、第２差動入力信号を受信し、また第２差動増幅信号を供給する。第３増幅器は、回路（ｃｉｒｃｕｉｔ）を備える第４増幅器に結合され得る。一次コイルは第１及び第３増幅器の間に結合され得る。変圧器は、バイパスモードにおいて差動からシングルエンド変換を実行し得る。

以下説明したカスケード増幅器は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合（mixed）信号ＩＣ、特定用途向け集積回路（ＡＳＩＣ）、プリント回路基板（ＰＣＢ）、電子装置などに実装され得る。カスケード増幅器は、相補型金属酸化膜半導体（ＣＭＯＳ）、Ｎ−ｃｈａｎｎｅｌ ＭＯＳ（ＮＭＯＳ）、Ｐ−ｃｈａｎｎｅｌ ＭＯＳ（ＰＭＯＳ）、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（BiCMOS）、シリコンゲルマニウム（SiGe）、ガリウム砒素（GaAs）、ヘテロ接合バイポーラトランジスタ（ＨＢＴｓ）などの様な様々なＩＣプロセス技術で製造もされ得る。

本明細書にて記述されたカスケード増幅器を実装する装置は、ＩＣ、アナログＩＣ、ＲＦＩＣ、混合（mixed）信号ＩＣ、特定用途向け集積回路（ＡＳＩＣ）、プリント回路基板（ＰＣＢ）、電子装置、無線装置、などに実装され得る。同期型周波数分周器は、ＣＭＯＳ、ＮＭＯＳ、ＰＭＯＳ、バイポーラ接合トランジスタ（ＢＪＴ）、バイポーラＣＭＯＳ（BiCMOS）、シリコンゲルマニウム（SiGe）、ガリウム砒素（GaAs）、などの様な様々なＩＣプロセス技術で製造もされ得る。

１つまたはそれ以上の典型的な実施例では、述べられた機能はハードウェア、ソフトウェア、ファームウェア、またはその任意の組合せで実装され得る。ソフトウェアで実装される場合、それらの機能は１つまたはそれ以上の命令またはコードとして、コンピュータ読み取り可能媒体に記憶され、或いは伝送され得る。コンピュータ読み取り可能媒体は、ある場所から別の場所へのコンピュータプログラムの持ち運びを助ける任意の媒体を含むコンピュータ記憶メディア及び通信メディアの双方を含み得る。記録媒体は、コンピュータによってアクセスできる任意の利用可能な媒体であって良い。例として、これに限定するもので無いものとして、このようなコンピュータ読み取り可能媒体は、ＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは光ディスク媒体、磁気ディスク媒体または他の磁気記録デバイス、または命令またはデータ構造の形で所望のプログラムコードを扱いまたは保持するために使用され、そしてコンピュータによってアクセスできる他の任意の媒体を含むことが出来る。また、あらゆる接続が、適切にコンピュータ読み取り可能な媒体と呼ばれる。例えば、そのソフトウェアが同軸ケーブル、光ファイバケーブル、ツイストペア、ディジタル加入者回線（ＤＳＬ）、或いは赤外線、無線、及びマイクロ波といった無線技術を使用してウェブサイト、サーバ、または遠隔源から送信されるならば、同軸ケーブル、光ファイバケーブル、ツイストペア、ＤＳＬ、或いは赤外線、無線、及びマイクロ波といった無線技術は、媒体の定義に含まれる。本明細書で使用されるディスク（ｄｉｓｋ ａｎｄ ｄｉｓｃ）は、コンパクトディスク（ＣＤ）、レーザーディスク（登録商標）、光学ディスク、デジタルバーサタイルディスク（ＤＶＤ）、フロッピー（登録商標）ディスク、及びブルーレイディスクを含み、ディスク（ｄｉｓｋ）は、一般的に、磁気によってデータを再生し、ディスク（ｄｉｓｃ）はレーザによって光学的にデータを再生する。上記の組合せもまたコンピュータ読み取り可能な媒体の範囲内に含まれるべきである。

開示された実施例の上記説明は、当業者に本発明の製造及び使用を容易にするために与えられる。これら実施例の種々の変形が、当業者には容易に明白であろう。そして本明細書で定義された包括的な原理は、この発明の範囲及び精神から逸脱することなく、その他の実施例に適用され得る。よって、本発明は、本明細書に示された実施例に限定することを意図したものではないが、本明細書で開示された新規な特徴と原理に一致する最も広い範囲に許容される。

Claims (25)

1. 高利得モード及びバイパスモードにおいて増幅を提供するための第１増幅器と、
   前記高利得モードにおいて増幅を提供するための第２増幅器と、
   前記第１及び第２増幅器間に結合され、且つ変圧器を備える回路と、
   を具備し、
   前記変圧器は、前記第１増幅器に結合される一次コイル、及び前記バイパスモードにおいて出力信号を供給する二次コイルを備える装置。
2. 前記第１増幅器は、駆動増幅器を備え、
   前記第２増幅器は、電力増幅器を備える請求項１の装置。
3. 前記一次コイルは、前記第１増幅器のための負荷誘導器、または前記第１及び第２増幅器間のインピーダンス整合回路の一部、またはその両者である請求項１の装置。
4. 前記変圧器は、前記バイパスモードにおいて前記第１増幅器のために出力インピーダンス整合を実行する請求項１の装置。
5. 前記回路は、
   前記二次コイルと直列に結合され、前記バイパスモードにおいて閉じ、前記高利得モードにおいて開放されるスイッチを更に具備する請求項１の装置。
6. 前記回路は、
   スイッチと直列で結合されるキャパシタを更に具備し、
   前記キャパシタ及び前記スイッチは、前記一次コイルと並列に結合される請求項１の装置。
7. 前記回路は、前記二次コイルと並列に結合されるキャパシタを更に具備する請求項１の装置。
8. 前記第２増幅器に結合され、且つ前記高利得モードにおいて目標出力インピーダンスを提供するためのインピーダンス整合回路を更に具備し、
   前記変圧器及び前記キャパシタは、前記バイパスモードにおいて前記目標出力インピーダンスを供給する請求項７の装置。
9. 前記高利得モード及び前記バイパスモードにおいて増幅を供給するための第３増幅器と、前記第１及び３増幅器は第１差動入力信号を受信し且つ第１差動増幅信号を供給する、
   前記高利得モードにおいて増幅を供給するための第４増幅器と、前記第２及び前記第４増幅器は第２差動入力信号を受信し且つ第２差動増幅信号を供給する、
   を更に具備し、
   前記回路は前記第３及び第４増幅器間で更に結合され、前記一次コイルは前記第１及び第３増幅器間で結合される請求項１の装置。
10. 前記変圧器は、前記バイパスモードにおいて差動をシングルエンド変換する請求項９の装置。
11. 前記回路は、
    スイッチと直列で結合される少なくとも１つのキャパシタを更に具備し、
    前記少なくとも１つのキャパシタ及び前記スイッチは、前記一次コイルと並列に結合される請求項９の装置。
12. 前記二次コイル及び出力ノード間で結合されるスイッチを更に具備する請求項１の装置。
13. 前記二次コイルに結合される第１スイッチと、
    前記第１スイッチに結合されるインピーダンス整合回路と、
    前記インピーダンス整合回路及び出力ノード間で結合される第２スイッチと
    更に具備する請求項１の装置。
14. 前記第１及び第２スイッチの各々は、少なくとも１つの金属酸化膜半導体（ＭＯＳ）トランジスタを具備し、
    前記高利得モードにおける前記出力ノードでの高電圧振幅は前記第１スイッチ及び第２スイッチ（として）のＭＯＳトランジスタ間に渡って分圧される請求項１３の装置。
15. 前記一次コイルは、第１導電層の（ｏｎ）第１導体で実現され、
    前記二次コイルは、第２導電層の（ｏｎ）第２導体で実現され、
    前記二次コイルは、前記第１導体に少なくとも一部が覆われる請求項１の装置。
16. 前記一次コイルは導電層の（ｏｎ）第１導体で実現され、
    前記二次コイルは前記導電層の（ｏｎ）第２導体で実現され、前記第２導体は前記第１導体に隣接して配置される
    請求項１の装置。
17. 高利得モード及びバイパスモードにおいて増幅を提供する駆動増幅器と、
    前記高利得モードにおいて増幅を供給するための電力増幅器と、
    前記駆動増幅器及び前記電力増幅器間で結合され、且つ変圧器を備える回路と
    を具備し、
    前記変圧器は、前記駆動増幅器に結合される一次コイルを備え、また前記バイパスモードにおいて出力信号を供給する二次コイルを更に備える集積回路。
18. 前記高利得モード及び前記バイパスモードにおいて増幅を供給するための第２駆動増幅器と、前記駆動増幅器及び前記第２駆動増幅器は第１差動入力信号を受信し、第１差動増幅信号を供給する、
    前記高利得モードにおいて増幅を供給するための第２電力増幅器と、前記電力増幅器及び前記第２電力増幅器は第２差動入力信号を受信し、第２差動増幅信号を供給する、
    前記回路は、前記第２駆動増幅器及び前記第２電力増幅器間で更に結合され、前記一次コイルは前記駆動増幅器及び前記第２駆動増幅器間で結合される
    請求項１７の集積回路。
19. 前記変圧器は、前記バイパスモードにおいて差動をシングルエンド変換する請求項１８の集積回路。
20. 高利得モード及びバイパスモードにおいて、第１増幅器で増幅を実行することと、
    前記高利得モードにおいて、第２増幅器で増幅を実行することと、
    変圧器を備える回路で（ｗｉｔｈ）前記第２増幅器に前記第１増幅器を結合されることと、前記変圧器は前記第１増幅器に結合される一次コイルだけ（ｂｙ）を具備し、前記バイパスモードにおいて出力信号を供給する二次コイルを更に備える
    を具備する信号増幅を実行する方法。
21. 前記バイパスモードにおいてスイッチを閉じることで前記二次コイルを接続させることと、
    前記高利得モードにおいて前記スイッチを開放することで前記二次コイルを非接続とさせることと
    を更に具備する請求項２０の方法。
22. 前記バイパスモードにおいて前記変圧器を備える前記第１増幅器のために出力インピーダンス整合を実行することと
    を更に具備する請求項２０の方法。
23. 前記高利得モード及び前記バイパスモードにおいて第３増幅器で増幅を実行することと、前記第１及び第３増幅器は第１差動入力信号を受信し、また第１差動増幅信号を供給する、
    前記高利得モードにおいて第４増幅器で増幅を実行することと、前記第２及び第４増幅器は第２差動入力信号を受信し、また第２差動増幅信号を供給する、
    前記第３増幅器を、前記回路を備える前記第４増幅器に結合させることと、前記一次コイルは前記第１及び第３増幅器間で結合される
    を更に具備する請求項２０の方法。
24. 前記バイパスモードにおいて前記変圧器で、差動をシングルエンド変換することと
    を更に具備する請求項２３の方法。
25. 高利得モード及びバイパスモードにおいて増幅を実行する手段と、
    前記高利得モードにおいて更なる増幅を実行する手段と、
    増幅を実行する前記手段を、更なる増幅を実行する前記手段に結合させる手段と、結合させる前記手段は、増幅を実行する前記手段に結合させる一次側だけ（ｂｙ）を有し、また前記バイパスモードにおいて出力信号を供給する二次側を有する変圧手段を具備する装置。

Images