CN106411314B - 基于变压器的差分耦合电路及介质集成悬置线差分耦合器 - Google Patents

基于变压器的差分耦合电路及介质集成悬置线差分耦合器 Download PDF

Info

Publication number
CN106411314B
CN106411314B CN201610793752.7A CN201610793752A CN106411314B CN 106411314 B CN106411314 B CN 106411314B CN 201610793752 A CN201610793752 A CN 201610793752A CN 106411314 B CN106411314 B CN 106411314B
Authority
CN
China
Prior art keywords
differential
transformer
difference channel
inductance coil
inductance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610793752.7A
Other languages
English (en)
Other versions
CN106411314A (zh
Inventor
马凯学
王勇强
牟首先
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201610793752.7A priority Critical patent/CN106411314B/zh
Publication of CN106411314A publication Critical patent/CN106411314A/zh
Application granted granted Critical
Publication of CN106411314B publication Critical patent/CN106411314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017545—Coupling arrangements; Impedance matching circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/20—Design optimisation, verification or simulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Near-Field Transmission Systems (AREA)

Abstract

本发明公开了基于变压器的差分耦合电路及介质集成悬置线差分耦合器，设有八个单端端口，形成四个差分端口，每两个差分端口之间均设置一个差分电路，每个差分电路包括二个线圈和四个电容，两个线圈之间并联两个电容，每一个线圈两端并联一个电容，从而保证差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制。同时，该差分耦合器还具有体积小、重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的特点，进一步提高了所述差分耦合器的性能。

Description

基于变压器的差分耦合电路及介质集成悬置线差分耦合器
技术领域
本发明涉及射频微波电路技术领域，具体涉及基于变压器的差分耦合电路及介质集成悬置线差分耦合器。
背景技术
随着现代无线通信技术的快速发展，射频集成电路向着高集成度、小体积等方向发展，对电磁抗干扰能力也提出了更高的要求。差分电路，也叫平衡式电路，它与单端电路相比，具有较好的共模抑制功能，具有较高的环境噪声抑制能力。耦合器作为一种功率合成或分配网络，并提供一定的端口间输出相位差，在射频微波电路与系统中广泛应用，可用于混频器、放大器、天线馈电网络等。现有的差分耦合器在一个单端耦合器的四个端口分别连接一个巴伦，再与其他差分电路进行相连，这样做的缺点是差分耦合器工作于差模信号时，共模信号抑制及交叉模信号转换的抑制功能较差，同时，现有的差分耦合器都是基于四分之一波长传输线的结构，电路体积大。
发明内容
本发明所要解决的技术问题是提供基于变压器的差分耦合电路及介质集成悬置线差分耦合器，解决当前的差分耦合器体积大，工作于差模信号时，共模信号抑制及交叉模信号转换的抑制功能差的问题。
本发明通过下述技术方案实现：
基于变压器的差分耦合电路，包括第一、第二、第三、第四差分电路，每个差分电路具体包括两个电感线圈、两个并联电容和两个跨接电容，其中，两个电感线圈构成变压器结构，两个并联电容分别与两个电感线圈并联，两个跨接电容与两个电感线圈互相间隔形成串联回路，第一、第二、第三、第四差分电路的第一电感线圈依次互相串联形成回路，从第一差分电路的第一电感线圈开始，相邻电感线圈的公共端依次定义为第二、第三、第四、第一单端口，第一、第二、第三、第四差分电路的第二电感线圈互相串联形成回路，从第一差分电路的第二电感线圈开始，相邻电感线圈的公共端依次定义为第六、第七、第八、第五单端口，第一单端口与第五单端口定义为第一差分端口，第二单端口与第六单端口定义为第二差分端口，第三单端口与第七单端口定义为第三差分端口，第四单端口与第八单端口定义为第四差分端口。
特别地，所述第一与第三差分电路电感取值均为La，第二与第四差分电路电感取值均为Lb，第一与第三差分电路跨接电容取值均为Cd，并联电容取值均为Cb，第二与第四差分电路跨接电容取值均为Ca，并联电容取值均为Cc,其中，La、Lb、Ca、Cb、Cc、Cd的
具体数值满足以下公式，
其中，第一差分电路的电感线圈构成的变压器的耦合系数及第三差分电路的电感线圈构成的变压器的耦合系数均为k1，第二差分电路的电感线圈构成的变压器的耦合系数及第四差分电路的电感线圈构成的变压器的耦合系数均为k2，ω0为工作的中心角频率，b＝±jc，Cb、Cc的和为定值的前提下，Cb和Cc各自的取值是任意的。
一种介质集成悬置线差分耦合器，包括上述基于变压器的差分耦合电路。
特别地，所述的介质集成悬置线差分耦合器，还包括介质集成悬置线平台，所述介质集成悬置线平台包括五层自上而下叠压的双面印制电路板，第三层电路板上、下表面设有基于变压器的差分耦合电路，第二层电路板和第四层电路板分别镂空，从而保证第三层电路板与第一层电路板和第五层电路板之间均形成空气腔体结构。
特别地，所述电感线圈构成的变压器均采用两圈互绕的螺旋电感，螺旋电感采用双层互联走线。
特别地，所述电容采用平行板电容。
特别地，所述第一层至第五层电路板的中间介质的材质依次为Fr4,Fr4，Rogers5880,Fr4,Fr4。
特别地，所述第三层电路板上、下表面电路布线用金属通孔进行连接
本发明与现有技术相比，具有如下的优点和有益效果：
本发明所述基于变压器的差分耦合电路及介质集成悬置线差分耦合器，设有八个单端端口，形成四个差分端口，每两个差分端口之间均设置一个差分电路，每个差分电路包括二个线圈和四个电容，两个线圈之间并联两个电容，每一个线圈两端并联一个电容，从而保证差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制。同时，该差分耦合器还具有体积小、重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的特点，进一步提高了所述差分耦合器的性价比。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：
图1为本发明实施例1提供的基于变压器的差分耦合电路原理图。
图2为本发明实施例2提供的介质集成悬置线差分耦合器的截面视图。
图3为本发明实施例2提供的介质集成悬置线差分耦合器的三维立体图。
图4为本发明实施例2提供的介质集成悬置线差分耦合器的俯视图。
图5为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模散射参数曲线图。
图6为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的共模散射参数曲线图。
图7为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的交叉模散射参数曲线图。
图8为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模幅度不平衡度曲线图。
图9为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模相位不平衡度曲线图。
为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。
实施例1
本实施例公开了一种基于变压器的差分耦合电路，如图1所示，图1为本发明实施例1提供的基于变压器的差分耦合电路原理图。
本实施例中，所述基于变压器的差分耦合电路包括四个差分端口，第一差分端口包括第一单端口port1和第五单端口port5，第二差分端口包括第二单端口port2和第六单端口port6，第三差分端口包括第三单端口port3和第七单端口port7，第四差分端口包括第五单端口port5和第八单端口port8；其中，第一差分端口与第二差分端口之间设有第一差分电路，第一差分电路具体包括第一电感线圈L1、第二电感线圈L2、第一并联电容C1、第二并联电容C2、第一跨接电容C3和第二跨接电容C4，第一电感线圈L1和第二电感线圈L2构成变压器结构，变压器耦合系数为K1，第一电感线圈L1设置于第一单端口port1和第二单端口port2之间，第二电感线圈L2设置于第五单端口port5和第六单端口port6之间，第一并联电容C1与第一电感线圈L1并联，第二并联电容C2与第二电感线圈L2并联，第一电感线圈L1、第一跨接电容C3、第二电感线圈L2、第二跨接电容C4依次串联形成回路；第二差分端口与第三差分端口之间设有第二差分电路，第二差分电路具体包括第三电感线圈L3、第四电感线圈L4、第三并联电容C5、第四并联电容C6、第三跨接电容C7、第四跨接电容C8，第三电感线圈L3和第四电感线圈L4构成变压器结构，变压器耦合系数为K2，第三电感线圈L3设置于第六单端口port6和第七单端口port7之间，第四电感线圈L4设置于第二单端口port2和第三单端口port3之间，第三并联电容C5与第三电感线圈L3并联，第四并联电容C6与第四电感线圈L4并联，第三电感线圈L3、第三跨接电容C7、第四电感线圈L4、第四跨接电容C8依次串联形成回路；第三差分端口与第四差分端口之间设有第三差分电路，第三差分电路具体包括第五电感线圈L5、第六电感线圈L6、第五并联电容C9、第六并联电容C10、第五跨接电容C11、第六跨接电容C12，第五电感线圈L5和第六电感线圈L6构成变压器结构，变压器耦合系数为K1，第五电感线圈L5设置于第三单端口port3和第四单端口port4之间，第六电感线圈L6设置于第七单端口port7和第八单端口port8之间，第五并联电容C9与第五电感线圈L5并联，第六并联电容C10与第六电感线圈L6并联，第五电感线圈L5、第五跨接电容C11、第六电感线圈L6、第六跨接电容C12依次串联形成回路；第四差分端口与第一差分端口之间设有第四差分电路，第四差分电路具体包括第七电感线圈L7、第八电感线圈L8、第七并联电容C13、第八并联电容C14、第七跨接电容C15、第八跨接电容C16，第七电感线圈L7和第八电感线圈L8构成变压器结构，变压器耦合系数为K2，第七电感线圈L7设置于第八单端口和第五单端口之间，第八电感线圈L8设置于第四单端口和第一单端口之间，第七并联电容C13与第七电感线圈L7并联，第八并联电容C14与第八电感线圈L8并联，第七电感线圈L7、第七跨接电容C15、第八电感线圈L8、第八跨接电容C16依次串联形成回路。
所述第一电感线圈L1、第二电感线圈L2、第五电感线圈L5、第六电感线圈L6的电感取值均为La，所述第三电感线圈、第四电感线圈、第五电感线圈、第六电感线圈的电感取值均为Lb；所述第一并联电容C1、第二并联电容C2、第五并联电容C9、第六并联电容C10的电容取值均为Cd，所述第一跨接电容C3和第二跨接电容C4、第五跨接电容C11、第六跨接电容C12的电容取值均为Cb，所述第三并联电容C5、第四并联电容C6、第七并联电容C13、第八并联电容C14的电容取值均为Ca，所述第三跨接电容C7、第四跨接电容C8、第七跨接电容C15、第八跨接电容C16的电容取值均为Cc，所述La、Lb、Ca、Cb、Cc、Cd取值依据如下：
由于具备对称性，一个八端口单端网络的散射矩阵可以表示为：
它的混合模散射矩阵Smixed为:
其中，
和表示分别表示差模和共模散射矩阵，和表示交叉模转换矩阵。
一个差分耦合器是一个八端口网络，其最佳工作效果为：工作于差模信号，同时具有共模信号抑制以及交叉模转换(差分信号与共模信号之间的转换)的抑制功能。基于上述特性，为使八端口差分耦合电路达到最佳工作效果，需满足下列公式：
b/2-f+q/2＝±j·(c/2-g+r/2)，
故获得一个最佳工作效果的八端口差分耦合器应该具有如下的散射矩阵形式：
其中b＝±j·c，j为虚数单位。
对于如附图1所示的基于变压器的差分耦合电路，其最佳工作效果为：对于差模信号，差分端口1输入差模信号，没有差模信号反射，差分端口2和3具有等幅正交的差模信号输出，差分端口4隔离。对于共模信号，差分端口1输入共模信号，共模信号完全反射，没有能量从差分端口2、3、4输出。对于交叉模信号转换，没有差模信号转换为共模信号，也没有共模信号转换为差模信号。若要实现上述最佳工作效果，本实施例所述基于变压器的差分耦合电路的散射矩阵同样需要满足上述最佳工作效果的八端口差分耦合器应该具有的散射矩阵公式，故可获得实施例所述基于变压器的差分耦合电路中各个电容、电感具体数值计算公式：
其中，第一差分电路的电感线圈构成的变压器的耦合系数及第三差分电路的电感线圈构成的变压器的耦合系数均为k1，第二差分电路的电感线圈构成的变压器的耦合系数及第四差分电路的电感线圈构成的变压器的耦合系数均为k2，ω0为工作的中心角频率，b＝±jc，Cb、Cc的和为定值的前提下，Cb和Cc各自的取值是任意的。
实施例二
本实施例公开了一种包括实施例1所述的基于变压器的差分耦合电路的介质集成悬置线差分耦合器，所述基于变压器的差分耦合电路设置于悬置线电路板上。
如图2、图3所示，图2为本发明实施例2提供的介质集成悬置线差分耦合器的截面视图，图3为本发明实施例2提供的介质集成悬置线差分耦合器的三维立体图。
本实施例中，所述介质集成悬置线差分耦合器包括实施例1所述基于变压器的差分耦合电路和介质集成悬置线平台，所述介质集成悬置线平台包括五层自上而下叠压的双面印制电路板，即包括G1至G10十层金属层，每层电路板的两面金属层之间填充中间介质，第一层至第五层电路板的中间介质材质依次为Fr4,Fr4，Rogers5880,Fr4,Fr4，厚度依次为0.6mm,2mm,0.254mm,2mm,0.6mm。第二层电路板和第四层电路板中间镂空，从而保证第三层电路板分别与第一层电路板和第五层电路板之间形成空气腔体结构。金属层G2和G9作为悬置线电路的信号地。第三层电路板上、下表面金属层G5、G6上设置实施例1所述基于变压器的差分耦合电路。如图4所示，图4为本发明实施例2提供的介质集成悬置线差分耦合器的俯视图。所述基于变压器的差分耦合电路采用双层布线，金属板G5和G6之间通过金属通孔进行连接，从而达到减小损耗的目标。其中，所述基于变压器的差分耦合电路均采用两圈互绕的螺旋电感作为电感线圈构成的变压器，一圈设置于金属板G5上，另一圈设置于金属板G6；所述基于变压器的差分耦合电路中的电容均采用平行板电容实现。
本实施例中，分别选取中心频率为f＝0.5GHz,ω0＝2πf,k1＝0.56,k2＝0.5,则根据实施例1中公式计算获得基于变压器的差分耦合电路中电容和电感具体数值为：La＝18.36nH,Lb＝21.22nH,Ca＝3.18pF,Cd＝3.54pF,Cb+Cc＝7.68pF，通过电磁仿真软件可以得到版图具体尺寸为：l1＝14.8mm,l2＝l3＝8.4mm,l4＝10.15mm,w1＝1.45mm,w2＝2mm,w3＝0.65mm,w4＝2.5mm,wL1＝wL2＝0.4mm,sL1＝0.15mm,sL2＝0.3mm,t1＝3.07mm,t2＝3.37mm,tw01＝0.78mm,tw02＝0.6mm,tw1＝5.8mm,tw2＝2mm,tl1＝6mm,tl2＝1.8mm,sl1＝4mm,sw1＝5.85mm。所实现的电路尺寸为0.08λ0×0.08λ0，其中λ0是中心频率处的波长。该电路尺寸远小于已有文献中的电路尺寸，解决了当前的差分耦合器体积大的问题，同时，基于介质集成悬置线的平台，该电路该差分耦合器还具有重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的优点。
对本实施例所述介质集成悬置线差分耦合器进行测试，测试结果如图5、图6、图7、图8、图9所示，图5为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模散射参数曲线图。图6为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的共模散射参数曲线图。图7为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的交叉模散射参数曲线图。
由图5、图6、图7可知，本实施例所述基于变压器的电路分析、电磁仿真和测试结果三者吻合较好。SddAA、SddAB、SddAC、SddAD分别表示差模的散射参数。SccAA、SccAB、SccAC、SccAD分别表示共模的散射参数。ScdAA、ScdAB、ScdAC、ScdAD分别表示差模与共模信号之间的转换，即交叉模散射参数。在22.68％的带宽范围内，测试的差模回拨损耗和隔离度都优于13dB,在40％的带宽范围内，测试的交叉模抑制大于30dB,测试的共模抑制大于10dB,共模抑制最大值为30dB。
图8为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模幅度不平衡度曲线图。图9为本发明实施例2提供的介质集成悬置线差分耦合器仿真测试获得的差模相位不平衡度曲线图。由图8、图9可知，本实施例所述基于变压器的差分耦合器从0.438GHz到0.478GHz,测试的幅度不平衡度为±0.5dB。从0.472GHz到0.54GHz,测试的相位不平衡度为90±3度。
由上述测试结果可知，本实施例所述介质集成悬置线差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制，解决已有文献中的差分耦合器差模工作带宽窄，差模相位平衡度不好，交叉模抑制特性差的问题。
本发明的技术方案，设有八个单端端口，形成四个差分端口，每两个差分端口之间均设置一个差分电路，每个差分电路包括两个电感线圈和四个电容，两个线圈之间并联两个电容，每一个线圈两端并联一个电容，从而保证差分耦合器能够在一定的频段内实现差模工作、共模抑制和交叉模转换抑制。同时，该差分耦合器还具有体积小、重量轻、功耗低、自封装、一体化集成、电磁屏蔽、成本低的优点。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的一种具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.基于变压器的差分耦合电路，其特征在于，包括第一、第二、第三、第四差分电路，每个差分电路具体包括两个电感线圈、两个并联电容和两个跨接电容，其中，两个电感线圈构成变压器结构，两个并联电容分别与两个电感线圈并联，两个跨接电容与两个电感线圈互相间隔形成串联回路，第一、第二、第三、第四差分电路的第一电感线圈依次互相串联形成回路，从第一差分电路的第一电感线圈开始，相邻电感线圈的公共端依次定义为第二、第三、第四、第一单端口，第一、第二、第三、第四差分电路的第二电感线圈互相串联形成回路，从第一差分电路的第二电感线圈开始，相邻电感线圈的公共端依次定义为第六、第七、第八、第五单端口，第一单端口与第五单端口定义为第一差分端口，第二单端口与第六单端口定义为第二差分端口，第三单端口与第七单端口定义为第三差分端口，第四单端口与第八单端口定义为第四差分端口。
2.根据权利要求1所述的基于变压器的差分耦合电路，其特征在于，
所述第一与第三差分电路电感取值均为La，第二与第四差分电路电感取值均为Lb，第一与第三差分电路跨接电容取值均为Cd，并联电容取值均为Cb，第二与第四差分电路跨接电容取值均为Ca，并联电容取值均为Cc,其中，La、Lb、Ca、Cd、Cb、Cc的具体数值满足以下公式，
其中，第一差分电路的电感线圈构成的变压器的耦合系数及第三差分电路的电感线圈构成的变压器的耦合系数均为k1，第二差分电路的电感线圈构成的变压器的耦合系数及第四差分电路的电感线圈构成的变压器的耦合系数均为k2，ω0为工作的中心角频率，b＝±jc，Cb、Cc的和为定值的前提下，Cb和Cc各自的取值是任意的。
3.一种介质集成悬置线差分耦合器，其特征在于，包括权利要求1或2任一所述的基于变压器的差分耦合电路。
4.根据权利要求3所述的介质集成悬置线差分耦合器，其特征在于，还包括介质集成悬置线平台，所述介质集成悬置线平台包括五层自上而下叠压的双面印制电路板，第三层电路板上、下表面设有基于变压器的差分耦合电路，第二层电路板和第四层电路板分别镂空，从而保证第三层电路板与第一层电路板和第五层电路板之间均形成空气腔体结构。
5.根据权利要求4所述的介质集成悬置线差分耦合器，其特征在于，所述电感线圈构成的变压器均采用两圈互绕的螺旋电感，螺旋电感采用双层互联走线。
6.根据权利要求4所述的介质集成悬置线差分耦合器，其特征在于，所述电容采用平行板电容。
7.根据权利要求4所述的介质集成悬置线差分耦合器，其特征在于，所述第一层至第五层电路板的中间介质的材质依次为Fr4,Fr4，Rogers5880,Fr4,Fr4。
8.根据权利要求4所述的介质集成悬置线差分耦合器，其特征在于，所述第三层电路板上、下表面电路布线用金属通孔进行连接。
CN201610793752.7A 2016-08-31 2016-08-31 基于变压器的差分耦合电路及介质集成悬置线差分耦合器 Active CN106411314B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610793752.7A CN106411314B (zh) 2016-08-31 2016-08-31 基于变压器的差分耦合电路及介质集成悬置线差分耦合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610793752.7A CN106411314B (zh) 2016-08-31 2016-08-31 基于变压器的差分耦合电路及介质集成悬置线差分耦合器

Publications (2)

Publication Number Publication Date
CN106411314A CN106411314A (zh) 2017-02-15
CN106411314B true CN106411314B (zh) 2019-03-19

Family

ID=58002017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610793752.7A Active CN106411314B (zh) 2016-08-31 2016-08-31 基于变压器的差分耦合电路及介质集成悬置线差分耦合器

Country Status (1)

Country Link
CN (1) CN106411314B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110174592B (zh) * 2019-06-06 2020-12-29 北京航空航天大学 一种多级全模式分解巴伦结构及线缆特性测试端接电路
CN111681851A (zh) * 2020-05-14 2020-09-18 成都华微电子科技有限公司 高速差分信号输入输出电路和集成电路芯片
CN117353683A (zh) * 2022-06-28 2024-01-05 锐石创芯(深圳)科技股份有限公司 射频前端模组和电子设备
CN116111970B (zh) * 2023-03-28 2023-08-04 南通大学 一种基于集总元件的八端口3dB耦合器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8149050B2 (en) * 2009-11-13 2012-04-03 Qualcomm, Incorporated Cascaded amplifiers with transformer-based bypass mode
US8626084B2 (en) * 2010-05-13 2014-01-07 Qualcomm, Incorporated Area efficient concurrent matching transceiver
CN105070705B (zh) * 2015-07-12 2017-09-26 北京理工大学 高集成度片上混合型差分正交耦合器

Also Published As

Publication number Publication date
CN106411314A (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN106411314B (zh) 基于变压器的差分耦合电路及介质集成悬置线差分耦合器
US7508283B2 (en) Composite right/left handed (CRLH) couplers
Guo et al. Wideband differential bandpass filters on multimode slotline resonator with intrinsic common-mode rejection
CN104091992B (zh) 一种采用基片集成同轴线技术的紧凑型双频枝节线耦合器
WO2021244648A1 (zh) 一种3dB正交混合耦合器及射频前端模块、通信终端
CN104218297B (zh) 基于宽边耦合的多端口高隔离度平衡功分网络
CN107317083A (zh) 多层微带结构超宽带3dB电桥
CN108123196B (zh) 基于竖直双面平行带线的宽带滤波集成立体巴伦
CN102945996B (zh) 多层立体巴伦和平衡/不平衡信号转换网络
CN103915665B (zh) 一种紧凑型超宽带双带陷的平衡带通滤波器
JP2016225399A (ja) 積層型電子部品
CN106100602A (zh) 一种宽带巴伦阻抗变换器
Zhang et al. Improved planar Marchand balun using a patterned ground plane
CN108011168B (zh) 一种可端接复数阻抗的新型Wilkinson功率分配器
CN107039719B (zh) 一种叠层基片集成波导结构的多模双通带平衡滤波器
CN108417956A (zh) 一种四路功分器
CN105680127B (zh) 基于信号干扰理论的差分带通滤波器
TWI326934B (en) Active bandpass filter
CN109713417B (zh) 电容加载亚四分之一波长太赫兹单片电路巴伦结构
CN113285198B (zh) 层叠型平衡-不平衡转换器
CN109039290A (zh) 基于介质集成悬置线的集总元件功率合成放大器
Chen et al. A planar balanced branch-line coupler with filtering function
Chen et al. Novel broadband planar balun using multiple coupled lines
Sun et al. Design of wide-brimmed coupler based on LTCC technology
Li et al. Design of the micro lumped balun based on LTCC technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant