CN105070705B - 高集成度片上混合型差分正交耦合器 - Google Patents

高集成度片上混合型差分正交耦合器 Download PDF

Info

Publication number
CN105070705B
CN105070705B CN201510406728.9A CN201510406728A CN105070705B CN 105070705 B CN105070705 B CN 105070705B CN 201510406728 A CN201510406728 A CN 201510406728A CN 105070705 B CN105070705 B CN 105070705B
Authority
CN
China
Prior art keywords
metal
difference
metal level
wire
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510406728.9A
Other languages
English (en)
Other versions
CN105070705A (zh
Inventor
陈志铭
高巍
王兴华
万嘉月
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201510406728.9A priority Critical patent/CN105070705B/zh
Publication of CN105070705A publication Critical patent/CN105070705A/zh
Application granted granted Critical
Publication of CN105070705B publication Critical patent/CN105070705B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种高集成度片上混合型差分正交耦合器,属于射频集成电路领域。针对传统的正交耦合器芯片面积大且多为单端电路的问题,本发明提供一种片上混合型差分正交耦合器,包括设置在芯片第n金属层的用于连接差分输入端和差分直通端的差分直通螺旋线圈,交叉部分通过芯片第n、n‑1和n‑2金属层的跳线连接;设置在芯片第n‑1金属层的用于连接差分耦合端和差分隔离端的差分耦合螺旋线圈,交叉部分通过芯片第n‑2和n‑3金属层的跳线连接;差分直通螺旋线圈中心正对差分耦合螺旋线圈中心,两螺旋线圈的内径、金属线宽、金属线间距、金属线圈数均相等。所述高集成度片上混合型差分正交耦合器适用于差分信号处理电路,占用芯片面积小,成本低。

Description

高集成度片上混合型差分正交耦合器
技术领域
本发明涉及射频集成电路领域,具体涉及高集成度片上混合型差分正交耦合器。
背景技术
在现代通信系统中,正交耦合器是一种非常重要的无源器件,被广泛应用于谐波混频器、移相器、以及平衡放大器等射频电路中。正交耦合器是一种具有方向性的功率耦合器件,在对功率进行平均分配的同时,可得到相位差为90°的两路输出信号。正交耦合器为四端口器件如图1所示,端口1为输入端,端口2为直通端,端口3为耦合端,端口4为隔离端。传统的正交耦合器多使用四分之一波长传输线或微带线的结构实现,这样的正交耦合器面积大,成本高。现也有一些使用集总参数的正交耦合器,其使用电容、电感的串并联来模拟各种参数,实现正交耦合的功能,但是这种正交耦合器由于使用多个电感,其也会占用较大的芯片面积,存在面积大、成本高等缺点。混合型正交耦合器通过金属线圈间的耦合来实现正交耦合的功能,其占用的芯片面积远小于传统正交耦合器。
国内外学者对耦合器做了很多研究:2008年,美国专利US7425877B2公开了一种基于薄膜混和衬底(thin film hybrid substrate)的高可靠度高性能的兰格耦合器(Langecouplers),其包括电容、电感、多层跨接及电阻,在提高了兰格耦合器(Lange couplers)电性能的同时达到良好的整体结构完整性;2010年,美国专利US7714679B2公布了一种改善型螺旋耦合器(spiral coupler),其包括多条螺旋线圈并行设置在一个平面上,第一条线圈包括输入端和直通端,第二条线圈包括耦合端和隔离端,交叉部分使用跳线以保证所有端口连接到最外圈线圈上;2013年,中国专利申请CN103138037A公布了一种基于标准CMOS工艺的集成定向耦合器,其包括第一层线圈,两端分别为输入端和直通端,其间设有可调电容阵列,用于频率调谐,第二层线圈,两端分别为耦合端和隔离端,其间设有可调电容阵列,用于隔离度调谐。美国专利US7425877B2、美国专利US7714679B2与中国专利申请CN103138037A均为单端耦合器,不适用于差分信号处理电路。
发明内容
本发明提供一种高集成度片上混合型差分正交耦合器,使用较小的面积实现适用于差分信号处理电路的正交耦合器。
本发明所述高集成度片上混合型差分正交耦合器,其特征在于:所述片上混合型差分正交耦合器包括设置在芯片第n金属层的差分输入端和差分直通端,设置在芯片第n-1金属层的差分耦合端和差分隔离端;其中差分输入端和差分直通端通过芯片第n金属层的差分直通螺旋线圈连接,交叉部分通过芯片第n、n-1和n-2金属层的跳线连接;差分耦合端和差分隔离端通过芯片第n-1金属层的差分耦合螺旋线圈连接,交叉部分通过芯片第n-2和n-3金属层的跳线连接;芯片第n金属层的差分直通螺旋线圈中心正对芯片第n-1金属层的差分耦合螺旋线圈中心,差分直通螺旋线圈与差分耦合螺旋线圈的内径、金属线宽、金属线间距、金属线圈数均相等;差分输入端的两端、差分直通端的两端、差分耦合端的两端以及差分隔离端的两端均分别设置在耦合器中轴线的两侧,呈立体结构。
差分输入端的两端分别为差分输入端A端和差分输入端B端,差分直通端的两端分别为差分直通端A端和差分直通端B端,差分耦合端的两端分别为差分耦合端A端和差分耦合端B端,差分隔离端的两端分别为差分隔离端A端和差分隔离端B端。用于连接差分输入端A端和差分直通端A端的金属线圈与用于连接差分输入端B端和差分直通端B端的金属线圈按耦合器中轴线镜像对称设置,用于连接差分耦合端A端和差分隔离端A端的金属线圈与用于连接差分耦合端B端和差分隔离端B端的金属线圈按耦合器中轴线镜像对称设置。因此,设置在第n金属层的差分直通螺旋线圈和第n-1金属层的差分耦合螺旋线圈具有良好的耦合性和对称性以保证差分直通端和差分耦合端输出信号正交且幅度相同。
根据本发明所述的高集成度片上混合型差分正交耦合器的一种优选方案,差分直通螺旋线圈的差分输入端A端依次通过第n金属层的第一金属线、第十一节点、第n金属层的第十一金属线、第十六通孔、第n-1金属层的第四跳线、第二十五通孔、第n金属层的第二十二金属线、第二十二通孔、第n-1金属层的第一跳线、第十三通孔、第n金属层的第十三金属线、第十四通孔、第n-2金属层的第十一跳线、第十七通孔、第n金属层的第三金属线连接到差分直通端A端。
差分直通螺旋线圈的差分输入端B端依次通过第n金属层的第二金属线、第二十一节点、第n金属层的第二十一金属线、第二十六节点、第n金属层的第三跳线、第十五节点、第n金属层的第十二金属线、第十二节点、第n金属层的第二跳线、第二十三节点、第n金属层的第二十三金属线、第二十四通孔、第n-2金属层的第二十一跳线、第二十七通孔、第n金属层的第四金属线连接到差分直通端B端。
差分耦合螺旋线圈的差分耦合端A端依次通过第n-1金属层的第五金属线、第三十一节点、第n-1金属层的第三十一金属线、第三十六通孔、第n-2金属层的第八跳线、第四十五通孔、第n-1金属层的第四十二金属线、第四十二通孔、第n-2金属层的第五跳线、第三十三通孔、第n-1金属层的第三十三金属线、第三十四通孔、第n-3金属层的第三十一跳线、第三十七通孔、第n-1金属层的第七金属线连接到差分隔离端A端。
差分耦合螺旋线圈的差分耦合端B端依次通过第n-1金属层的第六金属线、第四十一节点、第n-1金属层的第四十一金属线、第四十六通孔、第n-3金属层的第七跳线、第三十五通孔、第n-1金属层的第三十二金属线、第三十二通孔、第n-3金属层的第六跳线、第四十三通孔、第n-1金属层的第四十三金属线、第四十四通孔、第n-3金属层的第四十一跳线、第四十七通孔、第n-1金属层的第八金属线连接到差分隔离端B端。
上述节点用于连接相同金属层的两条金属线或金属线与跳线,通孔用于连接不同金属层的金属线与跳线。
本发明所述的螺旋线圈的形状包括圆形、椭圆形、方形、五边形、六边形、七边形、八边形或多边形等。
本发明所述的高集成度片上混合型差分正交耦合器的有益效果是:本发明采用差分螺旋绕线的方式,使用较小的面积实现适用于差分信号处理电路的正交耦合器,集成度高,成本低,具有良好的应用前景。
附图说明
图1是正交耦合器工作示意图;
图2是高集成度片上混合型差分正交耦合器直观图;
图3是高集成度片上混合型差分正交耦合器爆炸图;
图4是差分直通螺旋线圈结构示意图;
图5是差分耦合螺旋线圈结构示意图;
图6是高集成度片上混合型差分正交耦合器各端口反射系数仿真结果;
图7是高集成度片上混合型差分正交耦合器隔离端口隔离度仿真结果;
图8是高集成度片上混合型差分正交耦合器差分直通端和差分耦合端信号幅度仿真结果;
图9是高集成度片上混合型差分正交耦合器差分直通端和差分耦合端信号相位仿真结果。
具体实施方式
所述高集成度片上混合型差分正交耦合器直观图如图2所示,爆炸图如图3所示,差分直通螺旋线圈俯视图如图4所示,差分耦合螺旋线圈俯视图如图5所示。
参见图4、图5,所述片上混合型差分正交耦合器包括差分直通螺旋线圈的设置在芯片第n金属层的差分输入端P1IA、P1IB和差分直通端P1DA、P1DB,差分耦合螺旋线圈的设置在芯片第n-1金属层的差分耦合端P2CA、P2CB和差分隔离端P2SA、P2SB。差分输入端的两端P1IA、P1IB设置在耦合器中轴线Y1Y2的两侧,差分直通端的两端P1DA、P1DB也设置在耦合器中轴线Y1Y2的两侧;差分耦合端的两端P2CA、P2CB设置在耦合器中轴线Y1Y2的两侧,差分隔离端的两端P2SA、P2SB也设置在耦合器中轴线Y1Y2的两侧。
芯片第n金属层的差分直通螺旋线圈的中心与芯片第n-1金属层的差分耦合螺旋线圈的中心对正设置,且差分直通螺旋线圈与差分耦合螺旋线圈的内径、金属线宽、金属线间距、金属线圈数均相等。用于连接差分输入端A端(P1IA)和差分直通端A端(P1DA)的金属线圈与用于连接差分输入端B端(P1IB)和差分直通端B端(P1DB)的金属线圈按耦合器的中轴线(Y1Y2)镜像对称设置,用于连接差分耦合端A端(P2CA)和差分隔离端A端(P2SA)的金属线圈与用于连接差分耦合端B端(P2CB)和差分隔离端B端(P2SB)的金属线圈按耦合器的中轴线(Y1Y2)镜像对称设置。因此,设置在芯片第n金属层的差分直通螺旋线圈和芯片第n-1金属层的差分耦合螺旋线圈具有良好的耦合性和对称性,以保证差分直通端和差分耦合端输出信号正交且幅度相同。
参见图4,所述差分直通螺旋线圈的差分输入端A端P1IA通过设置在芯片第n金属层的多条金属线、设置在芯片第n-1、n-2金属层的多条跳线以及通孔连接到差分直通螺旋线圈的差分直通端A端P1DA。在本发明的具体实施方式中,所述差分直通螺旋线圈的差分输入端A端P1IA依次通过第n金属层的金属线M1、节点K11、第n金属层的金属线M11、通孔K16、第n-1金属层的跳线J4、通孔K25、第n金属层的金属线M22、通孔K22、第n-1金属层的跳线J1、通孔K13、第n金属层的金属线M13、通孔K14、第n-2金属层的跳线J11、通孔K17、第n金属层的金属线M3连接到差分直通端A端P1DA。
所述差分直通螺旋线圈的差分输入端B端P1IB通过设置在芯片第n金属层的多条金属线、设置在芯片第n、n-2金属层的多条跳线以及通孔连接到差分直通螺旋线圈的差分直通端B端P1DB。在本发明的具体实施方式中,所述差分直通螺旋线圈的差分输入端B端P1IB依次通过第n金属层的金属线M2、节点K21、第n金属层的金属线M21、节点K26、第n金属层的跳线J3、节点K15、第n金属层的金属线M12、节点K12、第n金属层的跳线J2、节点K23、第n金属层的金属线M23、通孔K24、第n-2金属层的跳线J21、通孔K27、第n金属层的金属线M4连接到差分直通端B端P1DB。
参见图5,所述差分耦合螺旋线圈的差分耦合端A端P2CA通过设置在芯片第n-1金属层的多条金属线、设置在芯片第n-2、n-3金属层的多条跳线以及通孔连接到差分耦合螺旋线圈的差分隔离端A端P2SA。在本发明的具体实施方式中,所述差分耦合螺旋线圈的差分耦合端A端P2CA依次通过第n-1金属层的金属线N5、节点K31、第n-1金属层的金属线N31、通孔K36、第n-2金属层的跳线J8、通孔K45、第n-1金属层的金属线N42、通孔K42、第n-2金属层的跳线J5、通孔K33、第n-1金属层的金属线N33、通孔K34、第n-3金属层的跳线J31、通孔K37、第n-1金属层的金属线N7连接到差分隔离端A端P2SA。
所述差分耦合螺旋线圈的差分耦合端B端P2CB通过设置在芯片第n-1金属层的多条金属线和设置在芯片第n-3金属层的多条跳线以及通孔连接到差分耦合螺旋线圈的差分隔离端B端P2SB。在本发明的具体实施方式中,所述差分耦合螺旋线圈的差分耦合端B端P2CB依次通过第n-1金属层的金属线N6、节点K41、第n-1金属层的金属线N41、通孔K46、第n-3金属层的跳线J7、通孔K35、第n-1金属层的金属线N32、通孔K32、第n-3金属层的跳线J6、通孔K43、第n-1金属层的金属线N43、通孔K44、第n-3金属层的跳线J41、通孔K47、第n-1金属层的金属线N8连接到差分隔离端B端P2SB。
上述节点用于连接相同金属层的两条金属线或金属线与跳线,通孔用于连接不同金属层的金属线与跳线。
参见图4,金属线M1与金属线M2、金属线M3与金属线M4、金属线M11与金属线M21、金属线M12与金属线M22、金属线M13与金属线M23、跳线J11与跳线J21对于耦合器中轴线Y1Y2镜像对称设置。金属线M12设置在金属线M11与金属线M13之间,金属线M22设置在金属线M21与金属线M23之间。
参见图5,金属线N5与金属线N6、金属线N7与金属线N8、金属线N31与金属线N41、金属线N32与金属线N42、金属线N33与金属线N43、跳线J31与跳线J41对于耦合器中轴线Y1Y2镜像对称设置。金属线N32设置在金属线N31与金属线N33之间,金属线N42设置在金属线N41与金属线N43之间。
所述具体实施例的高集成度片上混合型差分正交耦合器工作时,差分输入端接标准阻抗(100欧姆)信号源,差分直通端与差分耦合端分别接匹配负载,差分隔离端接100欧姆电阻。本实施例所述高集成度片上混合型差分正交耦合器的性能示意图如图6、图7、图8、图9所示,从图6中可以看出高集成度片上混合型差分正交耦合器的差分输入端、差分直通端、差分耦合端、差分隔离端均匹配良好,对应的反射系数S11、S22、S33、S44在10GHz~30GHz范围内均小于-10dB;从图7中可以看出高集成度片上混合型差分正交耦合器差分隔离端的隔离度S41在20GHz为-18.8dB;从图8中可以看出高集成度片上混合型差分正交耦合器差分直通端和差分耦合端的信号幅度在20GHz处相等,且均为-3.6dB;从图9中可以看出高集成度片上混合型差分正交耦合器差分直通端和差分耦合端的信号相位分别为106.7°和16.7°,即相位相差90°。
在具体实施例中,布置在芯片第n金属层、芯片第n-1金属层的金属线采用长方形布图,也可以采用圆形布图、椭圆形布图、方形布图、五边形布图、六边形布图、七边形布图、八边形布图或多边形布图,在此不一一累述。
上面对本发明的具体实施方式进行了描述,但是,本发明保护的不仅限于具体实施方式的范围。

Claims (4)

1.高集成度片上混合型差分正交耦合器,其特征在于:所述片上混合型差分正交耦合器包括设置在芯片第n金属层的差分输入端(P1IA、P1IB)和差分直通端(P1DA、P1DB),设置在芯片第n-1金属层的差分耦合端(P2CA、P2CB)和差分隔离端(P2SA、P2SB);其中差分输入端(P1IA、P1IB)和差分直通端(P1DA、P1DB)通过芯片第n金属层的差分直通螺旋线圈连接,交叉部分通过芯片第n、n-1和n-2金属层的跳线连接;差分耦合端(P2CA、P2CB)和差分隔离端(P2SA、P2SB)通过芯片第n-1金属层的差分耦合螺旋线圈连接,交叉部分通过芯片第n-2和n-3金属层的跳线连接;芯片第n金属层的差分直通螺旋线圈中心正对芯片第n-1金属层的差分耦合螺旋线圈中心,差分直通螺旋线圈与差分耦合螺旋线圈的内径、金属线宽、金属线间距、金属线圈数均相等;差分输入端的两端(P1IA、P1IB)、差分直通端的两端(P1DA、P1DB)、差分耦合端的两端(P2CA、P2CB)以及差分隔离端的两端(P2SA、P2SB)均分别设置在耦合器中轴线的两侧,呈立体结构。
2.根据权利要求1所述的高集成度片上混合型差分正交耦合器,其特征在于:用于连接差分输入端A端(P1IA)和差分直通端A端(P1DA)的金属线圈与用于连接差分输入端B端(P1IB)和差分直通端B端(P1DB)的金属线圈按耦合器中轴线镜像对称设置;用于连接差分耦合端A端(P2CA)和差分隔离端A端(P2SA)的金属线圈与用于连接差分耦合端B端(P2CB)和差分隔离端B端(P2SB)的金属线圈按耦合器中轴线镜像对称设置。
3.根据权利要求1所述的高集成度片上混合型差分正交耦合器,其特征在于:
差分直通螺旋线圈的差分输入端A端(P1IA)依次通过第n金属层的第一金属线(M1)、第十一节点(K11)、第n金属层的第十一金属线(M11)、第十六通孔(K16)、第n-1金属层的第四跳线(J4)、第二十五通孔(K25)、第n金属层的第二十二金属线(M22)、第二十二通孔(K22)、第n-1金属层的第一跳线(J1)、第十三通孔(K13)、第n金属层的第十三金属线(M13)、第十四通孔(K14)、第n-2金属层的第十一跳线(J11)、第十七通孔(K17)、第n金属层的第三金属线(M3)连接到差分直通端A端(P1DA);
差分直通螺旋线圈的差分输入端B端(P1IB)依次通过第n金属层的第二金属线(M2)、第二十一节点(K21)、第n金属层的第二十一金属线(M21)、第二十六节点(K26)、第n金属层的第三跳线(J3)、第十五节点(K15)、第n金属层的第十二金属线(M12)、第十二节点(K12)、第n金属层的第二跳线(J2)、第二十三节点(K23)、第n金属层的第二十三金属线(M23)、第二十四通孔(K24)、第n-2金属层的第二十一跳线(J21)、第二十七通孔(K27)、第n金属层的第四金属线(M4)连接到差分直通端B端(P1DB);
差分耦合螺旋线圈的差分耦合端A端(P2CA)依次通过第n-1金属层的第五金属线(N5)、第三十一节点(K31)、第n-1金属层的第三十一金属线(N31)、第三十六通孔(K36)、第n-2金属层的第八跳线(J8)、第四十五通孔(K45)、第n-1金属层的第四十二金属线(N42)、第四十二通孔(K42)、第n-2金属层的第五跳线(J5)、第三十三通孔(K33)、第n-1金属层的第三十三金属线(N33)、第三十四通孔(K34)、第n-3金属层的第三十一跳线(J31)、第三十七通孔(K37)、第n-1金属层的第七金属线(N7)连接到差分隔离端A端(P2SA);
差分耦合螺旋线圈的差分耦合端B端(P2CB)依次通过第n-1金属层的第六金属线(N6)、第四十一节点(K41)、第n-1金属层的第四十一金属线(N41)、第四十六通孔(K46)、第n-3金属层的第七跳线(J7)、第三十五通孔(K35)、第n-1金属层的第三十二金属线(N32)、第三十二通孔(K32)、第n-3金属层的第六跳线(J6)、第四十三通孔(K43)、第n-1金属层的第四十三金属线(N43)、第四十四通孔(K44)、第n-3金属层的第四十一跳线(J41)、第四十七通孔(K47)、第n-1金属层的第八金属线(N8)连接到差分隔离端B端(P2SB)。
4.根据权利要求1所述的高集成度片上混合型差分正交耦合器,其特征在于:所述差分输入端(P1IA、P1IB)、差分直通端(P1DA、P1DB)以及用于连接差分输入端(P1IA、P1IB)与差分直通端(P1DA、P1DB)的差分直通螺旋线圈可设置在芯片第n-1金属层,交叉部分通过芯片第n-2和n-3金属层的跳线连接;相应的所述差分耦合端(P2CA、P2CB)、差分隔离端(P2SA、P2SB)以及用于连接差分耦合端(P2CA、P2CB)与差分隔离端(P2SA、P2SB)的差分耦合螺旋线圈设置在芯片第n金属层,交叉部分通过芯片第n、n-1和n-2金属层的跳线连接。
CN201510406728.9A 2015-07-12 2015-07-12 高集成度片上混合型差分正交耦合器 Active CN105070705B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510406728.9A CN105070705B (zh) 2015-07-12 2015-07-12 高集成度片上混合型差分正交耦合器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510406728.9A CN105070705B (zh) 2015-07-12 2015-07-12 高集成度片上混合型差分正交耦合器

Publications (2)

Publication Number Publication Date
CN105070705A CN105070705A (zh) 2015-11-18
CN105070705B true CN105070705B (zh) 2017-09-26

Family

ID=54500041

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510406728.9A Active CN105070705B (zh) 2015-07-12 2015-07-12 高集成度片上混合型差分正交耦合器

Country Status (1)

Country Link
CN (1) CN105070705B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106411314B (zh) * 2016-08-31 2019-03-19 电子科技大学 基于变压器的差分耦合电路及介质集成悬置线差分耦合器
CN108631036B (zh) * 2018-04-09 2023-10-20 王宇晨 单芯片正交3dB定向耦合器
CN114982206B (zh) * 2020-01-22 2024-05-03 华为技术有限公司 一种集成电路
CN112399701A (zh) * 2020-09-27 2021-02-23 苏州浪潮智能科技有限公司 一种改善差分线信号等长造成的回损特性的信号线
CN113964469A (zh) * 2021-09-30 2022-01-21 中国电子科技集团公司第五十四研究所 一种宽带高平衡度的片上耦合线正交耦合器
CN114024119B (zh) * 2021-11-04 2022-06-07 中国电子科技集团公司第三十八研究所 一种全差分叠层变压器结构耦合器
CN114421112B (zh) * 2022-01-19 2023-03-24 北京理工大学重庆微电子中心 一种高集成度片上超宽带差分正交信号生成网络
CN114823048A (zh) * 2022-04-29 2022-07-29 中国电子科技集团公司第十四研究所 一种片上堆叠式差分电感
US20240304545A1 (en) * 2023-03-10 2024-09-12 Qualcomm Incorporated Coupled inductors through substrate-assembly process and/or wafer-level process

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002542A (en) * 1976-02-09 1977-01-11 Corning Glass Works Thin film capacitor and method
CN101953019A (zh) * 2008-01-29 2011-01-19 赫梯特微波公司 改进的螺旋耦合器
CN103138037A (zh) * 2011-12-05 2013-06-05 北京大学 一种基于标准cmos工艺的集成定向耦合器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425877B2 (en) * 2001-09-21 2008-09-16 Ultrasource, Inc. Lange coupler system and method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4002542A (en) * 1976-02-09 1977-01-11 Corning Glass Works Thin film capacitor and method
CN101953019A (zh) * 2008-01-29 2011-01-19 赫梯特微波公司 改进的螺旋耦合器
CN103138037A (zh) * 2011-12-05 2013-06-05 北京大学 一种基于标准cmos工艺的集成定向耦合器

Also Published As

Publication number Publication date
CN105070705A (zh) 2015-11-18

Similar Documents

Publication Publication Date Title
CN105070705B (zh) 高集成度片上混合型差分正交耦合器
US8049589B2 (en) Balun circuit manufactured by integrate passive device process
US20150289360A1 (en) Circuits incorporating integrated passive devices having inductances in 3d configurations and stacked with corresponding dies
CN103338019A (zh) 巴伦电路
CN113422190A (zh) 分支线定向耦合器及其设计方法、电子设备
US9019738B2 (en) Memory device having sequentially cascading dices
US6798327B2 (en) Integrated circuit transformer
US20150137342A1 (en) Inductor/transformer outside of silicon wafer
CN102386469A (zh) 一种全x波段铁氧体微带环行器
CN102761314B (zh) 单晶片功率分配器及其制造方法以及单晶片功率合成器
US7821353B2 (en) Directional coupler
US8362849B2 (en) Broadband balun
WO2023201935A1 (zh) 带隔离的三等分功率分配器及微波发射系统
CN113764851B (zh) 基于ipd的小型化低插损宽带巴伦
CN112421196B (zh) 脊间隙波导毫米波交叉过桥结构器件及中心结构模块
CN111900523B (zh) 一种超宽带3dB正交定向耦合器电路
US20180083590A1 (en) Power amplifying converter
CN201000807Y (zh) 对称式差动电感结构
CN110854496A (zh) 一种基于硅通孔的紧凑三维马相巴伦
CN205282619U (zh) 一种平面三模宽带带通滤波器
US20120274415A1 (en) Wide bandwidth integrated 2x4 rf divider
CN114024119B (zh) 一种全差分叠层变压器结构耦合器
US20180302050A1 (en) Multi-way power amplifier circuit
CN103414023A (zh) 一种高容差性小型化输入Butler矩阵
CN204391102U (zh) 多路径螺旋电感

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant