KR20150078386A - 전력 증폭 장치 - Google Patents

전력 증폭 장치 Download PDF

Info

Publication number
KR20150078386A
KR20150078386A KR1020130167690A KR20130167690A KR20150078386A KR 20150078386 A KR20150078386 A KR 20150078386A KR 1020130167690 A KR1020130167690 A KR 1020130167690A KR 20130167690 A KR20130167690 A KR 20130167690A KR 20150078386 A KR20150078386 A KR 20150078386A
Authority
KR
South Korea
Prior art keywords
amplifying
unit
matching circuit
impedance
matching
Prior art date
Application number
KR1020130167690A
Other languages
English (en)
Inventor
최재혁
김정훈
강석찬
남중진
최규진
이광두
홍경희
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020130167690A priority Critical patent/KR20150078386A/ko
Priority to US14/273,396 priority patent/US20150188501A1/en
Publication of KR20150078386A publication Critical patent/KR20150078386A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/318—A matching circuit being used as coupling element between two amplifying stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/411—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising two power stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 전력 증폭 장치에 관한 것으로, 본 발명의 일 구현예에 따른 상기 전력 증폭 장치는, 전원을 공급받아 고주파 신호를 증폭하는 제1 증폭부, 상기 전원을 공급받아 상기 제1 증폭부로부터의 고주파 신호를 증폭하는 제2 증폭부 및 상기 제1 증폭부 또는 상기 제2 증폭부의 동작을 제어하는 제어부를 포함하되, 상기 제1 증폭부 및 상기 제어부는 CMOS 기판에 형성되며, 상기 제2 증폭부는 GaAs 기판에 형성된다.

Description

전력 증폭 장치{POWER AMPLIFYING APPARATUS}
본 발명은 전력 증폭 장치에 관한 것이다.
일반적으로, 무선통신 기술의 발달에 따라 현재의 3G 이동통신에 추가하여 LTE(Long Term Evolution) 로 표방되는 4G 이동통신이 출현되고 있다. 즉, 기존의 2G, 3G 이동통신망에 4G 이동통신망 기능이 더해짐에 따라, 하나의 무선 단말기에서 지원해야 할 주파수 대역이 점점 증가하고 있다.
이와 같이 새로운 통신망의 출현과 지원해야 하는 주파수 대역의 증가로 인해 하나의 휴대폰에 사용되어야 하는 PAM(Power Amplifier Module)의 개수도 증가하고 있다.
이에 따라 무선 단말기에 요구되는 항목으로 저전력, 저가격, 소형화, 고전송률(High Data Rate). SDR(Soft Defined Radio, 다중표준지원 기능) 등이 있다.
종래의 PAM(Power Amplifier Module)의 구조는 크게 2가지 형태가 주로 사용된다. 첫째는 화합물 반도체인 GaAs 계열의 HBT를 이용하는 방식과 둘째는 Si 계열인 Bulk CMOS 또는 SOI CMOS를 이용하는 방법이 주로 사용된다.
이러한, GaAs를 이용한 PAM의 경우 우수한 전기적 특성을 나타내지만 고비용이 소요되는 문제점이 있다.
또한, 종래의 Si 계열의 CMOS를 이용한 PAM은 가격은 저렴하지만 GaAs에 비해 항복 전압(Breakdown Voltage)이 낮아 전기적 특성이 떨어지며, 이러한 항복 전압을 높이기 위해 즉, 고전력의 출력을 위해서는 복수개의 증폭기를 스택(Stack)하여 사용할 수 밖에 없으므로 PAM의 면적이 비대해 지는 문제점이 있다.
따라서, 고전송률 송신단 설계를 위해서는 높은 선형성을 가진 전력 증폭기가 요구되나, CMOS 전력 증폭기는 GaAs 전력 증폭기보다는 선형성이 떨어지므로 이를 보완하기 위한 송신단 구조가 절실히 필요한 상황이다.
하기의 특허문헌 1은 셀룰라폰의 갈륨비소 전력 증폭기 모듈에 관한 것이나, 상술한 문제에 대한 해결책을 제시하지 못하고 있다.
한국 공개특허공보 제10-1994-0010547호
본 발명은 상기한 종래 기술의 문제점을 해결하기 위한 것으로서, CMOS 기판(10)에 형성되는 제1 증폭부 및 제어부와 GaAs 기판에 형성되는 제2 증폭부를 포함함으로써, 우수한 전기적 특성을 확보함과 동시에 재료비를 절감할 수 있는 전력 증폭 장치를 제공한다.
본 발명의 제1 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 전원을 공급받아 고주파 신호를 증폭하는 제1 증폭부, 상기 전원을 공급받아 상기 제1 증폭부로부터의 고주파 신호를 증폭하는 제2 증폭부 및 상기 제1 증폭부 또는 상기 제2 증폭부의 동작을 제어하는 제어부를 포함하되, 상기 제1 증폭부 및 상기 제어부는 CMOS 기판에 형성되며, 상기 제2 증폭부는 GaAs 기판에 형성된다.
여기서, 상기 제1 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 제1 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부를 더 포함할 수 있다.
여기서, 상기 제1 정합 회로부는, 상기 CMOS 기판에 형성될 수 있다.
또한, 상기 제1 증폭부와 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부를 더 포함할 수 있다.
여기서, 상기 제2 정합 회로부는, 상기 CMOS 기판에 형성될 수 있다.
또한, 상기 제2 증폭부에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 상기 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함할 수 있다.
본 발명의 제2 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 전원을 공급받아 고주파 신호를 증폭하는 제1 증폭부, 상기 전원을 공급받아 상기 제1 증폭부로부터의 고주파 신호를 증폭하는 제2 증폭부, 상기 전원을 공급받아 상기 제2 증폭부로부터의 고주파 신호를 증폭하는 제3 증폭부 및 상기 제1 증폭부, 상기 제2 증폭부 또는 제3 증폭부의 동작을 제어하는 제어부를 포함하되, 상기 제1 증폭부, 제2 증폭부 및 상기 제어부는 CMOS 기판에 형성되며, 상기 제3 증폭부는 GaAs 기판에 형성된다.
여기서, 상기 제1 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 제1 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부를 더 포함할 수 있다.
여기서, 상기 제1 정합 회로부는, 상기 CMOS 기판에 형성될 수 있다.
또한, 상기 제1 증폭부와 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부를 더 포함할 수 있다.
여기서, 상기 제2 정합 회로부는, 상기 CMOS 기판에 형성될 수 있다.
또한, 상기 제2 증폭부와 제3 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제3 정합 회로부를 더 포함할 수 있다.
여기서, 상기 제3 정합 회로부는, 상기 CMOS 기판에 형성될 수 있다.
또한, 상기 제3 증폭부에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 상기 제3 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함할 수 있다.
본 발명의 제3 기술적인 측면은 전력 증폭 장치를 제안한다. 상기 전력 증폭 장치는, 전원을 입력받아 고주파 신호를 순차적으로 증폭하는 복수의 증폭부 및 상기 복수의 증폭부의 동작을 제어하는 제어부를 포함하되, 상기 복수의 증폭부 중 최종 출력단과 연결되는 증폭부는 GaAs 기판에 형성되고, 상기 최종 출력단과 연결되는 증폭부를 제외한 나머지 증폭부와 상기 제어부는 CMOS 기판에 형성될 수 있다.
여기서, 상기 복수의 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 복수의 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 입력 정합 회로부 및 상기 복수의 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 복수의 내부 정합 회로부를 더 포함하되, 상기 입력 정합 회로부 및 상기 복수의 내부 정합 회로부는 상기 CMOS 기판에 형성될 수 있다.
본 발명의 일 실시형태에 의하면, CMOS 기판에 형성되는 제1 증폭부 및 제어부와 GaAs 기판에 형성되는 제2 증폭부를 포함함으로써, 우수한 전기적 특성을 확보함과 동시에 재료비를 절감할 수 있는 효과가 있다.
도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이다.
도 2는 본 발명에 따른 전력 증폭 장치의 다른 일 실시예를 설명하기 위한 구성도이다.
도 3은 본 발명에 따른 전력 증폭 장치의 또 다른 일 실시예를 설명하기 위한 구성도이다.
도 4는 본 발명에 따른 전력 증폭 장치의 또 다른 일 실시예를 설명하기 위한 구성도이다.
도 5는 증폭부에서 출력되는 전력에 대한 피크 전압을 설명하기 위한 그래프이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다.
본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호가 사용될 것이며, 도면에서 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 '연결'되어 있다고 할 때는 이는 '직접적으로 연결'되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 '간접적으로 연결'되어 있는 경우도 포함한다.
도 1은 본 발명에 따른 전력 증폭 장치의 일 실시예를 설명하기 위한 구성도이며, 도 2는 본 발명에 따른 전력 증폭 장치의 다른 일 실시예를 설명하기 위한 구성도이다.
도 1 내지 도 2를 참조하면, 본 발명의 일 실시예에 따른 전력 증폭 장치는 고주파 신호를 증폭하는 제1 증폭부(110), 제1 증폭부(110)로부터의 고주파 신호를 증폭하는 제2 증폭부(120) 및 제1 증폭부(110)와 제2 증폭부(120)의 동작을 제어하는 제어부(200)를 포함할 수 있다.
일 실시예에서, 전력 증폭 장치는 제1 증폭부(110)와 고주파 신호가 입력되는 입력 신호단 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부(310)를 더 포함할 수 있다.
일 실시예에서, 전력 증폭 장치는 제1 증폭부(110)와 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부(320)를 더 포함할 수 있다.
또한, 일 실시예에서, 전력 증폭 장치는 제2 증폭부(120)에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합부(330)를 더 포함할 수 있다.
제1 증폭부(110)는 전원을 공급받아 고주파 신호를 증폭할 수 있다. 여기서, 제1 증폭부(110)는 제어부(200)와 함께 CMOS 기판(10)(10)에 형성될 수 있다. CMOS 기판(10)(10)에 형성되는 제1 증폭부(110)는 저전력 증폭단으로서, 입력되는 고주파 신호를 미리 설정되는 게인(gain)에 따라 증폭할 수 있다. 여기서, 제1 증폭부(110)의 게인은 제1 증폭부(110)의 항복전압을 고려하여 설정될 수 있다.
제2 증폭부(120)는 전원을 공급받아 제1 증폭부(110)로부터의 고주파 신호를 증폭할 수 있다. 즉, 제2 증폭부(120)는 전력 증폭 장치의 고전력 증폭단으로서, 제1 증폭부(110)에서 증폭된 고주파 신호를 미리 설정되는 게인(gain)에 따라 한번 더 증폭할 수 있다. 여기서, 제2 증폭부(120)는 GaAs 기판(20)에 형성될 수 있다. 일 실시예에서, 제2 증폭부(120)는 GaAs 기판(20)에 형성되는 HBT(Heterojunction Bipolar Transistor) 또는 HEMT(High Electron Mobility Transistor) 중 어느 하나일 수 있다.
제어판(200)은 제1 증폭부(110)와 함께 CMOS 기판(10)에 형성될 수 있으며, 제1 증폭부(110)와 제2 증폭부(120)의 동작을 제어 할 수 있다.
제1 정합 회로부(310)는 제1 증폭부(110)와 고주파 신호가 입력되는 입력 신호단 사이의 신호 전달 경로의 임피던스를 정합할 수 있으며, 제1 정합 회로부(310)는 제1 증폭부(110) 및 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다.
제2 정합 회로부(320)는 제1 증폭부(110)와 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합할 수 있으며, 제2 정합 회로부(320) 역시, 제1 정합 회로부(310)와 마찬가지로, 제1 증폭부(110) 및 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다.
출력 정합 회로부(340)는 제2 증폭부(120)에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합할 수 있다. 여기서, 출력 정합 회로부(340)는 상기 CMOS 기판(10) 및 GaAs 기판(20)이 장착되는 인쇄회로기판의 일면에 실장 될 수 있다.
도 3은 본 발명에 따른 전력 증폭 장치의 또 다른 일 실시예를 설명하기 위한 구성도이며, 도 4는 본 발명에 따른 전력 증폭 장치의 또 다른 일 실시예를 설명하기 위한 구성도이다.
도 3 내지 도 4를 참조하면, 본 발명의 일 실시예에 따른 전력 증폭 장치는 고주파 신호를 증폭하는 제1 증폭부(110), 제1 증폭부(110)로부터의 고주파 신호를 증폭하는 제2 증폭부(120), 제2 증폭부(120)로부터의 고주파 신호를 증폭하는 제3 증폭 회로부(130) 및 제1 증폭부(110), 제2 증폭부(120) 및 제3 증폭부(130)의 동작을 제어하는 제어부(200)를 포함할 수 있다.
일 실시예에서, 제1 증폭부(110)에 고주파 신호를 제공하는 입력 신호단과 제1 증폭부(110) 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부(310)를 더 포함할 수 있다.
다른 일 실시예에서, 제1 증폭부(110)와 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부(320)를 더 포함할 수 있다.
또 다른 실시예에서, 제2 증폭부(120)와 제3 증폭부(130) 사이의 신호 전달 경로의 임피던스를 정합하는 제3 정합 회로부(330)를 더 포함할 수 있다.
또 다른 실시예에서, 제3 증폭부(130)에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 제3 증폭부(130) 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부(340)를 더 포함할 수 있다.
제1 증폭부(110)는 전원을 공급받아 고주파 신호를 증폭할 수 있으며, 제2 증폭부(120)는 상기 전원을 공급받으며, 제1 증폭부(110)로부터의 고주파 신호를 증폭할 수 있다.
여기서, 제1 증폭부(110) 및 제2 증폭부(120)는 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다. CMOS 기판(10)에 형성되는 제1 증폭부(110)와 제2 증폭부(120)는 항복전압(Breakdown Voltage)이 낮으므로, 함께 저전력 증폭단을 구성할 수 있으며, 입력되는 고주파 신호를 미리 설정되는 게인(gain)에 따라 증폭할 수 있다.
여기서, 제1 증폭부(110) 및 제2 증폭부(120)의 게인은 각각 제1 증폭부(110) 및 제2 증폭부의 항복전압(Breakdown Voltage)을 고려하여 설정될 수 있다.
제3 증폭부(130)는 전원을 공급받아 제2 증폭부(120)로부터의 고주파 신호를 증폭할 수 있다. 즉, 제2 증폭부(120)는 전력 증폭 장치의 고전력 증폭단으로서, 제2 증폭부(120)에서 증폭된 고주파 신호를 미리 설정되는 게인(gain)에 따라 한번 더 증폭할 수 있다.
여기서, 제3 증폭부(120)는 GaAs 기판(20)에 형성될 수 있다. 일 실시예에서, 제3 증폭부(120)는 GaAs 기판(20)에 형성되는 HBT(Heterojunction Bipolar Transistor) 또는 HEMT(High-electron ?obility transistor) 중 어느 하나일 수 있다.
제어판(200)은 제1 증폭부(110) 및 제2 증폭부(120)와 함께 CMOS 기판(10)에 형성될 수 있으며, 제1 증폭부(110), 제2 증폭부(120) 내지 제3 증폭부(130)의 동작을 제어 할 수 있다.
제1 정합 회로부(310)는 제1 증폭부(110)와 고주파 신호가 입력되는 입력 신호단 사이의 신호 전달 경로의 임피던스를 정합할 수 있으며, 제1 정합 회로부(310)는 제1 증폭부(110), 제2 증폭부(120) 및 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다.
제2 정합 회로부(320)는 제1 증폭부(110)와 제2 증폭부(120) 사이의 신호 전달 경로의 임피던스를 정합할 수 있으며, 제2 정합 회로부(310)는 제1 증폭부(110), 제2 증폭부(120) 및 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다.
제3 정합 회로부(330)는 제2 증폭부(120)와 제3 증폭부(130) 사이의 신호 전달 경로의 임피던스를 정합할 수 있으며, 제3 정합 회로부(330) 역시, 제1 정합 회로부(310) 또는 제2 정합 회로부(320)와 마찬가지로, 제1 증폭부(110), 제2 증폭부(120) 및 제어부(200)와 함께 CMOS 기판(10)에 형성될 수 있다.
출력 정합 회로부(340)는 제3 증폭부(130)에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 제3 증폭부(130) 사이의 신호 전달 경로의 임피던스를 정합할 수 있다. 여기서, 출력 정합 회로부(340)는 상기 CMOS 기판(10) 및 GaAs 기판(20)이 장착되는 인쇄회로기판의 일면에 실장 될 수 있다.
또 다른 실시예에서, 전력 증폭 장치는 전원을 입력받아 고주파 신호를 순차적으로 증폭하는 복수개의 증폭부(110, 120, 130)와 복수개의 증폭부(110, 120, 130)의 동작을 제어하는 제어부(200)를 포함하되, 최종 출력단과 연결되는 증폭부(130)는 GaAs 기판(20)에 형성될 수 있으며, 최종 출력단에 연결되는 증폭부(130)를 제외한 나머지 증폭부(110, 120)와 제어부(200)는 CMOS 기판(10)에 형성될 수 있다.
여기서, 전력 증폭 장치는 복수의 증폭부(110, 120, 130) 중 제일 첫 단의 증폭부(120)와 신호 입력단 사이의 임피던스를 정합하는 입력 정합 회로부(310)와 복수의 증폭부(110, 120, 130) 사이의 임피던스를 정합하는 복수의 내부 정합 회로부(320, 330) 및 최종 단의 증폭부(130)와 신호 출력단 사이의 임피던스를 정합하는 출력 정합 회로부(340)를 더 포함할 수 있다.
도 5는 증폭부에서 출력되는 전력에 대한 피크 전압을 설명하기 위한 그래프이다.
도 5를 참조하면, 증폭부(110, 120, 130)로부터 출력되는 전력이 커질수록 증폭부(110, 120, 130)에 걸리는 피크 전압의 크기도 커지는 것을 알 수 있다. 여기서, 피크 전압의 크기는 이하의 수식 1에 의해 산출될 수 있다.
[수식 1]
Figure pat00001

여기서, Vpk는 피크 전압, ZL은 임피던스, power는 출력되는 전력을 의미한다.
본 발명의 일 실시에에 따른 도 1의 전력 증폭 장치의 경우, CMOS 기판(10)에 형성되는 제1 증폭부(110)는 GaAs 기판(20)에 형성되는 제2 증폭부(120)보다 항복전압이 낮으므로, 제1 증폭부(110)에 의해 출력되는 전력에 따른 피크 전압이 제1 증폭부(110)의 항복전압보다 낮게 설정될 수 있다.
예를 들면, 전력 증폭 장치에서 최종적으로 증폭되어 출력되어야 할 전력이 30 dBm인 경우, 제1 증폭부(110)에서 증폭되어 출력되는 전력의 크기는 제1 증폭부(110)의 항복전압을 고려하여 설정될 수 있다.
여기서, CMOS 기판(10)에 형성되는 제1 증폭부(110)의 항복전압이 2V 인 경우, 제1 증폭부(110)의 피크 전압은 이보다 낮은 전압에서 형성되어야 한다.
따라서, 제1 증폭부(110)는 2V 보다 낮은 피크 전압을 가지도록 하는 출력인 15 dBm을 출력하도록 하는 게인이 설정될 수 있으며, 제2 증폭부(120)는 제1 증폭부(110)로부터의 상기 증폭된 15 dBm의 출력을 30 dBm으로 증폭하도록 할 수 있다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고 후술하는 특허청구범위에 의해 한정되며, 본 발명의 구성은 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 그 구성을 다양하게 변경 및 개조할 수 있다는 것을 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 쉽게 알 수 있다.
110 : 제1 증폭부
120 : 제2 증폭부
130 : 제3 증폭부
200 : 제어부
310 : 제1 정합 회로부
320 : 제2 정합 회로부
330 : 제3 정합 회로부
340 : 출력 정합 회로부

Claims (16)

  1. 전원을 공급받아 고주파 신호를 증폭하는 제1 증폭부;
    상기 전원을 공급받아 상기 제1 증폭부로부터의 고주파 신호를 증폭하는 제2 증폭부; 및
    상기 제1 증폭부 또는 상기 제2 증폭부의 동작을 제어하는 제어부; 를 포함하되,
    상기 제1 증폭부 및 상기 제어부는 CMOS 기판에 형성되며, 상기 제2 증폭부는 GaAs 기판에 형성되는 전력 증폭 장치.
  2. 제1항에 있어서,
    상기 제1 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 제1 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부를 더 포함하는 전력 증폭 장치.
  3. 제2항에 있어서,
    상기 제1 정합 회로부는, 상기 CMOS 기판에 형성되는 전력 증폭 장치.
  4. 제1항에 있어서,
    상기 제1 증폭부와 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부를 더 포함하는 전력 증폭 장치.
  5. 제4항에 있어서,
    상기 제2 정합 회로부는, 상기 CMOS 기판에 형성되는 전력 증폭 장치.
  6. 제1항에 있어서,
    상기 제2 증폭부에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 상기 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함하는 전력 증폭 장치.
  7. 전원을 공급받아 고주파 신호를 증폭하는 제1 증폭부;
    상기 전원을 공급받아 상기 제1 증폭부로부터의 고주파 신호를 증폭하는 제2 증폭부;
    상기 전원을 공급받아 상기 제2 증폭부로부터의 고주파 신호를 증폭하는 제3 증폭부; 및
    상기 제1 증폭부, 상기 제2 증폭부 또는 제3 증폭부의 동작을 제어하는 제어부; 를 포함하되,
    상기 제1 증폭부, 제2 증폭부 및 상기 제어부는 CMOS 기판에 형성되며, 상기 제3 증폭부는 GaAs 기판에 형성되는 전력 증폭 장치.
  8. 제7항에 있어서,
    상기 제1 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 제1 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제1 정합 회로부를 더 포함하는 전력 증폭 장치.
  9. 제8항에 있어서,
    상기 제1 정합 회로부는, 상기 CMOS 기판에 형성되는 전력 증폭 장치.
  10. 제7항에 있어서,
    상기 제1 증폭부와 제2 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제2 정합 회로부를 더 포함하는 전력 증폭 장치.
  11. 제10항에 있어서,
    상기 제2 정합 회로부는, 상기 CMOS 기판에 형성되는 전력 증폭 장치.
  12. 제7항에 있어서,
    상기 제2 증폭부와 제3 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 제3 정합 회로부를 더 포함하는 전력 증폭 장치.
  13. 제12항에 있어서,
    상기 제3 정합 회로부는, 상기 CMOS 기판에 형성되는 전력 증폭 장치.
  14. 제7항에 있어서,
    상기 제3 증폭부에 의해 증폭된 출력 신호가 출력되는 출력 신호단과 상기 제3 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 출력 정합 회로부를 더 포함하는 전력 증폭 장치.
  15. 전원을 입력받아 고주파 신호를 순차적으로 증폭하는 복수의 증폭부; 및
    상기 복수의 증폭부의 동작을 제어하는 제어부; 를 포함하되,
    상기 복수의 증폭부 중 최종 출력단과 연결되는 증폭부는 GaAs 기판에 형성되고, 상기 최종 출력단과 연결되는 증폭부를 제외한 나머지 증폭부와 상기 제어부는 CMOS 기판에 형성되는 전력 증폭 장치.
  16. 제15항에 있어서,
    상기 복수의 증폭부에 고주파 신호를 제공하는 입력 신호단과 상기 복수의 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 입력 정합 회로부; 및
    상기 복수의 증폭부 사이의 신호 전달 경로의 임피던스를 정합하는 복수의 내부 정합 회로부; 를 더 포함하되,
    상기 입력 정합 회로부 및 상기 복수의 내부 정합 회로부는 상기 CMOS 기판에 형성되는 전력 증폭 장치.


KR1020130167690A 2013-12-30 2013-12-30 전력 증폭 장치 KR20150078386A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130167690A KR20150078386A (ko) 2013-12-30 2013-12-30 전력 증폭 장치
US14/273,396 US20150188501A1 (en) 2013-12-30 2014-05-08 Power amplifying apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130167690A KR20150078386A (ko) 2013-12-30 2013-12-30 전력 증폭 장치

Publications (1)

Publication Number Publication Date
KR20150078386A true KR20150078386A (ko) 2015-07-08

Family

ID=53483047

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130167690A KR20150078386A (ko) 2013-12-30 2013-12-30 전력 증폭 장치

Country Status (2)

Country Link
US (1) US20150188501A1 (ko)
KR (1) KR20150078386A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11677366B2 (en) 2020-09-15 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Power amplifier system
US11791783B2 (en) 2020-09-14 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Power amplifier system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777516A (en) * 1996-08-13 1998-07-07 Motorola, Inc. High frequency amplifier in CMOS
JP2002111400A (ja) * 2000-10-03 2002-04-12 Nec Corp 電力増幅器
US7672648B1 (en) * 2004-06-26 2010-03-02 Quintics Holdings System for linear amplitude modulation
US7348839B2 (en) * 2006-08-23 2008-03-25 Newport Media, Inc. Method and apparatus for DC offset cancellation in amplifiers
US7417508B1 (en) * 2007-03-08 2008-08-26 Sige Semiconductor (U.S.), Corp. Multiple RF path amplifiers
US7554392B2 (en) * 2007-04-24 2009-06-30 Avago Technologies Wireless Ip (Singapore) Pte. Ltd. Multiple output power mode amplifier
US8149050B2 (en) * 2009-11-13 2012-04-03 Qualcomm, Incorporated Cascaded amplifiers with transformer-based bypass mode

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791783B2 (en) 2020-09-14 2023-10-17 Samsung Electro-Mechanics Co., Ltd. Power amplifier system
US11677366B2 (en) 2020-09-15 2023-06-13 Samsung Electro-Mechanics Co., Ltd. Power amplifier system

Also Published As

Publication number Publication date
US20150188501A1 (en) 2015-07-02

Similar Documents

Publication Publication Date Title
US9385660B2 (en) Radio frequency amplifying circuit and power amplifying module
TWI651928B (zh) 具有並聯射極隨耦器的改良功率放大器偏壓電路
US9214902B2 (en) Bias-boosting bias circuit for radio frequency power amplifier
US9660589B2 (en) Power amplifier module
US20150009980A1 (en) Apparatus and methods for wide local area network power amplifiers
TW201633698A (zh) 具有可調整共基極偏壓之功率放大系統
US7715812B2 (en) RF power amplifier
US10224892B2 (en) Power amplification module
US11031910B2 (en) Power amplifier module
US20160373144A1 (en) Power amplification module
US9685911B2 (en) Power amplifier module
JP2009218996A (ja) Ｒｆ電力増幅装置
US20150244334A1 (en) Amplification device and radio communication apparatus equipped with amplification device
CN116961690B (zh) 双模射频前端模组
KR20150078386A (ko) 전력 증폭 장치
US9331639B2 (en) Power amplification circuit and power amplification module
KR20170073459A (ko) 전력증폭장치 및 무선통신장치
CN110011626B (zh) 功率放大电路
US10454434B2 (en) Communication unit
WO2023238483A1 (ja) 増幅回路及び増幅方法
JP2019118094A (ja) 電力増幅回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application