KR102188036B1 - 듀플렉서가 통합된 저잡음 증폭기 - Google Patents

듀플렉서가 통합된 저잡음 증폭기 Download PDF

Info

Publication number
KR102188036B1
KR102188036B1 KR1020200056108A KR20200056108A KR102188036B1 KR 102188036 B1 KR102188036 B1 KR 102188036B1 KR 1020200056108 A KR1020200056108 A KR 1020200056108A KR 20200056108 A KR20200056108 A KR 20200056108A KR 102188036 B1 KR102188036 B1 KR 102188036B1
Authority
KR
South Korea
Prior art keywords
duplexer
impedance
amplifier
noise amplifier
antenna
Prior art date
Application number
KR1020200056108A
Other languages
English (en)
Inventor
주태환
김철영
최한웅
임정택
Original Assignee
국방과학연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 국방과학연구소 filed Critical 국방과학연구소
Priority to KR1020200056108A priority Critical patent/KR102188036B1/ko
Application granted granted Critical
Publication of KR102188036B1 publication Critical patent/KR102188036B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/62—Two-way amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/06—A balun, i.e. balanced to or from unbalanced converter, being present at the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명의 실시 예에 따른 듀플렉서가 통합된 저잡음 증폭기는, 듀플렉서(duplexer)와, 상기 듀플렉서를 통해 입력된 신호를 순차적으로 증폭시키는 복수의 증폭기와, 각 증폭기 사이를 연결하며, 각 증폭기 간의 임피던스 매칭을 위해 형성되는 적어도 하나의 인터스테이지 매칭 네트워크(Interstage matching network) 및, 출력단과, 상기 복수의 증폭기 중 마지막으로 신호를 증폭시키는 최종 증폭기 사이에 형성되며, 상기 출력단과 상기 최종 증폭기 사이의 임피던스를 매칭시키는 출력 매칭 네트워크를 포함하며, 상기 복수의 증폭기 중 최초로 신호를 증폭시키는 최초 증폭기에 연결되는 상기 듀플렉서의 수신단은, 상기 최초 증폭기의 임피던스와 매칭되는 임피던스를 가지는 것을 특징으로 한다.

Description

듀플렉서가 통합된 저잡음 증폭기{LOW NOISE AMPLIFIER WITH MERGED DUPLEXER}
본 발명은, 듀플렉서를 포함하는 저잡음 증폭기에 대한 것이다.
일반적으로 동일시간, 동일주파수에서 통신하는 동일대역(同一帶域, In-band) 전이중(全二重, Full-duplex) 방식 송수신 시스템 구현기술 중, 단일 안테나를 사용하는 경우 송신부에서 수신부로 신호가 전달되는 것을 막기 위하여 써큘레이터(Circulator) 또는 전기적 평형 듀플렉서(Electrical Balance Duplexer, EBD)가 주로 사용된다.
이 중 써큘레이터의 경우 연결된 복수의 포트 중 서로 다른 포트가 순차적으로 연결되도록 하여 각 포트 사이에서 신호가 전달되도록 형성될 수 있다. 예를 들어 3개의 포트가 연결되는 경우 포트 1에서 포트 2로, 포트 2에서 포트 3으로, 포트 3에서 포트 1로 각각 신호가 전달되도록 형성될 수 있으며, 다른 방향으로 이동하는 신호는 차단될 수 있다. 이와 같은 써큘레이터는 영구 자석 등을 이용하여 제작되기 때문에 IC로 제작이 불가능하여 IC로 제작된 송신기, 수신기와 하나의 칩으로 집적이 불가능한 문제점이 있다.
한편 전기적 평형 듀플렉서(10)는 도 1과 같이 수신단이 차동 구조를 가지도록 형성될 수 있다. 전기적 평형 듀플렉서(10)는 위상에 따라 송신 신호가 격리될 수 있는 차동 구조가 형성되도록 두 개의 수신 포트(11, 12)를 포함할 수 있으며, 각 수신 포트(11, 12)는 임피던스 매칭을 위한 수신단 매칭 네트워크(13)를 통해 수신단과 연결될 수 있다. 그리고 전기적 평형 듀플렉서(10)는 안테나와 동일한 임피던스를 가질 수 있도록 튜닝 가능한 밸런스 네트워크(balance network)(15)를 포함할 수 있다.
송신기에서 출력된 송신 신호는 동위상으로 안테나와 밸런스 네트워크(15)로 전달될 수 있다. 이 경우 수신기로 송신 신호가 전달될 때는, 수신단의 각 포트(11, 12)에 동위상으로 신호가 전달되기 때문에 송신 신호가 차단될 수 있다. 반면 안테나를 통해 수신된 수신 신호는 수신기의 각 포트(11, 12)에 서로 역위상으로 신호가 전달되기 때문에 신호가 수신단으로 전달될 수 있다. 이와 같은 전기적 평형 듀플렉서(10)는 이상적인 경우(손실이 없으며 수신단에 연결되는 수신 포트(11, 12) 각각이 동일한 임피던스와 위상을 가지며, 안테나단과 밸런스 네트워크(15)가 동일한 임피던스와 위상을 가지는 경우), 구조적으로 송신 신호와 수신 신호에 각각 3dB의 손실이 발생할 수 있다.
한편 저잡음 증폭기(Low Noise Amplifier, LNA)는 도 2에서 보이고 있는 바와 같이, 입력단과 연결되는 입력 매칭 네트워크(21)와 증폭부(20)를 포함하여 형성될 수 있다. 상기 입력 매칭 네트워크(21)는 입력단의 임피던스와 증폭부(20) 간의 임피던스 차에 따른 반사를 방지하기 위한 임피던스 매칭 회로이며, 증폭부(20)는 입력단을 통해 입력되는 신호를 증폭시키기 위한 것으로, 복수의 공통 소스 증폭기(common source amplifier) 또는 캐스케이드 증폭기(cascade amplifier)(22, 24), 각 증폭기 사이의 임피던스 매칭을 위한 적어도 하나의 인터스테이지 매칭 네트워크(interstage matching network)(23), 그리고 출력단과의 임피던스 매칭을 위한 출력 매칭 네트워크(output matching network)(25)를 포함하여 형성될 수 있다.
따라서 통상적으로 전기적 평형 듀플렉서(10)가 저잡음 증폭기와 연결되는 경우, 도 3에서 보이고 있는 바와 같이 전기적 평형 듀플렉서(10)의 각 수신 포트(11, 12)에 연결되는 수신단 매칭 네트워크(13)가 저잡음 증폭기의 입력 매칭 네트워크(21)와 연결될 수 있다. 그리고 안테나 단에서 수신된 신호는 수신단 매칭 네트워크(13)와 저잡음 증폭기의 입력 매칭 네트워크(21)를 통해 증폭부(20)로 입력될 수 있으며, 증폭부(20)를 통해 증폭되어 출력단으로 출력될 수 있다.
그런데 도 3에서 보이고 있는 바와 같이, 통상적인 전기적 평형 듀플렉서(10)와 저잡음 증폭기의 경우 수신단 매칭 네트워크(13)와 저잡음 증폭기의 입력 매칭 네트워크(21)를 모두 경유하여야 하므로, 추가적인 손실(loss)이 발생할 수 있으며, 이러한 손실은 듀플렉서(10)와 저잡음 증폭기의 성능 모두를 저하시킨다는 문제가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 하는 것으로, 매칭 네트워크로 인한 손실을 방지하여 보다 높은 수신 성능을 가질 수 있도록 듀플렉서가 통합된 저잡음 증폭기를 제공하는 것을 그 목적으로 한다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 본 발명의 실시 예에 따른 듀플렉서가 통합된 저잡음 증폭기는, 듀플렉서(duplexer)와, 상기 듀플렉서를 통해 입력된 신호를 순차적으로 증폭시키는 복수의 증폭기와, 각 증폭기 사이를 연결하며, 각 증폭기 간의 임피던스 매칭을 위해 형성되는 적어도 하나의 인터스테이지 매칭 네트워크(Interstage matching network) 및, 출력단과, 상기 복수의 증폭기 중 마지막으로 신호를 증폭시키는 최종 증폭기 사이에 형성되며, 상기 출력단과 상기 최종 증폭기 사이의 임피던스를 매칭시키는 출력 매칭 네트워크를 포함하며, 상기 복수의 증폭기 중 최초로 신호를 증폭시키는 최초 증폭기에 연결되는 상기 듀플렉서의 수신단은, 상기 최초 증폭기의 임피던스와 매칭되는 임피던스를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 듀플렉서는, 안테나에 연결되는 안테나단과, 송신기에 연결되는 송신단과, 안테나와 동일한 임피던스를 가지는 밸런스 네트워크와, 상기 안테나단에 연결되는 제1 주코일과, 상기 밸런스 네트워크에 연결되는 제2 주코일 및, 상기 듀플렉서의 수신단에 형성된 적어도 하나의 수신 포트에 연결되는 보조 코일을 포함하며, 상기 제1 주코일 또는 제2 주코일과 상기 보조 코일의 턴(turn) 수 비율은, 상기 안테나의 임피던스 또는 상기 밸런스 네트워크의 임피던스와 상기 수신단에 대한 상기 듀플렉서의 임피던스의 비율에 따라 결정되는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 수신단에 대한 상기 듀플렉서의 임피던스는, 상기 최초 증폭기의 임피던스에 대한 켤레(conjugate) 값을 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 복수의 증폭기는, 공통 소스(common source) 방식의 증폭기 또는 캐스케이드(cascade) 방식의 증폭기임을 특징으로 한다.
일 실시 예에 있어서, 상기 출력단은 단일 출력 포트를 가지며, 상기 출력 매칭 네트워크는 하이브리드(hybrid) 변압기를 포함하는 바런(BALUN)으로 형성되는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 출력단이 단일 출력 포트를 가지는 경우, 상기 최종 증폭기는 캐스케이드(cascade) 방식의 증폭기로 형성되는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 출력단은 차동 구조를 위해 복수의 출력 포트를 가지며, 상기 출력 포트 각각과 연결되는 상기 출력 매칭 네트워크는 서로 대칭되는 구조를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 수신단은 차동 구조를 위해 복수의 수신 포트를 가지며, 상기 복수의 수신 포트 각각에 연결되는 상기 인터스테이지 매칭 네트워크는 서로 대칭되는 구조를 가지는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 밸런스 네트워크는, 저항, 가변 커페시터, 가변 인덕터 중 적어도 하나를 포함하여 구성되며, 상기 안테나와 동일한 임피던스를 갖도록 임피던스 조절이 가능하도록 형성되는 것을 특징으로 한다.
일 실시 예에 있어서, 상기 듀플렉서는, 상기 송신단으로부터 송신 신호가 입력되면, 상기 안테나단과 상기 밸런스 네트워크에 동위상으로 신호를 출력하는 전기적 평형 듀플렉서(electrical balance duplexer, EBD)임을 특징으로 한다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명은 전기적 평형 듀플렉서가 저잡음 증폭기에 통합되어, 수신단 매칭 네트워크(13)와 입력 매칭 네트워크(21) 없이 전기적 평형 듀플렉서와 저전럭 증폭기의 증폭부(20) 간의 임피던스가 서로 매칭되도록 함으로써, 매칭 네트워크에 따른 손실이 발생하지 않으므로 듀플렉서와 저잡음 증폭기의 신호 수신 성능을 보다 향상시킬 수 있다는 효과가 있다.
또한 본 발명의 실시 예들 중 적어도 하나에 의하면, 본 발명은 듀플렉서가 저잡음 증폭기에 통합되므로, 듀플렉서의 기능을 가지는 저잡음 증폭기로서 하나의 IC Chip으로 집적하기가 보다 용이하다는 장점이 있다.
도 1은 차동 구조를 가지는 통상적인 전기적 평형 듀플렉서의 구조를 도시한 블록도이다.
도 2는 입력 매칭 네트워크를 포함하는 통상적인 저잡음 증폭기의 구조를 도시한 블록도이다.
도 3은 전기적 평형 듀플렉서와 저잡음 증폭기가 통상적으로 연결되는 구조를 도시한 블록도이다.
도 4는 본 발명의 실시 예에 따라 전기적 평형 듀플렉서를 포함하는 저잡음 증폭기의 구조를 도시한 블록도이다.
도 5는 본 발명의 실시 예에 따라 저잡음 증폭기에 통합된 전기적 평형 듀플렉서의 회로 구조를 도시한 회로도이다.
도 6은 본 발명의 실시 예에 따라 전기적 평형 듀플렉서를 포함하는 저잡음 증폭기의 회로 구조를 도시한 회로도이다.
본 명세서에서 사용되는 기술적 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아님을 유의해야 한다. 또한, 본 명세서에서 사용되는 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다
본 명세서에서, "구성된다." 또는 "포함한다." 등의 용어는 명세서상에 기재된 여러 구성 요소들, 또는 여러 단계를 반드시 모두 포함하는 것으로 해석되지 않아야 하며, 그 중 일부 구성 요소들 또는 일부 단계들은 포함되지 않을 수도 있고, 또는 추가적인 구성 요소 또는 단계들을 더 포함할 수 있는 것으로 해석되어야 한다.
또한, 본 명세서에 개시된 기술을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 기술의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한 이하에서 설명되는 각각의 실시 예들 뿐만 아니라, 실시 예들의 조합은 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물 내지 대체물로서, 본 발명의 사상 및 기술 범위에 해당될 수 있음은 물론이다.
수신단의 핵심 성능 중 하나인 잡음 지수(Noise Figure)는 저잡음 증폭기의 입력 매칭 네트워크와 안테나와 저잡음 증폭기 사이의 손실에 가장 큰 영향을 받을 수 있다.
따라서 이하에서 설명되는 본 발명은 저잡음 증폭기의 잡음 지수에 가장 큰 영향을 주는 수신단 매칭 네트워크와, 저잡음 증폭기의 입력 매칭 네트워크의 역할을 듀플렉서 자체적으로 수행하도록 함으로써 매칭 네트워크로 인한 잡음 지수 증가를 줄일 수 있도록 한다.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예들을 상세히 설명하도록 한다.
도 4는 본 발명의 실시 예에 따라 전기적 평형 듀플렉서를 포함하는 저잡음 증폭기의 구조를 도시한 블록도이다.
도 4를 참조하여 살펴보면, 본 발명의 실시 예에 따라 듀플렉서를 포함하는 저잡음 증폭기는, 밸런스 네트워크(120)를 포함하는 전기적 평형 듀플렉서(100)와, 복수의 공통 소스 증폭기(common source amplifier) 또는 캐스케이드 증폭기(cascade amplifier)(152, 154), 각 증폭기 사이의 임피던스 매칭을 위한 적어도 하나의 인터스테이지 매칭 네트워크(interstage matching network)(153), 그리고 출력단과의 임피던스 매칭을 위한 출력 매칭 네트워크(output matching network)(155)를 포함하여 형성될 수 있다.
이하 설명의 편의상 본 발명의 실시 예에 따른 저잡음 증폭기는 공통 소스(common source) 방식 또는 캐스케이드(cascade) 방식으로 형성된 제1 증폭기(152) 및 제2 증폭기(154)를 포함하는 것을 가정하여 설명하기로 한다.
먼저 상기 전기적 평형 듀플렉서(100)의 수신단은 차동 구조를 위해 2개의 수신 포트(111, 112)를 구비할 수 있으며, 상기 2개의 수신 포트(111, 112)는 각각 제1 증폭기(152)의 입력으로 연결될 수 있다. 그리고 제1 증폭기(152)는 인터스테이지 매칭 네트워크(153)를 통해 제2 증폭기(153)에 연결될 수 있다. 그러면 제1 증폭기(152)에 의해 증폭된 각 수신 포트(111, 112)의 신호는 인터스테이지 매칭 네트워크(153)를 통해 제2 증폭기(153)로 입력되고, 제2 증폭기(154)에서 다시 증폭될 수 있다.
한편 제2 증폭기(154)는 출력 매칭 네트워크를 통해 출력단과 연결될 수 있다. 여기서 출력단이 단일 출력으로 형성되는 경우 출력 매칭 네트워크(154)는 하이브리드(hybrid) 변압기를 이용한 발룬(BALUN)으로 형성될 수 있다.
한편 발룬의 경우 구조상 임피던스 불일치와 위상 불일치가 발생할 수 있다. 이 경우 임피던스와 위상의 불일치는 듀플렉서의 송신단-수신단 간 격리도와 저잡음 증폭기의 수신 성능을 저하시킬 수 있으므로, 이러한 임피던스와 위상의 불일치를 최소화하기 위하여 출력 매칭 네트워크에 최종적으로 연결되는 증폭기는 캐스케이드 방식의 증폭기로 형성될 수 있다. 이는 캐스케이드 증폭기의 경우 공통 소스 증폭기 보다 입력-출력 간 격리도가 높기 때문이다.
따라서 상술한 가정과 같이 제1 증폭기(152)와 제2 증폭기(154)를 구비하는 경우, 전기적 평형 듀플렉서(100)의 수신단이 차동 구조를 가지고, 출력단이 단일 출력이라면, 제1 증폭기(152)는 공통 소스 방식의 증폭기로 형성될 수 있으며, 제2 증폭기(154)는 캐스케이드 방식의 증폭기로 형성될 수 있다. 그리고 출력 매칭 네트워크(155)는 발룬(BALUN)으로 형성될 수 있다.
이처럼 제1 증폭기(152)와 제2 증폭기(154)를 구비하고, 전기적 평형 듀플렉서(100)의 수신단이 차동 구조를 가지며, 출력단이 단일 출력인 경우에 본 발명의 실시 예에 따른 저잡음 증폭기의 회로 구조를 하기 도 6을 참조하여 보다 자세하게 살펴보기로 한다.
한편 도 5는 본 발명의 실시 예에 따라 저잡음 증폭기에 통합된 전기적 평형 듀플렉서(100)의 회로 구조를 도시한 회로도이다.
먼저 도 5의 (a)에서 보이고 있는 바와 같이, 본 발명의 실시 예에 따라 저잡음 증폭기에 통합되는 전기적 평형 듀플렉서(100)는 안테나에 연결되는 안테나단, 송신기에 연결되는 송신단, 제1 증폭기(152)에 연결되는 수신단, 그리고 밸런스 네트워크(120)를 구비할 수 있다.
여기서 상기 밸런스 네트워크(120)는 저항, 가변 커페시터, 가변 인덕터등을 이용하여 구성되며, 안테나와 동일한 임피던스를 갖도록 임피던스의 조절이 가능하도록 형성될 수 있다.
그리고 듀플렉서(100)는 안테나단에 연결되는 제1 주코일(101)과, 밸런스 네트워크(120)에 연결되는 제2 주코일(102), 그리고 수신단에 연결되는 보조 코일(103)을 구비할 수 있다. 여기서 상기 수신단이 차동 구조를 위해 복수의 수신 포트(111, 112)를 구비하는 경우, 상기 보조 코일의 일측은 제1 수신 포트(111)와 연결될 수 있으며, 상기 보조 코일의 타측은 제2 수신 포트(112)에 연결될 수 있다.
한편 본 발명의 실시 예에 따라 저잡음 증폭기에 통합되는 전기적 평형 듀플렉서(100)의 각 단의 임피던스는 도 5의 (b)에서 보이고 있는 바와 같을 수 있다.
먼저 안테나단의 경우 안테나 임피던스(ZANT)가 형성될 수 있다. 그리고 밸런스 네트워크(120)의 경우 밸런스 네트워크(120)의 임피던스(ZBAL)가 형성될 수 있다. 그리고 송신단의 경우 송신단의 임피던스(ZTX)와, 송신단에 대한 듀플렉서의 임피던스, 즉 송신단을 기준으로 한 듀플렉서의 임피던스(ZTXP)가 형성될 수 있으며, 수신단의 경우 수신단의 임피던스(ZRX)와 수신단에 대한 듀플렉서의 임피던스, 즉 수신단을 기준으로 한 듀플렉서의 임피던스(ZRXP)가 형성될 수 있다.
이와 같이 임피던스들이 형성되는 경우에, 상기 전기적 평형 듀플렉서(100)가 듀플렉서로서 동작하기 위해서는 하기의 조건들을 만족하여야 한다.
먼저 전기적 평형 듀플렉서(100)는 송신 신호가 안테나와 밸런스 네트워크(120)에 균등하게 나뉘어 인가되어야 한다. 따라서 하기 수학식 1과 같이 안테나의 임피던스(ZANT)와 밸런스 네트워크(120)의 임피던스(ZBAL)는 서로 동일하여야 한다.
Figure 112020047463820-pat00001
여기서 ZANT는 안테나단의 임피던스, ZBAL은 밸런스 네트워크의 임피던스임.
그리고 저잡음 증폭기의 증폭부, 즉 복수의 증폭부와 적어도 하나의 인터스테이지 매칭 네트워크, 그리고 출력 매칭 네트워크 사이에서 임피던스 매칭이 이루어지기 위해서는 하기 수학식 2와 같이 수신단의 임피던스(ZRX)와 수신단에 대한 듀플렉서의 임피던스(ZRXP)가 서로 켤레(conjugate) 관계에 있어야 한다.
Figure 112020047463820-pat00002
여기서 ZRX는 수신단의 임피던스, ZRXP은 수신단에 대한 듀플렉서의 임피던스임.
한편 본 발명의 듀플렉서(100)는 주 코일과 보조 코일의 턴(turn) 비 조정을 통해 제1 증폭기(152)와 듀플렉서(100) 수신단의 임피던스를 매칭시킬 수 있다. 따라서 본 발명은 도 4에서 보이고 있는 바와 같이 듀플렉서(100)의 각 수신 포트가 수신단 매칭 네트워크와 입력 매칭 네트워크 없이, 제1 증폭기(152)의 입력으로 바로 입력될 수 있다. 이를 살펴보면 다음과 같다.
먼저, 송신단에 대한 듀플렉서의 임피던스(ZTXP)는 안테나의 임피던스(ZANT)와 밸런스 네트워크(120)의 임피던스(ZBAL)의 합에 대한 안테나의 임피던스(ZANT)와 밸런스 네트워크(120)의 임피던스(ZBAL)의 곱으로 나타낼 수 있으므로, 하기 수학식 3과 나타낼 수 있다. 그리고 안테나의 임피던스(ZANT)와 밸런스 네트워크(120)의 임피던스(ZBAL)는 서로 동일하므로, 송신단에 대한 듀플렉서의 임피던스(ZTXP)는 안테나의 임피던스(ZANT)의 절반 또는 밸런스 네트워크(120)의 임피던스(ZBAL)의 절반으로 나타낼 수 있다.
Figure 112020047463820-pat00003
여기서, ZTXP는 송신단에 대한 듀플렉서의 임피던스이고, ZANT는 안테나단의 임피던스, ZBAL은 밸런스 네트워크의 임피던스임.
한편 안테나의 임피던스(ZANT)와 밸런스 네트워크(120)의 임피던스(ZBAL)는 서로 동일하므로, 제1 주코일(101)의 턴 수(N1)와 제2 주코일(102)의 턴 수(N2)는 서로 동일할 수 있다. 따라서 보조 코일(103)의 턴 수(N3)와 제1 주코일(101)의 턴 수(N1)의 비와 보조 코일(103)의 턴 수(N3)와 제2 주코일(101)의 턴 수(N2)의 비는 서로 동일할 수 있으며, 하기 수학식 4와 같이 나타낼 수 있다.
Figure 112020047463820-pat00004
여기서, ZRXP는 수신단에 대한 듀플렉서의 임피던스이고, ZANT는 안테나단의 임피던스, ZBAL은 밸런스 네트워크의 임피던스를 의미함. 그리고 N1은 제1 주코일의 턴 수를, N2는 제2 주코일의 턴 수를, N3는 보조 코일의 턴 수를 의미함.
한편 수신단의 임피던스(ZRX)는 상기 수학식 2에 의하여 수신단에 대한 듀플렉서의 임피던스(ZRXP)와 켤레 관계를 가질 수 있다. 그리고 상기 제1 증폭기(152)의 임피던스는 제1 증폭기(152)의 구조에 따라 미리 결정된 값일 수 있다. 따라서 제1 증폭기(152)의 임피던스에 대한 켤레값을 가지는 수신단에 대한 듀플렉서의 임피던스(ZRXP)를 산출할 수 있다.
또한 안테나단의 임피던스(ZANT) 또는 밸런스 네트워크(120)의 임피던스(ZBAL) 역시 안테나단의 구조 또는 밸런스 네트워크(120)의 구조에 따라 미리 결정된 값일 수 있다.
즉 수신단의 임피던스(ZRX)에 의해 수신단에 대한 듀플렉서의 임피던스(ZRXP)가 산출될 수 있으며, 상기 수학식 4에 근거하여 수신단에 대한 듀플렉서의 임피던스(ZRXP)와 안테나단의 임피던스(ZANT) 또는 밸런스 네트워크(120)의 임피던스(ZBAL)의 비율에 의해, 보조 코일(103)의 턴 수(N3)와 제1 주코일(101)의 턴 수(N1)의 비율 또는 보조 코일(103)의 턴 수(N3)와 제2 주코일(102)의 턴 수(N2)의 비율이 결정될 수 있다.
그리고 결정된 비율에 따른 제1 주코일(101)의 턴 수(N1)와 제2 주코일(102)의 턴 수(N2) 그리고 보조 코일(103)의 턴 수(N3)를 가지도록 제1 주코일(101), 제2 주코일(102), 그리고 보조 코일(103)이 형성될 수 있다. 따라서 본 발명의 실시 예에 따라 저잡음 증폭기에 통합되는 듀플렉서(100)는, 듀플렉서(100)에 연결되는 제1 증폭기(152)의 임피던스에 매칭되는 임피던스를 가지는 수신단을 형성할 수 있으며, 이에 따라 별도의 입력 매칭 네트워크 없이 듀플렉서(100)와 저잡음 증폭기의 증폭부가 바로 연결될 수 있다.
따라서 도 3에서 도시한 통상적인 듀플렉서와 저잡음 증폭기가 연결되는 경우와, 본 발명의 실시 예에 따른 경우의 손실을 살펴보면, 제1 증폭기 이후의 잡음 지수가 2 dB이고, 수신단 매칭 네트워크(13)의 손실이 1 dB, 입력 매칭 네트워크(21)의 손실이 1 dB라면, 통상적인 듀플렉서와 저잡음 증폭기가 연결되는 경우 잡음 지수는 기존 듀플렉서와 저잡음 증폭기의 잡음지수 3 dB(듀플렉서가 가지는 이상적인 손실)과 수신단 매칭 네트워크(13)의 손실 1 dB, 그리고 입력 매칭 네트워크(21)의 손실 1 dB 및, 제1 증폭기 이후의 잡음 지수가 2dB를 합하여 총 7 dB의 잡음지수를 가질 수 있다.
이에 반해 본 발명의 손실은 듀플렉서가 가지는 이상적인 손실 3 dB와 제1 증폭기 이후의 잡음 지수가 2dB를 합하여 총 5 dB의 잡음지수를 가질 수 있다. 즉, 듀플렉서와 저잡음 증폭기의 입력 매칭 네트워크에 따른 수신 신호의 손실을 보다 감축함으로써, 수신 성능을 보다 향상시킬 수 있다.
한편 도 6은 본 발명의 실시 예에 따라 전기적 평형 듀플렉서를 포함하는 저잡음 증폭기의 회로 구조를 도시한 회로도이다.
도 6에서 보이고 있는 바와 같이, 전기적 평형 듀플렉서(100)에 바로 연결되는 제1 증폭기(152)는 공통 소스 방식의 증폭기일 수 있다. 이 경우 상기 전기적 평형 듀플렉서(100)의 수신단이 차동 구조를 가지는 경우 상기 듀플렉서(100)의 수신 포트들(111, 112)로 들어온 신호들은 각각 상기 제1 증폭기(152)에 입력될 수 있으며, 각각 증폭될 수 있다.
이처럼 전기적 평형 듀플렉서(100)의 수신단이 차동 구조를 가지는 경우, 두 수신 포트(111, 112)의 임피던스나 위상이 서로 다르면, 송신단과 수신단 사이의 격리도가 감소하며, 입력되는 수신 신호 또한 이상적인 경우의 3dB를 제외한 추가 손실이 발생할 수 있다. 따라서 인터스테이지 매칭 네트워크(153)는 임피던스 불일치와 위상 불일치를 최소화하기 위해, 인덕터와 커패시터를 사용하여 서로 대칭으로 구성될 수 있다. 이에 따라 도 6에서 보이고 있는 바와 같이 제1 증폭기(152)를 통해 수신 포트(111, 112)들 각각에 연결된 인터스테이지 매칭 네트워크(153)는 서로 동일한 구조로 형성될 수 있다.
한편 출력단이 단일 출력으로 형성되는 경우라면, 도 6에서 보이고 있는 바와 같이 하이브리드 변압기를 사용하는 발룬(BALUN)이 출력 매칭 네트워크로 사용될 수 있다. 이 경우 제2 증폭기(154)는 발룬(BALUN)에 의한 임피던스 및 위상의 불일치를 최소화하기 위하여 도 6에서 보이고 있는 바와 같이 캐스케이드 방식으로 형성될 수 있다.
반면 출력단이 전기적 평형 듀플렉서(100)의 수신단과 마찬가지로 두 개의 출력 포트를 구비하여 차동 구조를 가지는 경우, 상기 출력 매칭 네트워크(155)는 바런(BALUN) 대신에 인터스테이지 매칭 네트워크(153)와 같이 각 출력 포트에 연결되며 서로 대칭형으로 구성되는 인덕터와 커패시터들로 형성될 수 있다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시할 수 있다. 특히 본 발명의 실시 예에서는 제1 증폭기와 제2 증폭기의 두 개 증폭기만이 구비되는 경우를 예로 들어 설명하였으나, 이는 본 발명의 일 예일 뿐 본 발명이 이에 한정되는 것이 아님은 물론이다. 즉 얼마든지 더 많은 증폭기가 구비될 수 있다. 그리고 각 증폭기 사이에 인터스테이지 매칭 네트워크가 형성될 수 있다.
전술한 본 발명은, 프로그램이 기록된 매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 컴퓨터가 읽을 수 있는 매체는, 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 매체의 예로는, HDD(Hard Disk Drive), SSD(Solid State Disk), SDD(Silicon Disk Drive), ROM, RAM, CD-ROM, 자기 테이프, 플로피 디스크, 광 데이터 저장 장치 등이 있으며, 또한 캐리어 웨이브(예를 들어, 인터넷을 통한 전송)의 형태로 구현되는 것도 포함한다.
따라서 상기의 상세한 설명은 모든 면에서 제한적으로 해석되어서는 아니되고 예시적인 것으로 고려되어야 한다. 본 발명의 범위는 첨부된 청구항의 합리적 해석에 의해 결정되어야 하고, 본 발명의 등가적 범위 내에서의 모든 변경은 본 발명의 범위에 포함된다.

Claims (10)

  1. 듀플렉서(duplexer);
    상기 듀플렉서를 통해 입력된 신호를 순차적으로 증폭시키는 복수의 증폭기;
    각 증폭기 사이를 연결하며, 각 증폭기 간의 임피던스 매칭을 위해 형성되는 적어도 하나의 인터스테이지 매칭 네트워크(Interstage matching network); 및,
    출력단과, 상기 복수의 증폭기 중 마지막으로 신호를 증폭시키는 최종 증폭기 사이에 형성되며, 상기 출력단과 상기 최종 증폭기 사이의 임피던스를 매칭시키는 출력 매칭 네트워크를 포함하며,
    상기 듀플렉서의 수신단은 상기 복수의 증폭기 중 최초로 신호를 증폭시키는 최초 증폭기에 연결되고,
    상기 최초 증폭기의 임피던스(ZRX)와 상기 수신단에 대한 상기 듀플렉서의 임피던스(ZRXP)는 서로 켤레(conjugate) 관계를 가지는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  2. 제1항에 있어서, 상기 듀플렉서는,
    안테나에 연결되는 안테나단;
    송신기에 연결되는 송신단;
    안테나와 동일한 임피던스를 가지는 밸런스 네트워크;
    상기 안테나단에 연결되는 제1 주코일;
    상기 밸런스 네트워크에 연결되는 제2 주코일; 및,
    상기 듀플렉서의 수신단에 형성된 적어도 하나의 수신 포트에 연결되는 보조 코일을 포함하는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  3. 제2항에 있어서,
    상기 제1 주코일 또는 제2 주코일과 상기 보조 코일의 턴(turn) 수 비율은, 상기 안테나의 임피던스 또는 상기 밸런스 네트워크의 임피던스와 상기 수신단에 대한 상기 듀플렉서의 임피던스의 비율에 따라 결정되는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  4. 제1항에 있어서, 상기 복수의 증폭기는,
    공통 소스(common source) 방식의 증폭기 또는 캐스케이드(cascade) 방식의 증폭기임을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  5. 제1항에 있어서,
    상기 출력단은 단일 출력 포트를 가지며,
    상기 출력 매칭 네트워크는 하이브리드(hybrid) 변압기를 포함하는 발룬(BALUN)으로 형성되는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  6. 제5항에 있어서,
    상기 출력단이 단일 출력 포트를 가지는 경우, 상기 최종 증폭기는 캐스케이드(cascade) 방식의 증폭기로 형성되는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  7. 제1항에 있어서,
    상기 출력단은 차동 구조를 위해 복수의 출력 포트를 가지며,
    상기 출력 포트 각각과 연결되는 상기 출력 매칭 네트워크는 서로 대칭되는 구조를 가지는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  8. 제1항에 있어서,
    상기 수신단은 차동 구조를 위해 복수의 수신 포트를 가지며,
    상기 복수의 수신 포트 각각에 연결되는 상기 인터스테이지 매칭 네트워크는 서로 대칭되는 구조를 가지는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  9. 제2항에 있어서, 상기 밸런스 네트워크는,
    저항, 가변 커페시터, 가변 인덕터 중 적어도 하나를 포함하여 구성되며, 상기 안테나와 동일한 임피던스를 갖도록 임피던스 조절이 가능하도록 형성되는 것을 특징으로 하는 듀플렉서가 통합된 저잡음 증폭기.
  10. 제2항에 있어서, 상기 듀플렉서는,
    상기 송신단으로부터 송신 신호가 입력되면, 상기 안테나단과 상기 밸런스 네트워크에 동위상으로 신호를 출력하는 전기적 평형 듀플렉서(electrical balance duplexer, EBD)임을 특징으로 하는 저잡음 증폭기.
KR1020200056108A 2020-05-11 2020-05-11 듀플렉서가 통합된 저잡음 증폭기 KR102188036B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200056108A KR102188036B1 (ko) 2020-05-11 2020-05-11 듀플렉서가 통합된 저잡음 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200056108A KR102188036B1 (ko) 2020-05-11 2020-05-11 듀플렉서가 통합된 저잡음 증폭기

Publications (1)

Publication Number Publication Date
KR102188036B1 true KR102188036B1 (ko) 2020-12-07

Family

ID=73791345

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200056108A KR102188036B1 (ko) 2020-05-11 2020-05-11 듀플렉서가 통합된 저잡음 증폭기

Country Status (1)

Country Link
KR (1) KR102188036B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093357A (ko) * 2009-11-13 2012-08-22 퀄컴 인코포레이티드 변압기-기반 바이패스 모드를 가진 캐스캐이드 증폭기들
KR20130105258A (ko) * 2012-03-14 2013-09-25 브로드콤 코포레이션 조정 가능한 듀플렉서 시스템
KR101547602B1 (ko) * 2012-01-23 2015-08-26 퀄컴 인코포레이티드 튜닝 가능한 로드 매칭을 갖는 다중-모드 우회 드라이버 증폭기

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120093357A (ko) * 2009-11-13 2012-08-22 퀄컴 인코포레이티드 변압기-기반 바이패스 모드를 가진 캐스캐이드 증폭기들
KR101547602B1 (ko) * 2012-01-23 2015-08-26 퀄컴 인코포레이티드 튜닝 가능한 로드 매칭을 갖는 다중-모드 우회 드라이버 증폭기
KR20130105258A (ko) * 2012-03-14 2013-09-25 브로드콤 코포레이션 조정 가능한 듀플렉서 시스템

Similar Documents

Publication Publication Date Title
EP2771977B1 (en) Impedance balancing for transmitter to receiver rejection
US9042275B2 (en) Tunable duplexer architecture
US20100244981A1 (en) Radio frequency power divider and combiner circuit
US9985682B2 (en) Broadband isolation low-loss ISM/MB-HB tunable diplexer
US20150042412A1 (en) Directional coupler circuit techniques
US8305941B2 (en) Broadband combining system with high spectrum efficiency for use in wireless communications
US8773216B2 (en) Selectivity of a dual coupler
US9252716B2 (en) High-frequency amplifier circuit, semiconductor device, and magnetic recording and reproducing device
US10340855B2 (en) Doherty amplifier
US20220006429A1 (en) Power Amplifier Arrangement
WO2014029412A1 (en) Device for negative group delay
CN114785306A (zh) 信号传输电路、放大器以及收发机
KR102188036B1 (ko) 듀플렉서가 통합된 저잡음 증폭기
WO2024087849A1 (zh) 射频接收模组及射频芯片
US10199709B2 (en) Microwave power combiner
US6958663B2 (en) In-band group delay equalizer and distortion compensation amplifier
JP2008245251A (ja) マイクロ波フィルタバンク及びトランシーバ
WO2020198349A1 (en) Millimeter-wave fully-integrated full duplexer modules with and without internal low noise amplifier and power amplifier for 5g applications
US10171112B2 (en) RF multiplexer with integrated directional couplers
EP4236066A2 (en) Radio frequency front end for wireless communication
CN217010817U (zh) 一种高增益低噪声放大器
CN117220630B (zh) 一种巴伦阻抗变换器、差分功率放大器及发射机
WO2013090847A1 (en) Millimeter wave power amplifier
Bechteler et al. Switchless bidirectional amplifier for wireless communication systems
KR20230082279A (ko) 연속 시간 선형 등화기

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant