JP2013509713A - 金属の付着 - Google Patents
金属の付着 Download PDFInfo
- Publication number
- JP2013509713A JP2013509713A JP2012536948A JP2012536948A JP2013509713A JP 2013509713 A JP2013509713 A JP 2013509713A JP 2012536948 A JP2012536948 A JP 2012536948A JP 2012536948 A JP2012536948 A JP 2012536948A JP 2013509713 A JP2013509713 A JP 2013509713A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductive
- voltage
- energization
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/54—Electroplating of non-metallic surfaces
- C25D5/56—Electroplating of non-metallic surfaces of plastics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0215—Metallic fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/073—High voltage adaptations
- H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
システム及び方法が、電圧切り換え可能な誘電体材料に1つ以上の材料を付着させることを含む。特定の態様では、電圧切り換え可能な誘電体材料が、導電バックプレーン上に配置される。いくつかの実施形態では、電圧切り換え可能な誘電体材料が、付着に関する特性電圧が相違する複数の領域を含む。いくつかの実施形態は、マスキングを含み、取り除くことが可能なコンタクトマスクの使用を含むことができる。特定の実施形態は、電気グラフトを含む。いくつかの実施形態は、2つの層の間に配置される中間層を含む。
【選択図】図8
【選択図】図8
Description
[0001]本発明は、通電デバイス及び通電部品の分野に関する。特には、本発明は、電圧切り換え可能な誘電体材料(voltage switchable dielectric material)と協働する通電デバイスに関する。
[0002]通電構造は、一般に、基板に一連の製造工程を加えることで製造される。そのような通電構造の例として、プリント基板、プリント配線板、バックプレーン、及び他のマイクロエレクトロニクスの種類の回路が挙げられる。基板は、典型的には、エポキシを含浸させたガラス繊維積層品などの堅固な絶縁材料である。銅などの導電材料によるパターンが、接地プレーン及び電源プレーンを含む導体を定めるべく形成される。
[0003]いくつかの先行技術の通電デバイスは、基板上に導電材料の層を形成して製造される。マスク層が、導電層上に成膜され、感光及び現像が行われる。得られたパターンは、導電材料を基板から除去すべき所定の領域を露出させている。導電層が、エッチングによって所定の領域から除去される。次いで、マスク層が取り除かれ、パターン化された導電材料の層が基板の表面に残される。他の先行技術のプロセスでは、基板上に導電線及び導電パッドを設けるために、無電解プロセスが使用される。メッキ液が、導電線及び導電パッドのパターンを形成すべく基板の選択された部分において導電材料を基板に付着させることができるように適用される。
[0004]限られた設置面積において利用可能な回路を最大にするために、基板デバイスは、複数の基板を使用することがあり、或いは、1枚の基板の両面に部品及び回路を備えるために使用することがある。結果として、いずれの場合も、別々の基板表面に位置する部品の間に電気的な接続を確立させるために、1つのデバイスにおいて複数の基板表面を互いに接続する必要がある。いくつかのデバイスでは、導電層が設けられたスリーブ又はビアが、基板を貫いて延びて複数の面を接続する。複数の基板からなるデバイスでは、そのようなビアが少なくとも1つの基板を貫いて延び、その基板の1つの表面を別の基板の表面へと互いに接続している。このようにして、同じ基板の2つの表面又は別々の基板の表面に位置する電気部品及び回路の間に、電気的なリンクが確立される。
[0005]いくつかのプロセスでは、ビアの表面が、最初に導電材料からなるシード層を付着させ、その後に電解プロセスを実行することでめっきされる。他のプロセスでは、導電材料をビアの表面に付着させるために接着剤が使用される。これらのデバイスでは、ビアと導電材料との間の結合が、実際には機械的に行われる。
[0006]特定の材料(以下では、電圧切り換え可能な誘電体材料と称される)が、過電圧保護をもたらすために、先行技術のデバイスで使用されている。これらの材料は、その電気抵抗の特性ゆえに、例えば雷、静電気、又は電力サージからの電圧サージを逃がすために使用される。従って、電圧切り換え可能な誘電体材料が、プリント基板などのいくつかのデバイスに備えられる。これらのデバイスにおいて、電圧切り換え可能な誘電体材料が、過電圧保護をもたらすために導電要素と基板との間に挿入される。
[0007]種々の実施形態が、通電形成物を形成するための方法を含む。いくつかの実施形態は、電圧切り換え可能な誘電体材料(VSDM)上への形成物の形成又はVSDMによる形成物の形成に関する。VSDMは、特性電圧を有することができ、特性電圧の大きさがしきい値を定め、しきい値を下回る場合にVSDMが実質的に電気絶縁性であり、しきい値を上回る場合にVSDMが実質的に導電性である。
[0008]一方法が、導電バックプレーンを提供する工程と、導電バックプレーンの少なくとも一部分にVSDMの層を形成する工程と、電圧切り換え可能な誘電体材料の少なくとも一部分に導電材料を付着させる工程とを含むことができる。導電バックプレーンは、金属、導電性の化合物、ポリマー、及び/又は他の材料を含むことができる。いくつかの場合には、導電バックプレーンが、基板を備えることができる。特定の実施形態では、導電バックプレーンが、基板としても機能することができる。いくつかの場合には、基板を、付着の工程の後に取り除いてもよい。
[0009]付着は、電気化学的な付着を含むことができ、VSDMに関する特性電圧よりも大きい電圧を生成することで電流を流し、付着及び/又はエッチングを生じさせることを含むことができる。
[0010]特定の実施形態では、パッケージ(例えばポリマー)を、VSDM及び/又は関連の通電形成物に取り付けることができる。いくつかの場合には、構成要素(例えば基板)を、パッケージの取り付け後に除去することができる。除去を、分離可能性が望まれる2つの材料の間に配置される分離層によって容易に行うことができる。
[0011]いくつかの実施形態では、一方法が、VSDMを提供する工程と、VSDMの少なくとも一部分に中間層を付着させる工程と、中間層の少なくとも一部分に材料を付着させる工程とを含む。中間層が、付着、機械的特性、電気的特性、などを向上させることができる。中間層が、制御された解放又は分離をもたらしてもよい。中間層は、拡散バリアを含んでもよい。いくつかの場合には、中間層がVSDM上に付着させられ、更なる材料(例えばポリマー及び/又は導電体)が、中間層の少なくとも一部分に付着する。絶縁材料(例えばポリマー)を、中間層上に付着させることができる。導体を、中間層上に付着させることができる。中間層を、電気グラフトを用いて形成することができる。
[0012]いくつかの実施形態では、一方法が、VSDMを有する基板を提供する工程と、VSDMの少なくとも一部分に通電材料を付着させる工程とを含む。パッケージを、VSDMの少なくとも一部分及び/又は通電形成物の少なくとも一部分に取り付けることができる。パッケージは、ポリマーを含むことができる。パッケージ及び/又はVSDMは、充填されてもよい1つ以上のビアを備えることができる。特定の実施形態は、パッケージを貫く複数の電気接続部を備える。
[0013]いくつかの実施形態では、一方法が、コンタクトマスクをVSDMの表面に適用する工程を含む。コンタクトマスクを、VSDMの第1の部分を密封し、或いは他のやり方で付着から保護する一方で、VSDMの第2の部分を材料(例えば通電形成物)の付着のために露出させるように、着脱可能に取り付けることができる。
[0014]コンタクトマスクは、VSDMの表面に接触する絶縁フットを備えることができ、絶縁フットによって1つ以上の部位を境界付け、或いは定めることができる。コンタクトマスクは、典型的には絶縁フットによって表面から離されて位置する電極を更に備えることができる。いくつかの実施形態では、VSDM及びコンタクトマスクのサンドイッチを、付着させるべき所望の材料に関するイオンの供給源をもたらす溶液に沈める(或いは、他のやり方で曝露する)ことができる。VSDMの特性電圧よりも大きい電圧を生成でき、そのような電圧によって、VSDMの露出部への所望の材料の付着を生じさせることができる。
[0015]いくつかの実施形態では、VSDMに付着させた導体を、典型的にはマスクを使用して、VSDMの特定の領域から導体を取り除くやり方で、エッチングすることができる。エッチングされない領域が、特定の実施形態によれば、通電形成物を形成することができる。
[0016]VSDMは、異なる特性電圧を有する領域を含むことができる。特定の実施形態は、第1及び第2の領域を有するVSDMを備える。第1の領域が第1の特性電圧を有することができ、第2の領域が第2の特性電圧を有することができる。異なる処理条件に従って、材料を第1及び第2の領域のいずれか又は両方の領域に付着させることができる。いくつかの場合には、両方の領域への付着後に、付着した材料を一方の領域から選択的にエッチングする(他方の領域からはエッチングしない)ことができる。いくつかの実施形態では、通電形成物が、別々の領域に互いに別個独立に形成される。
[0017]本明細書に記載されるあらゆる構造的な限定を、相互に排他的でない限り別の構造的な限定と組み合わせることが可能である。本明細書に記載されるあらゆる工程を、相互に排他的でない限り別の工程と組み合わせることができる。
[0044]本発明の実施形態は、構造体上又は基板上に通電要素を形成するために、本明細書において電圧切り換え可能な誘電体材料と称される種類の材料を使用する。電圧切り換え可能な誘電体材料の電気抵抗を、印加電圧によって非導電状態と導電状態との間で変化させることができる。本発明の方法は、電圧切り換え可能な誘電体材料に電圧を加えることで基板又は構造体を導電性にした後に、基板又は構造体に電気化学的なプロセスを行う。このプロセスにより、基板上に通電材料が形成される。通電材料を、パターン化された通電層を形成するために、基板の選択された領域に付着させることができる。次いで、通電層がパターン化された後で、印加電圧が取り去られ、基板又は構造体が非導電状態に戻る。更に説明されるとおり、本発明の実施形態は、通電構造を有するこれまでのデバイスに対し、著しい利点を提供する。他の利点のなかでもとりわけ、より少ない工程で通電材料からなるパターンを基板上に形成することができ、エッチング及び無電解プロセスなどの高コストかつ時間のかかる工程を避けることができる。
[0045]電圧切り換え可能な誘電体材料を、2つ以上の基板表面が電気部品及び回路を収容している両面デバイス及び多基板デバイスにおいて使用することも可能である。電圧切り換え可能な誘電体材料から形成された基板のビアが、異なる基板表面に位置する電気部品及び回路を互いに接続することができる。ビアは、2つ以上の基板表面を互いに電気的に接続する目的のために導電層を設けることができる基板又はデバイスの任意の開口を含むことができる。ビアは、異なる基板表面に位置する電気部品及び回路を互いに接続するための導電層を設けることができるくぼみ、開口、溝、スロット、及びスリーブを含む。本発明の実施形態によれば、ビアのめっきを、比較的単純な電気化学プロセスで達成することができる。例えば、電圧切り換え可能な誘電体材料からなる基板のビアを、電解プロセスを使用してめっきすることができる。ビアを、基板表面又はデバイスの表面に1つ以上の導電層をパターンにて形成するために使用される電解プロセスの際に、同時に形成することも可能である。
[0046]本発明の一実施形態では、通電構造が、電圧切り換え可能な誘電体材料から形成される。通電形成物を、基板の表面の1つ以上の選択された部位に形成することができる。本明細書において使用されるとき、「通電」は、印加された電圧に応答して電流を運ぶことができる能力を指す。通電材料の例として、磁性材料及び導電材料が挙げられる。本明細書において使用されるとき、「形成」は、基板に加えられる電流の存在下で通電材料を付着させるプロセスによって通電形成物の形成を生じさせることを含む。従って、通電材料を、電気めっき、プラズマ蒸着、蒸着、静電プロセス、又はこれらの混成などのプロセスによって、基板の表面に電気的に付着させることができる。他のプロセスも、電流の存在下で通電形成物を形成するために使用することができる。通電形成物を、通電形成物の厚さが基板の選択された部位への同様の材料の付着によって成長するように、付加的に形成することができる。
[0047]電接(electrobonding)による界面が、通電形成物と基板との間に形成される。電接による界面は、通電形成物と基板との間の電気的結合の境界層を備える。電気的結合は、基板の分子と基板に電気的に付着した通電材料の分子との間に形成される結合である。電気的結合が、通電形成物を形成すべく追加の通電材料が付着する基板の領域に形成される。
[0048]電気的結合が分子間に形成されるため、通電材料の分子を機械的又は他のやり方で表面に付加することができる無電解プロセスの結果として形成される結合を電気的結合は排除する。電気的結合は、例えば接着剤を用いた基板への導電材料の植え付けを含むプロセスで形成される結合並びに他の種類の機械的又は化学的な結合を排除する。電気的結合を形成すべく通電材料を電気的に付着させることができるプロセスの例として、電気めっき、プラズマ蒸着、蒸着、静電プロセス、及びこれらの混成が挙げられる。
[0049]非導電層を、基板の選択された部位を定めるように、基板の表面にパターンで形成することができる。次いで、基板に電気化学プロセスが行われ、通電形成物が基板の選択された領域に徐々に形成される。非導電層は、通電形成物が基板の選択された領域に形成されたならば除去されるレジスト層を含むことができる。また、非導電層を、恒久的又は基板から除去可能のいずれかであってもよいスクリーン印刷によるレジストパターンから形成することもできる。
[0050]電圧切り換え可能な誘電体材料は、特性電圧のしきい値の値を超える電圧が加えられるまでは非導電性である材料である。特性電圧のしきい値の値を超えると、この材料は導電性となる。従って、電圧切り換え可能な誘電体材料は、非導電状態と導電状態との間で切り換え可能である。
[0051]電気化学プロセスとして、電圧切り換え可能な誘電体材料が導電状態にあるときに導電要素が電圧切り換え可能な誘電体材料に接合されるプロセスが挙げられる。電気化学プロセスの例は、電解プロセスである。一実施形態では、電極が他の材料とともに流体に沈められる。電圧が電極と他の材料との間に加えられることで、電極からのイオンが移動し、他の材料上に現れる。
[0052]一実施形態では、デバイスが、電圧切り換え可能な誘電体材料から形成された片面基板を備える。非導電層のパターンが、基板の表面に領域を定めるように、基板上に形成される。好ましくは、電圧切り換え可能な誘電体材料が導電状態にあるときに基板に電解プロセスが行われる。電解プロセスにより、導電材料が非導電層のパターンによって定められる領域において基板上に徐々に形成される。この実施形態の1つの利点は、これまでの基板デバイスと比べて厚さの薄い通電形成物を基板上に製作できる点にある。また、パターンに従った通電形成物を、例えばエッチングの工程や、レジスト層のマスキング、像形成、及び現像の多数の工程など、従来技術の構造において使用されるいくつかの製造工程を、実行せずに形成することができる。
[0053]本発明の別の実施形態では、両面基板が、基板の両面の部品を電気的に接続するためのビアを含むように形成される。パターン化された通電層が、基板の各々の面に形成される。1つ以上のビアが、基板を貫いて延びる。基板が導電状態にあるときに、基板に1つ以上の電気化学プロセスを行い、ビアを定めている表面を含む基板の選択された部位に通電材料を形成することができる。基板の選択された部位を、先行の工程においてパターン化される非導電層によって定めることができる。
[0054]ビアの表面に導電層をめっき又は他の方法で設ける従来のプロセスには、いくつかの欠点が存在する。ビアの表面にシード層を付着させ、次いでそれらの表面に電気めっきプロセスを行う従来のプロセスでは、めっき材料がシード層を構成する粒子にのみ結合する。導電粒子のシード層を設けることは、追加の製造工程を必要とするため、問題を孕む可能性があり、かつコストが高くなる可能性がある。更に、ビアを定める表面における粒子の連続性及び分散が、不完全であることが多い。従って、ビアの表面のめっきの連続性が何らかの接合点において絶たれるという多大な危険性が存在する。
[0055]他の従来のプロセスは、表面の間又はビアの表面の粒子と導電材料との間に機械的な結合を形成するために、接着剤を使用している。機械的な結合は、基板の表面に形成される電気化学的な結合と比べて比較的弱い。ビアの表面と導電材料との間に形成される結合の機械的な性質が、デバイスを不具合の生じやすいものにする。不具合を生じためっきビアが基板デバイス全体にとって有害であることが、従来のデバイスにおける問題を更に悪化させる。
[0056]典型的には、ビアは、基板に基板表面の導電要素が設けられた後にだけめっきされる。めっきビアの不具合の知覚又は発生が、デバイスの少なくとも一部又はすべての基板が組み立てられて空になる可能性がある。ビアのめっきに不具合がある場合に、組み立て済みのデバイスにおけるビアの再めっきは、実現が不可能である。多くの場合、デバイス全体を破棄しなければならない。従って、いくつかのビア及び基板を有するデバイスにおいて1つでもビアに不具合があると、製造済みの基板のすべてを含むデバイス全体を破棄することになる。
[0057]この実施形態の他の利点のなかでもとりわけ、ビアを定めている表面に通電形成物を形成するための方法の問題が回避される。導電性にするための表面の変性を必要とする先行技術の方法によれば、導電材料と結合するためにビアを準備するには、追加の材料が必要である。なぜならば、そのような材料を存在させない限り、ビアの表面が導電性でないからである。従って、本発明の実施形態では、基板を形成している電圧切り換え可能な誘電体材料を電気めっきのプロセスの際に導電性にすることができるため、追加の材料が不要である。このようにして、ビアの表面と通電材料との間に形成される結合が、電気化学プロセスにおいて形成される電気的な引き付けの結合となる。本明細書において電気化学的な結合と称される結合は、シード粒子又は接着剤によって形成される結合よりも強い。更に、ビアの表面が、電圧切り換え可能な誘電体材料の一様な表面である。従って、ビアにおける電気的な連続性が保証される。
[0058]本発明の別の実施形態では、多基板デバイスが、電圧切り換え可能な誘電体材料からそれぞれ形成された2つ以上の基板を含んでいる。各々の基板に、電気化学プロセスを行って導電層を形成することができる。各々の導電層のパターンが、非導電層をパターン化することによって予め定められて、通電形成物のためのパターンを定める。基板のうちの1つ以上に位置する通電形成物を電気的に接続するために、1つ以上のビアを使用することができる。各々のビアを、それぞれの基板に電気化学プロセスを行うときに形成することができる。
[0059]本発明の実施形態によってもたらされる他の利点のなかでもとりわけ、多基板デバイスは、異なる基板表面を互いに接続するビアをめっきするために、電圧切り換え可能な誘電体材料の導電状態を使用する。従って、通電材料を、ビアを定める領域において基板に手を加える必要なく、電解プロセスにおいてビアに形成することができる。結果としてビアに形成される通電層によって、ビアが基板間の電気的接触の確立に失敗する危険性を大幅に少なくすることができる。対照的に、先行技術の多基板デバイスでは、多基板デバイス全体を廃棄しなければならないという結果につながることが多い無効なビアに悩まされることがある。
[0060]本発明の実施形態にもたらされる更なる利点は、電圧切り換え可能な誘電体材料から形成された基板を備えることで、全体としてのデバイスに電圧規制による保護ももたらされる点にある。本発明の実施形態について、多数の応用が存在する。本発明の実施形態を、例えば、PCBなどの基板デバイス、表面実装部品、ピンコネクタ、スマートカード、及び磁気積層材料において使用するために採用することができる。
A.基板が1枚であるデバイス
[0061]図1が、電圧切り換え可能な誘電体材料を取り入れてなる本発明の実施形態によるデバイスの断面図である。この実施形態では、電圧切り換え可能な誘電体材料が、デバイスの基板10を形成するために使用される。電圧切り換え可能な誘電体材料は、非導電性であるが、既に述べたように、この材料の特性電圧を超える大きさの電圧が加わることで、導電状態に切り替わることができる。図2に関して後述される材料など、電圧切り換え可能な誘電体材料の多数の例が、既に開発されている。通電基板が使用される用途として、例えばプリント基板(PCB)、プリント配線板、半導体ウエハ、可撓回路基板、バックプレーン、及び集積回路デバイスが挙げられる。集積回路の具体的な用途として、コンピュータプロセッサを有するデバイス、コンピュータに読み取り可能なメモリデバイス、マザーボード、及びPCBが挙げられる。
[0061]図1が、電圧切り換え可能な誘電体材料を取り入れてなる本発明の実施形態によるデバイスの断面図である。この実施形態では、電圧切り換え可能な誘電体材料が、デバイスの基板10を形成するために使用される。電圧切り換え可能な誘電体材料は、非導電性であるが、既に述べたように、この材料の特性電圧を超える大きさの電圧が加わることで、導電状態に切り替わることができる。図2に関して後述される材料など、電圧切り換え可能な誘電体材料の多数の例が、既に開発されている。通電基板が使用される用途として、例えばプリント基板(PCB)、プリント配線板、半導体ウエハ、可撓回路基板、バックプレーン、及び集積回路デバイスが挙げられる。集積回路の具体的な用途として、コンピュータプロセッサを有するデバイス、コンピュータに読み取り可能なメモリデバイス、マザーボード、及びPCBが挙げられる。
[0062]基板10の電圧切り換え可能な誘電体材料は、パターン化された通電形成物30の製造を可能にする。通電形成物30は、所定のパターンに従って基板10上に形成された個々の通電要素35の組み合わせである。通電形成物30は、導電材料を含んでいる。通電形成物30は、電圧切り換え可能な誘電体材料を電圧の印加によって導電性にして行われる電気化学プロセスにおいて基板10に付着する前駆体から形成される(図2を参照)。一実施形態では、前駆体が、電極から溶液に預けられるイオンである。基板10が、電圧切り換え可能な誘電体材料を導電状態に維持しつつ、溶液に曝露される。
[0063]前駆体は、所定のパターンに従って基板10に選択的に付着する。所定のパターンは、レジスト層などの非導電層20をパターン化することによって形成される(図3B〜図3Dを参照)。電圧切り換え可能な誘電体材料が導電状態にあるとき、前駆体が、基板10の露出領域にだけ付着する。導電状態にある電圧切り換え可能な誘電体材料が、基板10の露出部において前駆体との電気化学的結合を形成することができる。一実施形態では、非導電層20(図3B〜図3D)が、基板10を覆って成膜されたレジスト層から形成される。次いで、レジスト層が、周知のとおりにマスク及び露光され、パターンが生み出される。
[0064]図2が、印加電圧の関数としての電圧切り換え可能な誘電体材料の抵抗特性を示している。基板の形成に使用することができる電圧切り換え可能な誘電体材料は、材料調合物の種類、濃度、及び粒子間隔に特有の特性電圧値(Vc)を有している。電圧(Va)を電圧切り換え可能な誘電体材料に加えることで、材料の電気抵抗の特性を変化させることができる。Vaの大きさが0〜Vcの間の範囲にある場合、電圧切り換え可能な誘電体材料は、高い電気抵抗を有し、従って非導電性である。Vaの大きさがVcを超えると、電圧切り換え可能な誘電体材料は、電気抵抗の低い状態に変化し、導電性となる。図2によって示されるとおり、基板の電気抵抗は、状態間の変化が迅速であるよう、好ましくは高から低に急峻に切り替わる。
[0065]一実施形態では、電圧切り換え可能な誘電体材料を導電性にするために、Vcが1〜100ボルトの範囲にある。好ましくは、Vcが、後述される電圧切り換え可能な誘電体材料のための組成のうちの1つを使用して、5〜50ボルトの間である。いくつかの実施形態では、電圧切り換え可能な誘電体材料が、電界に関して特徴付けられる電圧(例えば、材料の厚さを横切る電圧)において絶縁材料から導電状態に切り替わるような厚さに形成される。いくつかの実施形態では、切り替わりの電界が、10〜1000ボルト/ミルの間であってもよい。いくつかの実施形態では、切り替わりの電界が、50〜300ボルト/ミルの間であってもよい。
[0066]一実施形態では、電圧感応状態遷移材料が、導電性の粒子、フィラメント、又は粉末を非導電性の結合材料及び結合剤を含む層に分散させて含んでいる混合物から形成される。導電状態は、混合物の最大の割合を構成することができる。しきい値電圧が加えられるまで非導電性であるという特性を有する他の調合物も、本発明の実施形態による電圧切り換え可能な誘電体材料として含まれる。
[0067]電圧切り換え可能な誘電体材料の具体例は、35%のポリマー結合剤と、0.5%の架橋剤と、64.5%の導電粉末とから形成される材料によってもたらされる。ポリマー結合剤は、Silastic 35Uというシリコーンゴムを含み、架橋剤は、Varoxという過酸化物を含み、導電粉末は、10ミクロンの平均粒子サイズを有するニッケルを含む。電圧感応状態遷移材料の他の調合物として、35%のポリマー結合剤、1.0%の架橋剤、及び64.0%の導電粉末が挙げられ、ここでポリマー結合剤、架橋剤、及び導電粉末は、上述のとおりである。
[0068]電圧切り換え可能な誘電体材料において使用するための導電性の粒子、粉末、又はフィラメントの別の例として、アルミニウム、ベリリウム、鉄、銀、白金、鉛、すず、青銅、黄銅、銅、ビスマス、コバルト、マグネシウム、モリブデン、パラジウム、炭化タンタル、炭化ホウ素、及び結合剤などの材料中に分散させることができる技術的に公知の他の導電材料を挙げることができる。非導電性の結合材料として、有機ポリマー、セラミック、耐火材料、ろう、油、及びガラス、並びに粒子間の間隔又は粒子の懸濁をもたらすことができる技術的に公知の他の材料を挙げることができる。電圧切り換え可能な誘電体材料の例が、米国特許第4,977,357号、米国特許第5,068,634号、米国特許第5,099,380号、米国特許第5,142,263号、米国特許第5,189,387号、米国特許第5,248,517号、米国特許第5,807,509号、国際公開第96/02924号パンフレット、及び国際公開第97/26665号パンフレットなどの文献に提示されており、これらの文献はすべて、参照によって本明細書に援用される。本発明は、上述又は後述のあらゆる文献に対する修正、派生、及び変更を包含する(特許文献1乃至9)。
[0069]電圧切り換え可能な誘電体材料の別の例が、樹脂材料に配された微細に分割された導電粒子を開示している米国特許第3,685,026号(参照によって本明細書に援用される)に提示されている。電圧切り換え可能な誘電体材料の更に別の例が、導電材料の別々の粒子及び絶縁材料で被覆された半導体材料の別々の粒子のマトリクスを開示している米国特許第4,726,991号(参照によって本明細書に援用される)に提示されている。他の文献が、どちらも参照によって本明細書に援用される米国特許第5,246,388号(コネクタ)及び米国特許第4,928,199号(回路保護装置)に開示のように、すでに電圧切り換え可能な誘電体材料を既存のデバイスに取り入れている(特許文献10乃至13)。
[0070]図3A〜図3Fが、図1に示したとおりの基板上の1層の通電構造を形成するための本発明の実施形態によるプロセスの流れを示している。このプロセスの流れは、所定のパターンに従った通電材料を作成するために電圧切り換え可能な誘電体材料の電気的特性が使用されるプロセスを例示している。
[0071]図3Aにおいて、電圧切り換え可能な誘電体材料から形成された基板10が提供される。基板10は、個々の用途に必要な寸法、形状、組成、及び特性を有している。電圧切り換え可能な誘電体材料の組成を、用途の必要に応じて基板が堅固又は可撓であるように、変更することができる。更に、電圧切り換え可能な誘電体材料を、所与の用途に合わせて形作ることができる。本明細書に記載のいくつかの実施形態は、基本的に平坦な基板を開示するが、本発明の他の実施形態は、例えばコネクタ及び半導体部品などにおいて使用するために、非平坦な基板に成型又は成形された電圧切り換え可能な誘電体材料を使用することができる。
[0072]図3Bにおいて、非導電層20が、基板10を覆って成膜される。非導電層20を、フォトレジスト層など、光によって像を形成することができる材料から形成することができる。好ましくは、非導電層20は、ドライフィルムレジストから形成される。図3Cが、基板10上の非導電層20にパターンが形成される旨を示している。
一実施形態では、マスクが非導電層20を覆って適用される。マスクは、陽画のフォトレジストを貫いて基板10のパターンを露出させるために使用される。露出した基板10のパターンが、後に通電要素が基板10上に形成されるパターンに相当する。
[0073]図3Dが、電圧切り換え可能な誘電体材料が導電状態に保たれている状態で基板10に電解プロセスが行われる旨を示している。電解プロセスにより、通電要素35を含む通電形成物30が形成される。一実施形態では、電気めっきプロセスによって、フォトレジストのマスキング及び露光によって生成された非導電層20のすき間14において、基板10上に通電要素35が形成される。本発明の実施形態に従って使用される電解プロセスの更なる詳細は、図4で説明される。
[0074]図3Eにおいて、非導電層20が、必要に応じて基板10から除去される。非導電層20がフォトレジストを含む実施形態では、フォトレジストを、水酸化カリウム(KOH)溶液などの塩基の溶液を使用して、基板10の表面から剥離させることができる。更に、他の実施形態は、レジスト層を剥離させるために水を使用することができる。図3Fにおいて、基板10上にパターン化されて得られた導電層30を、研磨することができる。一実施形態は、化学機械研磨(CMP)手段を使用する。
[0075]図4が、電気めっきプロセスの使用による基板上の通電要素の作成を詳述する。工程210において、電気めっきプロセスは、電解液の作成を含んでいる。通電要素の組成は、電解液の作成に使用される電極の組成に依存する。従って、電極の組成が、コスト、電気抵抗、及び熱的特性などといった因子に応じて選択される。例えば、用途に応じて、電極は金、銀、銅、すず、又はアルミニウムであってもよい。電極を、例えば硫酸めっき、ピロリン酸めっき、又は炭酸めっきを含む溶液に沈めることができる。
[0076]工程220において、基板10を電解液に沈めた状態で、電圧切り換え可能な誘電体材料の特性電圧を超える電圧が、基板10に加えられる。基板10が、例えば図2によって示されるように導電状態に切り替わる。電圧の印加によって基板10が導電性となり、電解液中の前駆体が、電圧切り換え可能な誘電体材料に結合する。
[0077]工程230において、電解液からのイオンが、基板10のうちの非導電層20から露出した領域において、基板10に付着する。一実施形態では、イオンが、フォトレジストの露光及び現像済みの領域には付着することができない。従って、基板10上に形成される導電状態のパターンは、非導電層20のパターン化に用いられる陽画マスクに一致する。基板10の露出領域は、いくつかの実施形態において、基板が電極に対して基板と電極と電解液とによって当分野で周知のとおりに電解槽が形成されるような電圧に保たれるため、イオンを引き付けてイオンと結合する。
[0078]本発明の実施形態によってもたらされる利点のなかでもとりわけ、通電要素35のパターンが、先行技術のプロセスよりも少ない工程しか必要としないプロセスにて基板10上に形成される。例えば、一実施形態では、通電要素35が、エッチングを必要とせずに基板10に回路を形成するように付着し、従ってエッチング工程のためにバッファ層又はマスキング層を設ける必要がない。加えて、本発明の実施形態によれば、通電要素35をシード層にではなくて基板10に直接形成することができる。これにより、通電要素35の垂直方向の厚さを、他のプロセスによって形成される同様のデバイスに比べて小さくすることができる。
B.両面基板を有するデバイス
[0079]特定のデバイスは、2つ以上の面に電気部品を有している基板を備える。両面が使用される場合、1つの基板により多数の通電要素を保持することができる。従って、両面基板は、部品を高密度で分布することが望まれる場合に頻繁に使用される。両面基板として、例えばPCB、プリント配線板、半導体ウエハ、可撓基板、バックプレーン、及び集積回路デバイスが挙げられる。そのようなデバイスでは、基板の平坦な両面を互いに接続するために、ビア又はスリーブが典型的に使用される。ビア又はスリーブが、基板の平坦な各々の面の通電要素の間の電気的接続を確立する。
[0079]特定のデバイスは、2つ以上の面に電気部品を有している基板を備える。両面が使用される場合、1つの基板により多数の通電要素を保持することができる。従って、両面基板は、部品を高密度で分布することが望まれる場合に頻繁に使用される。両面基板として、例えばPCB、プリント配線板、半導体ウエハ、可撓基板、バックプレーン、及び集積回路デバイスが挙げられる。そのようなデバイスでは、基板の平坦な両面を互いに接続するために、ビア又はスリーブが典型的に使用される。ビア又はスリーブが、基板の平坦な各々の面の通電要素の間の電気的接続を確立する。
[0080]図5が、デバイスが1つ以上のめっきされたビア350を有する両面基板310を備えている実施形態を示している。ビア350が、基板の第1の平坦な表面312から基板の第2の平坦な表面313に延びている。第1の表面312が、複数の通電要素335を有する通電形成物330を備えている。第2の表面313が、複数の通電要素345を有する通電形成物340を備えている。通電形成物330、340は、電気化学プロセスによって基板310のそれぞれの面312、313に作られる。一実施形態では、電解プロセスが、電圧切り換え可能な誘電体材料が導電状態にあるときに基板の第1又は第2のそれぞれの表面に付着する前駆体の溶液を形成するために使用される。前駆体は、第1又は第2のそれぞれの表面312、313にあらかじめ存在する非導電層のパターンに従って基板310に付着する。
[0081]一実施形態では、ビア350が、基板に電解プロセスが行われる前に基板310に形成される。基板310の各々の面312、313が、パターン化された非導電層(図示せず)を備える。一実施形態では、パターン化された非導電層が、基板310の第1及び第2の面312、313の所定の領域を露出させるようなパターンを有するフォトレジスト層である。ビア350は、ビア350のめっきされた表面が後に第1及び第2の面312、313の通電要素335、345のうちの1つ以上に接触するように配置される。電解プロセスにおいて、ビア350がめっきされる一方で、通電形成物330及び340が形成される。このようにして、ビア350に、基板310の第1の表面312の通電要素335のうちの1つから第2の面313の通電要素345のうちの1つに電気的な接続を延ばす導電性のスリーブ又は側壁355がもたらされる。
[0082]図6が、両面基板310を作成するための本発明の実施形態によるプロセスの流れを示している。工程410において、基板310が電圧切り換え可能な誘電体材料から形成され、所望の用途に必要な寸法、形状、特性、及び特徴が与えられる。工程420において、非導電層320が、基板310の第1及び第2の面312、313を覆って設けられる。工程430において、基板310の第1の面312において、非導電層320がパターン化される。好ましくは、基板310の少なくとも第1の面312の非導電材料は、陽画マスクを使用してパターン化されるフォトレジストなど、光によって像を形成することができる材料である。陽画マスクにより、基板310の所定の領域を非導電層320を貫いて露出させることができる。工程440において、基板310の第2の面313において非導電層320がパターン化される。一実施形態では、基板310の第2の面313の非導電層320も同様に、後に別のパターンを形成すべくマスク及び露光されるフォトレジストである。得られたパターンは、基板310をフォトレジスト層を貫いて露出させる。
[0083]工程450において、1つ以上のビア350が、基板310を貫いて形成される。基板310の各々の面312、313において、ビア350は基板310の露出部分と交わる。ビア350は、基板310を貫いて形成される側壁によって定められる。工程460において、第1の面312、第2の面313、及びビア350の側壁をめっきするために、基板310に1つ以上の電解プロセスが行われる。一実施形態では、工程460において、基板が導電状態となるように電圧切り換え可能な誘電体材料に外部の電圧を加えつつ、基板310に1つの電解プロセスが行われる。基板310が導電状態であることで、電解液中のイオンが、第1及び第2の面312、312の露出領域において基板310に結合する。電解液は、更にビア350を通って移動し、従ってイオンがビア350の側壁に結合し、ビア350を通って延びる導電スリーブ355を形成する。ビア350が、第1及び第2の面312、313の通電要素と交わり、第1の面312の通電形成物330を第2の面313の通電形成物340に電気的に接続する。
[0084]工程470において、非導電層320が、必要に応じて基板から除去される。非導電層320がフォトレジストを含む実施形態では、フォトレジストを、KOH溶液などの塩基の溶液を使用して、基板310の表面から剥離させることができる。工程480において、得られた通電形成物330及び/又は340を、研磨することができる。一実施形態では、通電形成物330を研磨するためにCMPが使用される。
[0085]図5及び図6に関して説明した実施形態について、いくつかの変更例が可能である。一変更例では、第1の非導電層を第1の表面312に付着させることができ、第2の非導電層を別の工程にて第2の表面313に付着させることができる。第1及び第2の非導電層を、異なる材料から形成することができ、基板のめっきのためのパターンの形成を可能にする以外の異なる機能をもたらすことができる。例えば、第1の非導電材料を、ドライレジストから形成できる一方で、第2の非導電材料を、光によって像を形成することができる絶縁材料から形成することができる。ドライレジストが、第1の面312に通電層が形成された後で除去される一方で、光によって像を形成することができる絶縁材料は、恒久的であって、第2の表面313に保持される。
[0086]更には、第1の表面312、第2の表面313、及びビア350の表面355をめっきするために、異なるめっきプロセスを使用することが可能である。例えば、第1及び第2の表面312、313を異なる電極及び/又は電解液を使用してめっきできるよう、基板310の第2の表面313を、第1の表面312とは別の工程にてめっきすることができる。本発明の実施形態によれば、通電層の形成に必要な工程が少なくなるため、両面基板310への通電層330及び340の形成が、とくに好都合である。異なるめっきプロセスを使用することで、基板310の両面の通電形成物について異なる材料の製造が容易になる。異なる種類の通電材料を、電解槽を異なる前駆体を含むように切り換えるだけで簡単にもたらすことができる。
[0087]一例として、PCBなどのデバイスの第1の面が、環境に対して露出するように意図されるが、反対側の面は、高品質の導体を必要とする。この例では、ニッケルのパターンを基板の第1の面にめっきでき、金のパターンを基板の第2の面にめっきすることができる。これにより、PCBが、PCBの露出面に、より長持ちする通電材料を有することができる。
[0088]任意の数のビアを基板に穿孔し、エッチングし、或いは他の方法で形成することができる。ビアは、電気部品又は回路を含む通電要素を互いに接続することができる。或いは、ビアを、基板の1つの面に位置する通電要素を基板の第2の面からアクセスできる接地要素に接地するために使用することができる。
[0089]本発明の実施形態による両面基板に含まれる利点のなかでも、電極からの前駆体が、ビア350の表面に電気化学的な結合を形成する。従って、ビア350がしっかりとめっきされ、基板310の両面の間の電気的な接続を中断させかねない不連続の危険性が最小限になる。
C.多層基板を有するデバイス
[0090]いくつかのデバイスは、1つのデバイスに2つ以上の基板を含むことができる。基板を積み重ねることで、デバイスは、限られた設置面積において回路及び電気部品などの通電要素を高い密度で備えることができる。図7が、複数の基板を有するデバイス700を示している。示されている実施形態では、デバイス700が、第1、第2、及び第3の基板710、810、910を備えている。各々の基板710〜910が、電圧切り換え可能な誘電体材料から形成されている。先の実施形態と同様に、基板710〜910は、電圧切り換え可能な誘電体材料の特性電圧を超える電圧が加えられていないとき、非導電性である。図7は、3つの基板からなる実施形態を示しているが、他の実施形態では、より多数又はより少数の基板を備えることができる。基板を、互いに隣接又は直交など、積層以外の他の構成に整列させてもよいことを、理解できるであろう。
[0090]いくつかのデバイスは、1つのデバイスに2つ以上の基板を含むことができる。基板を積み重ねることで、デバイスは、限られた設置面積において回路及び電気部品などの通電要素を高い密度で備えることができる。図7が、複数の基板を有するデバイス700を示している。示されている実施形態では、デバイス700が、第1、第2、及び第3の基板710、810、910を備えている。各々の基板710〜910が、電圧切り換え可能な誘電体材料から形成されている。先の実施形態と同様に、基板710〜910は、電圧切り換え可能な誘電体材料の特性電圧を超える電圧が加えられていないとき、非導電性である。図7は、3つの基板からなる実施形態を示しているが、他の実施形態では、より多数又はより少数の基板を備えることができる。基板を、互いに隣接又は直交など、積層以外の他の構成に整列させてもよいことを、理解できるであろう。
[0091]各々の基板710、810、910に、少なくとも1つの通電形成物730、830、930がそれぞれ設けられる。各々の通電形成物730、830、930は、それぞれ複数の通電要素735、835、935から形成される。通電要素735、835、935の各々は、導電状態にあるそれぞれの基板710、810、910に電気化学プロセスが行われるときに形成される。好ましくは、基板710、810、910は、それぞれの通電層735、835、935が形成された後に互いに取り付けられる。
[0092]デバイス700は、第1の基板710上の通電要素735と第3の基板910上の通電要素935とを電気的に接続する第1のめっきされたビア750を備えている。更にデバイス700は、第2の基板810上の通電要素835と第3の基板910上の通電要素935とを電気的に接続する第2のめっきされたビア850を備えている。このようにして、デバイス700の通電形成物730、830、930が、互いに電気的に接続される。デバイス700に示されているめっきされたビア750、850の配置は、単なる例示にすぎず、より多数又はより少数のビアを採用することも可能である。
[0093]例えば、更なるビアを、通電要素735、835、935のうちの1つと他の基板に位置する任意の他の通電要素とを接続するために使用することができる。好ましくは、第1及び第2のめっきされたビア750、850は、基板710、810、910が個々にめっきされる前に基板710、810、910に形成される。その結果、めっきに先立って、めっきされたビア750、850が、別々の基板の通電要素735、835、935を必要に応じて接続するように、所定の位置において基板710、810、910を貫いて形成される。第1のめっきされたビア750については、開口が、あらゆる基板のめっきに先立って、所定の位置において基板710、810、910に形成される。同様に、第2のめっきされたビア850については、開口が、所定の位置において基板810、910に、これらの基板のめっきに先立って形成される。第1及び第2のめっきされたビア750及び850の所定の位置は、後に通電材料が形成されるそれぞれの基板の表面の露出領域に相当する。後の電解プロセスにおいて、前駆体が、基板のこれらの露出領域並びにビア750、850を受け入れるべく各々の基板に形成された開口の内部に付着する。
[0094]簡単にするために、デバイス700の詳細を、第1の基板710に関して説明する。第1の基板710が、通電要素735の間にすき間714を備えている。一実施形態では、すき間714が、フォトレジスト層をマスクし、その後に基板710に通電要素735が形成された後に残りのフォトレジスト層を除去することによって形成される。同様のプロセスが、第2及び第3の基板810、910を形成するために使用される。第1の基板710が、第2の基板810の通電形成物830の上方に取り付けられる。第1の基板710と同じように、第2の基板810が、第3の基板910の通電形成物930の上方に直接取り付けられる。
[0095]上述の実施形態の一変更例では、デバイス700の1つ以上の基板が両面であってもよい。例えば、デバイス700の底部に第3の基板910が位置することで、第3の基板は容易に両面の構成を組み込むことができるため、第3の基板910が両面であってもよい。結果として、デバイス700が、部品の密度を最大にし、更には/或いはデバイスの全体としての設置面積を最小にするために、基板よりも多くの通電形成物を備えることができる。
[0096]基板710、810、910並びに各々の基板に使用される特定の通電材料の組成は、基板ごとに異なってもよい。従って、例えば、第1の基板710の通電形成物をニッケルから形成できる一方で、第2の基板810の通電形成物830が金から形成される。
[0097]図8が、基板のうちの2つ以上が電圧切り換え可能な誘電体材料から形成されるデバイス700などの多層基板を有するデバイスを作成するためのプロセスの流れを示している。デバイスを、片面及び/又は両面基板の組み合わせから形成することができる。一実施形態では、複数の基板からなるデバイス700が、通電形成物を有している別々に形成された基板を備える。デバイス700に関して、工程610において、第1の基板710が電圧切り換え可能な誘電体材料から形成される。工程620において、第1の非導電層が、第1の基板710を覆って成膜される。すでに述べた実施形態と同様に、第1の非導電層は、例えばフォトレジスト層などの光によって像を形成することができる材料であってもよい。工程630において、第1の非導電層が、基板710を露出させる所定の領域を形成するようにパターン化される。一実施形態では、フォトレジスト層がマスクされ、次いで露光されて、パターンを形成し、基板が陽画マスクのパターンに従って露出される。
[0098]工程640において、第1のビア750が基板710に形成される。第1のビア750は、好ましくは基板710に穴をエッチングすることによって形成される。更なるビアを、必要に応じて基板710に形成することができる。ビア750は、基板において、デバイス700の他の基板の通電要素に接続する所定の通電要素735が配置される予定の位置にエッチングされる。工程650において、第1の基板710に電解プロセスが行われる。電解プロセスは、第1の基板710の設計要件に応じた電極及び溶液を使用する。電極及び電解液の組成を含む電解プロセスの構成要素は、所望の前駆体、すなわち導電層730を形成する材料をもたらすように選択される。工程660において、第1の基板710上に残る非導電層が除去される。次いで、第1の基板710上の通電要素735を、工程670において好ましくはCMPを使用して研磨することができる。
[0099]第1の基板710が形成されると、複数の基板からなるデバイス700を完成させるために、更なる基板810、910を工程680において形成することができる。後続の基板810、910は、工程610〜670の組み合わせを使用して形成される。第2のビア850などの1つ以上の追加のビアを、工程640及び650に従って述べたように、別の基板に形成することができる。デバイス700は、工程610〜680において述べたとおりに形成され、或いは両面基板に関して上述したように形成される更なる基板を備えることができる。
[0100]基板710、810の各々について、必要に応じて変更が可能である。例えば、デバイスに使用される基板が、異なる組成の電圧切り換え可能な誘電体材料を有することができる。従って、特性電圧を超えるように各々の基板に加えられる外部の電圧が、基板間で異なってもよい。非導電層に使用される材料も、基板ごとに異なってもよい。更に、非導電層を、例えば異なるマスキング、像形成、及び/又はレジスト現像の技法によってパターン化することができる。更に、基板の表面に通電要素を形成するために使用される材料も、基板ごとに異なってもよい。例えば、異なる基板について、各々の基板をめっきするために使用される電極を、基板の特定の設計パラメータに応じて変更又は変化させることができる。
[0101]一変更例によれば、プロセスが、例えば基板の積層体の一端に位置する少なくとも1つの両面基板の作成を含むことが、好ましい場合がある。例えば、第3の基板910を、平坦な両面に通電要素935を備えるように形成することができる。この変更例では、非導電層が、第3の基板910の第1の面及び第2の面に成膜される。第2の面の非導電層を、第1の面の非導電層と同じ材料で作成することができるが、いくつかの用途では、基板の第2の面が、異なる種類の光によって像を形成することができる材料又は他の非導電性の表面を必要とする可能性がある。次いで、第3の基板910の各々の面の非導電層が、個別にパターン化される。第3の基板910の第1及び第2の面が、それぞれの非導電層がパターン化されたときに露出される。基板の各々の面の露出領域を、まとめてめっきすることができ、或いは別々のめっき工程にてめっきすることができる。
[0102]上述のような実施形態を、PCBデバイスにおいて使用することができる。PCBは、例えばプリント配線板、マザーボード、及びプリント回路カードとしての使用などのために、さまざまなサイズ及び用途を有する。一般に、電気部品、電気リード、及び電気回路などの通電要素が、高い密度でPCBに埋め込まれ、或いは他の方法で備えられる。複数の基板からなるデバイスにおいて、PCBのサイズ及び機能は、さまざまであってもよい。本発明の実施形態によるPCBを含むデバイスは、電圧切り換え可能な誘電体材料から形成された基板を有する。ドライフィルムなどのフォトレジストを、基板を覆って適用することができる。市販のドライフィルムレジストの例として、三菱レイヨン株式会社によって製造されるDialon FRA305が挙げられる。基板上に配置されるドライフィルムレジストの厚さは、マスクによって露光されたレジストの部分に対応する所定の部分において基板を露出させるのに充分である。
[0103]図3に関して上述したような電気めっきプロセスが、基板の露出領域に導電材料をめっきするために使用される。電圧切り換え可能な誘電体材料から形成された基板を、さまざまな用途に使用することが可能である。電圧切り換え可能な誘電体材料を、種々のプリント基板の用途において必要とされるとおりに形成でき、形作ることができ、寸法付けることができる。プリント基板の例として、例えば(i)コンピュータ部品の搭載及び相互接続のためのマザーボード、(ii)プリント配線板、並びに(iii)パーソナルコンピュータ(PC)カード及び同様のデバイスが挙げられる。
[0104]基本的なプロセスの更なる変更例を、以下で説明する。
1.パルスめっきプロセス
[0105]本発明の一実施形態は、パルスめっきプロセスを使用する。このプロセスでは、電極及び電圧切り換え可能な誘電体材料からなる基板が、電解液に沈められる。電圧が、電圧切り換え可能な誘電体材料が導電性となるように、電極と基板との間に加えられる。更に、加えられる電圧により、電解液中のイオンが基板の露出領域に付着することで、通電形成物がめっきされる。パルスめっきプロセスでは、電圧が変調され、図9に示した例示的な波形900などの波形を辿る。波形900は、方形波に似ているが、前縁のスパイク910を更に含んでいる。前縁のスパイク910は、好ましくは、電圧切り換え可能な誘電体材料のトリガ電圧Vt(このトリガ電圧は電圧切り換え可能な誘電体材料を導電状態にするために超えなければならないしきい値電圧である)を超えるために充分なきわめて短い継続時間の電圧スパイクである。いくつかの実施形態では、トリガ電圧が、100〜400ボルトの間など、比較的大きい。
[0105]本発明の一実施形態は、パルスめっきプロセスを使用する。このプロセスでは、電極及び電圧切り換え可能な誘電体材料からなる基板が、電解液に沈められる。電圧が、電圧切り換え可能な誘電体材料が導電性となるように、電極と基板との間に加えられる。更に、加えられる電圧により、電解液中のイオンが基板の露出領域に付着することで、通電形成物がめっきされる。パルスめっきプロセスでは、電圧が変調され、図9に示した例示的な波形900などの波形を辿る。波形900は、方形波に似ているが、前縁のスパイク910を更に含んでいる。前縁のスパイク910は、好ましくは、電圧切り換え可能な誘電体材料のトリガ電圧Vt(このトリガ電圧は電圧切り換え可能な誘電体材料を導電状態にするために超えなければならないしきい値電圧である)を超えるために充分なきわめて短い継続時間の電圧スパイクである。いくつかの実施形態では、トリガ電圧が、100〜400ボルトの間など、比較的大きい。
[0106]トリガ電圧が超えられ、電圧切り換え可能な誘電体材料が導電状態になると、電圧切り換え可能な誘電体材料は、電圧切り換え可能な誘電体材料に加えられる電圧が下側クランプ電圧Vcを上回っている限りにおいて、導電状態のままである。図9の波形900において、前縁のスパイク910にクランプ電圧を上回る電圧の安定状態920が続くことを、理解できるであろう。安定状態920の後に、電圧が0ボルトなどのベースライン930に戻る緩和期間が続き、次いでこのサイクルが繰り返される。
2.反転パルスめっきプロセス
[0107]本発明の別の実施形態は、反転パルスめっきプロセスを使用する。このプロセスは、安定状態920(図9)の代わりに、めっきが基板においてではなくて電極において生じるように電圧の極性が反転する点を除き、基本的には上述したパルスめっきプロセスと同じである。例示的な波形1000が、図10に示されており、正及び負の部分が基本的に同じ大きさであるが逆の極性を有している。負の部分の形状は、振幅又は継続時間のいずれにおいても、必ずしも正の部分の形状に一致する必要はなく、いくつかの実施形態では、波形1000の負の部分が、前縁の電圧スパイクを含んでいない。パルスめっきを反転させる利点は、より滑らかなめっき結果がもたらされる点にある。電圧が反転するとき、反転前にめっきが最も急激に生じためっき面の領域が、溶解が最も容易に生じる領域となる。従って、めっきの不整が時間とともに平滑化される傾向になる。
[0107]本発明の別の実施形態は、反転パルスめっきプロセスを使用する。このプロセスは、安定状態920(図9)の代わりに、めっきが基板においてではなくて電極において生じるように電圧の極性が反転する点を除き、基本的には上述したパルスめっきプロセスと同じである。例示的な波形1000が、図10に示されており、正及び負の部分が基本的に同じ大きさであるが逆の極性を有している。負の部分の形状は、振幅又は継続時間のいずれにおいても、必ずしも正の部分の形状に一致する必要はなく、いくつかの実施形態では、波形1000の負の部分が、前縁の電圧スパイクを含んでいない。パルスめっきを反転させる利点は、より滑らかなめっき結果がもたらされる点にある。電圧が反転するとき、反転前にめっきが最も急激に生じためっき面の領域が、溶解が最も容易に生じる領域となる。従って、めっきの不整が時間とともに平滑化される傾向になる。
3.非導電層の成膜及びパターン化
[0108]本発明の他の実施形態は、電圧切り換え可能な誘電体材料から形成された基板上にパターン化された非導電層を形成するために、シルクスクリーン法を使用する。この実施形態は、基板上に通電材料を付着させるためのパターンの形成において、フォトレジストなどの材料の使用を回避する。シルクスクリーンプロセスでは、ロボット式ディスペンサが、あらかじめプログラムされたパターンに従って基板の表面に誘電体材料を適用する。シルクスクリーン液体アプリカントは、典型的には、Kaptonなど、プラスチック又は樹脂の形態である。非導電層にフォトレジスト材料を使用する他の実施形態と対照的に、シルクスクリーンによるKapton或いは他のプラスチック又は樹脂は、基板の表面に恒久的に適用される。従って、シルクスクリーンによって、基板上に非導電材料を成膜する工程及び基板上の非導電材料をパターン化する工程が組み合わせられるという利点、並びに基板の表面から非導電材料を取り除く工程がなくなるという利点がもたらされる。
[0108]本発明の他の実施形態は、電圧切り換え可能な誘電体材料から形成された基板上にパターン化された非導電層を形成するために、シルクスクリーン法を使用する。この実施形態は、基板上に通電材料を付着させるためのパターンの形成において、フォトレジストなどの材料の使用を回避する。シルクスクリーンプロセスでは、ロボット式ディスペンサが、あらかじめプログラムされたパターンに従って基板の表面に誘電体材料を適用する。シルクスクリーン液体アプリカントは、典型的には、Kaptonなど、プラスチック又は樹脂の形態である。非導電層にフォトレジスト材料を使用する他の実施形態と対照的に、シルクスクリーンによるKapton或いは他のプラスチック又は樹脂は、基板の表面に恒久的に適用される。従って、シルクスクリーンによって、基板上に非導電材料を成膜する工程及び基板上の非導電材料をパターン化する工程が組み合わせられるという利点、並びに基板の表面から非導電材料を取り除く工程がなくなるという利点がもたらされる。
4.1つの表面の複数の種類の導電材料
[0109]更に、通電要素を、基板の表面に、2種類以上の通電材料から形成することが可能である。電圧切り換え可能な誘電体材料を含む基板を、いくつかの種類の通電材料によるめっきに適合させることができる。例えば、2つ以上の電解プロセスを基板の表面に適用し、異なる種類の通電粒子を生じさせることができる。一実施形態では、第1の電解プロセスが、基板の表面に形成された第1のパターンにて第1の導電材料を付着させるために使用される。次いで、第2の非導電層が、第1の導電材料を備える基板上でパターン化される。次いで、第2の電解プロセスを、第2のパターンを使用して第2の導電材料を付着させるために使用することができる。このようにして、基板が複数の種類の導電材料を備えることができる。例えば、銅を基板上にリードを形成するために付着させることができ、金などの別の導電材料を、より優れた導電性が必要とされる同じ表面の他の場所に付着させることができる。
[0109]更に、通電要素を、基板の表面に、2種類以上の通電材料から形成することが可能である。電圧切り換え可能な誘電体材料を含む基板を、いくつかの種類の通電材料によるめっきに適合させることができる。例えば、2つ以上の電解プロセスを基板の表面に適用し、異なる種類の通電粒子を生じさせることができる。一実施形態では、第1の電解プロセスが、基板の表面に形成された第1のパターンにて第1の導電材料を付着させるために使用される。次いで、第2の非導電層が、第1の導電材料を備える基板上でパターン化される。次いで、第2の電解プロセスを、第2のパターンを使用して第2の導電材料を付着させるために使用することができる。このようにして、基板が複数の種類の導電材料を備えることができる。例えば、銅を基板上にリードを形成するために付着させることができ、金などの別の導電材料を、より優れた導電性が必要とされる同じ表面の他の場所に付着させることができる。
E.本発明の実施形態の他の応用
[0110]本発明の実施形態は、電圧切り換え可能な誘電体材料からなる基板上に通電形成物が形成されてなる種々のデバイスを含む。通電形成物は、回路、リード、電気部品、及び磁性材料を含むことができる。本発明の実施形態の例示的な応用を、以下で説明又は列挙する。本明細書において説明又は列挙される応用は、あくまでも本発明の多様性及び柔軟性の例示にすぎず、従ってすべてを述べるものと解釈されてはならない。
[0110]本発明の実施形態は、電圧切り換え可能な誘電体材料からなる基板上に通電形成物が形成されてなる種々のデバイスを含む。通電形成物は、回路、リード、電気部品、及び磁性材料を含むことができる。本発明の実施形態の例示的な応用を、以下で説明又は列挙する。本明細書において説明又は列挙される応用は、あくまでも本発明の多様性及び柔軟性の例示にすぎず、従ってすべてを述べるものと解釈されてはならない。
1.ピンコネクタ
[0111]一実施形態では、ピンコネクタが提供される。例えば、電圧切り換え可能な誘電体材料が、雌のピンコネクタの内部構造を形成するために使用される。電圧切り換え可能な誘電体材料を、雌のピンコネクタの内部構造においてコンタクトリードを形成するために使用することができる。電圧切り換え可能な誘電体材料を、例えば液体の形態の電圧切り換え可能な誘電体材料を受け入れる金型を使用して、内部構造に形作ることができる。得られた内部構造は、2つのコネクタが結合するときに、対応する雄のピンコネクタに対向する結合面を備える。ピン受けに、結合面の穴を通ってアクセスすることができる。穴及びピン受けが、雄のコネクタからのピンが受け入れられる場所に対応している。
[0111]一実施形態では、ピンコネクタが提供される。例えば、電圧切り換え可能な誘電体材料が、雌のピンコネクタの内部構造を形成するために使用される。電圧切り換え可能な誘電体材料を、雌のピンコネクタの内部構造においてコンタクトリードを形成するために使用することができる。電圧切り換え可能な誘電体材料を、例えば液体の形態の電圧切り換え可能な誘電体材料を受け入れる金型を使用して、内部構造に形作ることができる。得られた内部構造は、2つのコネクタが結合するときに、対応する雄のピンコネクタに対向する結合面を備える。ピン受けに、結合面の穴を通ってアクセスすることができる。穴及びピン受けが、雄のコネクタからのピンが受け入れられる場所に対応している。
[0112]コネクタ内に導電コンタクト要素を設けるため、図11に示されるとおり、内部構造を、結合面1120の穴に延びる長さのいくつかのピン受け1110を露出させるように、セグメント1100に分けることができる。図12に示されているフォトレジスト層などの非導電層1200を、セグメント1100のうちの1つに成膜することができる。次いで、非導電層1200を、各々のピン受け1110の底面1210が非導電層1200を貫いて露出されるようにパターン化することができる。次いで、内部構造の一方又は両方のセグメント1100に、電解めっきプロセスを行うことができる。めっきプロセスの際に、電圧切り換え可能な誘電体材料が導電性となるように、内部構造に電圧が加えられる。次いで、導電材料が、内部構造の各々のピン受け1110の底面1210にめっきされる。コンタクトリードがピン受け1110内に形成されると、非導電層1200を除去し、セグメント1100を再び接合することができる。また、内部構造を外殻に収容し、雌のピンコネクタを完成させることができる。
[0113]本発明の実施形態に従ってピンコネクタを形成することに、いくつかの利点が存在する。内部構造をめっきすることによって、1つのめっきプロセスで内部構造に多数のピン受けを備えることができる。更に、リードコンタクトを薄くすることができるため、ピン受けをより近接して形成でき、ピンコネクタの寸法を小さくすることができる。更に、ピンコネクタが、電圧切り換え可能な誘電体材料がもとより有している過電圧保護の特性をもたらすことができる。
2.表面実装パッケージ
[0114]表面実装パッケージは、電子部品をプリント基板の表面に搭載する。表面実装パッケージは、例えば抵抗器、コンデンサ、ダイオード、トランジスタ、及び集積回路デバイス(プロセッサ、DRAM、など)を収容する。パッケージは、収容された電気部品に接続するように内部又は外部に導かれたリードを備えている。表面実装半導体パッケージの具体例として、スモール・アウトライン・パッケージ、クワッド・フラット・パッケージ、プラスチック・リード・チップ・キャリア、及びチップ・キャリア・ソケットが挙げられる。
[0114]表面実装パッケージは、電子部品をプリント基板の表面に搭載する。表面実装パッケージは、例えば抵抗器、コンデンサ、ダイオード、トランジスタ、及び集積回路デバイス(プロセッサ、DRAM、など)を収容する。パッケージは、収容された電気部品に接続するように内部又は外部に導かれたリードを備えている。表面実装半導体パッケージの具体例として、スモール・アウトライン・パッケージ、クワッド・フラット・パッケージ、プラスチック・リード・チップ・キャリア、及びチップ・キャリア・ソケットが挙げられる。
[0115]表面実装パッケージの製造は、パッケージのリードのためのフレームの形成を含む。フレームは、エポキシ樹脂などの材料を使用して成型される。その後に、リードが、成型されたフレームに電気めっきされる。本発明の一実施形態では、電圧切り換え可能な誘電体材料を、フレームを形成するために使用することができる。非導電層が、リードの位置を定めるためにフレーム上に形成される。非導電層を、成型プロセスの際に形成することができ、後続の成型プロセスにおいて形成することができ、或いは例えば上述のような光によって像を形成することができる材料を用いたマスキングプロセスによって形成することができる。電圧が、フレームを導電性にするために電気めっきプロセスの際にフレームに加えられる。リードが、非導電層のパターンによって定められる位置においてフレーム上に形成される。
[0116]電圧切り換え可能な誘電体材料を使用することによって、リードをより薄くでき、或いはより小さくできるため、PCB上で占める設置面積がより小さく、より小型なパッケージが可能になる。更に、電圧切り換え可能な誘電体材料が、もとより有する性質ゆえに、パッケージの中身を電圧スパイクから保護するための過電圧保護を提供する。
[0117]図13が、中間層に関係するいくつかの実施形態を示している。いくつかの用途では、VSDMと通電形成物の通電材料との間に1つ以上の層を取り入れることが好都合な場合がある。それらの層は、相当の厚さ(例えば、数十nm、数ミクロン、数十ミクロン、又は数十mmよりも大きい)を有することができ、或いは単分子層ほどの薄さ(例えば、原子1個、原子数個、又は分子1個程度の厚さを有する)であってもよい。本明細書の目的において、そのような層は、中間層と称される。
[0118]図13は、いくつかの実施形態による中間層の使用に関して、例示的な処理工程の図式による表示(左側)及び対応する構造(右側)を含んでいる。工程1300において、VSDM1302が設けられる。いくつかの場合には、VSDMを、基板1304上の層又はコーティングとして設けることができる。VSDMは、それを超えるとVSDMが導電性となる特性電圧を有することができる。いくつかの実施形態では、VSDMの特性電圧が、電子デバイスに関する例示的な「使用」電圧を上回る(例えば、3ボルト、5ボルト、12ボルト、又は24ボルトを上回る)。いくつかの実施形態では、VSDMの特性電圧が、材料の電気めっきに使用される例示的な電圧を上回る(例えば、0.5ボルト、1.5ボルト、又は2.5ボルトを上回る)。いくつかの場合には、電気めっきが、例示的なめっき電圧及び特性電圧の両方を上回る電圧を必要とすることがある。
[0119]工程1310において、マスク1312を使用してVSDM1302をマスクすることができるが、特定の用途ではマスキングが不要な場合がある。典型的には、マスク1312が、後に通電形成物が形成されるVSDMの露出部分1314と、通電材料が付着することがない「マスク」領域(例えば、マスクの下方)とを定める。図13に示した例では、マスク1312が、通電形成物を形成することができるVSDM1302の露出部分1314を定めている。
[0120]工程1320において、中間層1322を、露出部分1314の少なくとも一部分に付着させることができる。中間層1322は、特定の所望の特性(例えば、付着、拡散の阻止、電気的特性の向上、など)が現れるような充分な厚さであってもよい。いくつかの場合には、中間層を、ポリマーをVSDM1302に付着させるために使用することができる。いくつかの場合には、中間層が、後の中間層1322への通電材料の付着を実行できるように充分に薄く、更には/或いは充分に導電性であってもよい。中間層1322が、絶縁バリアを形成してもよく、いくつかの場合には、トンネリング及び/又は他の非線形効果を介して導電性をもたらしてもよい。
[0121]工程1330において、通電材料1332を、中間層に付着させることができる。いくつかの実施形態では、マスク1312を、通電形成物の形成後に取り除くことができる。図13に示した例では、工程1340がマスク1312の除去を示しており、結果として、通電材料からなる通電形成物1342及び中間層がもたらされている。
[0122]中間層は、通電材料(例えば、銅)とVSDM材料との間の拡散を低減又は防止するための拡散バリアを含むことができる。例示的な拡散バリアとして、金属、窒化物、炭化物、及びケイ化物が挙げられ、場合によってはこれらの組み合わせが挙げられる。例示的な拡散バリアとして、TiN、TaN、タンタル(Ta)、タングステン(W)、WN、SiC、Si3N4、TaTiN、SiON、レニウム(Re)、MoSi2、TiSiN、WCN、これらの混合物、及び他の材料が挙げられる。
[0123]中間層は、導電性であってもよい。きわめて薄い中間層(例えば、100nm未満、50nm未満、又は10nm未満)では、比較的抵抗性の材料であっても、電流が付着する通電材料からVSDM相に流れることができる充分な電流密度をもたらすことができる。中間層は、ドーピングされた特定のポリチオフェン及び/又はポリアニリンなど、導電性ポリマーであってもよい。
[0124]中間層を、直進的付着(line-of sight deposition)、物理蒸着、化学蒸着、電着、スピンコーティング、噴霧、及び他の方法を使用して形成することができる。
[0125]種々の実施形態は、通電材料の電着を含む。いくつかの実施形態では、VSDM(随意により中間層を含む)が、めっき液に沈められ、その後に通電材料の電気めっきを生じさせるためのめっきバイアスが生成される。いくつかの場合には、めっきされたVSDMが、めっきバイアスが依然として加えられた状態でめっき槽から取り出される。電着は、0.1〜10ミリアンペア/平方cmの間の電流を与えることを含むことができる。例示的なめっき液は、0.1〜2の間のモル比及び3〜7の間のpHを有する0.4〜100mMの間の濃度の銅イオン並びに銅錯化剤(エチルアミン、ピリジン、ピロリジン、ヒドロキシエチルジエチルアミン、芳香族アミン、及び窒素複素環、など)を含むことができる。いくつかの実施形態は、米国特許出願公開第2007/0062817号及び第2007/0272560号(これらの開示は、参照によって本明細書に援用される)に記載の前駆体及び材料を使用することができる(特許文献14,15)。
[0126]特定の実施形態は、例えば米国特許出願公開第2005/0255631号(その開示が、参照によって本明細書に援用される)に記載のような1つ以上の層の電気グラフト(electrografting)を含む(特許文献16)。いくつかの実施形態では、中間層の形成が、中間層の電気グラフトを含むことができる。電気グラフトを含む実施形態を、電気グラフトによる中間層を取り入れることによってVSDM材料上に絶縁層(例えば、絶縁ポリマー)を付着させるために使用することができる。電気グラフトを、ポリマーの電気化学的結合(例えば、電接)として説明することができ、VSDMを有機前駆体が溶存している溶液に沈めることを含むことができる。適切な電圧(電圧推移を含む)を加えることで、VSDMを電子を導くようにすることができ、結果として、溶存しているポリマーをVSDMの表面に電気化学的に付着させることができる。このようにして、ポリマーをVSDMに電気的に接合することができる。
[0127]例示的な電気グラフトの実施形態は、有機前駆体を含む溶液にVSDMを沈めることを含むことができる。例示的な溶液は、DMF中に5×10-2(5E−2)mol/Lの過塩素酸テトラエチルアンモニウムを含む溶液にブチルメタクリレートを溶液1Lにつき5molの量で含むことができる。VSDMが、Ptの対向電極及びAgの基準電極において、作用電極であってもよい。沈められたVSDMに、VSDMを導電性にするために充分な電圧推移(例えば、−0.1〜−2.6V/(Ag+−Ag)の間の循環電圧)を加えることができ、有機膜(例えば、ポリブチルメタクリレート)を成膜すべく循環(例えば、100mV/sの速度で)させることができる。
[0128]他の実施形態では、MMAを含む溶液(例えば、DMF中の3.125mol/LのMMA、1×10-2(1E−2)mol/Lのテトラフルオロホウ酸4−ニトロフェニルジアゾニウム、及び2.5×10-2(2.5E−2)mol/Lの硝酸ナトリウム)にVSDMを沈め、沈めたVSDMにVSDMを導電性にするために充分な電圧サイクルを加えることによって、ポリメチルメタクリレート(pMMA)の膜をVSDM材料に電気グラフトすることができる。VSDM上にpMMA層を形成するための例示的な電圧サイクルは、100mV/sでの−0.1〜−3V/(Ag+/Ag)の間の循環を含むことができる。
[0129]図14が、導電バックプレーンを組み込む例示的な方法及び構造を示している。いくつかの用途では、導電バックプレーンをVSDM層の「直下」又は「背後」に設けることが好都合な場合がある。図14が、特定の実施形態による導電バックプレーンに関する例示的な処理工程(左側)及び対応する構造(右側)の図式による表示である。
[0130]工程1400において、導電バックプレーン1402が提供される。いくつかの場合には、導電バックプレーンを、基板内又は基板上に備えることができる。いくつかの実施形態では、導電バックプレーンが、基板そのもの(例えば、厚い金属箔又はシート)として機能する。工程1410において、電圧切り換え可能な誘電体材料1412が、(例えばスピンコーティングによって)導電バックプレーンの少なくとも一部分に付着させることができる。
[0131]いくつかの実施形態では、VSDM1412を、後の通電形成物の生成のための露出領域の境界を定めるようにマスクすることができる。他の実施形態では、VSDM1412がマスクされなくてもよい。随意による工程1420において、マスク1422をVSDM1412に適用し、通電形成物を付着させることができる領域1424を定めることができる。
[0132]工程1430において、通電形成物1432を、(この例では領域1424において)VSDM1412に導電材料を付着させることによって形成することができる。随意による工程1440において、マスク1422を除去することができる。
[0133]導電バックプレーンは、電流が通過するVSDMの距離又は厚さを減らすことができる(例えば、導電バックプレーンが「母線」として機能することができる)。導電バックプレーンは、VSDMを通過する電流密度分布を改善する(例えば、平滑化又はより一様にする)ことができる。導電バックプレーンを持たない実施形態は、水平寸法(すなわち、VSDM層の厚さに垂直)に何らかの電流の通路を必要とする可能性がある。導電バックプレーンを有する実施形態は、電流が通電形成物からVSDM層を通って導電バックプレーンに層に直交する方向に通過することができる点で、電流の通路の距離の短縮をもたらすことができる。
[0134]導電バックプレーンは、(例えば通電形成物の)形成の電流密度の一様性を向上させることができ、特定の静電放電(ESD)の事象におけるVSDMの性能を向上させることができる。導電バックプレーンは、導電バックプレーンを持たないVSDM層と比べて、電流が通過する距離を短縮することができ、従って抵抗をより少なくすることができる。或いは、より薄いVSDM層を導電バックプレーンに組み合わせ、導電バックプレーンを持たないより厚いVSDM層と同等の特性を得ることができる。導電バックプレーンは、金属(例えば、Cu、Al、TiN)であってよく、導電バックプレーンは、導電性ポリマーを含むことができる。
[0135]図15は、いくつかの実施形態によるパッケージの取り付けの図解である。パッケージを、通電形成物及び/又は電圧切り換え可能な誘電体材料に取り付けることができる。取り付けられた部品を、パッケージを使用して(例えば塵埃及び水分などから)保護することができる。パッケージが、機械的特性(例えば、強度、剛性、反りにくさ)の改善をもたらすことができ、更には/或いはパッケージされた部品の更なる処理(例えば、デバイスへのリードの取り付け)をより容易にすることができる。パッケージ内に含まれるデバイスへのビア、スタッド、回線、配線、及び/又は他の接続を、パッケージに備えることができる。
[0136]図15は、電圧切り換え可能な誘電体材料1505上に設けられた通電形成物1504を含む部品へのパッケージ1502の取り付けを示している。この例では、電圧切り換え可能な誘電体材料1505を、随意による基板1508上に設けることができる随意による導電バックプレーン1506上に設けることができる。特定の実施形態では、パッケージを、導電バックプレーン及び/又は基板を持たない通電形成物及び/又はVSDMに取り付けることができる。
[0137]工程1500において、パッケージ1502が、典型的には電圧切り換え可能な誘電体材料1504及び通電形成物1505の少なくとも一部分に取り付けられる。パッケージは、ポリマー、複合材料、セラミック、ガラス、又は他の材料を含むことができる。パッケージは、絶縁性であってもよい。いくつかの実施形態では、パッケージが、フェノール、エポキシ、ケトン(例えば、ポリエーテルエーテルケトン、すなわちPEEK)、並びに/或いはマイクロエレクトロニクスのパッケージング及び/又はプリント配線板の製造に使用される種々の材料などのポリマーコーティングを備えることができる。
[0138]随意による工程1510において、基板1508を取り除くことができる。特定の実施形態は、溶解可能、エッチング可能、又は溶融可能な基板を備える。基板は、摂氏50度を下回る温度で溶融するワックス又は他の材料を含むことができる。基板は、金属箔を含んでもよい。特定の実施形態では、基板の除去を改善することができる分離層を、基板と導電バックプレーン(又は、場合によってはVSDM)との間の境界に備えることができる。分離層は、中間層を備えることができる。
[0139]随意による工程1520において、導電バックプレーン1506を取り除くことができる。いくつかの場合(例えば、導電バックプレーンがCuを含んでいる場合)には、導電バックプレーンを(例えば適切な酸において)溶解させ、或いはエッチングすることができる。いくつかの場合には、導電性ポリマーを含む導電バックプレーンを、有機溶媒に溶かすことができる。導電バックプレーンを、熱エッチング、プラズマエッチング、アッシング、又は他の方法で除去することができる。
[0140]いくつかの実施形態では、VSDMを基板上に直接配置することができ、基板を通電形成物の形成後(多くの場合、パッケージの取り付け後)に除去することができる。いくつかの実施形態では、VSDMを、基板を持たない導電バックプレーン上に配置することができ、導電バックプレーンを、通電形成物の形成後に除去することができる。これらの用途及び他の用途において、分離層によって除去を容易にすることができる。
[0141]図16A及び図16Bは、特定の実施形態による除去可能なコンタクトマスクの断面図及び斜視図を(それぞれ)示している。この例では、電圧切り換え可能な誘電体材料(VSDM)1602の層を有する基板1600が示されているが、コンタクトマスクを、基板を持たない電圧切り換え可能な誘電体材料において使用することも可能である。
[0142]いくつかの実施形態では、コンタクトマスク1610が、絶縁フット1620及び電極1630を備えている。電極1630を、電気化学反応をもたらすことができる1つ以上の電気リード1632に接続することができる。コンタクトマスク1610は、典型的には、絶縁フット1620の開口であってもよい1つ以上の開口1640を備えている。
[0143]絶縁フット1620は、シールを形成するような様相でコンタクトマスク1610をVSDM1602に密着させることができる。VSDM1602のシールされた領域が、付着又は他の反応からマスクされる。いくつかの実施形態では、コンタクトマスク1610をVSDM1602に押し付けることができる。典型的には、絶縁フット1620は、コンタクトマスク1610によってVSDM1602の一領域が通電構造の形成からマスクされるとともに、通電形成物を形成することができるVSDM1602の部分1650が定められるよう、充分に従順であってもよい。
[0144]絶縁フット1620は、電極1630をVSDM1602から距離1660だけ離すことができる。距離1660は、1cm未満、5mm未満、1mm未満、又は500ミクロン未満であってもよい。更に、絶縁フット1620は、部分1650における(例えば成膜時の)電流密度の一様性を向上させることができるよう、電極1630をVSDM1602に実質的に平行に支持することができる。絶縁フット1620を、ポリイミド、ポリテトラフルオロエチレン、ラテックス、フォトレジスト材料、エポキシ、ポリエチレン、及びスピンオンポリマーなど、さまざまなセラミック、ポリマー、又は他の絶縁材料から製造することができる。いくつかの実施形態では、中間層を、絶縁フットの電極への付着及び/又は密着を改善するために使用することができる。いくつかの実施形態では、中間層を、絶縁フットのVSDMへの密着及び/又は付着を改善するために使用することができる。
[0145]開口1640を、1つ以上の部分1650を通電構造の形成に関係するイオンを含んでいる流体(例えば、液体、気体、プラズマ、など)に曝すように構成することができる。例えば、銅導体を付着させることは、部分1650を銅イオンを含んでいる溶液に曝すことを含むことができる。典型的には、開口1640は、付着用の流体の供給によって付着が制限されることがないように付着用の流体を「連続的」又は高速に供給することができるよう、充分に大きく、更には/或いは充分に豊富である。
[0146]電極1630を、適切な導電性の材料から製作することができる。いくつかの実施形態では、電極1630が、Ti箔、Pt箔、又はAu箔などの金属箔を含むことができる。更に、コンタクトマスク1610は、機械的特性を改善する層、付着を向上させる層、成膜の品質を改善する層、など、更なる材料を含むことができる。電極1630及び絶縁フット1620の各々は、複数の材料を含むことができる。特定の実施形態では、パターン(例えば、部分1650の形状に一致する)を有するダイ(図示せず)が、コンタクトマスク1610の「上」側に一様な圧力を加えるために使用される。
[0147]1つ以上の通電形成物の形成は、電気化学的な付着を含むことができ、いくつかの場合には、米国特許出願公開第2004/0154828号(その開示が、参照によって本明細書に援用される)に記載のとおりの電気化学的パターン複製(ECPR)を含むことができる(特許文献17)。
[0148]図17が、特定の実施形態による通電形成物を形成するための通電材料の付着を示している。付着プロセスにおける例示的な工程が、図17の左側に示されており、例示的な構造が図17の右側に示されている。
[0149]工程1700において、コンタクトマスク1610を電圧切り換え可能な誘電体材料(VSDM)1710に適用し、「サンドイッチ」1720を形成することができる。サンドイッチ1720は、随意により基板1712を備えることができる。典型的には、VSDM1710及び基板1712は、コンタクトマスク1610をVSDM1710に密着させることができるよう、平坦かつ充分に堅固であってもよい。典型的には、コンタクトマスク1610は、例えばクランプ又は他の圧力印加手段を使用してVSDM1710に着脱可能に取り付けられる。
[0150]工程1730において、サンドイッチ1720を、通電材料に関係するイオンの供給源をもたらす流体1732に沈めることができる。いくつかの実施形態では、流体1732が、めっき液であってもよい。例えば、銅イオンを有する溶液を、銅の通電形成物を形成するために使用することができ、金属の銅が形成物の電気導体を形成する。流体1732を、部分1650を流体に露出させる開口1640を通過するように循環させ、更には/或いは攪拌することができる。
[0151]工程1740において、電圧1742を電極1630とVSDM1710との間に生じさせることができる。典型的には、電圧1742は、VSDM1710が電圧1742のもとで電流を導くよう、VSDM1710に関する特性電圧よりも(大きさが)大きい。電圧1742によって、部分1650への通電形成物1744の付着を生じさせることができる。流体1732を、通電形成物が一様にめっきされるように充分に高速に(例えば開口1640を介して)補給することができる。
[0152]工程1750において、コンタクトマスク1610を取り除くことができる。いくつかの実施形態では、コンタクトマスクを、複数回の付着に再使用することができる。いくつかの実施形態では、電圧を、VSDM/コンタクトマスクをめっき液に沈める前に印加することができる。いくつかの実施形態では、印加された電圧を、VSDM/コンタクトマスクがめっき液から取り出された後まで維持することができる。
[0153]図18が、特定の実施形態によるエッチングプロセスを使用して製造される通電形成物を示している。例示的な工程が、図18の左側に示されており、例示的な構造が、図18の右側に示されている。
[0154]工程1800において、コンタクトマスク1610を、電圧切り換え可能な誘電体材料(VSDM)1804(基板1806の上に配置されてもよい)に配置された導体1802に適用し、「サンドイッチ」1808を形成することができる。コンタクトマスク1610は、エッチング液に露出される導体1802の1つ以上の部分1814を定めるとともに、マスクの直下の領域に位置する導体1802の領域のエッチングを防止する。
[0155]工程1810において、サンドイッチ1808を、エッチング液1812に沈めることができる。エッチング液1812を、多くの場合には印加電圧を使用して導体1802を電気化学的にエッチングするように選択することができる。エッチング液1812は、開口1640を通過して露出された部分1814に達することができる。成膜液を、印加電圧の符号(すなわち、極性)を逆にすることによってエッチング液として機能させることもできる。
[0156]工程1820において、電圧1822を電極1630とVSDM1804との間に印加することができる。電圧1822を、導体1802をエッチングできるように、エッチング液1812の組成に調和するように選択することができ、随意により開口1640を介してのエッチング液1812の循環に調和するように選択することができる。典型的には、電圧1822は、例示的なエッチング電圧(例えば、1ボルト、3ボルト、又は5ボルト)よりも高くてもよいVSDM1804に関する特性電圧よりも高い。エッチングされずに残る導体1802の領域が、1つ以上の通電形成物1824となることができる。
[0157]工程1830において、コンタクトマスク1610を除去することができる。いくつかの実施形態では、導体1802を、通電形成物1824をエッチングされたままで使用することができるよう、充分に厚い層(例えば、数ミクロン又はそれ以上)として付着させることができる。
[0158]随意による工程1840において、更なる通電材料1842を、通電形成物1824に取り入れることができる。例えば、通電材料1824を成膜液に曝し、溶液中でVSDM1804と対向電極との間に適切な電圧を生成することによって、追加の通電材料1842を通電形成物1824上に付着させることができる。
[0159]図19が、異なる特性電圧を有する領域を有している特定の実施形態による電圧切り換え可能な誘電体材料(VSDM)1910を示している。このような構成は、通電形成物を異なる領域に形成する能力を改善することができる。VSDM1910が、異なる付着及び/又はエッチングの特性を有する領域を有することができる。例えば、第1の領域1940が、第1の特性電圧を有する1つ以上の電圧切り換え可能な誘電体材料を含むことができ、第2の領域1950が、第2の特性電圧を有する1つ以上の電圧切り換え可能な誘電体材料を含むことができる。通電形成物を、異なる付着の条件に従って、第1の領域1940又は第2の領域1950或いは両方の領域に形成することができる。VSDM1910を、随意により基板1930上に配置することができる導電バックプレーン1920上に配置することができる。
[0160]一実施形態では、第1の領域1940が、導電バックプレーン1920と領域1940の表面との間の第1の厚さ1942を特徴とすることができる。第2の領域1950が、導電バックプレーン1920と領域1950の表面との間の第2の厚さ1952を特徴とすることができる。
[0161]特定の実施形態では、領域1940及び1950が、それぞれ奥行き1946及び1956を更に特徴とすることができる。特定の成膜の条件下で、成膜は、成膜すべき材料に関するイオンを有している成膜液にVSDM1910を沈めることを含むことができる。いくつかの場合には、バルク液から領域1940及び1950の表面へのイオンの拡散(例えば、奥行き1946及び1956を下る)が、奥行き1946及び1956の差がそれぞれの表面の相対的な成膜及び/又はエッチングの速度に感知できるほどの影響を有するように充分に遅くてもよい。いくつかの実施形態では、循環電圧を加えることができ、いくつかの場合には、循環電圧の周波数を、奥行き1946及び1956におけるイオンの拡散に関する拡散時間に従って選択することができる。
[0162]成膜は、平坦な電極であってもよい電極1960の使用を含むことができる。特定の実施形態では、領域1940及び1950における付着及び/又はエッチングを、それぞれの表面から電極1960までの適切な距離を選択することによって変更することができる。例えば、第1の距離1944が、領域1940の表面から電極1960までの長さを特徴付けることができ、第2の距離1954が、領域1950の表面から電極1960までの長さを特徴付けることができる。
[0163]いくつかの実施形態では、第1の領域1940が、第2の領域1950の特性電圧とは異なる特性電圧を有することができる。いくつかの場合には、この相違が、各々の領域におけるVSDMの厚さの相違に起因することができ、これらの領域に関する電解密度の相違を生じさせることができる。いくつかの実施形態では、各々の領域に異なるVSDMを使用することができる。いくつかの実施形態では、VSDM層が、複数のVSDM材料(例えば、層にて配置される)を含むことができる。例えば、第1のVSDMが、第2の厚さ1952に等しい奥行きを有することができ、第1のVSDMと第2のVSDMとの組み合わせが、第1の厚さ1942に等しい奥行きを有することができる。
[0164]異なる特性電圧を有する領域を、型押し又は他の物理的な形成によって製造することができる。異なる特性電圧を有する領域を、アブレーション、レーザアブレーション、エッチング、又は他の方法で材料を除去することによって製造することができる。第1の領域を、第1のマスク(例えば、フォトレジスト)を使用して形成でき、第2の領域を、第2のマスクを使用して形成することができる。
[0165]図20A〜図20Cは、特定の実施形態による1つ以上の通電形成物の形成を示している。各々の図において、VSDM1920は、あくまでも説明の目的のための例として使用されているにすぎない。VSDM1920は、第1の特性電圧を有する第1の領域1940と、第2の特性電圧を有する第2の領域1950とを備えている。通電形成物を、異なる処理条件に従って、第1の領域1940又は第2の領域1950或いは両方の領域1940及び1950に形成することができる。
[0166]図20Aは、第2の領域1950に形成された第1の電気導体2010を備える構造を示している。電気導体2010を、例えばVSDM1910を(導体に関する)イオンの供給源に曝すことによって形成することができる。第2の領域1950に関する特性電圧よりも大きく、第1の領域1940に関する特性電圧よりも小さい電位差を、VSDM1910とイオンの供給源との間に生じさせることができる。第1の領域1940を絶縁性のままにできる一方で、第2の領域1950が導電性となり、第2の領域1950においてのみ付着を生じさせることができる。
[0167]図20Bは、第1の領域1940に形成された第1の電気導体2020と、第2の領域1950に形成された第2の電気導体2030とを備える構造を示している。電気導体2020及び2030を、例えばVSDM1910を(導体に関する)イオンの供給源に曝すことによって形成することができる。第1の領域1940及び第2の領域1950の両方に関する特性電圧よりも大きい電位差を、VSDM1910とイオンの供給源との間に生じさせることができる。付着が、第1の領域1940及び第2の領域1950の両方において生じることができる。
[0168]図20Cは、第2の領域1950に関する特性電圧よりも大きい特性電圧を有する第1の領域1940に形成された第1の電気導体2020を有する構造を示している。このような構造を、例えば図20Bに従って形成された構造を選択的にエッチングすることによって形成することができる。例えば、電気導体2020及び2030を、VSDM1910を(導体に関する)イオンの供給源に曝すことによって形成することができる。第1の領域1940及び第2の領域1950の両方に関する特性電圧よりも大きい電位差を、VSDM1910とイオンの供給源との間に生じさせることができる。付着を、第1の領域1940及び第2の領域1950の両方において生じさせ、2つの(又は、それ以上の)通電形成物を形成することができる。その後に、電気導体2030を優先的にエッチングでき(例えば、完全に除去されるまで)、図示のとおりに電気導体2020を残すことができる。いくつかの実施形態では、導体を、付着の電圧の極性を反対にすることによってエッチングすることができる。そのような場合、エッチングは、領域を通過する電流の流れに関係することができる。第2の領域1950に関する特性電圧を上回るが、第1の領域1940に関する特性電圧よりは低いエッチング電圧を選択することによって、第2の領域1950に関する優先的なエッチングを達成することができる。
3.マイクロ回路基板の用途
[0169]本発明の実施形態は、マイクロ回路基板への応用も提供する。例えば、スマートカードが、1つ以上のコンピュータチップが埋め込まれたクレジットカードサイズの基板デバイスである。スマートカードには、典型的には、マイクロメモリモジュール及びマイクロメモリモジュールをスマートカード読み取り機を検出するためのセンサなどの他の構成要素と相互に接続するための導体を搭載している。スマートカードのサイズ、並びにスマートカードに埋め込まれ、或いは搭載される構成要素のサイズゆえ、スマートカードの基板上の導電要素も、きわめて小さくなければならない。
[0169]本発明の実施形態は、マイクロ回路基板への応用も提供する。例えば、スマートカードが、1つ以上のコンピュータチップが埋め込まれたクレジットカードサイズの基板デバイスである。スマートカードには、典型的には、マイクロメモリモジュール及びマイクロメモリモジュールをスマートカード読み取り機を検出するためのセンサなどの他の構成要素と相互に接続するための導体を搭載している。スマートカードのサイズ、並びにスマートカードに埋め込まれ、或いは搭載される構成要素のサイズゆえ、スマートカードの基板上の導電要素も、きわめて小さくなければならない。
[0170]一実施形態では、電圧切り換え可能な誘電体材料が、スマートカードの基板に使用される。上述した電解めっきプロセスなどの電解めっきプロセスが、メモリモジュールと他の構成要素とを接続すべくスマートカード上にコネクタのパターンを生成するために使用される。コネクタのパターンを含む導電層が、上述のようにフォトレジストマスクを介して基板の表面にめっきされる。電圧切り換え可能な誘電体材料を使用することによって、コネクタのパターンを、エッチングを必要とせずに基板にめっきすることができる。これにより、基板上の導電層の厚さを薄くすることができる。
[0171]別のマイクロ回路基板への応用は、2つ以上のプロセッサをまとめてパッケージする回路基板を含む。回路基板は、基板上に搭載されたいくつかのプロセッサが実質的に1つの処理装置として機能するように、プロセッサ間の高度の通信を可能にするリード及び回路を備えている。メモリなどの更なる構成要素も、プロセッサと通信するように回路基板に搭載することができる。従って、2つ以上のプロセッサの間を行き来する通信の処理速度を維持するために、細かい回路及びリードのパターンが必要である。
[0172]先の実施形態(スマートカードに関する実施形態など)と同様に、マイクロ回路基板が、やはり電圧切り換え可能な誘電体材料から形成された基板を備える。細かいレジスト層が、後に導電材料を選択された領域に付着させるためのパターンを定めるように基板上にパターン化される。電解プロセスが、後に回路基板に搭載されるプロセッサを互いに接続するためのパターンに従って所定の領域に導電材料をめっきするために使用される。
[0173]やはり、電圧切り換え可能な誘電体材料を使用することによってもたらされる1つの利点は、導電層の厚さを小さくできる点にある。もう1つの利点は、導電材料がより少ない製造工程にてめっきされるため、マイクロ回路基板の製造コストが低くなる点にある。更に別の利点は、2種類以上の導電材料から形成された導電要素を有するマイクロ回路基板を作成できる点にある。これは、1つのマイクロ回路基板上のプロセッサを互いに接続するために特に好都合である。なぜならば、導体の材料の要件が、各々のプロセッサの品質、機能、又は位置に応じて、プロセッサごとに異なる可能性があるからである。例えば、環境に露出されたマイクロ回路基板のプロセッサが、温度の変動及び極端に耐えるために、例えばニッケルから製作される耐久性に富んだ導電要素を必要とする可能性がある。一方で、演算に関してより過酷な機能を取り扱うプロセッサであって、環境から離れて位置するプロセッサは、金又は銀などのより高い導電率の材料から形成された接点及びリードを備えることができる。
4.磁気メモリデバイス
[0174]他の応用では、基板が、複数のメモリセルを備えるメモリデバイスに一体化される。各々のメモリセルが、磁性材料の層を備えている。磁性材料の層の磁界の向きによって、データのビットが記憶される。メモリセルは、電気リードによってアクセスされる。電気リードを介してメモリセルに加えられる電圧が、磁界の向きの設定及び読み出しに使用される。基板に搭載又は形成されたトランジスタが、設定及び読み出しの対象となるメモリセルを選択するために使用される。
[0174]他の応用では、基板が、複数のメモリセルを備えるメモリデバイスに一体化される。各々のメモリセルが、磁性材料の層を備えている。磁性材料の層の磁界の向きによって、データのビットが記憶される。メモリセルは、電気リードによってアクセスされる。電気リードを介してメモリセルに加えられる電圧が、磁界の向きの設定及び読み出しに使用される。基板に搭載又は形成されたトランジスタが、設定及び読み出しの対象となるメモリセルを選択するために使用される。
[0175]本発明の一実施形態では、メモリデバイスに使用される基板が、電圧切り換え可能な誘電体材料から形成される。第1の非導電層が、磁性材料の層を形成すべき領域を定めるように、基板上に成膜され、パターン化される。上述のとおりの第1の電解プロセスが、基板上に磁性材料の層をめっきするために使用される。例えば、電解プロセスを、コバルト−クロム(CoCr)の膜を磁性材料の層としてめっきするために使用することができる。同様に、第2の非導電層を、電気リードを配置すべき領域を定めるために、基板上に成膜及びマスクすることができる。次いで、第2の電解プロセスが、電気リードをめっきするために使用される。
5.積層メモリデバイス
[0176]更に別の実施形態によれば、複数の基板からなるメモリデバイスが、電圧切り換え可能な誘電体材料からそれぞれ形成された複数の基板を備えている。基板が積層され、1つ以上のビアを使用して互いに電気的に接続される。図5及び図7によって示されるように、ビアが電解プロセスによって通電層でめっきされる。本発明のこの実施形態によれば、いくつかの利点が明らかである。ビアを、製造工程において、それぞれの基板の表面に形成される通電形成物のうちの1つ以上でめっきすることができる。更に、ビアの表面のめっきが、これまでの方法(例えば、ビアの表面のシーディング(seeding)又は接着剤の使用による)によって製造されるめっきビアと比べ、より安価に製造可能であり、より信頼性が高い。
[0176]更に別の実施形態によれば、複数の基板からなるメモリデバイスが、電圧切り換え可能な誘電体材料からそれぞれ形成された複数の基板を備えている。基板が積層され、1つ以上のビアを使用して互いに電気的に接続される。図5及び図7によって示されるように、ビアが電解プロセスによって通電層でめっきされる。本発明のこの実施形態によれば、いくつかの利点が明らかである。ビアを、製造工程において、それぞれの基板の表面に形成される通電形成物のうちの1つ以上でめっきすることができる。更に、ビアの表面のめっきが、これまでの方法(例えば、ビアの表面のシーディング(seeding)又は接着剤の使用による)によって製造されるめっきビアと比べ、より安価に製造可能であり、より信頼性が高い。
6.可撓回路基板デバイス
[0177]本発明の更に別の実施形態は、可撓回路基板デバイスを提供する。可撓回路基板は、一般に、電気リード及び構成要素を高密度で備えている。残念ながら、電気及び導電要素の密度を高めることが、可撓回路基板の速度及び/又は容量を減少させる可能性がある。本発明の実施形態は、可撓回路基板上の電気及び導電部品の密度を高めるために、電圧切り換え可能な誘電体材料を好都合に使用する可撓回路基板を提供する。
[0177]本発明の更に別の実施形態は、可撓回路基板デバイスを提供する。可撓回路基板は、一般に、電気リード及び構成要素を高密度で備えている。残念ながら、電気及び導電要素の密度を高めることが、可撓回路基板の速度及び/又は容量を減少させる可能性がある。本発明の実施形態は、可撓回路基板上の電気及び導電部品の密度を高めるために、電圧切り換え可能な誘電体材料を好都合に使用する可撓回路基板を提供する。
[0178]一実施形態によれば、電圧切り換え可能な誘電体材料の組成が選択され、可撓で薄い回路基板に成型される。レジスト層が、上述のように細かい間隔の領域を定める基板にパターン化される。特定の電圧切り換え可能な誘電体材料の特性電圧を超える電圧が、電圧切り換え可能な誘電体材料に加えられることで、通電形成物がめっきされ、細かい間隔の領域にリード及び接点が形成される。
[0179]電圧切り換え可能な誘電体材料を使用することによって、通電前駆体が基板の表面に直接付着させられ、通電形成物が形成される。これにより、通電形成物の厚さが、これまでの可撓回路基板デバイスと比べて小さくなる。従って、可撓回路基板の表面のそれぞれの電気及び導電要素を、より薄くすることができ、より密な間隔で位置させることができる。本発明の実施形態による可撓回路基板の用途として、インクジェットスタイルプリンタの印刷ヘッドが挙げられる。このように、電圧切り換え可能な誘電体材料を使用することで、可撓回路基板が電気部品及びリードをより細かい間隔で備えることができ、結果として印刷ヘッドからの印刷解像度が向上する。
7.無線周波数ID(RFID)タグ
[0180]本発明の更に別の実施形態は、RFIDタグを提供する。これらの実施形態において、本発明の方法を、RFID及び無線チップの用途において基板上にアンテナ及び他の回路を製造するために使用することができる。更に、電圧切り換え可能な誘電体材料の層を、カプセル材として使用することができる。
[0180]本発明の更に別の実施形態は、RFIDタグを提供する。これらの実施形態において、本発明の方法を、RFID及び無線チップの用途において基板上にアンテナ及び他の回路を製造するために使用することができる。更に、電圧切り換え可能な誘電体材料の層を、カプセル材として使用することができる。
結言
[0181]本明細書において、本発明が、本発明の具体的な実施形態を参照して説明されているが、当業者であれば、本発明がそれらの実施形態に限られないことを、理解できるであろう。上述した発明の種々の特徴及び態様を、個別又は一緒に使用することができる。更に、本発明を、本明細書の幅広い技術的思想及び技術的範囲から離れることなく、本明細書に記載の環境及び用途以外の多数のさまざまな環境及び用途において利用することができる。従って、明細書及び図面は、本発明を限定するものとしてではなく、例示として解釈されるべきである。とりわけ、用語「・・・を含む」、「・・・を備える」、及び「・・・を有する」は、本明細書において使用されるとき、他のものが含まれてもよいという意味(open-ended)の用語として解釈されなければならない。
[0181]本明細書において、本発明が、本発明の具体的な実施形態を参照して説明されているが、当業者であれば、本発明がそれらの実施形態に限られないことを、理解できるであろう。上述した発明の種々の特徴及び態様を、個別又は一緒に使用することができる。更に、本発明を、本明細書の幅広い技術的思想及び技術的範囲から離れることなく、本明細書に記載の環境及び用途以外の多数のさまざまな環境及び用途において利用することができる。従って、明細書及び図面は、本発明を限定するものとしてではなく、例示として解釈されるべきである。とりわけ、用語「・・・を含む」、「・・・を備える」、及び「・・・を有する」は、本明細書において使用されるとき、他のものが含まれてもよいという意味(open-ended)の用語として解釈されなければならない。
Claims (30)
- 通電形成物を形成するための方法であって、
導電バックプレーンを提供する工程と、
前記導電バックプレーンの少なくとも一部分に電圧切り換え可能な誘電体材料の層を形成する工程と、
前記電圧切り換え可能な誘電体材料の少なくとも一部分に導電材料を付着させる工程と、
を含む、方法。 - 請求項1記載の方法において、
前記バックプレーンは、金属を含む、方法。 - 請求項1記載の方法において、
前記バックプレーンは、Cu、Al、Ti、Ag、Au、及びPtのいずれかを含む、方法。 - 請求項1記載の方法において、
前記バックプレーンは、導電性ポリマーを含む、方法。 - 請求項4記載の方法において、
前記導電性ポリマーは、ポリアニリン及びポリチオフェンのいずれかを含む、方法。 - 請求項1記載の方法において、
前記提供する工程は、基板上に導電バックプレーンを設ける工程を含む、方法。 - 請求項6記載の方法において、
前記導電材料を付着させた後で前記基板を取り除く工程を更に含む、方法。 - 請求項7記載の方法において、
前記取り除く工程は、前記基板を溶解させる工程を含む、方法。 - 請求項7記載の方法において、
前記取り除く工程は、前記基板を溶融させる工程を含む、方法。 - 請求項6記載の方法において、
前記提供する工程は、前記基板と前記導電バックプレーンとの間に分離層を取り入れる工程を含む、方法。 - 請求項1記載の方法において、
前記導電材料は、Cu、Al、Ag、Ti、Au、及びPtのいずれかを含む、方法。 - 請求項1記載の方法において、
前記提供する工程は、前記導電バックプレーン上に分離層を設ける工程を含み、
前記電圧切り換え可能な誘電体材料の少なくとも一部分が、前記分離層の少なくとも一部分の上に形成される、方法。 - 請求項1記載の方法において、
前記導電材料を付着させた後で前記導電バックプレーンを取り除く工程を更に含む、方法。 - 請求項1記載の方法において、
前記付着させる工程は、電気化学的に付着させる工程を含む、方法。 - 請求項1記載の方法において、
前記付着させる工程は、周期的な電圧を使用する工程を含む、方法。 - 請求項1記載の方法において、
前記電圧切り換え可能な誘電体材料は、特性電圧を有し、
前記付着させる工程は、前記特性電圧よりも大きい電圧を生成する工程を含む、方法。 - 請求項16記載の方法において、
前記電圧は、前記導電バックプレーンと前記導電材料に関するイオンの供給源との間に生成される、方法。 - 請求項16記載の方法において、
前記特性電圧は、0.1〜1000ボルトの間である、方法。 - 請求項18記載の方法において、
前記特性電圧は、3〜100ボルトの間である、方法。 - 請求項1記載の方法において、
前記電圧切り換え可能な誘電体材料及び前記付着させた導電材料にパッケージを取り付ける工程を更に含む、方法。 - 請求項20記載の方法において、
前記取り付ける工程は、前記付着させた導電材料の少なくとも一部分をポリマーで覆う工程を含む、方法。 - 請求項20記載の方法において、
前記導電材料を付着させた後で前記導電バックプレーンを取り除く工程を更に含む、方法。 - 請求項20記載の方法において、
前記パッケージを取り付けた後で前記導電バックプレーンを取り除く工程を更に含む、方法。 - 請求項1記載の方法において、
前記付着させる工程は、前記電圧切り換え可能な誘電体材料の前記一部分をマスクで定める工程を含む、方法。 - 請求項24記載の方法において、
前記マスクは、取り除くことが可能である、方法。 - 請求項25記載の方法において、
前記電圧切り換え可能な誘電体材料を付着させた後で前記マスクを取り除く工程を更に含む、方法。 - 導電バックプレーンと、
前記導電バックプレーンの少なくとも一部分に配置された電圧切り換え可能な誘電体材料の層と、
前記電圧切り換え可能な誘電体材料の少なくとも一部分に配置された導電体と、
を含む通電形成物。 - 請求項27記載の通電形成物において、
前記導電バックプレーン及び前記導電体のいずれかは、Cu、Ti、Al、Ag、Au、及びPtのいずれかを含む、通電形成物。 - 請求項27記載の通電形成物において、
前記層は、3〜100ボルトの間の特性電圧を含む、通電形成物。 - 請求項27記載の通電形成物において、
前記導電バックプレーン、前記電圧切り換え可能な誘電体材料、及び前記導電体のうちの少なくとも1つに取り付けられたパッケージ
を更に含む、通電形成物。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/608,297 | 2009-10-29 | ||
US12/608,297 US20100038121A1 (en) | 1999-08-27 | 2009-10-29 | Metal Deposition |
PCT/US2010/054092 WO2011059691A1 (en) | 2009-10-29 | 2010-10-26 | Metal deposition |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013509713A true JP2013509713A (ja) | 2013-03-14 |
Family
ID=43991939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012536948A Pending JP2013509713A (ja) | 2009-10-29 | 2010-10-26 | 金属の付着 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20100038121A1 (ja) |
EP (1) | EP2494099A1 (ja) |
JP (1) | JP2013509713A (ja) |
KR (1) | KR20120095941A (ja) |
CN (1) | CN102713018A (ja) |
TW (1) | TW201125039A (ja) |
WO (1) | WO2011059691A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100044079A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
US20100038119A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
KR20080084812A (ko) | 2005-11-22 | 2008-09-19 | 쇼킹 테크놀로지스 인코포레이티드 | 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스 |
WO2008036423A2 (en) | 2006-09-24 | 2008-03-27 | Shocking Technologies, Inc. | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
TWI351237B (en) * | 2009-02-06 | 2011-10-21 | Tatung Co | Circuit board structure |
CN102550132A (zh) | 2009-03-26 | 2012-07-04 | 肖克科技有限公司 | 具有电压可切换电介质材料的元件 |
US20110198544A1 (en) * | 2010-02-18 | 2011-08-18 | Lex Kosowsky | EMI Voltage Switchable Dielectric Materials Having Nanophase Materials |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
US9224728B2 (en) * | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US9320135B2 (en) * | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
CN102237287A (zh) * | 2010-04-27 | 2011-11-09 | 中国砂轮企业股份有限公司 | 基板的制作方法及其结构 |
US9970297B2 (en) * | 2014-08-29 | 2018-05-15 | Rolls-Royce Corporation | Composite fan slider with nano-coating |
US10141090B2 (en) | 2017-01-06 | 2018-11-27 | Namics Corporation | Resin composition, paste for forming a varistor element, and varistor element |
DE102018200505A1 (de) * | 2018-01-12 | 2019-07-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines Bauteils mit einem Hohlraum |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6056238B2 (ja) * | 1979-06-01 | 1985-12-09 | 株式会社井上ジャパックス研究所 | 電気メツキ方法 |
DE3231118C1 (de) * | 1982-08-20 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung |
US4702860A (en) * | 1984-06-15 | 1987-10-27 | Nauchno-Issledovatelsky Institut Kabelnoi Promyshlennosti Po "Sredazkabel" | Current-conducting composition |
JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
US6967236B1 (en) * | 1998-03-06 | 2005-11-22 | International Business Machines Corporation | Methods of processing and synthesizing electrically conductive polymers and precursors thereof to form electrically conductive polymers having high electrical conductivity |
JP3151816B2 (ja) * | 1990-08-06 | 2001-04-03 | 日産自動車株式会社 | エッチング方法 |
WO1996002922A2 (en) * | 1994-07-14 | 1996-02-01 | Surgx Corporation | Variable voltage protection structures and methods for making same |
BR9508407A (pt) * | 1994-07-14 | 1997-12-23 | Surgx Corp | Dispositivo e componente de proteção de voltagem variável processo de produção de um material de proteção de voltagem variável e material de proteção de voltagem variável |
US5714794A (en) * | 1995-04-18 | 1998-02-03 | Hitachi Chemical Company, Ltd. | Electrostatic protective device |
US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
US6455916B1 (en) * | 1996-04-08 | 2002-09-24 | Micron Technology, Inc. | Integrated circuit devices containing isolated dielectric material |
US7253109B2 (en) * | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
US6064094A (en) * | 1998-03-10 | 2000-05-16 | Oryx Technology Corporation | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer |
JP2000059986A (ja) * | 1998-04-08 | 2000-02-25 | Canon Inc | 太陽電池モジュ―ルの故障検出方法および装置ならびに太陽電池モジュ―ル |
US6108184A (en) * | 1998-11-13 | 2000-08-22 | Littlefuse, Inc. | Surface mountable electrical device comprising a voltage variable material |
US7446030B2 (en) * | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
US20100038119A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
US20100044080A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
US20100044079A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
US20100040896A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
KR100533673B1 (ko) * | 1999-09-03 | 2005-12-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 |
US6448900B1 (en) * | 1999-10-14 | 2002-09-10 | Jong Chen | Easy-to-assembly LED display for any graphics and text |
US6407411B1 (en) * | 2000-04-13 | 2002-06-18 | General Electric Company | Led lead frame assembly |
JP4066620B2 (ja) * | 2000-07-21 | 2008-03-26 | 日亜化学工業株式会社 | 発光素子、および発光素子を配置した表示装置ならびに表示装置の製造方法 |
JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
US6903175B2 (en) * | 2001-03-26 | 2005-06-07 | Shipley Company, L.L.C. | Polymer synthesis and films therefrom |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
US6525953B1 (en) * | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
DE10153563A1 (de) * | 2001-10-30 | 2003-05-15 | Infineon Technologies Ag | Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen |
US6936968B2 (en) * | 2001-11-30 | 2005-08-30 | Mule Lighting, Inc. | Retrofit light emitting diode tube |
US20070208243A1 (en) * | 2002-01-16 | 2007-09-06 | Nanomix, Inc. | Nanoelectronic glucose sensors |
US20030143492A1 (en) * | 2002-01-31 | 2003-07-31 | Scitex Digital Printing, Inc. | Mandrel with controlled release layer for multi-layer electroformed ink jet orifice plates |
DE10392524B4 (de) * | 2002-04-08 | 2008-08-07 | OTC Littelfuse, Inc., Des Plaines | Vorrichtungen mit spannungsvariablem Material zur direkten Anwendung |
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
FR2843756B1 (fr) * | 2002-08-26 | 2005-04-22 | Commissariat Energie Atomique | Procede de soudage d'une surface polymere avec une surface conductrice ou semi-conductrice et ses applications |
JP3625467B2 (ja) * | 2002-09-26 | 2005-03-02 | キヤノン株式会社 | カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法 |
US6709944B1 (en) * | 2002-09-30 | 2004-03-23 | General Electric Company | Techniques for fabricating a resistor on a flexible base material |
DE60321047D1 (de) * | 2002-12-26 | 2008-06-26 | Showa Denko Kk | Kohlenstoffmaterial zur herstellung von elektrisch leitfähigen materialien sowie deren verwendung |
US6981319B2 (en) * | 2003-02-13 | 2006-01-03 | Shrier Karen P | Method of manufacturing devices to protect election components |
US7141184B2 (en) * | 2003-12-08 | 2006-11-28 | Cts Corporation | Polymer conductive composition containing zirconia for films and coatings with high wear resistance |
US7279724B2 (en) * | 2004-02-25 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection |
US20050274455A1 (en) * | 2004-06-09 | 2005-12-15 | Extrand Charles W | Electro-active adhesive systems |
US7541509B2 (en) * | 2004-08-31 | 2009-06-02 | University Of Florida Research Foundation, Inc. | Photocatalytic nanocomposites and applications thereof |
JP2008515654A (ja) * | 2004-10-12 | 2008-05-15 | ナノシス・インク. | 導電性ポリマー及び半導体ナノワイヤに基づいてプラスチック電子部品を製造するための完全に集積化された有機層プロセス |
US7133267B2 (en) * | 2004-11-10 | 2006-11-07 | Ametek, Inc. | Arc detection circuit |
ATE497260T1 (de) * | 2004-11-30 | 2011-02-15 | Nxp Bv | Dielektrische antifuse für eine elektrothermisch programmierbare vorrichtung |
US7368045B2 (en) * | 2005-01-27 | 2008-05-06 | International Business Machines Corporation | Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow |
US7579397B2 (en) * | 2005-01-27 | 2009-08-25 | Rensselaer Polytechnic Institute | Nanostructured dielectric composite materials |
WO2006089272A2 (en) * | 2005-02-16 | 2006-08-24 | Sanmina-Sci Corporation | Selective deposition of embedded transient protection for printed circuit boards |
US7535462B2 (en) * | 2005-06-02 | 2009-05-19 | Eastman Kodak Company | Touchscreen with one carbon nanotube conductive layer |
KR100668977B1 (ko) * | 2005-06-27 | 2007-01-16 | 삼성전자주식회사 | 써지전압 보호용 소자 |
KR20080084812A (ko) * | 2005-11-22 | 2008-09-19 | 쇼킹 테크놀로지스 인코포레이티드 | 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스 |
US20070116976A1 (en) * | 2005-11-23 | 2007-05-24 | Qi Tan | Nanoparticle enhanced thermoplastic dielectrics, methods of manufacture thereof, and articles comprising the same |
US7435780B2 (en) * | 2005-11-29 | 2008-10-14 | Sabic Innovavtive Plastics Ip B.V. | Poly(arylene ether) compositions and methods of making the same |
US7492504B2 (en) * | 2006-05-19 | 2009-02-17 | Xerox Corporation | Electrophoretic display medium and device |
US20080047930A1 (en) * | 2006-08-23 | 2008-02-28 | Graciela Beatriz Blanchet | Method to form a pattern of functional material on a substrate |
WO2008036423A2 (en) * | 2006-09-24 | 2008-03-27 | Shocking Technologies, Inc. | Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same |
EP2067145A2 (en) * | 2006-09-24 | 2009-06-10 | Shocking Technologies, Inc. | Technique for plating substrate devices using voltage switchable dielectric material and light assistance |
EP1990834B1 (en) * | 2007-05-10 | 2012-08-15 | Texas Instruments France | Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection |
US7708912B2 (en) * | 2008-06-16 | 2010-05-04 | Polytronics Technology Corporation | Variable impedance composition |
US8399773B2 (en) * | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
CN102550132A (zh) * | 2009-03-26 | 2012-07-04 | 肖克科技有限公司 | 具有电压可切换电介质材料的元件 |
-
2009
- 2009-10-29 US US12/608,297 patent/US20100038121A1/en not_active Abandoned
-
2010
- 2010-10-26 CN CN2010800594813A patent/CN102713018A/zh active Pending
- 2010-10-26 KR KR1020127013895A patent/KR20120095941A/ko not_active Application Discontinuation
- 2010-10-26 EP EP10830423A patent/EP2494099A1/en active Pending
- 2010-10-26 JP JP2012536948A patent/JP2013509713A/ja active Pending
- 2010-10-26 WO PCT/US2010/054092 patent/WO2011059691A1/en active Application Filing
- 2010-10-28 TW TW099137029A patent/TW201125039A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
KR20120095941A (ko) | 2012-08-29 |
WO2011059691A1 (en) | 2011-05-19 |
CN102713018A (zh) | 2012-10-03 |
EP2494099A1 (en) | 2012-09-05 |
US20100038121A1 (en) | 2010-02-18 |
TW201125039A (en) | 2011-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2013509718A (ja) | 金属の付着 | |
JP2013509713A (ja) | 金属の付着 | |
JP2013509499A (ja) | 金属の付着 | |
JP2013509719A (ja) | 金属の付着 | |
US20100044079A1 (en) | Metal Deposition | |
US9144151B2 (en) | Current-carrying structures fabricated using voltage switchable dielectric materials | |
US7446030B2 (en) | Methods for fabricating current-carrying structures using voltage switchable dielectric materials | |
EP2067145A2 (en) | Technique for plating substrate devices using voltage switchable dielectric material and light assistance | |
US20180016695A1 (en) | Apparatus and method of contact electroplating of isolated structures | |
CN100441074C (zh) | 多层集成电路封装 | |
TW200529718A (en) | Method for manufacturing circuit board, circuit board, and electronic equipment | |
CN108886019A (zh) | 用于被堆叠的晶粒的纳米级互连阵列 |