CN102713018A - 金属沉积 - Google Patents
金属沉积 Download PDFInfo
- Publication number
- CN102713018A CN102713018A CN2010800594813A CN201080059481A CN102713018A CN 102713018 A CN102713018 A CN 102713018A CN 2010800594813 A CN2010800594813 A CN 2010800594813A CN 201080059481 A CN201080059481 A CN 201080059481A CN 102713018 A CN102713018 A CN 102713018A
- Authority
- CN
- China
- Prior art keywords
- substrate
- voltage
- current
- conductive
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D1/00—Electroforming
- C25D1/003—3D structures, e.g. superposed patterned layers
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
- C25D5/022—Electroplating of selected surface areas using masking means
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/54—Electroplating of non-metallic surfaces
- C25D5/56—Electroplating of non-metallic surfaces of plastics
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
- H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/02—Fillers; Particles; Fibers; Reinforcement materials
- H05K2201/0203—Fillers and particles
- H05K2201/0206—Materials
- H05K2201/0215—Metallic fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/073—High voltage adaptations
- H05K2201/0738—Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/105—Using an electrical field; Special methods of applying an electric potential
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/426—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Organic Chemistry (AREA)
- Electrochemistry (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electroplating Methods And Accessories (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
系统和方法包括在电压可切换介电材料上沉积一种或多种材料。在特定方面,电压可切换介电材料设置在导电背板上。在一些实施例中,电压可切换介电材料包括具有与在其上的沉积相关联的不同特性电压的区域。一些实施例包括掩模,并且可包括使用可去除接触掩模。特定实施例包括电接枝。一些实施例包括设置在两层之间的中间层。
Description
发明背景
技术领域
本发明涉及载流设备和组件的领域。具体而言,本发明涉及适应电压可切换介电材料的载流设备。
背景技术
载流结构一般通过对基板进行一系列制造步骤构建而成。这些载流结构的示例包括印刷电路板、印刷线路板、背板、以及其他微电子类型的电路。该基板通常是刚性绝缘材料,诸如环氧浸渍玻璃纤维叠层板。诸如铜之类的导电材料被图案化为限定包括接地和电源平面的导体。
一些现有技术的载流设备通过在基板上将导电材料分层制造而成。在导电层上沉积、曝光并显影掩模层。所得图案曝光其中要从基板去除导电材料的所选区域。通过蚀刻从所选区域去除导电层。随后去除掩模层,从而将导电材料的经图案化的层留在基板的表面上。在其他现有技术的工艺中,无电工艺用于在基板上沉积导线和焊盘。镀覆电镀液以使导电材料能够在基板的所选部分上粘附到基板,从而形成导线和焊盘的图案。
为了使有限覆盖区中的可用电路最大化,基板设备有时采用多个基板、或者使用一个基板的两个表面来包括组件和电路。任一情况下的结果都是一个设备中的多个基板表面需要互连以建立不同基板表面上的组件之间的电通信。在一些设备中,设置有导电分层的套管或通路(via)延伸通过基板以使多个表面连接。在多基板设备中,这些通路延伸通过至少一个基板以使该基板的一个表面互连到另一基板的表面。以此方式,在相同基板的两个表面上、或不同基板的表面上的电组件和电路之间建立电链路。
在一些工艺中,通路表面通过首先沉积导电材料的籽晶层、之后是电解工艺来镀覆。在其他工艺中,粘合剂用于将导电材料附着到通路表面。在这些设备中,通路和导电材料之间的接合在本质上是机械的。
以下称为电压可切换介电材料的特定材料已在现有技术的设备中用来提供过电压保护。由于其电阻性质,这些材料用于从例如雷电、静电放电、或功率浪涌耗散电压浪涌。因此,在诸如印刷电路板之类的一些设备中包括电压可切换介电材料。在这些设备中,电压可切换介电材料插在导电元件和基板之间来提供过电压保护。
概述
各个实施例包括一种用于构建载流结构(current-carrying formation)的方法。若干实施例致力于在电压可切换介电材料(VSDM)上或用其来构建结构。VSDM可包括特性电压,其幅值限定在其以下VSDM基本电绝缘、而在其以上VSDM基本导电的阈值。
一种方法可包括:设置导电背板;在导电背板的至少一部分上形成VSDM层;以及在电压可切换介电材料的至少一部分上沉积导电材料。导电背板可包括金属、导电化合物、聚合物和/或其他材料。在一些情况下,导电背板可包括基板。在特定实施例中,导电背板也可用作基板。在一些情况下,基板可在沉积之后去除。
沉积可包括电化学沉积,并且可包括产生比与VDSM相关联的特性电压大的一电压,从而导致电流流动、以及导致沉积和/或蚀刻发生。
在特定实施例中,封装(例如,聚合物)可附着到VSDM和/或相关联的载流结构。在一些情况下,组件(例如,基板)可在附着封装之后去除。可通过设置在期望其可分离性的两种材料之间的减聚层来便于去除。
在一些实施例中,一种方法包括:设置VSDM;在VSDM的至少一部分上沉积中间层;以及在中间层的至少一部分上沉积材料。中间层可改进粘性、机械性质、电性质等。中间层可供受控释放或减聚之用。中间层可包括扩散阻挡层。在一些情况下,中间层设置在VSDM上,并且附加材料(例如,聚合物和/或电导体)沉积在中间层的至少一部分上。绝缘材料(例如,聚合物)可沉积在中间层上。导体可沉积在中间层上。中间层可使用电接枝(electrografting)来形成。
在一些实施例中,一种方法包括:设置具有VSDM的基板;以及在VSDM的至少一部分上沉积载流材料。封装可附着到VSDM的至少一部分和/或载流结构的至少一部分。封装可包括聚合物。封装和/或VSDM可包括可填充的一个或多个通路。特定实施例包括穿过封装的多个电连接。
在一些实施例中,一种方法包括:向VSDM的表面施加接触掩模。接触掩模可去除地附着,从而其密封VSDM的第一部分或以其他方式阻止该第一部分沉积,并且曝光VSDM的第二部分用于沉积材料(例如,载流结构)。
接触掩模可包括接触VSDM的表面、并且划界或限定一个或多个部分的绝缘脚。接触掩模还可包括通常通过绝缘脚与该表面分离开的电极。在一些实施例中,可将VSDM和接触掩模的夹层(sandwich)浸入(或以其他方式暴露给)提供与要沉积的期望材料相关联的离子源的溶液中。可产生比VSDM的特性电压大的一电压,这导致期望材料沉积在VSDM的露出部分中或沉积在该露出部分上。
在一些实施例中,通常可使用掩模以从VSDM的特定区域去除导体的方式蚀刻沉积在VSDM上的导体。根据特定实施例,未蚀刻的区域可形成载流结构。
VSDM可包括具有不同特性电压的区域。特定实施例包括具有第一区域和第二区域的VSDM。第一区域可具有第一特性电压,而第二区域可具有第二特性电压。根据不同的处理条件,材料可沉积在第一区域和第二区域中的任一个、或者两个区域上。在一些情况下,在两个区域上沉积之后可以是从一个区域而非另一区域优选蚀刻所沉积的材料。在一些实施例中,载流结构在彼此独立的不同区域上形成。
本文中所述的任何结构限制可与所提供的另一结构限制结合,只要它们并不相互排斥。本文中所述的任何步骤可与所提供的另一步骤结合,只要它们并不相互排斥。
附图简述
图1示出根据本发明一个实施例的包括电压可切换介电材料的单面基板设备。
图2示出根据本发明一个实施例的电压可切换介电材料的电阻特性。
图3A-3F示出用于形成图1的设备的流程工艺。
图3A示出用于形成电压可切换介电材料的基板的步骤。
图3B示出在基板上沉积非导电层的步骤。
图3C示出在基板上图案化非导电层的步骤。
图3D示出使用非导电层的图案形成导电层的步骤。
图3E示出从基板去除非导电层的步骤。
图3F示出在基板上抛光导电层的步骤。
图4详细地示出根据本发明一个实施例的用于在由电压可切换介电材料构成的基板上电镀载流结构的工艺。
图5示出根据本发明一个实施例的由电压可切换介电材料构成且包括互连基板两侧面上的载流结构的通路的双面基板设备。
图6示出用于形成图5的设备的流程工艺。
图7示出根据本发明一个实施例的包括由电压可切换介电材料构成的基板的多层基板设备。
图8示出用于形成图7的多基板设备的工艺。
图9示出根据本发明一个实施例的脉冲镀覆工艺的示例性波形。
图10示出根据本发明一个实施例的反向脉冲镀覆工艺的示例性波形。
图11示出根据本发明一个实施例的连接器的内部结构的区段,该区段具有露出的引脚插座。
图12示出根据本发明一个实施例的图11的区段的其上设置有掩模的部分的立体图。
图13示出与中间层相关联的特定实施例。
图14示出结合导电背板的示例性方法和结构。
图15是根据一些实施例的附着封装的示意图。
图16A和16B(分别)示出根据特定实施例的可去除接触掩模的截面图和立体图。
图17示出根据特定实施例的用以形成载流结构的载流材料沉积。
图18示出根据特定实施例的使用蚀刻工艺构建的载流结构。
图19示出根据特定实施例的具有不同特性电压的区域的电压可切换介电材料(VSDM)1910。
图20A-C示出根据特定实施例的一个或多个载流结构的沉积。
详细描述
本发明的各个实施例使用一类材料(在本文中称为电压可切换介电材料)在结构或基板上显影载流元件。电压可切换介电材料的电阻率可通过所施加的电压在非导电状态和导电状态之间变化。本发明的方法通过向可切换介电材料施加一电压、并且随后对基板或结构进行电化学工艺处理来使基板或结构呈现为导电。该工艺使载流材料在基板上形成。载流材料可沉积在基板的所选区域上以形成经图案化的载流层。随后去除所施加的电压,从而基板或结构在载流层已被图案化之后返回到非导电状态。如将进一步描述的,本发明的实施例提供优于具有载流结构的先前设备的显著优点。在其他优点中,可用较少的步骤将载流材料图案化到基板上,由此避免昂贵且耗时的步骤,诸如蚀刻和无电工艺。
电压可切换介电材料也可用于具有包含电组件和电路的两个或更多个基板表面的双面基板设备和多基板设备。由电压可切换介电材料构成的基板中的通路可互连不同基板表面上的电组件和电路。通路可包括出于电互连两个或更多个基板表面的目的可设置有导电层的基板或设备的任何开口。通路包括可设置有导电层来互连不同基板表面上的电组件和电路的空隙、开口、沟道、沟槽、以及套管。根据本发明的各个实施例,可在相对简单的电化学工艺期间完成镀覆通路。例如,可使用电解工艺来镀覆电压可切换介电材料中的通路。还可在用于图案化基板表面或设备的各表面上的一个或多个导电层的电解工艺期间并发形成这些通路。
在本发明的一个实施例中,载流结构由电压可切换介电材料形成。载流结构可在基板表面的一个或多个所选区段上形成。如在本文中所使用的,“载流”是指响应于所施加电压载流的能力。载流材料的示例包括磁性和导电材料。如在本文中所使用的,“形成”包括使得载流结构通过其中在存在向基板施加的电流时沉积载流材料的工艺来形成。因此,载流材料可通过诸如电镀、等离子体沉积、气相沉积、静电工艺、或其混合之类的工艺电沉积到基板的表面上。其他工艺也可用于在存在电流时形成载流结构。可增量地形成载流结构,从而载流结构的厚度可通过将类似材料沉积到基板的所选区段上来逐渐形成。
在载流结构和基板之间形成电键合(electrobonding)界面。电键合界面包括载流结构和基板之间的电键的界面层。电键是在基板的分子和电沉积到基板上的载流材料的分子之间形成的键。电键在沉积附加载流材料以形成载流结构的基板的区域中形成。
由于电键在分子之间形成,因此电键排除因载流材料的分子可机械地或以其他方式附加到表面的无电工艺而形成的键。电键排除在包括例如使用粘合剂以及其他类型的机械或化学键将导电材料播种到基板上的工艺中形成的键。可电沉积载流材料以形成电键的工艺的示例包括电镀、等离子体沉积、气相沉积、静电工艺、及其混合。
非导电层可被图案化到基板的表面上以限定该基板的所选区段。然后,基板进行电化学工艺处理以在基板的所选区域上增量地形成载流结构。非导电层可包括一旦在基板的所选区域上形成载流结构就去除的抗蚀剂层。非导电层还可由经筛选的抗蚀剂图案构成,该经筛选的抗蚀剂图案可以是持久的、或者可从基板去除。
电压可切换介电材料是直至施加超过特性阈值电压值的电压才导电的材料。在该特性阈值电压值以上该材料变成导电。因此,电压可切换介电材料可在非导电状态和导电状态之间切换。
电化学工艺包括其中在电压可切换介电材料处于导电状态时导电元件接合到电压可切换介电材料的工艺。电化学工艺的示例是电解工艺。在一个实施例中,电极与另一材料一起浸入流体中。在电极和该另一材料之间施加一电压,以使离子从该电极转移并在另一材料上形成。
在一个实施例中,设备包括由电压可切换介电材料形成的单面基板。非导电层被图案化到基板上以限定基板表面上的区域。优选地,当电压可切换介电材料处于导电状态时,基板进行电解工艺处理。电解工艺导致导电材料在非导电层的图案所限定的区域中增量地形成在基板上。本实施例的一个优点是,可对相对于先前基板设备具有减小厚度的结构来构建载流结构。同样,可在不使用现有技术结构来实现一些构建步骤(诸如举例而言,蚀刻步骤、或者掩模、成像、以及显影抗蚀剂层的多个步骤)的情况下形成经图案化的载流结构。
在本发明的另一实施例中,双面基板被形成为包括电连接在基板两侧面上的组件的通路。经图案化的载流层在基板的每一侧面上形成。一个或多个通路延伸通过基板。基板可在处于导电状态时经受一个或多个电化学工艺,从而导致载流材料在基板的所选区段上(包括在限定通路的表面上)形成。基板的所选区段可由在先前步骤中被图案化的非导电层限定。
在板等向通路的表面提供导电层的先前工艺中存在若干缺点。在通路的表面上沉积籽晶层、并且随后对这些表面进行电镀工艺处理的先前工艺中,镀覆材料只接合到包括该籽晶层的粒子。播种导电粒子由于需要附加的制造步骤而可能出问题且是昂贵的。此外,粒子沿限定通路的表面的连续性和散布通常是不完全的。由此,存在通路表面镀层的连续性在一些接合点断开的重大风险。
其他先前工艺使用粘合剂在表面之间、或者在通路表面中的粒子和导电材料之间形成机械接合。与在基板的表面上形成的电化学键相比,机械接合相对较弱。在通路表面和导电材料之间形成的接合的机械性质使得设备易发生故障。对于先前设备情况下的复杂问题,失效的镀覆通路对整个基板设备是有害的。
通常,通路只在基板表面上基板设置有导电元件之后镀覆。直至组装该设备中的至少部分或全部基板,才可能注意到或引起镀覆通路中的失效。如果镀覆通路失败,则在所组装的设备中重新镀覆该通路是不可行的。通常,必须丢弃整个设备。由此,具有若干通路和基板的设备中有一个失效通路足以导致整个(包括所有构建其中的基板)设备被丢弃。
在本实施例的其他优点中,避免了用于在限定通路的表面上形成载流结构的有问题方法。根据需要表面改性变成导电的现有技术方法,需要附加材料来制备与导电材料接合的通路,因为否则通路的表面在没有这些材料的情况下不导电。由此,在本发明的各个实施例中不需要附加材料,因为可使得形成基板的电压可切换介电材料在电镀工艺期间导电。由此,在通路的表面与载流材料之间形成的接合是在电化学工艺期间形成的电吸引键。该键(在本文中称为电化学键)强于通过播种的粒子或粘合剂形成的接合。此外,通路的表面是电压可切换介电材料的均匀表面。由此,确保整个通路的电连续性。
在本发明的另一实施例中,多基板设备包括各自由电压可切换介电材料形成的两个或更多个基板。每一基板可进行电化学工艺处理以形成导电层。每一导电层的图案通过图案化非导电层以限定载流结构的图案来预先确定。一个或多个通路可用于电连接一个或多个基板上的载流结构。每一通路可在相应基板进行电化学工艺处理时形成。
在本发明的各个实施例所提供的其他优点中,多基板设备利用电压可切换介电材料的导电状态来镀覆互连不同基板表面的通路。因此,可在电解工艺期间在通路上形成载流材料,而不必在限定这些通路的区域中更改基板。在通路中形成的所得载流层显著地减少通路会无法建立基板之间的电接触的风险。相反,现有技术的多基板设备受到偶尔失效的通路的困扰,这通常导致必须丢弃整个多基板设备。
提供给本发明的各个实施例的另一优点是,包括由电压可切换介电材料构成的基板在整体上还向该设备提供电压调节保护。存在本发明的各个实施例的许多应用。可采用本发明的各个实施例,以供举例而言诸如PCB、表面安装组件、引脚连接器、智能卡、以及磁性分层材料的基板设备使用。
A.单基板设备
图1是根据本发明一个实施例的结合电压可切换介电材料的设备的截面图。在本实施例中,电压可切换介电材料用于形成该设备的基板10。电压可切换介电材料是不导电的,但是如先前注意的,可通过施加幅值超过该材料的特性电压的一电压来切换到导电状态。已开发了许多示例的电压可切换介电材料,包括以下参考图2所描述的示例。使用载流基板的应用包括例如印刷电路板(PCB)、印刷线路板、半导体晶片、柔性电路板、背板、以及集成电路设备。集成电路的具体应用包括具有计算机处理器、计算机可读存储设备、内孔式板、以及PCB的设备。
基板10中的电压可切换介电材料允许构建经图案化的载流结构30。载流结构30是根据预定图案形成到基板10上的各个载流元件35的组合。载流结构30包括导电材料。载流结构30由在电压可切换介电材料通过所施加电压呈现为导电的电化学工艺期间沉积在基板10上的前体形成(参见图2)。在一个实施例中,这些前体是从电极沉积到溶液中的离子。当电压可切换介电材料维持在导电状态中时,基板10暴露给该溶液。
这些前体根据预定图案选择性地沉积在基板10上。预定图案通过图案化诸如抗蚀剂层之类的非导电层20来形成(参见图3B-3D)。当电压可切换介电材料处于导电状态时,前体只沉积在基板10的露出区域上。导电状态中的电压可切换介电材料可形成与基板10的露出区段中的前体的电化学键。在一个实施例中,非导电层20(图3B-3D)由沉积在基板10上的抗蚀剂层构成。如所公知的,随后掩模并曝光抗蚀剂层以产生该图案。
图2示出作为所施加电压的函数的电压可切换介电材料的电阻性质。可用于形成基板的电压可切换介电材料具有针对材料配方的类型、浓度、以及粒子间隔专有的特性电压值(Vc)。可向电压可切换介电材料施加一电压(Va)以更改该材料的电阻性质。如果Va幅值的范围在0和Vc之间,则电压可切换介电材料具有高电阻,并且因此不导电。如果Va的幅值超过Vc,则电压可切换介电材料转换成其导电的低电阻状态。如图2所示,基板的电阻优选从高急剧地切换到低,从而状态之间的转换是迅速的。
在一个实施例中,Vc的范围在1和100伏特之间,以使电压可切换介电材料呈现为导电。优选地,通过使用以下所列出的电压可切换介电材料的组分之一,Vc在5和50伏特之间。在一些实施例中,电压可切换介电材料被形成为具有一厚度,使得该材料在以场表征的电压(例如,某厚度材料两端的电压)下从绝缘状态切换到导电状态。在一些实施例中,切换场可在10和1000伏特/密尔(volt/mil)之间。在一些实施例中,切换场可在50和300伏特/密尔之间。
在一个实施例中,电压可切换材料由包括散布在包括非导电接合材料和接合剂的层中的导电粒子、丝、或粉末的混合物构成。导电材料可包括最大比例的该混合物。具有不导电性质直至施加阈值电压的其他配方也旨在包括在内,作为根据本发明各个实施例的电压可切换介电材料。
电压可切换介电材料的具体示例通过由35%的聚合物接合剂、0.5%的交联剂、以及64.5%的导电粉末构成的材料来提供。聚合物接合剂包括Silastic 35U硅酮橡胶,交联剂包括Varox过氧化物,而导电粉末包括具有10微米平均粒子大小的镍。电压可切换材料的另一配方包括35%的聚合物接合剂、1.0%的交联剂、以及64.0%的导电粉末,其中聚合物接合剂、交联剂、以及导电粉末如上所述。
在电压可切换介电材料中使用的导电粒子、粉末、或丝的其他示例可包括铝、铍、铁、银、铂、铅、锡、青铜、黄铜、铜、铋、钴、镁、钼、钯、碳化钽、碳化硼、以及可散布在诸如接合剂之类的材料内的本领域中已知的其他导电材料。非导电接合材料可包括有机聚合物、陶瓷、耐熔材料、蜡、油和玻璃、以及能够实现粒子间间隔或粒子悬浮的本领域中已知的其他材料。电压可切换介电材料的示例在诸如美国专利No.4,977,357、美国专利No.5,068,634、美国专利No.5,099,380、美国专利No.5,142,263、美国专利No.5,189,387、美国专利No.5,248,517、美国专利No.5,807,509、WO 96/02924、以及WO 97/26665之类的参考文献中提供,所有参考文献通过引用结合于此。本发明旨在涵盖对以上或以下所列出的任一参考文献的修改、派生、以及更改。
电压可切换介电材料的另一示例在通过引用结合于此的美国专利No.3,685,026中提供,其公开了设置在树脂材料中的微细导电粒子。电压可切换介电材料的又一示例在通过引用结合于此的美国专利No.4,726,991中提供,其公开了单独导电材料粒子和涂敷有绝缘材料的单独半导体材料粒子的矩阵。其他参考文献先前已将电压可切换介电材料结合到诸如在美国专利No.5,246,388(连接器)和美国专利No.4,928,199(电路保护设备)中公开的现有设备中,两个参考文献通过引用结合于此。
图3A-3F示出根据本发明一个实施例的用于在如图1所示的基板上形成单层载流结构的流程工艺。流程工艺例示其中电压可切换介电材料的电性质用于根据预定图案来显影载流材料的工艺。
在图3A中,设置由电压可切换介电材料形成的基板10。基板10具有特定应用所必需的尺寸、形状、组分和性质。电压可切换介电材料的组分可变化,从而如应用所需的基板为刚性或柔性。另外,电压可切换介电材料可针对给定应用成形。尽管本文中所述的一些实施例公开了基本平坦的基板,但本发明的其他实施例可采用被模制或成形为诸如供连接器和半导体组件使用的非平坦基板的电压可切换介电材料。
在图3B中,在基板10上沉积非导电层20。非导电层20可由光可成像材料(诸如光致抗蚀剂层)形成。优选地,非导电层20由干膜抗蚀剂构成。图3C示出在基板140上图案化非导电层20。
在一个实施例中,在非导电层20上施加掩模。该掩模用于通过正性光致抗蚀剂曝光基板10的图案。所曝光基板10的图案对应于随后将在基板10上形成载流元件的图案。
图3D示出当电压可切换介电材料维持在导电状态中时基板10进行电解工艺处理。电解工艺形成包括载流元件35的载流结构30。在一个实施例中,电镀工艺以通过掩模和曝光光致抗蚀剂而产生的非导电层20中的间隙14将各个载流元件35沉积在基板10上。用图4描述如根据本发明一个实施例所采用的电解工艺的附加细节。
在图3E中,按需从基板10去除非导电层20。在其中非导电层20包括光致抗蚀剂的一个实施例中,该光致抗蚀剂可使用诸如氢氧化钾(KOH)溶液之类的基液从基板10的表面剥落。再者,其他实施例可采用水来剥落抗蚀剂层。在图3F中,可抛光被图案化到基板10上的所得导电层30。一个实施例采用化学机械抛光(CMP)手段。
图4详细地示出通过使用电镀工艺在基板上显影载流元件。在步骤210中,电镀工艺包括形成电解溶液。载流元件的组分取决于用于形成电解溶液的电极的组分。因此,根据诸如成本、电阻、以及热性质之类的因素来选择电极的组分。取决于应用,例如,该电极可以是金、银、铜、锡、或铝。可将该电极浸入包括例如硫酸盐镀液、焦磷酸盐镀液、以及碳酸盐镀液的溶液中。
在步骤220中,在将基板10浸入电解溶液中时,向基板10施加超过电压可切换介电材料的特性电压的一电压。基板10切换到诸如图2所示的导电状态。所施加的电压使得基板10导电,从而导致电解溶液中的前体接合到电压可切换介电材料。
在步骤230中,在基板10通过非导电层20曝光的区域中,来自电解溶液的离子接合到基板10。在一个实施例中,阻止离子接合到已曝光并显影光致抗蚀剂的区域。因此,在基板10上形成的导电材料的图案与用于图案化非导电层20的正性掩模匹配。在一些实施例中,基板10的露出区域吸引并接合到离子,因为该基板维持在有关电极的电压,从而基板、电极、以及电解溶液一起构成本领域中公知的电解电池。
在本发明的一个实施例所提供的优点中,载流元件35在需要比现有技术工艺少的步骤的工艺中被图案化到基板10上。例如,在一个实施例中,在不蚀刻的情况下、并且因此还在不沉积用于蚀刻步骤的缓冲层或掩模层的情况下,沉积载流元件35以在基板10上形成电路。另外,本发明的各个实施例允许载流元件35直接在基板10上而不是在籽晶层上形成。这允许载流元件35的垂直厚度相对于通过其他工艺形成的类似设备中的垂直厚度减小。
B.具有双面基板的设备
特定设备包括在双面或更多个面上采用电组件的基板。当使用双面时,可保留在单个基板上的载流元件的数量增加。由此,当需要高密度分布的组件时,通常使用双面基板。双面基板包括例如PCB、印刷线路板、半导体晶片、柔性电路、背板、以及集成电路设备。在这些设备中,通路或套管通常用于互连基板的两个平坦侧面。通路或套管在基板的每一平坦侧面上的载流元件之间建立电连接。
图5显示其中设备包括具有一个或多个镀覆通路350的双面基板310的一个实施例。通路350从基板的第一平坦表面312延伸到基板的第二平坦表面313。第一表面312包括具有多个载流元件335的载流结构330。第二表面313包括具有多个载流元件345的载流结构340。在基板310的相应侧面312、313上通过电化学工艺构建载流结构330、340。在一个实施例中,电解工艺用于形成前体溶液,这些前体在电压可切换介电材料处于导电状态时沉积在基板的相应第一表面或第二表面上。根据在相应的第一表面或第二表面312、313上预先存在的非导电层的图案,这些前体沉积在基板310上。
在一个实施例中,通路350在基板310进行电解工艺处理之前在该基板中形成。基板310的每一侧面312、313包括经图案化的非导电层(未示出)。在一个实施例中,经图案化的非导电层是被图案化以曝光基板310的第一侧面和第二侧面312、313上的所选区域的光致抗蚀剂层。通路350被放置成通路350的镀覆表面随后与第一侧面和第二侧面312、313上的载流元件335、345中的一个或多个接触。在电解工艺期间,在构建载流结构330和340时镀覆通路350。以此方式,通路350设置有将电连接从基板310的第一表面312上的载流元件335之一延伸到该基板的第二侧面313上的载流元件345之一的导电套管或侧壁355。
图6显示根据本发明一个实施例的用于显影双面基板310的流程工艺。在步骤410中,基板310由电压可切换介电材料形成,并且设置有期望应用所必需的尺寸、形状、性质、以及特性。在步骤420中,在基板310的第一侧面和第二侧面312、313上沉积非导电层320。在步骤430中,在基板310的第一侧面312上图案化非导电层320。优选地,基板310的至少第一侧面312上的非导电材料是使用正性掩模来图案化的光可成像材料,诸如光致抗蚀剂。正性掩模允许基板310的所选区域通过非导电层320曝光。在步骤440中,在基板310的第二侧面313上图案化非导电层320。在一个实施例中,基板310的第二侧面313上的非导电层320类似地也是随后掩模并曝光以形成另一图案的光致抗蚀剂。所得图案通过光致抗蚀剂层曝光基板310。
在步骤450中,一个或多个通路350被形成为穿过基板310。在基板310的每一侧面312、313上,通路350与基板310的未覆盖部分相交。通路350由被形成为穿过基板310的侧壁限定。在步骤460中,基板310进行一个或多个电解工艺处理以镀覆第一侧面312、第二侧面313、以及通路350的侧壁。在一个实施例中,在步骤460中,在向电压可切换介电材料施加外部电压以使基板处于导电状态时基板310进行单个电解工艺处理。基板310的导电状态导致电解溶液中的离子在第一表面和第二表面312、313上的未覆盖区域中接合到基板310。电解液也移动通过通路350以使离子接合到通路350的侧壁,从而形成延伸通过通路350的导电套管355。通路350与第一侧面和第二侧面312、313上的载流元件相交以使第一侧面312上的载流结构330与第二侧面313上的载流结构340电连接。
在步骤470中,按需从该基板去除非导电层320。在其中非导电层320包括光致抗蚀剂的一个实施例中,可使用诸如KOH溶液之类的基液从基板310的表面剥落该光致抗蚀剂。在步骤480中,抛光所得载流结构330和/或340。在一个实施例中,采用CMP来抛光载流结构330。
可对参考图5和6所述的实施例作出若干变体。在一变体中,可在第一表面312上沉积第一非导电层,并且在单独的步骤中可在第二表面313上沉积第二非导电层。第一非导电层和第二非导电层可由不同的材料形成,并且可提供除使图案能够形成用于镀覆基板以外的不同功能。例如,第一非导电材料可由干抗蚀剂构成,而第二非导电材料可由光可成像绝缘材料构成。当在第一侧面312上形成载流层之后剥落干抗蚀剂时,光可成像绝缘材料是持久的,并且保留在第二表面313上。
另外,不同的镀覆工艺可用于镀覆第一表面312、第二表面313、以及通路350的表面355。例如,基板310的第二表面313可在与第一表面312分开的步骤中镀覆,以允许第一表面和第二表面312、313使用不同的电极和/或电解溶液来镀覆。由于本发明的各个实施例减少了形成载流层所必需的步骤,因此在双面基板310上形成载流层330和340是特别有利的。使用不同的镀覆工艺有助于不同的材料用于在基板310的相对侧面上构建载流结构。不同类型的载流材料可与切换电解槽以包括不同前体一样简单地设置。
作为一个示例,诸如PCB之类的设备的第一侧面旨在暴露给环境,但是相对侧面需要高级导体。在该示例中,可在基板的第一侧面上镀覆镍图案,并且可在基板的第二侧面上镀覆金图案。这使PCB能够在PCB的暴露侧面上具有更耐用的载流材料。
任意数量的通路可被钻凿、蚀刻、或以其他方式形成基板。通路可互连包括电组件或电路的载流元件。替换地,通路可用于将基板一侧面上的载流元件接地到可从基板的第二侧面触及的接地元件。
在根据本发明一个实施例的双面基板所包括的优点中,来自电极的前体形成与通路350的表面的电化学键。因此,在可中断基板310的两侧面之间的电连接的不连续性的风险最小的情况下安全地镀覆通路350。
C.具有多层基板的设备
一些设备可将两个或更多个基板包括在一个设备中。层叠基板使该设备能够将诸如电路和电组件之类的高密度载流元件结合在有限覆盖区内。图7示出多基板设备700。在所示的实施例中,设备700包括第一基板、第二基板、以及第三基板710、810、910。每一基板710-910由电压可切换介电材料形成。如同先前实施例的情况,基板710-910在缺乏超过电压可切换介电材料的特性电压的施加电压时是不导电的。尽管图7示出三个基板的一个实施例,但其他实施例可包括更多或更少的基板。应当理解,基板还可以除层叠以外的不同配置对准,诸如彼此相邻或彼此正交(orthanormal)。
每一基板710、810、910分别设置有至少一个载流结构730、830、930。每一载流结构730、830、930分别由多个载流元件735、835、935构成。载流元件735、835、935各自在其相应基板710、810、910在处于导电状态时进行电化学工艺处理时形成。优选地,基板710、810、910在形成相应载流层735、835、935之后一个接一个地安装。
设备700包括将第一基板710上的载流元件735电连接到第三基板910上的载流元件935的第一镀覆通路750。设备700还包括将第二基板810上的载流元件835电连接到第三基板910上的载流元件935的第二镀覆通路850。以此方式,设备700的载流结构730、830、930电互连。设备700中所示的镀覆通路750、850的排列只是示例性的,因为还可采用更多或更少的通路。
例如,附加通路可用于将载流元件735、835、935之一连接到另一基板上的载流元件中的任何其他一个。优选地,第一镀覆通路和第二镀覆通路750、850在分别镀覆基板710、810、910之前在基板710、810、910中形成。由此,在镀覆之前,镀覆通路750、850穿过基板710、810、910被形成在预定位置,以按需连接不同基板的载流元件735、835、935。对于第一镀覆通路750,在镀覆任一基板之前,开口在基板710、810、910中在预定位置处形成。同样,对于第二镀覆通路850,在镀覆基板810、910之前,开口在这些基板中在预定位置处形成。第一镀覆通路和第二镀覆通路750和850的预定位置对应于其中将形成载流材料的相应基板表面上的未覆盖区域。在后续电解工艺期间,前体沉积在这些基板的未覆盖区域中,以及在每一基板中形成的开口内以容纳通路750、850。
为了简单起见,将参考第一基板710来描述设备700的细节。第一基板710包括载流元件735之间的间隙714。在一个实施例中,间隙714通过掩模光致抗蚀剂层、并且随后在基板710上构建载流元件735之后去除剩余光致抗蚀剂来形成。类似工艺被用于形成第二基板和第三基板810、910。第一基板710安装在第二基板810的载流结构830上。与第一基板710一样,第二基板810直接安装在第三基板910的载流结构930上。
在以上所述的各个实施例的变体中,设备700中的一个或多个基板可以是双面的。例如,第三基板910可以是双面的,因为在设备700底部的第三基板910的位置容易使第三基板能够结合双面构造。因此,设备700可包括比基板多的载流结构,以使组件的密度最大化和/或使该设备的整个覆盖区最小化。
基板710、810、910的组分、以及用于每一基板的特定载流材料在不同的基板之间可变化。由此,例如,第一基板710的载流结构可由镍形成,而第二基板810的载流结构830可由金形成。
图8示出用于显影具有多层基板的设备(诸如设备700)的流程工艺,其中两个或更多个基板由电压可切换介电材料形成。该设备可由单面和/或双面基板的组合构成。在一个实施例中,多基板设备700包括具有载流结构的分开形成的基板。参考设备700,在步骤610中,第一基板710由电压可切换介电材料形成。在步骤620中,在第一基板710上沉积第一非导电层。与先前描述的实施例一样,第一非导电层可以是例如光可成像材料,诸如光致抗蚀剂层。在步骤630中,图案化第一非导电层以形成露出基板710的所选区域。在一个实施例中,掩模并且随后曝光光致抗蚀剂层以形成图案,从而根据正性掩模的图案曝光该基板。
在步骤640中,在基板710中形成第一通路750。优选通过蚀刻基板710中的孔来形成第一通路750。可按需在基板710中形成附加通路。在基板上预定为所选载流元件735将位于的位置中蚀刻通路750以连接到设备700中的其他基板的载流元件。在步骤650中,第一基板710进行电解工艺处理。电解工艺根据第一基板710的设计要求采用电极和溶液。电解工艺的组件(包括电极和电解溶液的组分)被选择成提供期望前体,即,形成导电层730的材料。在步骤660中,去除第一基板710上的剩余非导电层。然后,在步骤670中,可优选使用CMP来抛光第一基板710上的载流元件735。
一旦形成第一基板710,就可在步骤680中形成附加基板810、910以完成多基板设备700。使用步骤610-670的组合来形成后续基板810、910。可如根据步骤640和650所述在另一基板中形成诸如第二通路850之类的一个或多个附加通路。设备700可包括如步骤610-680所述、或者如以上针对双面基板所述而形成的附加基板。
可按需对基板710、810中的每一个作出变更。例如,该设备中所使用的基板可包含具有不同组分的电压可切换介电材料。因此,向每一基板施加以克服特性电压的外部电压可在基板之间变化。用于非导电层的材料还可在不同的基板之间变化。另外,非导电层可用例如不同的掩模、成像和/或抗蚀剂显影技术来图案化。此外,用于显影基板表面上的载流元件的材料还可在不同的基板之间变化。例如,根据基板的特定设计参数,用于镀覆每一基板的电极可针对不同的基板更改或改变。
根据一变体,该工艺诸如在基板叠层的一端包括至少一个双面基板的构造可能是优选的。例如,第三基板910可被形成为包括两个平坦侧面上的载流元件935。在该变体中,非导电层沉积在第三基板910的第一侧面和第二侧面上。第二侧面上的非导电层由与第一侧面上的非导电层相同的材料制成,尽管在一些应用中基板的第二侧面可能需要不同类型的光可成像材料或其他非导电表面。然后,单独地图案化第三基板910的每一侧面上的非导电层。当图案化相应的非导电层时,在第一侧面和第二侧面上不覆盖第三基板910。基板的每一侧面上的露出区域可一起、或在分开的镀覆步骤中镀覆。
诸如以上所示的各个实施例可用于PCB设备中。PCB具有各种大小和应用,诸如举例而言用作印刷线路板、内孔式板、以及印刷电路卡。一般而言,诸如电组件、引线、以及电路之类的高密度载流元件可嵌入或以其他方式包括在PCB中。在多基板设备中,PCB的大小和功能可变化。根据本发明一个实施例的包括PCB的设备具有由电压可切换介电材料形成的基板。可在基板上施加光致抗蚀剂,诸如干膜抗蚀剂。可购得的干膜抗蚀剂的示例包括由MitsubishiRayon公司制造的Dialon FRA305。沉积在基板上的干膜抗蚀剂的厚度足以允许该基板变成在对应于通过掩模露出抗蚀剂之处的所选部分露出。
诸如参考图3所述的电镀工艺用于在基板的露出区域上镀覆导电材料。由电压可切换介电材料形成的基板可用于各种应用。电压可切换介电材料可按需针对各种印刷电路板应用来形成、成形、以及确定大小。印刷电路板的示例包括例如(i)用于安装和互连计算机组件的内孔式板、(ii)印刷线路板、以及(iii)个人计算机(PC)卡和类似的设备。
以下描述基本工艺的其他变体。
1.脉冲镀覆工艺
本发明的一个实施例采用脉冲镀覆工艺。在该工艺中,将电极和包括电压可切换介电材料的基板浸入电解溶液中。在电极和基板之间施加一电压,以使电压可切换介电材料变成导电。所施加的电压还导致电解溶液中的离子沉积到基板的露出区域上,由此镀覆载流结构。在脉冲镀覆工艺中,调制该电压,并且该电压遵循诸如图9所示的示例性波形900之类的波形。波形900类似于方波,但是还包括前沿尖峰910。前沿尖峰910优选是足以克服电压可切换介电材料的触发电压Vt的极短持续时间的电压尖峰,其中该触发电压是为了使电压可切换介电材料进入导电状态必须超过的阈值电压。在一些实施例中,触发电压相对较大,诸如在100和400伏特之间。
一旦超过了触发电压且电压可切换介电材料处于导电状态,电压可切换介电材料就将保持在导电状态中,只要向电压可切换介电材料施加的电压保持在较低箝位电压Vc以上。在图9的波形900中,应当理解,前沿尖峰910之后是在箝位电压以上的电压处的平稳段(plateau)920。平稳段920之后是其中电压返回到基线930(诸如0伏特)的驰豫时间段,随后该循环重复。
2.反向脉冲镀覆工艺
本发明的另一实施例采用反向脉冲镀覆工艺。该工艺与以上所述的脉冲镀覆工艺基本相同,不同之处在于,代替平稳段920(图9),反转电压的极性以使镀覆在电极而非基板处发生。示例性波形1000在图10中示出,其中正部分和负部分具有基本相同的幅值,但极性相反。负部分的形状在幅值或持续时间方面不必与正部分的形状匹配,并且在一些实施例中,波形1000的负部分不包括前沿电压尖峰。反向脉冲镀覆的优点是,它产生较平滑的镀覆结果。当反转电压时,在镀覆表面上在反转之前最快发生镀覆的这些区域变成溶解最容易发生的这些区域。因此,镀覆中的不规则趋向于随时间平滑掉。
3.沉积和图案化非导电层
本发明的另一实施例采用丝网印刷法来在由电压可切换介电材料形成的基板上显影经图案化的非导电层。本实施例避免使用诸如光致抗蚀剂之类的材料来显影图案用于在基板上沉积载流材料。在丝网印刷工艺中,机器人分配器根据经预编程的图案向基板的表面施加介电材料。丝网印刷液请求者通常是塑料或树脂的形式,诸如Kapton。与将光致抗蚀剂材料用于非导电层的其他实施例相反,向基板的表面持久地施加丝网印刷Kapton、或者另一塑料或树脂。由此,丝网印刷提供用于在基板上沉积和图案化非导电材料的组合步骤、以及用于从基板的表面去除非导电材料的消除步骤的优点。
4.单个表面上的多种类型的导电材料
另外,可将载流元件构建到由两种或更多种类型的载流材料形成的基板的表面上。包括电压可切换介电材料的基板适用于通过若干类型的载流材料来镀覆。例如,可向基板的表面施加两个或更多个电解工艺以显影不同类型的载流粒子。在一个实施例中,采用第一电解工艺来将第一导电材料沉积在基板的表面上形成的第一图案中。随后,在包括第一导电材料的基板上图案化第二非导电层。然后,可采用第二电解工艺来使用第二图案沉积第二导电材料。以此方式,基板可包括多种类型的导电材料。例如,可沉积铜以在基板上形成引线,并且可在良好导电必需时在相同表面上的别处沉积诸如金之类的另一导电材料。
E.本发明的各个实施例的其他应用
本发明的各个实施例包括具有其上已沉积载流结构的电压可切换介电材料的基板的各种设备。载流结构可包括电路、引线、电组件、以及磁性材料。以下描述或列出本发明的各个实施例的示例性应用。在此描述或列出的应用只是本发明的多样性和灵活性的说明,并且因此不应被解释为穷尽列表。
1.引脚连接器
在一个实施例中,提供引脚连接器。例如,电压可切换介电材料用于形成内孔式引脚连接器的内部结构。电压可切换介电材料可用于形成内孔式引脚连接器的内部结构内的接触引线。电压可切换介电材料可使用例如容纳液体形式的电压可切换介电材料的模具成形为内部结构。所得内部结构包括与两个连接器相配合时的相应插入式引脚连接器相对的配合面。引脚插座是在配合面中可触及的通孔。孔和引脚插座对应于将容纳来自内孔式连接器的引脚的位置。
为了在连接器内设置导电接触元件且如图11所示,内部结构可分成多个区段1100以露出引脚插座1110的延伸到配合面1120中的孔的长度。如图12所示的非导电层1200(诸如光致抗蚀剂层)可沉积在区段1100之一上。然后,可图案化非导电层1200,以使每一引脚插座1110的底面1210通过非导电层1200露出。然后,内部结构的一个或两个区段1100可进行电解镀覆工艺处理。在镀覆工艺期间,向内部结构施加一电压,以使电压可切换介电材料导电。然后,在内部结构中的每一引脚插座1110的底面1210上镀覆导电材料。一旦在引脚插座1110中形成接触引线,就可去除非导电层1200并再结合(rejoin)区段1100。内部结构还可被容纳在壳内,以完成内孔式引脚连接器。
根据本发明的一个实施例,若干优点存在于形成引脚连接器。镀覆内部结构使大量引脚插座能够在一个镀覆工艺中被包括内部结构中。此外,由于引线接触可变薄,因此引脚插座可被形成为彼此更接近,以减小引脚连接器的尺寸。引脚连接器还可提供电压可切换介电材料固有的过电压保护性质。
2.表面安装封装
表面安装封装将电子组件安装到印刷电路板的表面。表面安装封装容纳例如电阻器、电容器、二极管、晶体管、以及集成电路设备(处理器,DRAM等)。这些封装包括从内部或从外部定向以连接到所容纳的电组件的引线。表面安装半导体封装的具体示例包括小外形封装、方形扁平封装、塑料含引线的芯片载体、以及芯片载体插口。
制造表面安装封装包括形成封装引线的框。该框使用诸如环氧树脂之类的材料来模制。此后,将引线电镀到所模制的框中。在本发明的一个实施例中,电压可切换介电材料可用于形成该框。可在限定引线位置的框上形成非导电层。非导电层可在模制工艺期间、在后续模制工艺期间、或者通过使用如上所述的光可成像材料的掩模工艺来形成。为了使该框呈现为导电,在电镀工艺期间向该框施加一电压。在非导电层的图案所限定的位置中的框上形成引线。
通过使用电压可切换介电材料,引线可变细或变小,从而允许在PCB上占据较小覆盖区的较小封装。电压可切换介电材料还固有地提供过电压保护以保护封装的内容免受电压尖峰影响。
图13示出与中间层相关联的特定实施例。在一些应用中,将一个或多个层结合在VSDM与载流结构中的载流材料之间可能是有利的。这些层可具有可感知厚度(例如,大于几十纳米、几微米、几十微米、或者甚至几十毫米)、或者可与单层一样薄(例如,具有原子、几原子、或者分子数量级的厚度)。为了本说明书的目的,这些层在术语上是中间层。
图13包括根据一些实施例的与使用中间层相关联的示例性处理步骤(左侧)和相应结构(右侧)的示意图。在步骤1300中,设置VSDM 1302。在一些情况下,VSDM可被设置为基板1304上层或涂层。VSDM可具有特性电压,在该特性电压以上VSDM变成导电的。在一些实施例中,VSDM的特性电压高于与电子设备相关联的典型“使用”电压(例如,高于3伏特、5伏特、12伏特、或24伏特)。在一些实施例中,VSDM的特性电压高于用于电镀材料的典型电压(例如,高于0.5伏特、1.5伏特、或2.5伏特)。在一些情况下,电镀可能需要高于典型镀覆电压且高于特性电压的电压。
在步骤1310中,可使用掩模1312来掩模VSDM 1302,尽管特定应用可能并不需要掩模。通常,掩模1312限定将形成载流结构的VSDM的露出部分1314、以及不沉积载流材料的“加有掩模的”区域(例如,在该掩模以下)。在图13所示的示例中,掩模1312限定可构建载流结构的VSDM 1302的露出部分1314。
在步骤1320中,可在露出部分1314的至少一部分上沉积中间层1322。中间层1322可足够厚,以使特定的期望性质显现(例如,粘合性、扩散阻挡、经改进的电性质等)。在一些情况下,中间层可用于将聚合物附着到VSDM1302。在一些情况下,中间层可足够薄和/或导电,从而可进行载流材料在中间层1322上的后续沉积。中间层1322可形成绝缘阻挡层,并且一些情况下可经由隧穿和/或其他非线性效应提供导电性。
在步骤1330中,可在中间层上沉积载流材料1332。在一些实施例中,可在形成载流结构之后去除掩模1312。在图13所述的示例中,步骤1340示出去除掩模1312,从而产生包括载流材料和中间层的载流结构1342。
中间层可包括扩散阻挡层以减少或防止载流材料(例如,Cu)和VSDM材料之间的扩散。示例性扩散阻挡层包括金属、氮化物、碳化物、硅化物、以及在一些情况下的其组合。示例性扩散阻挡层包括TiN、TaN、Ta、W、WN、SiC、Si3N4、TaTiN、SiON、Re、MoSi2、TiSiN、WCN、其复合物、以及其他材料。
中间层可以是导电的。对于极薄的中间层(例如,小于100nm、50nm、或者甚至小于10nm),甚至相对电阻性的材料可提供足够的电流密度以使电流可从沉积的载流材料流向VSDM级。中间层可以是导电聚合物,诸如特定掺杂的聚噻吩和/或聚苯胺。
中间层可使用视线沉积、物理气相沉积、化学气相沉积、电沉积、旋涂、喷涂、以及其他方法来构建。
各个实施例包括电沉积载流材料。在一些实施例中,将VSDM(任选地包括中间层)浸入镀覆溶液中,之后产生镀覆偏压以导致电镀载流材料。在一些情况下,从镀覆浴去除经镀覆的VSDM,同时仍然经受镀覆偏压。电沉积可包括施加每平方厘米0.1和10毫安之间的电流。示例性镀覆溶液可包括浓度在0.4和100mM之间的铜离子、摩尔比在0.1和2之间且pH在3和7之间的铜络合剂,诸如[乙胺、吡啶、吡咯烷、羟乙基二乙胺(hydroxyethyldiethylamine)、芳族胺、以及氮杂环]。一些实施例可使用如美国专利公开No.2007/0062817A1和2007/0272560A1中所述的工序和材料,这些专利申请的公开内容通过引用结合于此。
特定实施例包括如举例而言美国专利公开No.2005/0255631A1中所述的电接枝一个或多个层,该专利申请的公开内容通过引用结合于此。在一些实施例中,沉积中间层可包括电接枝中间层。包括电接枝的各个实施例可用于通过结合经电接枝的中间层来在VSDM材料上沉积绝缘层(例如,绝缘聚合物)。电接枝可被描述为聚合物的电化学键合(例如,电键合),并且可包括将VSDM浸入具有溶解的有机前体的溶液中。施加适当电压(包括电压分布)可导致VSDM传导电子,这可导致所溶解的聚合物电化学沉积到VSDM的表面上。由此,聚合物可电键合到VSDM。
示例性电接枝实施例可包括将VSDM浸入包括有机前体的溶液中。示例性溶液可包含甲基丙烯酸丁酯的溶液,该溶液用5e-2mol/L高氯酸四乙铵的DMF溶液配制,其含量为每升溶液5mol的甲基丙烯酸丁酯。VSDM可以是具有Pt对电极和Ag基准电极的工作电极。所浸入的VSDM可经受电压分布,足以使VSDM导电(例如,-0.1和-2.6V/(Ag+-Ag)之间的周期性电压,并且循环(以100mV/s的速率)以沉积有机膜(例如,聚丁基丙烯酸丁酯)。
在其他实施例中,聚甲基丙烯酸甲酯(pMMA)膜可通过将VSDM浸入包含MMA的溶液(例如,3.125mol/L的MMA、1E-2mol/L的4-四氟硼酸重氮对硝基苯、以及2.5E-2mol/L的硝酸钠的DMF溶液)中、以及使所浸入的VSDM经受电压周期足以使VSDM变成导电来电接枝到VSDM材料。示例性电压周期可包括以100mV/sec(毫伏/秒)在-0.1和-3V/(Ag+/Ag)之间循环,从而在VSDM上形成pMMA层。
图14示出结合导电背板的示例性方法和结构。在一些应用中,在VSDM层“以下”或“后面”设置导电背板可能是有利的。图14是根据特定实施例的与导电背板相关联的示例性处理步骤(左侧)和相应结构(右侧)的示意图。
在步骤1400中,设置导电背板1402。在一些情况下,可将导电背板结合到基板中或该基板上。在一些实施例中,导电背板可用作基板本身(例如,厚金属箔或板)。在步骤1410中,可在导电背板的至少一部分上沉积电压可切换介电材料1412(例如,通过旋涂)。
在一些实施例中,VSDM 1412可加以掩模,从而对露出区域划界以供后续产生载流结构。在其他实施例中,VSDM 1412可不加以掩模。在任选的步骤1420中,可向VSDM 1412施加掩模1422,从而限定可沉积载流结构的区域1424。
在步骤1430中,可通过将导电材料沉积在VSDM 1412上(在该示例中,在区域1424中)来形成载流结构1432。在任选的步骤1440中,可去除掩模1422。
导电背板可减小电流经过的VSDM的距离或厚度(例如,导电背板可用作“汇流条”)。导电背板可改进通过VSDM的电流密度分布(例如,平滑掉或变得更均匀)。没有导电背板的各个实施例可能需要呈水平维度(即,与VSDM层的厚度垂直)的一些电流通路。具有导电背板的各个实施例可提供减小距离的电流通路,因为电流可在垂直于该层的方向上从载流结构穿过VSDM层流向导电背板。
导电背板可在(例如,载流结构的)沉积期间改进电流密度的均匀性,并且可在特定静电放电(ESD)事件中改进VSDM的性能。导电背板可导致电流经过的距离减小,这可提供比未沉积在导电背板上的VSDM层低的阻力。替换地,较薄的VSDM层可与导电背板组合以产生与没有导电背板的较厚VSDM层等效的性质。导电背板可以是金属(例如,Cu、Al、TiN);导电背板可包括导电聚合物。
图15是根据一些实施例的附着封装的示意图。封装可附着到载流结构和/或电压可切换介电材料。可使用该封装来保护所附着的组件(例如,防尘、防水等)。封装可提供经改进的机械性质(例如,强度、刚度、防翘曲)和/或可改进可进一步处理所封装组件(例如,将引线附着到设备)的简易性。该封装内包含的通路、螺栓、线路、导线和/或与设备的其他连接可包括在封装内。
图15示出封装1502附着到包括沉积在电压可切换介电材料1505上的载流结构1504的组件。在该示例中,电压可切换介电材料1505可沉积在任选的导电背板1506上,该导电背板1506可设置在任选的基板1508上。在特定实施例中,封装可附着到载流结构、和/或没有导电背板和/或没有基板的VSDM。
在步骤1500中,通常将封装1502附着到电压可切换介电材料1504和载流结构1505中的至少一部分。封装可包括聚合物、复合物、陶瓷、玻璃、或其他材料。封装可以是绝缘的。在一些实施例中,封装可包括聚合物涂层,诸如酚醛、环氧树脂、酮(例如,聚-醚-醚酮、或PEEK)、和/或用于微电子封装和/或构建印刷线路板的各种材料。
在任选的步骤1510中,可去除基板1508。特定实施例包括可溶解、可蚀刻、或可熔化的基板。基板可包括蜡、或者在低于50摄氏度的温度下熔化的其他材料。基板可包括金属箔。在特定实施例中,减聚层可在基板和导电背板(或根据具体情况而定的VSDM)之间的界面处结合,这可提供基板可移动性的改进。减聚层可包括中间层。
在任选步骤1520中,可去除导电背板1506。在一些情况下(例如,含Cu的导电背板),可溶解或蚀刻导电背板(例如,在适当的酸中)。在一些情况下,可在有机溶剂中溶解包括导电聚合物的导电背板。可热蚀刻、等离子体蚀刻、灰化、或以其他方式去除导电背板。
在一些实施例中,可直接在基板上设置VSDM,并且可在形成载流结构之后、并且通常在已附着封装之后去除该基板。在一些实施例中,可在导电背板而非基板上设置VSDM,并且可在已形成载流结构之后去除该导电背板。减聚层可有助于在这些及其他应用中的去除。
图16A和16B(分别)示出根据特定实施例的可去除接触掩模的截面图和立体图。在该示例中,示出具有一层电压可切换介电材料(VSDM)1602的基板1600,尽管接触掩模可与电压可切换介电材料而非基板一起使用。
在一些实施例中,接触掩模1610包括绝缘脚1620和电极1630。电极1630可连接到一条或多条电引线1632,这些电极引线可供电化学反应之用。接触掩模1610通常包括一个或多个开口1640,这些开口可以是绝缘脚1620中的开口。
绝缘脚1620可以形成密封的方式将接触掩模1610密封地附着到VSDM1602。根据沉积或其他反应来将VSDM 1602的密封区域加以掩模。在一些实施例中,接触掩模1610可压向VSDM 1602。通常,绝缘脚1620可足够顺应,以使接触掩模1610根据载流结构的形成来将VSDM 1602的区域加以掩模,并且限定可在其上形成载流结构的VSDM 1602的部分1650。
绝缘脚1620可将电极1630与VSDM 1602分开一距离1660。距离1660可小于1cm、5mm、1mm,或者甚至小于500微米。绝缘脚1620还可与VSDM1602基本平行地支撑电极1630,这可改进通过部分1650的电流密度的均匀性(例如,在沉积期间)。绝缘脚1620可由陶瓷、聚合物、或其他绝缘材料(诸如聚酰亚胺、聚四氟乙烯、乳胶、光致抗蚀剂材料、环氧树脂、聚乙烯、以及旋涂聚合物)来构建。在一些实施例中,中间层可用于改进绝缘脚到电极的粘合性和/或密封。在一些实施例中,中间层可用于改进绝缘脚到VSDM的密封和/或粘合性。
开口1640可被配置成将一个或多个部分1650暴露给包含与载流结构的形成相关联的离子的流体(例如,液体、气体、等离子体等)。例如,沉积铜导体可包括将部分1650暴露给具有铜离子的溶液。通常,开口1640可足够大和/或多,从而沉积流体可足够“连续地”或快速地供应以使沉积流体的供应不限定沉积。
电极1630可根据合适的导电材料来构建。在一些实施例中,电极1630可包括金属箔,诸如Ti、Pt、或Au箔。接触掩模1610还可包括附加材料,诸如改进机械性质的层、改进粘性的层、改进沉积质量的层等。电极1630和绝缘脚1620各自可包含多种材料。在特定实施例中,具有图案(例如,与部分1650的形状匹配)的管芯(未示出)用于向接触掩模1610的“顶”侧施加均匀的压力。
一个或多个载流结构的形成可包括电化学沉积,并且在一些情况下可包括如美国专利申请公开No.2004/0154828A1中所述的电化学图案复制(ECPR),该专利申请的公开内容通过引用结合于此。
图17示出根据特定实施例的用以形成载流结构的载流材料沉积。在图17的左侧示出沉积工艺中的示例性步骤,同时在图17的右侧示出示例性结构。
在步骤1700中,可向电压可切换介电材料(VSDM)1710施加接触掩模1610以形成“夹层”1720。夹层1720可任选地包括基板1712。通常,VSDM 1710和基板1712可以是平坦的且足够刚性的,以使接触掩模1610可密封地附着到VSDM 1710。通常,接触掩模1610例如使用夹具或其他施加压力的装置可去除地附着到VSDM 1710。
在步骤1730中,可将夹层1720浸入提供与载流材料相关联的离子源的流体1732中。在一些实施例中,流体1732可以是镀覆溶液。例如,具有铜离子的溶液可用于构建铜载流结构,其中金属铜构成该结构的电导体。可循环和/或搅拌流体1732以使其经过开口1640,从而将部分1650暴露给该流体。
在步骤1740中,可在电极1630和VSDM 1710之间产生电压1742。通常,电压1740(在幅值上)大于与VSDM 1710相关联的特性电压,从而VSDM 1710根据电压1742传导电流。电压1742可导致载流结构1744沉积在部分1650上。可足够快地补充(例如,经由开口1640)流体1732,以使载流结构均匀地镀覆。
在步骤1750中,可去除接触掩模1610。在一些实施例中,可重新使用接触掩模以供多次沉积。在一些实施例中,可在将VSDM/接触掩模浸入镀覆溶液中之前施加一电压。在一些实施例中,可维持所施加电压,直至已从镀覆溶液去除VSDM/接触掩模之后。
图18示出根据特定实施例的使用蚀刻工艺构建的载流结构。在图18的左侧示出示例性步骤,同时在图18的右侧示出示例性结构。
在步骤1800中,可向沉积在电压可切换介电材料(VSDM)1804上的导体1802施加接触掩模1610,该电压可切换介电材料可沉积在基板1806之上,从而形成“夹层”1808。接触掩模1610限定导体1802的要暴露给蚀刻溶液的一个或多个部分1814,并且防止蚀刻导体1802位于在该掩模以下的区域中的区域。
在步骤1810中,可将夹层1808浸入蚀刻溶液1812中。可选取蚀刻溶液1812来通常使用所施加电压电化学蚀刻导体1802。蚀刻溶液1812可经过开口1640,从而到达露出部分1814。通过反转所施加电压的符号(或极性),沉积溶液还可作为蚀刻溶液来操作。
在步骤1820中,可在电极1630和VSDM 1804之间施加一电压1822。可选取电压1822以与蚀刻溶液1812的组分以及任选地蚀刻溶液1812通过开口1640的循环匹配,从而可蚀刻导体1802。通常,电压1822大于与VSDM 1804相关联的特性电压,该特性电压可大于典型的蚀刻电压(例如,1伏特、3伏特、或5伏特)。导体1802保持未蚀刻的区域可变成一个或多个载流结构1824。
在步骤1830中,可去除接触掩模1610。在一些实施例中,导体1802可被沉积为足够厚的层(例如,几微米或更厚),从而可在蚀刻状态下使用载流结构1824。
在任选的步骤1840中,可将附加载流材料1842结合到载流结构1824中。例如,通过将载流材料1824暴露给沉积溶液、并且产生VSDM 1804与溶液中的对电极之间的适当电压,可将附加载流材料1842沉积在载流结构1824上。
图19示出根据特定实施例的具有不同特性电压的区域的电压可切换介电材料(VSDM)1910。这种配置可改进在不同区域中构建载流结构的能力。VSDM1910可包括具有不同沉积和/或蚀刻特性的区域。例如,第一区域1940可包含具有第一特性电压的一个或多个电压可切换介电材料,而第二区域1950可包含具有第二特性电压的一个或多个电压可切换介电材料。根据不同的沉积条件,可在第一区域1940、或第二区域1950、或者两个区域上形成载流结构。VSDM 1910可沉积在导电背板1920上,该导电背板可任选地沉积在基板1930上。
在一个实施例中,第一区域1940可表征为导电背板1920与区域1940的表面之间有第一厚度1942。第二区域1950可表征为导电背板1920与区域1950的表面之间有第二厚度1952。
在特定实施例中,区域1940和1950还可分别表征为有深度1946和1956。在特定沉积条件下,沉积可包括将VSDM 1910浸入具有与要沉积的材料相关联的离子的沉积溶液中。在一些情况下,离子从本体溶液到区域1940和1950的表面的扩散(例如,深度1946和1956向下)可足够慢,以使深度1946和1956之间的差异对相应表面上的相对沉积和/或蚀刻速率产生可感知影响。在一些实施例中,可施加周期性电压,并且在一些情况下,按照与深度1946和1956内的离子扩散相关联的扩散时间来选取周期性电压的频率。
沉积可包括使用可以是平坦电极的电极1960。在特定实施例中,可通过选取从相应表面到电极1960的适当距离来修改区域1940和1950中的沉积和/或蚀刻。例如,第一距离1944可表征为有从区域1940的表面到电极1960的长度,而第二距离1954可表征为有从区域1950的表面到电极1960的长度。
在一些实施例中,第一区域1940的特性电压可与第二区域1950的特性电压不同。在一些情况下,该差异可能是因为每一区域中的VSDM的不同厚度,这可导致与这些区域相关联的场密度的差异。在一些实施例中,不同的VSDM可用于每一区域中。在一些实施例中,VSDM层可包含多种VSDM材料(例如,排列成多个层)。例如,第一VSDM可具有与第二厚度1952相等的深度,并且第一VSDM和第二VSDM的组合可具有与第一厚度1942相等的深度。
具有不同特性电压的区域可通过冲压或其他物理成形来构建。具有不同特性电压的区域可通过切除、激光切除、蚀刻、或以其他方式去除材料来构建。第一区域可使用第一掩模(例如,光致抗蚀剂)来形成,而第二区域可使用第二掩模来形成。
图20A-C示出根据特定实施例的一个或多个载流结构的沉积。在每一附图中,VSDM 1920只被用作出于说明目的的示例。VSDM 1920包括具有第一特性电压的第一区域1940、以及具有第二特性电压的第二区域1950。根据不同的处理条件,可在第一区域1940、或第二区域1950、或者两个区域1940和1950上形成载流结构。
图20A示出包括在第二区域1950上形成的第一电导体2010的结构。电导体2010可例如通过将VSDM 1910暴露给(与导体相关联的)离子源来形成。可在VSDM 1910和离子源之间产生电压差,该电压差大于与第二区域1950相关联的特性电压且小于与第一区域1940相关联的特性电压。在第二区域1950变成导电时,第一区域1940可保持绝缘,并且可只在第二区域1950上发生沉积。
图20B示出包括在第一区域1940上形成的第一电导体2020、以及在第二区域1950上形成的第二电导体2030的结构。电导体2020和2030可例如通过将VSDM 1910暴露给(与导体相关联的)离子源来形成。可在VSDM 1910和离子源之间产生电压差,该电压差大于与第一区域1940和第二区域1950两者相关联的特性电压。可在第一区域1940和第二区域1950两者上发生沉积。
图20C示出具有在特性电压大于与第二区域1950相关联的特性电压的第一区域1940上形成的第一电导体2020的结构。这种结构可例如通过选择性地蚀刻根据图20B形成的结构来形成。例如,电导体2020和2030可通过将VSDM1910暴露给(与导体相关联的)离子源来形成。可在VSDM 1910和离子源之间产生电压差,该电压差大于与第一区域1940和第二区域1950两者相关联的特性电压。可在第一区域1940和第二区域1950两者上进行沉积,从而形成两个(或更多个)载流结构。随后,可优选地蚀刻电导体2030(例如,至其完全去除的时刻),从而如图所示地留下电导体2020。在一些实施例中,导体可通过反转沉积电压的极性来蚀刻。在这些情况下,蚀刻可与通过区域的电流相关联。通过选取大于与第二区域1950相关联的特性电压、但小于与第一区域1940相关联的特性电压的蚀刻电压,可实现与第二区域1950相关联的优选蚀刻。
3.微电路板应用
本发明的各个实施例还可提供微电路板应用。例如,智能卡是具有一个或多个嵌入式计算机芯片的信用卡大小的基板。智能卡通常包括安装有微存储器的模块、以及用于将微存储器模块与其他组件(诸如用于检测智能卡读取器的传感器)互连的导体。由于智能卡的大小、以及嵌入或安装到智能卡的组件的大小,智能卡的基板上的导电元件必须也很小。
在一个实施例中,电压可切换介电材料用于智能卡的基板。诸如以上所述的电解镀覆工艺用于在智能卡上产生连接器的图案,从而将存储器模块连接到其他组件。通过如上所述的光致抗蚀剂掩模,将包括连接器的图案的导电层镀覆到基板的表面上。通过使用电压可切换介电材料,可将连接器的图案镀覆到基板上,而无需蚀刻。这可减小基板上的导电层的厚度。
另一微电路板应用包括将两个或更多个处理器封装在一起的电路板。该电路板包括实现安装在该板上的若干处理器之间的高级通信的引线和电路,从而这些处理器实质上用作一个处理单元。诸如存储器之类的附加组件还可安装到该电路板,从而与这些处理器通信。因此,需要精细的电路和引线图案来保持在两个或更多个处理器之间传递的通信的处理速度。
如同先前实施例(诸如涉及智能卡的实施例)一样,微电路板还包括由电压可切换介电材料形成的基板。精细的抗蚀剂层被图案化到基板上,以限定随后要沉积的导电材料的所选区域图案。电解工艺用于根据图案镀覆所选区域中的导电材料,以互连随后安装到电路板的处理器。
再一次,通过使用电压可切换介电材料所提供的一个优点是,可制成具有减小厚度的导电层。另一优点是,用较少的构建步骤镀覆导电材料降低了微电路板的制造成本。又一优点是,微电路板可被显影成具有由一种以上类型的导电材料构成的导电元件。这对于互连一个微电路板上的处理器是特别有利的,因为针对每一处理器,导体的材料要求可根据每一处理器的质量、功能、或位置而变化。例如,暴露给环境的微电路板的处理器可需要更耐用的导电元件(例如,由镍制成)来耐受温度波动和极限。然而,用于处理更多计算需求功能且离环境远的处理器可具有由具有较高电导率的材料(诸如金或银)形成的触点和引线。
4.磁性存储设备
在另一应用中,将基板集成到包括多个存储单元的存储设备中。每一存储单元包括磁性材料层。磁性材料层的磁场取向存储数据位。存储单元通过电引线接入。经由电引线向存储单元施加的电压用于设置和读取磁场的取向。安装到基板或在该基板中形成的晶体管用于选择要设置和读取的存储单元。
在本发明的一个实施例中,用于存储设备中的基板由电压可切换介电材料形成。在基板上沉积和图案化第一非导电层,以限定要构建磁性材料层的区域。如上所述的第一电解工艺用于镀覆基板上的磁性材料层。例如,电解工艺可用于镀覆作为磁性材料层的钴铬(CoCr)膜。类似地,可在基板上沉积第二非导电层并将其加以掩模,以限定电引线所位于的区域。然后,第二电解工艺用于镀覆电引线。
5.层叠的存储设备
在又一实施例中,多基板存储设备包括各自由电压可切换介电材料形成的多个基板。这些基板层叠,并且使用一个或多个通路电互连。如图5和7所示,这些通路通过电解工艺用载流层来镀覆。根据本发明的本实施例,若干优点是明显的。这些通路可在构建步骤期间用在相应基板的表面上形成的一个或多个载流结构来镀覆。同样,通路的表面上的镀层与通过先前方法(诸如通过播种通路的表面、或者使用粘合剂)产生的镀覆通路相比更便宜和更可靠。
6.柔性电路板设备
本发明的又一实施例提供柔性电路板设备。柔性电路板一般包括高密度的电引线和组件。不幸的是,增加电元件和导电元件的密度可降低柔性电路板的速度和/或容量。本发明的各个实施例提供有利地使用电压可切换介电材料来增加柔性电路板上的电组件和导电组件的密度的柔性电路板。
根据一个实施例,可选择电压可切换介电材料的组分,并将其模制成柔性和薄的电路板。抗蚀剂层可被图案化到基板上以限定细微间隔的区域,如上所述。向电压可切换介电材料施加超过特定电压可切换介电材料的特性电压的一电压,并且镀覆载流结构以在细微间隔的区域中形成引线和触点。
通过使用电压可切换介电材料,可直接在基板的表面上沉积载流前体以形成载流结构。这允许载流结构与先前柔性电路板设备相比具有减小的厚度。因此,柔性电路板的表面上的相应电元件和导电元件可更薄,并且彼此的间隔可更为紧密。根据本发明一个实施例的柔性电路板的应用包括喷墨型打印机的打印头。由此,使用电压可切换介电材料使柔性电路板能够具有更细微间隔的电组件和引线,从而导致来自打印头的打印分辨率增加。
7.射频ID(RFID)标签
本发明的又一实施例提供RFID标签。在这些实施例中,本发明的方法还可用于为RFID和无线芯片应用构建天线、以及基板上的其他电路。另外,电压可切换介电材料层可被用作密封材料。
结论
在上述说明书中,本发明参考其特定实施例进行描述,但是本领域技术人员应当认识到本发明不限于此。上述发明的各个特征和方面可被单独或共同使用。此外,本发明可在超过本文中所述的任意数量的环境和应用中使用,而不背离本说明书的更宽的精神和范围。因此,说明书和附图被认为是说明性的,而不是限制性的。应当认识到如本文中所使用的术语“包括”、“包含”、以及“具有”具体旨在被当作开放式的技术术语。
Claims (30)
1.一种用于构建载流结构的方法,所述方法包括:
设置导电背板;
在所述导电背板的至少一部分上形成电压可切换介电材料层;以及
在所述电压可切换介电材料的至少一部分上沉积导电材料。
2.如权利要求1所述的方法,其特征在于,所述背板包括金属。
3.如权利要求1所述的方法,其特征在于,所述背板包括Cu、Al、Ti、Ag、Au、以及Pt中的任一种。
4.如权利要求1所述的方法,其特征在于,所述背板包括导电聚合物。
5.如权利要求4所述的方法,其特征在于,所述导电聚合物包括聚苯胺和聚噻吩中的任一种。
6.如权利要求1所述的方法,其特征在于,所述设置包括在基板上设置导电背板。
7.如权利要求6所述的方法,其特征在于,还包括:在沉积所述导电材料之后去除所述基板。
8.如权利要求7所述的方法,其特征在于,所述去除包括溶解所述基板。
9.如权利要求7所述的方法,其特征在于,所述去除包括熔化所述基板。
10.如权利要求6所述的方法,其特征在于,所述设置包括将减聚层结合在所述基板和所述导电背板之间。
11.如权利要求1所述的方法,其特征在于,所述导电材料包括Cu、Al、Ag、Ti、Au、以及Pt中的任一种。
12.如权利要求1所述的方法,其特征在于,所述设置包括在所述导电背板上设置减聚层,并且在所述减聚层的至少一部分上形成所述电压可切换介电材料的至少一部分。
13.如权利要求1所述的方法,其特征在于,还包括:在沉积所述导电材料之后去除所述导电背板。
14.如权利要求1所述的方法,其特征在于,所述沉积包括电化学沉积。
15.如权利要求1所述的方法,其特征在于,所述沉积包括周期性电压。
16.如权利要求1所述的方法,其特征在于,所述电压可切换介电材料具有特性电压,并且所述沉积包括产生大于所述特性电压的一电压。
17.如权利要求16所述的方法,其特征在于,所述电压在所述导电背板和与所述导电材料相关联的离子源之间产生。
18.如权利要求16所述的方法,其特征在于,所述特性电压在0.1和1000伏特之间。
19.如权利要求18所述的方法,其特征在于,所述特性电压在3和100伏特之间。
20.如权利要求1所述的方法,其特征在于,还包括:将封装附着到所述电压可切换介电材料和所沉积的导电材料。
21.如权利要求20所述的方法,其特征在于,所述附着包括将所沉积的导电材料的至少一部分包封在聚合物中。
22.如权利要求20所述的方法,其特征在于,还包括:在沉积所述导电材料之后去除所述导电背板。
23.如权利要求20所述的方法,其特征在于,还包括:在附着所述封装之后去除所述导电背板。
24.如权利要求1所述的方法,其特征在于,所述沉积包括用掩模限定所述电压可切换介电材料的一部分。
25.如权利要求24所述的方法,其特征在于,所述掩模是可去除的。
26.如权利要求25所述的方法,其特征在于,还包括:在沉积所述电压可切换介电材料之后去除所述掩模。
27.一种载流结构,包括:
导电背板;
沉积在所述导电背板的至少一部分上的电压可切换介电材料层;以及
沉积在所述电压可切换介电材料的至少一部分上的电导体。
28.如权利要求27所述的载流结构,其特征在于,所述导电背板和所述电导体中的任一个包含Cu、Ti、Al、A、Au、以及Pt中的任一种。
29.如权利要求27所述的载流结构,其特征在于,所述层包括在3和100伏特之间的特性电压。
30.如权利要求27所述的载流结构,其特征在于,还包括附着到所述导电背板、所述电压可切换介电材料、以及所述电导体中的至少一个的封装。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/608,297 US20100038121A1 (en) | 1999-08-27 | 2009-10-29 | Metal Deposition |
US12/608,297 | 2009-10-29 | ||
PCT/US2010/054092 WO2011059691A1 (en) | 2009-10-29 | 2010-10-26 | Metal deposition |
Publications (1)
Publication Number | Publication Date |
---|---|
CN102713018A true CN102713018A (zh) | 2012-10-03 |
Family
ID=43991939
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2010800594813A Pending CN102713018A (zh) | 2009-10-29 | 2010-10-26 | 金属沉积 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20100038121A1 (zh) |
EP (1) | EP2494099A1 (zh) |
JP (1) | JP2013509713A (zh) |
KR (1) | KR20120095941A (zh) |
CN (1) | CN102713018A (zh) |
TW (1) | TW201125039A (zh) |
WO (1) | WO2011059691A1 (zh) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100038119A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
US20100044079A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
CN101496167A (zh) | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
EP2084748A4 (en) | 2006-09-24 | 2011-09-28 | Shocking Technologies Inc | FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF |
US9226391B2 (en) | 2009-01-27 | 2015-12-29 | Littelfuse, Inc. | Substrates having voltage switchable dielectric materials |
US8272123B2 (en) | 2009-01-27 | 2012-09-25 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
US8399773B2 (en) | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
TWI351237B (en) * | 2009-02-06 | 2011-10-21 | Tatung Co | Circuit board structure |
EP2412212A1 (en) | 2009-03-26 | 2012-02-01 | Shocking Technologies Inc | Components having voltage switchable dielectric materials |
US20110198544A1 (en) * | 2010-02-18 | 2011-08-18 | Lex Kosowsky | EMI Voltage Switchable Dielectric Materials Having Nanophase Materials |
US9224728B2 (en) * | 2010-02-26 | 2015-12-29 | Littelfuse, Inc. | Embedded protection against spurious electrical events |
US9320135B2 (en) * | 2010-02-26 | 2016-04-19 | Littelfuse, Inc. | Electric discharge protection for surface mounted and embedded components |
US9082622B2 (en) | 2010-02-26 | 2015-07-14 | Littelfuse, Inc. | Circuit elements comprising ferroic materials |
CN102237287A (zh) * | 2010-04-27 | 2011-11-09 | 中国砂轮企业股份有限公司 | 基板的制作方法及其结构 |
US9970297B2 (en) * | 2014-08-29 | 2018-05-15 | Rolls-Royce Corporation | Composite fan slider with nano-coating |
US10141090B2 (en) | 2017-01-06 | 2018-11-27 | Namics Corporation | Resin composition, paste for forming a varistor element, and varistor element |
DE102018200505A1 (de) * | 2018-01-12 | 2019-07-18 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines Bauteils mit einem Hohlraum |
Family Cites Families (63)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6056238B2 (ja) * | 1979-06-01 | 1985-12-09 | 株式会社井上ジャパックス研究所 | 電気メツキ方法 |
DE3231118C1 (de) * | 1982-08-20 | 1983-11-03 | Siemens AG, 1000 Berlin und 8000 München | Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung |
US4702860A (en) * | 1984-06-15 | 1987-10-27 | Nauchno-Issledovatelsky Institut Kabelnoi Promyshlennosti Po "Sredazkabel" | Current-conducting composition |
JPS61108160A (ja) * | 1984-11-01 | 1986-05-26 | Nec Corp | コンデンサ内蔵型半導体装置及びその製造方法 |
US6967236B1 (en) * | 1998-03-06 | 2005-11-22 | International Business Machines Corporation | Methods of processing and synthesizing electrically conductive polymers and precursors thereof to form electrically conductive polymers having high electrical conductivity |
JP3151816B2 (ja) * | 1990-08-06 | 2001-04-03 | 日産自動車株式会社 | エッチング方法 |
WO1996002922A2 (en) * | 1994-07-14 | 1996-02-01 | Surgx Corporation | Variable voltage protection structures and methods for making same |
CN1094237C (zh) * | 1994-07-14 | 2002-11-13 | 苏吉克斯公司 | 单层及多层可变电压保护装置及其制作方法 |
US5714794A (en) * | 1995-04-18 | 1998-02-03 | Hitachi Chemical Company, Ltd. | Electrostatic protective device |
US5869869A (en) * | 1996-01-31 | 1999-02-09 | Lsi Logic Corporation | Microelectronic device with thin film electrostatic discharge protection structure |
US6455916B1 (en) * | 1996-04-08 | 2002-09-24 | Micron Technology, Inc. | Integrated circuit devices containing isolated dielectric material |
US7253109B2 (en) * | 1997-11-26 | 2007-08-07 | Applied Materials, Inc. | Method of depositing a tantalum nitride/tantalum diffusion barrier layer system |
US6064094A (en) * | 1998-03-10 | 2000-05-16 | Oryx Technology Corporation | Over-voltage protection system for integrated circuits using the bonding pads and passivation layer |
JP2000059986A (ja) * | 1998-04-08 | 2000-02-25 | Canon Inc | 太陽電池モジュ―ルの故障検出方法および装置ならびに太陽電池モジュ―ル |
US6108184A (en) * | 1998-11-13 | 2000-08-22 | Littlefuse, Inc. | Surface mountable electrical device comprising a voltage variable material |
US7446030B2 (en) * | 1999-08-27 | 2008-11-04 | Shocking Technologies, Inc. | Methods for fabricating current-carrying structures using voltage switchable dielectric materials |
US20100038119A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
US20100044079A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
US20100040896A1 (en) * | 1999-08-27 | 2010-02-18 | Lex Kosowsky | Metal Deposition |
US20100044080A1 (en) * | 1999-08-27 | 2010-02-25 | Lex Kosowsky | Metal Deposition |
AU6531600A (en) * | 1999-08-27 | 2001-03-26 | Lex Kosowsky | Current carrying structure using voltage switchable dielectric material |
KR100533673B1 (ko) * | 1999-09-03 | 2005-12-05 | 세이코 엡슨 가부시키가이샤 | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 |
US6448900B1 (en) * | 1999-10-14 | 2002-09-10 | Jong Chen | Easy-to-assembly LED display for any graphics and text |
US6407411B1 (en) * | 2000-04-13 | 2002-06-18 | General Electric Company | Led lead frame assembly |
JP4066620B2 (ja) * | 2000-07-21 | 2008-03-26 | 日亜化学工業株式会社 | 発光素子、および発光素子を配置した表示装置ならびに表示装置の製造方法 |
JP4708577B2 (ja) * | 2001-01-31 | 2011-06-22 | キヤノン株式会社 | 薄膜半導体装置の製造方法 |
US6903175B2 (en) * | 2001-03-26 | 2005-06-07 | Shipley Company, L.L.C. | Polymer synthesis and films therefrom |
US7034652B2 (en) * | 2001-07-10 | 2006-04-25 | Littlefuse, Inc. | Electrostatic discharge multifunction resistor |
US6525953B1 (en) * | 2001-08-13 | 2003-02-25 | Matrix Semiconductor, Inc. | Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication |
DE10153563A1 (de) * | 2001-10-30 | 2003-05-15 | Infineon Technologies Ag | Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen |
US6936968B2 (en) * | 2001-11-30 | 2005-08-30 | Mule Lighting, Inc. | Retrofit light emitting diode tube |
US20070208243A1 (en) * | 2002-01-16 | 2007-09-06 | Nanomix, Inc. | Nanoelectronic glucose sensors |
US20030143492A1 (en) * | 2002-01-31 | 2003-07-31 | Scitex Digital Printing, Inc. | Mandrel with controlled release layer for multi-layer electroformed ink jet orifice plates |
WO2003088356A1 (en) * | 2002-04-08 | 2003-10-23 | Littelfuse, Inc. | Voltage variable material for direct application and devices employing same |
TWI299559B (en) * | 2002-06-19 | 2008-08-01 | Inpaq Technology Co Ltd | Ic substrate with over voltage protection function and method for manufacturing the same |
FR2843756B1 (fr) * | 2002-08-26 | 2005-04-22 | Commissariat Energie Atomique | Procede de soudage d'une surface polymere avec une surface conductrice ou semi-conductrice et ses applications |
JP3625467B2 (ja) * | 2002-09-26 | 2005-03-02 | キヤノン株式会社 | カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法 |
US6709944B1 (en) * | 2002-09-30 | 2004-03-23 | General Electric Company | Techniques for fabricating a resistor on a flexible base material |
WO2004059663A1 (en) * | 2002-12-26 | 2004-07-15 | Showa Denko K. K. | Carbonaceous material for forming electrically conductive material and use thereof |
US6981319B2 (en) * | 2003-02-13 | 2006-01-03 | Shrier Karen P | Method of manufacturing devices to protect election components |
US7141184B2 (en) * | 2003-12-08 | 2006-11-28 | Cts Corporation | Polymer conductive composition containing zirconia for films and coatings with high wear resistance |
US7279724B2 (en) * | 2004-02-25 | 2007-10-09 | Philips Lumileds Lighting Company, Llc | Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection |
US20050274455A1 (en) * | 2004-06-09 | 2005-12-15 | Extrand Charles W | Electro-active adhesive systems |
WO2007005038A1 (en) * | 2004-08-31 | 2007-01-11 | University Of Florida Research Foundation, Inc. | Photocatalytic nanocomposites and applications thereof |
US7345307B2 (en) * | 2004-10-12 | 2008-03-18 | Nanosys, Inc. | Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires |
US7133267B2 (en) * | 2004-11-10 | 2006-11-07 | Ametek, Inc. | Arc detection circuit |
KR20070085565A (ko) * | 2004-11-30 | 2007-08-27 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 열적 프로그래밍가능 디바이스, 어드레싱가능 셀 어레이,메모리, 집적 회로 및 디바이스 제조 방법 |
US7368045B2 (en) * | 2005-01-27 | 2008-05-06 | International Business Machines Corporation | Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow |
US7579397B2 (en) * | 2005-01-27 | 2009-08-25 | Rensselaer Polytechnic Institute | Nanostructured dielectric composite materials |
CN101595769B (zh) * | 2005-02-16 | 2011-09-14 | 三米拉-惜爱公司 | 印刷电路板的嵌入式瞬时保护的选择性沉积 |
US7535462B2 (en) * | 2005-06-02 | 2009-05-19 | Eastman Kodak Company | Touchscreen with one carbon nanotube conductive layer |
KR100668977B1 (ko) * | 2005-06-27 | 2007-01-16 | 삼성전자주식회사 | 써지전압 보호용 소자 |
CN101496167A (zh) * | 2005-11-22 | 2009-07-29 | 肖克科技有限公司 | 用于过电压保护的包括电压可变换材料的半导体器件 |
US20070116976A1 (en) * | 2005-11-23 | 2007-05-24 | Qi Tan | Nanoparticle enhanced thermoplastic dielectrics, methods of manufacture thereof, and articles comprising the same |
US7435780B2 (en) * | 2005-11-29 | 2008-10-14 | Sabic Innovavtive Plastics Ip B.V. | Poly(arylene ether) compositions and methods of making the same |
US7492504B2 (en) * | 2006-05-19 | 2009-02-17 | Xerox Corporation | Electrophoretic display medium and device |
US20080047930A1 (en) * | 2006-08-23 | 2008-02-28 | Graciela Beatriz Blanchet | Method to form a pattern of functional material on a substrate |
US20080073114A1 (en) * | 2006-09-24 | 2008-03-27 | Lex Kosowsky | Technique for plating substrate devices using voltage switchable dielectric material and light assistance |
EP2084748A4 (en) * | 2006-09-24 | 2011-09-28 | Shocking Technologies Inc | FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF |
EP1990834B1 (en) * | 2007-05-10 | 2012-08-15 | Texas Instruments France | Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection |
US7708912B2 (en) * | 2008-06-16 | 2010-05-04 | Polytronics Technology Corporation | Variable impedance composition |
US8399773B2 (en) * | 2009-01-27 | 2013-03-19 | Shocking Technologies, Inc. | Substrates having voltage switchable dielectric materials |
EP2412212A1 (en) * | 2009-03-26 | 2012-02-01 | Shocking Technologies Inc | Components having voltage switchable dielectric materials |
-
2009
- 2009-10-29 US US12/608,297 patent/US20100038121A1/en not_active Abandoned
-
2010
- 2010-10-26 KR KR1020127013895A patent/KR20120095941A/ko not_active Application Discontinuation
- 2010-10-26 CN CN2010800594813A patent/CN102713018A/zh active Pending
- 2010-10-26 WO PCT/US2010/054092 patent/WO2011059691A1/en active Application Filing
- 2010-10-26 EP EP10830423A patent/EP2494099A1/en active Pending
- 2010-10-26 JP JP2012536948A patent/JP2013509713A/ja active Pending
- 2010-10-28 TW TW099137029A patent/TW201125039A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2011059691A1 (en) | 2011-05-19 |
US20100038121A1 (en) | 2010-02-18 |
KR20120095941A (ko) | 2012-08-29 |
TW201125039A (en) | 2011-07-16 |
EP2494099A1 (en) | 2012-09-05 |
JP2013509713A (ja) | 2013-03-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102713017A (zh) | 金属沉积 | |
CN102713018A (zh) | 金属沉积 | |
CN102713016A (zh) | 金属沉积 | |
CN102725441A (zh) | 金属沉积 | |
CN102714914A (zh) | 金属沉积 | |
US7446030B2 (en) | Methods for fabricating current-carrying structures using voltage switchable dielectric materials | |
US8117743B2 (en) | Methods for fabricating current-carrying structures using voltage switchable dielectric materials | |
EP0399161A2 (en) | Multi-level circuit card structure | |
CN101911846B (zh) | 电路形成方法 | |
CN101595535A (zh) | 利用电压可切换电介质材料和光辅助进行电镀衬底器件的技术 | |
CN105144369A (zh) | 印刷复杂的电子电路 | |
CN105321896B (zh) | 嵌入式芯片封装技术 | |
CN112074090B (zh) | 一种电路板3d打印制备方法及制备的电路板 | |
JPH10209610A (ja) | プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20121003 |