TW201125039A - Metal deposition - Google Patents

Metal deposition Download PDF

Info

Publication number
TW201125039A
TW201125039A TW099137029A TW99137029A TW201125039A TW 201125039 A TW201125039 A TW 201125039A TW 099137029 A TW099137029 A TW 099137029A TW 99137029 A TW99137029 A TW 99137029A TW 201125039 A TW201125039 A TW 201125039A
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
voltage
current
dielectric material
Prior art date
Application number
TW099137029A
Other languages
English (en)
Inventor
Lex Kosowsky
Original Assignee
Shocking Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shocking Technologies Inc filed Critical Shocking Technologies Inc
Publication of TW201125039A publication Critical patent/TW201125039A/zh

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D1/00Electroforming
    • C25D1/0033D structures, e.g. superposed patterned layers
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/02Electroplating of selected surface areas
    • C25D5/022Electroplating of selected surface areas using masking means
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/54Electroplating of non-metallic surfaces
    • C25D5/56Electroplating of non-metallic surfaces of plastics
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0254High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/02Fillers; Particles; Fibers; Reinforcement materials
    • H05K2201/0203Fillers and particles
    • H05K2201/0206Materials
    • H05K2201/0215Metallic fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/073High voltage adaptations
    • H05K2201/0738Use of voltage responsive materials, e.g. voltage switchable dielectric or varistor materials
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/105Using an electrical field; Special methods of applying an electric potential
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/425Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/426Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates without metal

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

201125039 六、發明說明: 【發明所屬之技術領域】 本發明係關於載流裝置及組件之 ^ ’洋5之,本於明 係關於與電壓可切換介電材料協同作用 a 本申請案為2008年9月24日申請之盖蛮 1 、 τ明之美國專利申請案第 12/284,79G號之部分接續案,且主張其優先權,本申社案 為年9月14日"之美國專利中請案第助41 226號、 現美國專利第7,446,030號之接續案且主張其權利本申請 案為2002年12月9日申請之美國專利申請案第ι〇/3ΐ5,496 號、現美國專利第6,767,145號之部分接續案,本申請案為 1999年11月10曰申請、現已放棄之美國專利申^案第 09/437,882號之接續案,本申請案主張1"9年8月η曰申請 之美國臨時專利申請案第60/151,188號之優先權。此等申 請案各自以引用的方式併入本文中。 【先前技術】 載流結構一般係藉由對基板進行一系列製造步驟來製 4。6亥寻載流結構之貫例包括印刷電路板、印刷線路板、 底板及其他微電子類型電路。基板通常為剛性絕緣材料, 諸如環氧樹脂浸潰之玻璃纖維層壓板。將導電材料,諸如 銅圖案化以界定導體,包括接地及電源平面。 一些先前技術載流裝置係藉由在基板上形成導電材料層 來製造。在導電層上沉積遮罩層,暴露並顯影。所得圖案 暴露欲將導電材料自基板移除之選擇區域。藉由蝕刻自選 擇區域移除導電層。隨後移除遮罩層,使圖案化導電材料 151472.doc 201125039 層留在基板表面上。在其他先前技術方法中,使用無電製 程在基板上沉積導線及襯墊。應用電鍍液使導電材料能夠 黏附於基板上之基板所選部分上形成導線及襯墊之圖案。 為了使有限佔據面積中之可用電路最大化,基板裝置有 時採用多個基板,或使用一個基板之兩個表面以包括組件 部分及電路。任一情形之結果皆為需要將—個裝置中之多 個基板表面互連以在不同基板表面上之組件之間建立電通 信。在一些裝置中,具有導電層之套筒或通路延伸貫穿基 板以連接多個表面。在多基板裝置中,該等通路延伸貫穿 至少一個基板以將彼基板之一個表面與另一基板之表面 連。以此方式,在同一基板之兩個表面或不同基板之表面 上之電組件及電路之間建立電連接。 、在-些方法中,II由首先沉積導電材料之晶種層接著 進打電解製程來⑽通路表面。在其他方法巾,使用黏附 劑將導電材料附接至通路表面。在此等袭置中,通路與導 電材料之間的結合本質上為機械結合。 -—,…讲,丨电何科,已用於^ 技術裝置中提供過電塵保護。由於此等材料且有 質,因此使用此等材料來耗散由例如閃電、靜電放電: 率突增(power surge)所致之電壓突波。因此,在諸如j 電路板之一些裝置中包括電壓可切 -' 供1丨電材料。在此4 置中,將電壓可切換介電材料插遙
個入導電疋件與基板之R 提供過電壓保護。 【發明内容】 151472.doc 201125039 製造载流結構之方法。若干實施例闡述在電壓可切換介 電材料(VSDM)上或使用其製造結構。VSDM可包括特徵電 壓,該特徵電壓之量值界定一臨限值,低於該臨限值時 VSDM貫質上電絕緣,且高於該臨限值時vsdm實質上導 電。 一種方法可包括提供導電底板,在該導電底板之至少一 部分上形成一層VSDM,及在該電壓可切換介電材料之至 ;一部分上沉積導電材料。導電底板可包括金屬、導電化 合物、聚合物及/或其他材料。在一些情形下,導電底板 可包括基板。在某些實施例中,導電底板亦可充當基板。 在一些情形下,可在沉積後移除基板。 沉積可包括電化學沉積’且可包括產生大於與彻⑽目 關之特徵電Μ的電壓,引起電流流動並進行沉積及/或触 刻。 在某些實施例中,封裝(例如聚合物)可附接至vsdm及/ 或相關載流結構。在-些情形下’可在附接封裝後移除組 件(例如基板)。藉由安置於需要具有可分離性之兩種材料 之間的剝離層可便利於移除。 在一些實施例中,一種方法包含提供VSDM,在該 VSDM之至少一部分上沉積中㈣,及在該中間層之至少 一部分上沉積材料。中間層可改良黏附性 '機械性質、電 性質及其類似性質。中間層可提供控制釋放或剝離。中間 層可包括擴散障壁。在一些情形下’中間層沉積於WDM 上,且其他材料(例如聚合物及/或電導體)沉積於該中間層 151472.doc 201125039 之至少一部分上。絕緣材料(例如聚合物)可沉積於中間層 上。導體可沉積於中間層上。中間層可使用電接枝形成。 在一些實施例中,一種方法包含提供具有VSDM之基板 及在該VSDM之至少一部分上沉積載流材料。封裝可附接 至VSDM之至少一部分及/或載流結構之至少一部分。封裝 可包括聚合物。封裝及/或VSDM可包括一或多個通路,通 路可經填充。某些實施例包括複數個貫穿封裝之電連接。 在一些實施例中,一種方法包括對VSDM表面應用接觸 遮罩。可以可移除方式附接接觸遮罩以使其密封或以其他 方式阻擋VSDM之第一部分以免於沉積,並暴露VSDM之 第二部分以供沉積材料(例如載流結構)。 接觸遮罩可包括接觸VSDM表面並劃分或界定一或多個 部分之絕緣腳。接觸遮罩亦可包括電極,該電極通常藉由 絕緣腳與表面分離。在一些實施例中,VSDM及接觸遮罩 之夾層結構可浸沒於(或暴露於)提供與欲沉積之所要材料 相關之離子源的溶液中。可產生大於VSDM之特徵電壓的 電壓,該電壓使得所要材料沉積於VSDM之暴露部分中或 VSDM之暴露部分上。 在一些實施例中,通常可使用遮罩,以自VSDM之某些 區域移除導體之方式蝕刻沉積於VSDM上之導體。根據某 些實施例,未經蝕刻之區域可形成載流結構。 VSDM可包括具有不同特徵電壓之區域。某些實施例包 括具有第一區域及第二區域之VSDM。第一區域可具有第 一特徵電壓,且第二區域可具有第二特徵電壓。根據不同 151472.doc 201125039 處理條件,材料可沉積第一 谓y弟匕域及第二區域令之任—者 1 。在—些情形下,在兩個區域上沉積之後’可優 二刻-個區域之沉積材料,而不蝕刻另一個區域。在一 二貫施例中’載流結構係於彼此獨立的不同區域上形成。 本文所述之任何結構限制均可與另一結構限制組合,只 ”不排斥即可。本文所述之任何步驟均可與另一步驟 ’’且α,/、要其互不排斥即可。 【實施方式】 本發月之實細例使用在本文中稱為電壓可切換介電材料 、類材料在結構或基板上產生載流元件。可藉由所施加 之電壓使電壓可切換介電材料之電阻率在不導電狀態與導 電狀L之間變化。本發明方法藉由向電壓可切換介電材料 把加電壓,接著對基板或結構進行電化學製程而使基板或 結構導電。此方法使得於基板上形成載流材料。載流材料 可沉積於基板之選擇區域上形成圖案化載流層。接著在載 机層經圖案化後移除所施加之電壓使得基板或結構恢復不 導電狀痛、。如冑進一步描述,本發明之實施例提供顯著優 於具有載流結構之先前裝置之優勢。優勢尤其包括可用較 少步驟將載流材料圖案化至基板上,從而避免高成本及費 時之步驟’諸如钱刻及無電製程。 電壓可切換介電材料亦可用於具有兩個或兩個以上含有 電組件及電路之基板表面的雙面及多基板裝置。由電壓可 切換介電材料形成之基板中之通路可將不同基板表面上之 電組件及電路互連。通路可包括基板或裝置之任何開口, 151472.doc 201125039 其可能出於使兩個或兩個以上基板表面電互連之目的而具 有導電層。通路包括空隙、開口、通道、溝槽及套筒,其 可能具有導電層以使不同基板表面上之電組件及電路互 連。根據本發明之實施例,可在相對簡單之電化學製程期 間完成通路電鍍。舉例而言,可使用電解法電鍍電壓可切 換介電材料基板中之通路。亦可在用於圖案化基板表面或 裝置表面上之一或多個導電層的電解製程期間同時形成通 路。 古在本發明之一實施例中,由電壓可切換介電材料形成載 流結構。可在基板表面之-或多個所選部分上形成載流結 構。如本文所使用,「載流」係指回應所施加之電壓運载 電流之能力。載流材料之實例包括磁性及導電材料。如本 文所使肖’「$成」包括藉由在施加至基板之電流存在下 沉積載流材料之方法形成載流結構。因此,載流材料可藉 由諸如電鑛、電漿沉積、氣相沉積、靜電處理或其混合形 式之方法電沉積至基板之表面上。亦可使用其他方法在電 流存在下形成載流結構。可藉由將類似材料沉積至基板之 所選部分上而以增量方式形成載流結構使得產生一定厚度 之載流結構。 在載流結構與基板之間形成電結合介面。電結合介面包 含介於載流結構與基板之間的電結合介面層。電結合為於 基板刀子與電况積至該基板上之載流材料分子之間形成的 結合。電結合於基板中可沉積額外載流材料以形成載流結 構的區域中形成。 I51472.doc 201125039 由於電結合於分子之間形成’因此電結合排除由於無電 製程所形成之結合,在無電製程中載流材料分子可以機械 方式或其他方式添加至表面。電結合排除在包括例如使用 黏附劑將導電材料接種至基板上之製程十所形成之結合及 其他類型機械或化學結合。可電沉積載流材料以形成電結 合之製程之實例包括電鍍、電漿沉積、氣相沉積、靜電處 理及其混合形式。 可將不導電層圖案化至基板表面上以界定基板之所選部 分。接著對基板進行電化學製程以便在基板之所選區域上 以增1方式形成載流結構。不導電層可包含抗蝕層,在基 板之選擇區域上形成載流結構後即可移除該抗蝕層。不導 電層亦可由網印抗蝕圖案形成,其可能為永久性的或可自 基板移除。 電壓可切換介電材料為直至施加超過臨限特徵電壓值之 電壓時才導電之材料。高於臨限特徵電壓值時,材料變得 導電《因此,電壓可切換介電材料可在不導電狀態與導電 狀態之間切換。 電化學製程包括纟電壓可切換介電材料處於導電狀態時 使導電7L件結合電壓可切換介電材料的製程。電化學製程 ,個貫例為電解製程。在一實施例中’將電極與另一材 料-起浸沒於流體中。在電極與該另一材料之間施加電壓 以使離子自電極轉移並形成於該另—材料上。 項貫施例中,裝置包括由電壓可切換介電材料形成 之單面基板。將不導電層圖案化至基板上以在基板表面上 151472.doc 201125039 界定區域。較佳在電壓可切換介電材料處於導電狀態時對 基板進行電解製程。電解製程使得導電材料以增量方式形 成於基板上由不導電層之圖案所界定之區域中。此實施例 之一個優勢在於,可在結構上製造相對於先前基板裝置厚 度較低之載流結構。又,可形成圖案化載流結構, 執行先前技術結構所使用之一些製造步驟,諸如蝕刻步 驟,或對抗蝕層進行遮蔽、成像及顯影之多個步驟。 在本發明之另一實施例中,形成雙面基板以包括將基板 兩側之組件電連接之通路。在基板之每一側上形成圖^化 載流層。一或多個通路延伸貫穿基板。可在導電狀態時對 基板進行一或多個電化學製程,使得於基板之所選部分 上,包括界定通路之表面上形成載流材料。可由先前步驟 中圖案化之不導電層界定基板之所選部分。 在向通路表面電鍍或以其他方式提#冑電層t先前製程 了存在若干缺點。在於通路表面上沉積晶種層、接著對彼 等表面進仃電鍍製程之先前製程中,電鍍材料僅結合至包 =該晶種層之粒子。接種導電粒子可能存在問題且成本較 向’因為其需要其他製造步驟。此外,粒子沿界定通路之 表面之連續性及分散往往不理想。因而,存在通路表面之 電鍍連續性在一些接合處遭破壞的實質性風險。 八他先刖製程使用黏附劑於表面之間或通路表面粒子與 導電材料表面粒子之間形成機械結合。機械結合相較於基 板表面上所形成之電化學結合相對較弱。通路表面與導電 材料表面之間形錢械性f之結合使得裝置易於出現故 151472.doc 201125039 電鍵不合格之通路對整個基板 障。综合先前裝置之問題 裝置不利。 —通常,僅在基板之基板表面上提供導電元件後對通路進 仃電鍍。直至裝置中之至少一些或所有基板經組裝時才 會注意到或引起電鑛通路之故障。若電鐘通路不合格,則 在已組裝之裝置中再電鍍通路不具可行性。往往=得不丟 棄整個裝置。因而,具有若干通路及基板之裝置中有—個 =合格通路足以導致丟棄整個裝置,包括所製造之所有基 此實施例之優勢尤其包括可避免使用於界定通路之表面 上形成載流結構的存在問題之方法。根據需要進行表面改 質:具導電性之先前技術方法,需要額外材料來製備通路 導電材料結合’因為不使用此等材料通路之表面則不 電二 =可在電鑛製程期間使形成基板之電壓可切換介 電材枓導電’因而本發明之實施例中不需要額外材料。因 2通路表面與載流材料表面之間所形成之結合為電化學 期間所形成之電吸引力結合。該結合在本文t稱為電 化學結合’比接種粒子或黏附劑所形成之結合強。此外, :路表面為電壓可切換介電材料之均句表面。因而確保貫 穿通路之電連續性。 ' 以!=厂之另一實施例中,多基板裝置包括兩個或兩個 以上各由電壓可切換介電㈣形成之 行電化學製程以形成導雷居β 丄^卞各基板進 各導雷藉由圖案化不導電層來預定 導電層之圖案以界定載流結構之圖案。可使用-或多個 151472.doc 201125039 通路來電連接一或多個基板上之載流結構。可在對各別基 板進行電化學製程時形成各通路。 本發明實施例所提供之優勢尤其為多基板裝置使用電壓 可切換介電材料之導電狀態來電鍍將不同基板表面互連之 通路。因此’可在電解製程期間於通路上形成載流材料, 而不必改變界定通路之基板區域。於通路中形成之所得載 流層顯著降低通路無法在基板間建立電接觸之風險。相比 之下,先前技術多基板裝置已因有時出現無效通路而造成 麻煩,此等無效通路往往導致不得不丟棄整個多基板裝 置。 本發明實施例所提供之另一優勢為包括由電壓可切換介 電材料形成之基板亦為整個裝置提供電壓調節保護。本發 明實施例有許多應用。本發明實施例可用於例如諸如 之基板裝置、表面黏著組件、插頭連接器、智慧卡及磁層 材料。 Α·單基板裝置 圖1為根據本發明之一實施例,併有電壓可切換介電材 料之裝置的截面圖。在此實施例中,使用電壓可切換介電 材料形成裝置之基板10。電壓可切換介電材料不導電,但 如先前所指出,可藉由施加量值超過該材料之特徵電壓的 電壓切換至導電狀態。已開發電壓可切換介電材料之許多 實例,包括下文參考圖2所述之材料。使用載流基板之應 用包括例如印刷電路板(PCB)、印刷線路板、半導體晶 圓、撓性電路板、底板及積體電路裝置。積體電路之特定 151472.doc •12- 201125039 應用包括具有電腦處理器之裝置、電腦可讀取記憶體裝 置、主板及PCB。 基板10中之電屋可切換介電材料允許製造圖案化載流結 構30 _載w結構3G為根據預定圖案形成於基板上之個別 載流元件35之組合。載流結構3〇包括導電材料。載流 3〇由在電化學製程期間沉積於基板1G上之前驅物形成,在 電化學製程中藉由所施加之電壓使電壓可切換介電材料導 電(參看圖2)。在一實施例中,前驅物為自電極沉積至溶液 中之離子。在維持電壓可切換介電材料處於導電狀態的同 時’將基板10暴露於溶液。 將則驅物根據預定_安_,租u , 床頂疋圖案選擇性地沉積於基板1〇上。預定 圖案係藉由圖案化諸‘ /& a 渚如抗蝕層之不導電層20而形成(參看 圖3B至圖3D)。當雷厥·51'+4么人 壓了切換;I電材料處於導電狀態時, 前驅物僅沉積於基板10之暴露區域上。處於導電狀態之電 壓可切換介電材料可與基板1G之暴露部分中之前驅物形成 電化學結合。在—管絲办丨cb , , 貫施例中,由沉積於基板10上之抗蝕層 形成不導電層20(圖3B$F12n、 ** ㈤β至圖3 D)。接著如所熟知遮蔽及暴露 抗蝕層以產生圖案。 圖2說明電壓可切換介電材料之電阻性質與所施加電壓 ’數關係刊於形成基板之電壓可切換介電材料根據 材料調配物之類型、濃度及粒子間距具有特定特徵電壓值 (Vc)可向電壓可切換介電材料施加電虔⑽以改變該材 料之電阻性質。若Va之量值㈣至…範圍内,則電壓W 換介電材料具有高電阻且因此不導電。若Va之量值超過 151472.doc -13- 201125039
Vc ’則電麼可切換介電材料轉換成低電阻狀態,其在該狀 態下導電。如圖2所示,基板之電阻較佳自高至低急劇切 換以便在兩個狀態間立即轉換。 在實施例中,Vc在1至1 00伏特範圍内以使電壓可切換 介電材料導電。較佳使用下文所列之電壓可切換介電材料 之一種組成,Vc為5至50伏特。在一些實施例中,形成旦 有-定厚度之電壓可切換介電材料以使該材料在關於電場 之特徵化電Μ (例如穿過該材料之厚度的電壓)下由絕緣狀 態切換至導電狀態。在一些實施例中,切換電場可能在1〇 至觸伏特/密耳之間。在—些實施例中,切換電場可能 在50至300伏特/密耳之間。 在一實施例中,電壓可切換材料係由包含導電粒子、長 絲、或粉末分散於包括不導電結合材料及結合劑之層中的 混合物形成。導電材料可佔該混合物之最大比例。亦意欲 包括具有直至施加臨限電壓才導電之性質的其他調配物作 為根據本發明實施例之電壓可切換介電材料。 由35%聚合物黏合劑、〇 5%交聯劑及64 5%導電粉末所 形成之材料提供電壓可切換介電材料之一特定實例。聚合 物黏合劑包括Silastic 35U聚石夕氧橡膠,交聯劑包括Μ。: 過氧化物,且導電粉末包括平均粒度為1〇微米之鎳。電壓 可切換材料之另一調配物包括35%聚合物黏合劑、ι 〇%交 聯劑及64.0%導電粉末’其中聚合物黏合劑、交聯劑及導 電粉末如上文所述。 用於電壓可切換介電材料中之導電粒子、粉末或長絲之 151472.doc 14 201125039 其他實例可包括鋁、鈹、鐵、銀、鉑、鉛、錫、青銅、黃 銅、銅、鉍、鈷、鎂、翻、鈀、碳化鈕、碳化硼及此項技 術十已知可分散於諸如結合劑之材料内的其他導電材料。 不導電結合材料可包括有機聚合物、陶究、耐火材料、 ' ^'油A玻璃’以及此項技術中已知能夠形成粒子間間隔 或粒子懸浮之其他材料。電壓可切換介電材料之實例於諸 如以下之參考文獻中提供:美國專利第4,977,357號美國 專利第5,068,634號、美國專利第5,〇99,38〇號美國專利第 5,142,263號、美目#利第5,189,387號、美目專利第 5,248,517號、美國專利第5,謝,5()9號、w〇 9咖924及 WO 97/26665,所有參考文獻均以引用的方式併入本文 中。本發明意欲涵蓋以上或以下所列出之任何參考文獻之 改變、衍生及變化。 電廢可切換介電材料之另一實例於美國專利第3,685,〇26 號中提供,該專利係以引用的方式併入本文中,其揭示安 置於樹脂材料中之細粉狀導電粒子。電壓可切換介電材料 之又-實例於美國專利第4,726,991號中提供,該專利係以 引用的方式併入本文中,其揭示含有獨立之導電材料粒子 • 及獨立之塗有絕緣材料之半導體材料粒子的基質。其他參 考文獻先前已將電壓可切換介電材料併入現有裝置中諸 如美國專利第5,246,388號(連接器)及美國專利第4 928,199 號(電路保護裝置)中所揭示,該兩個專利均以引用的方式 併入本文中。 圖3A至圖3F說明根據本發明之一實施例,形成如圖】中 151472.doc 15 201125039 所示之基板上之單層載流結構的流程。該流程例示使用電 壓可切換介電材料之電性質根據預定圖案產生載流材料的 製程。 在圖3A中,提供由電壓可切換介電材料形成之基板1〇。 基板H)具有視特定應㈣要Μ之尺寸、形狀、組成及性 質。可根據應用需要來改變電壓可切換介電材料之組成以 使基板為剛性或可撓性。另外,電壓可切換介電材料可根 據既定應用而定形。雖然本文所述之一些實施例基本上揭 不平面基板,但本發明之其他實施例可採用模製或定形為 非平面基板之電壓可切換介電材料,諸如用於連接器及半 導體組件。 在圖3Β中,於基板10上沉積不導電層2〇。不導電層2〇可 由可光成像材料形成,諸如光阻層。不導電層2〇較佳由乾 膜抗蝕劑形成。圖3(:展示在基板1〇上圖案化不導電層2〇。 在一實施例中,在不導電層20上施加遮罩。使用遮罩以經 由正性光阻劑暴露基板10之圖案。所暴露之基板1〇之圖案 對應於隨後將於基板10上形成載流元件之圖案。 圖3 D展示在維持電壓可切換介電材料處於導電狀態的同 時對基板ίο進行電解製程。電解製程形成包括載流元件35 之載流結構30。在一實施例中,電鍍製程在基板丨〇上不導 電層20中藉由遮蔽及暴露光阻劑所產生之間隙丨4中沉積載 抓元件3 5。藉由圖4描述根據本發明之一實施例所採用之 電解製程之其他細節。 在圖3E中’根據需要自基板1〇移除不導電層2〇。在不導 151472.doc -16- 201125039 電層20包括光阻劑之實施例中,可使用諸如氫氧化钟 (KOH)溶液之鹼性溶液自基板1〇之表面剝離光阻劑。又, 其他貫施例可採用水來剝離抗姓層。在圖3F中,可對圖案 化至基板10上之所得導電層30進行拋光。一實施例採用化 學機械拋光(CMP)方式。 圖4詳細描述藉由使用電鍍製程在基板上產生載流元 件。在步驟210中,電鍍製程包括形成電解溶液。載流元 件之組成視用於形成電解溶液之電極組成而定。因此,根 據諸如成本、電阻及熱性質之因素選擇電極組成。視應用 而定,例如電極可為金、銀、銅、錫或鋁。電極可浸沒於 溶液中,包括例如硫酸鹽電鍍、焦磷酸鹽電鍍及碳酸鹽電 鐘。 在步驟220中,在基板10浸沒於電解溶液中的同時向基 板10施加超過電壓可切換介電材料之特徵電壓的電壓。諸 如圖2所說明,基板10切換至導電狀態。所施加之電壓使 基板10導電,致使電解溶液中之前驅物結合至電壓可切換 介電材料。 在步驟230中,來自電解溶液之離子在基板1〇中不導電 層20所暴露之區域中結合至基板1〇。纟一實施例中,阻止 離子結合至已暴露並顯影光阻劑之區$中。㈣,於基板 10上形成之導電材料之圖案與用於圖案化不導電層2〇之正 遮罩匹配。在一此實施例Φ,π , — J肀如此項技術中所熟知,基板 10之暴露區域吸引並結合離子,因為基板相對於電極維持 在疋電愿下以使基板、電極及電解溶液共同包含電解 151472.doc 201125039 池。 本發明實施例所提供之優勢包括以相較於先前技術製程 需要較少步驟之製程將載流元件35圖案化至基板1〇上。舉 例而5 ’在-實施例中,沉積載流元件Μ以在基板⑺上形 成電路而無需蝕刻’且因此亦無需為蝕刻步驟沉積緩衝層 或遮蔽層。另外,本發明實施例允許載流元件Μ接形成 於基板1G上而不是晶種層上。此舉使得載流元件35之垂直 厚度相對於由其他製程形成之類似裝置之垂直厚度降低。 B.具有雙面基板之裝置 某些裝置包括於兩個或兩個以上側面上採用冑組件之基 板。當使用兩個側面時,可保留在單一基板上之載流元件 數目增加。因而,古需要高密度組件分佈時,通常使用雙 面基板。雙面基板包括例如PCB、印刷線路板、半導體晶 圓、撓性電路、底板及積體電路裝置。在該等裝置中,通 常使用通路或套筒使基板之兩個平坦側面互連。通路或套 筒在基板之各平坦側面上之載流元件之間建立電連接。 圖5呈現一實施例,其十裝置包括具有一或多個電鍍通 路350之雙面基板310。通路350自基板之第一平坦表面312 延伸至基板之第二平坦表面313。第一表面312包括具有複 數個載流元件335之載流結構330。第二表面313包括具有 複數個載流元件345之載流結構34〇。載流結構33〇、34〇係 藉由電化學製程於基板310之各別側面3.12 ' 3 13上製造。 在一實施例中’使用電解製程形成前驅物之溶液,當電壓 可切換介電材料處於導電狀態時,將該等前驅物沉積於基 151472.doc -18- 201125039 J第表面或第二表面上。前驅物根據各別第—表 或第表面312、313上預先存在之不導電層之圖案沉積 於基板310上。 在實施例中,於基板310中形成通路35〇 ,隨後對基板 進行電解製程。基板31G之各側面312、313均包括圖案化 不導電層(未圖示)。在—實施例中,圖案化不導電層為經 圖案化以暴露基板31〇之第一側面及第二側面312、313上 之選擇區域的光阻層。置放通路35〇以使通路35〇之電鍍表 :隨後接觸第一側面及第二側面312、313上之一或多^載 '"牛5 345。在電解製程期間’在製造載流結構wo 及340的同時電鍍通路35〇。以此方式提供具有導電套筒或 側壁355之通路350,以延伸基板31〇之第一表面3丨2上之一 個載流元件335與第二側面3 13上之一個載流元件的電 連接。 圖6呈現根據本發明之一實施例產生雙面基板3 1〇的流 程。在步驟410中,基板310由電壓可切換介電材料形成, 且其具有所要應用所需之尺寸、形狀、性質及特徵。在步 驟420中,在基板31〇之第一側面及第二側面312、313上沉 積不導電層320。在步驟430中,在基板310之第一側面312 上圖案化不導電層320。較佳地基板3 1 〇之至少第一側面 312上之不導電材料為可光成像材料,諸如使用正遮罩圖 案化之光阻劑。正遮罩允許基板31〇之選擇區域經由不導 電層320暴露。在步驟440中’在基板310之第二側面313上 圖案化不導電層320。在一實施例中,基板3 1 〇之第二側面 151472.doc •19· 201125039 3 13上之不導電層32〇類似地亦為光阻劑,其隨後經遮蔽及 暴露以形成另一圖案。所得圖案經由光阻層暴露基板 310 ° 在步驟450中,形成一或多個貫穿基板31〇之通路35〇。 在基板310之各側面312、313上,通路350貫穿基板310之 未覆蓋部分。通路350係由所形成之貫穿基板31〇之側壁界 疋。在步驟460中,對基板310進行一或多個電解製程以電 鍍第一側面312、第二側面313及通路350之側壁。在一實 施例中,在步驟460中在向電壓可切換介電材料施加外加 電壓以使基板處於導電狀態的同時對基板31〇進行單一電 解製程。基板310之導電狀態使得電解溶液中之離子結合 至基板310宁第一表面及第二表面312、313上之未覆蓋區 域。電解質流體亦移動通過通路3 5 〇以使離子結合至通路 350之側壁,形成延伸貫穿通路35〇之導電套筒355。通路 350貫穿第一側面及第二側面312、313上之載流元件以電 連接第一側面312上之載流結構330與第二側面313上之載 流結構340。 在步驟470中根據需要自基板移除不導電層32〇。在不導 電層320包括光阻劑之實施例中,可使用諸如koh溶液之 驗性溶液自基板3 10之表面剝離光阻劑。在步驟4 8 〇中,抛 光所得載流結構330及/或340。在一實施例中,採用cmp 來拋光載流結構330。 可對參考圖5及6所述之實施例進行若干變化。在一種變 化形式中,可以獨立步驟於第一表面312上沉積第一不導 I51472.doc -20· 201125039 電層且可於第二表面313上沉積第二不導電層。第一不導 電層及第二不導電層可由不同材料形成’且可提供除能夠 形成圖案以電鍍基板以外的不同功能。舉例而言,第一不 導電材料可由乾抗钮劑形成’而第二不導電材料可由可光 成像絕緣材料形成。乾抗银劑可在載流層於第一側面3 ! 2 上形成之後剝離’而可光成像絕緣材料為永久性的且保留 於第一'表面3 1 3上。 另外’可使用不同電鍍製程來電鍍第一表面312、第二 表面313及通路350之表面355。舉例而言,可以與第一表 面312獨立之步驟電鍍基板31〇之第二表面313以使用不同 電極及/或電解溶液電鍵第一表面及第二表面312、 由於本發明之實施例減少形成載流層所需之步驟,因此在 雙面基板310上形成載流層33〇及34〇尤其適宜。使用不同 電鍍製程便利於製造用於基板31〇之相對側面上之載流結 構的不同材料。可簡單地切換電解槽以包括不同前驅物來 提供不同類型之載流材料。 舉例而言’諸如PCB之裝置之第一側面意欲暴露於環 境’而相對側面需要高級導體。在此實财,可在基板之 第一側面上電鍵錄圖案4可在基板之第二側面上電銀金 圖案。此舉使PCB能約在PCB之暴露側面上具有更耐久之 載流材料。 可在基板中鑽出、蚀刻或以其他方式形成任何數目之通 路通路可使載流元件,包括電組件或電路互連。或者, 叮使用通路使基板—側±的额元件接地至自基板之第二 151472.doc -21 - 201125039 側面可達的接地元件。 根據本發明之一實施例之雙面基板的優勢包括來自電極 之前驅物與通路350之表面形成電化學結合。因此,可安 全地電鍍通路350,使將會中斷基板310之兩個側面間之電 連接的不連續性風險最小。 C.具有多層基板之裝置 一些裝置可能在一個裝置中包括兩個或兩個以上基板。 堆疊基板使裝置能夠在有限佔據面積内併入高密度載流元 件’諸如電路及電組件。圖7說明多基板裝置7〇〇。在所示 實施例中,裝置700包括第一基板、第二基板及第三基板 710、810、910。各基板710至910係由電壓可切換介電材 料形成。如同先前實施例’在不施加超過電壓可切換介電 材料之特徵電壓之電壓下,基板710至910不導電。雖然圖 7說明具有3個基板之實施例,但其他實施例可包括更多或 更少基板。應瞭解基板亦可以除堆疊以外之不同配置排 列’諸如彼此相鄰或正交。 各基板710、81 0 ' 9 10分別具有至少一個載流結構73 〇、 8 3 0、9 3 0。各載流結構7 3 0、8 3 0、9 3 0分別由複數個載流 元件73 5、83 5、935形成。載流元件735、835、935各自係 在對處於導電狀態之其各別基板71〇、81〇、910進行電化 學製程時形成。較佳在形成各別載流層735、835、935 後’將基板71 0、8 10、910彼此相疊安裝。 裝置700包括第一電鍍通路750以將第一基板710上之載 流元件735電連接至第三基板91 〇上之載流元件93 5。裝置 151472.doc -22- 201125039 700亦包括第二電鍍通路850以將第二基板81〇上之載流元 件835與第三基板91〇上之載流元件935電連接。以此方式 將裝置700之載流結構730、830、930電互連。裝置700中 所示之電鍍通路750、850之配置僅為例示性的,因為亦可 採用更多或更少通路。 舉例而言’可使用額外通路將載流元件735、835、935 之一連接至另一基板上之任何其他載流元件。較佳地,在 基板710、810、910中形成第一電鍍通路及第二電鍍通路 750、850 ’隨後個別電鍍基板71〇、810、91〇。因而,在 電鑛前’在預定位置形成貫穿基板71〇、81〇、91〇之電鍍 通路750、850以便根據需要連接不同基板之載流元件 73 5、835、935。對於第一電鍍通路75〇,在電鍍任何基板 前於基板710、810、910中之預定位置形成開口。同樣, 對於第二電鍍通路850 ’於基板810、910中之預定位置形 成開口,隨後電鍍彼等基板。第一電鍍通路及第二電鍍通 路750及850之預定位置對應於各別基板表面上將形成載流 材料之未覆蓋區域。在隨後之電解製程期間,將前驅物沉 積於基板之此等未覆蓋區域中以及各基板中所形成容納通 路750、850之開口内。 為簡單起見,將參考第一基板71 0描述裝置700之詳情。 第一基板710在載流元件735之間包括間隙714。在一實施 例中,間隙714係藉由遮蔽光阻層,接著在於基板710上製 造载流元件735後移除剩餘之光阻劑而形成。使用類似製 程形成第二基板及第三基板810、910。第一基板710係安 151472.doc •23· 201125039 裝在第二基板810之載流結構830上。如同第一基板71〇, 第二基板810係直接安裝在第三基板91〇之載流結構93〇 上。 在上述實施例之一種變化形式中,裝置7〇〇中之一或多 個基板可能為雙面基板。舉例而言,第三基板91〇可能為 雙面基板,因為第三基板910位置處於裝置7〇〇之底部,使 第三基板能夠輕易地併入雙面構造。因此,裝置7〇〇可包 括比基板多的載流結構以使裝置組件部分密度最大化及/ 或使裝置之總佔據面積最小化。 基板710、810、910之組成以及用於各基板之特定載流 材料可隨基板而不同。目而,例如第一基板71〇之載流結 構可能由鎳形成,而第二基板81()之載流結構請係由金形 成。 圖8說明產生具有多層基板之裝置(諸如裝置7〇〇)的流 程,其巾兩個或兩個以上基板由電壓可切換介電材料形 成。該裝置可由單面基板及/或雙面基板之組合形成。在 -實施例中’多基板裝置·包含各別形成之具有載流結 構之基板4考裝置·,在步_时,由電壓可切換介 電材料形成第-基板71〇。在步驟62〇中,將第一不導電層 沉積於第一基板71〇上。如同先前所描述之實施例,第二 不導電層可為例如可光成像材料,諸如光阻層。在步驟 630中’第—不導電層經圖案化以形成暴露基板710之所選 區域。在-實施例中,遮蔽及接著暴露光阻層以形成圖 案,使得根據正遮罩之圖案暴露基板。 151472.doc -24· 201125039 在步驟640中,於基板71〇中形成第一通路乃^。第一通 路750較佳係藉由在基板71()中#刻—孔而形成。可根據需 要於基板710_形成其他通路。於基板上預定定位選擇載 流几件735之位置中蝕刻通路75〇 ,以連接至裝置7〇〇中其 他基板之載流元件。在步驟65〇中,對第一基板71〇進行電 解製耘。電解製程根據第一基板7丨〇之設計要求採用電極 及/合液。選擇電解製程之組件,包括電極及電解溶液之組 成,以提供所要前驅物,亦即形成導電層73〇之材料。在 步驟660中,移除第一基板71〇上之其餘不導電層。接著可 在步驟670中較佳使用CMP拋光第一基板71〇上之載流元件 735。 形成第一基板710後,可在步驟68〇中形成其他基板 81〇、910以完成多基板裝置7〇〇。使用步驟61〇至67〇之組 口形成隨後之基板810' 910。可如根據步驟64〇及65〇中所 述在另一基板中形成一或多個其他通路,諸如第二通路 850。裝置700可包括如步驟61〇至68〇中所述或如上文關於 雙面基板所述形成之其他基板。 可根據需要對各基板710、8 1 0進行變化。舉例而言,裝 置中所使用之基板可能具有組成不同之電壓可切換介電材 料。因此,施加至各基板以克服特徵電壓之外加電壓可隨 基板而不同。用於不導電層之材料亦可隨基板而不同。另 外,可藉由例如不同遮蔽、成像及/或抗蝕劑顯影技術來 圖案化不導電層。此外,用於在基板表面上產生載流元件 的材料亦可隨基板而不同。舉例而言,可視基板之特定設 151472.doc •25· 201125039 δ十參數針對τ同基板改變或變化用於㈣各基板之電極。 在-種變化形式中,較佳可為包括諸如在基板堆疊之一 鳊構u至:>' 個雙面基板之製程。可例如形成在兩個平坦 側面上均包括載流元件935的第三基板9丨〇 ^在此變化形式 中’將不導電層沉積於第三基板91〇之第一側面及第二側 面上。第二側面上之不導電層可由與第一側面上之不導電 層相同的材料製造’但在一些應用中,基板之第二側面可 月b需要不同類型的可光成像材料或其他不導電表面。接著 將第二基板910之各側面上的不導電層個別圖案化。當將 各別不導電層圖案化時,第三基板91〇之第一側面及第二 側面未經覆蓋。基板各側面上之暴露區域可一起或以各別 電鍍步驟電鍍。 諸如上文所示之實施例可用於PCB裝置中β ρ〇Β具有各 種尺寸及應用,諸如用作印刷線路板、主板及印刷電路 板。一般而言,PCB嵌入或以其他方式包括高密度載流元 件,諸如電組件、導線及電路。在多基板裝置中,pCB之 尺寸及功at*可變化。根據本發明之一實施例,包括peg之 裝置具有由電壓可切換介電材料形成之基板。可在基板上 塗覆諸如乾膜抗蝕劑之光阻劑。市售乾膜抗蝕劑之實例包 括由 Mitsubishi Rayon Co.製造之Dia】on FRA305。沉積於 基板上之乾膜抗蝕劑之厚度足以允許基板在對應於經由遮 罩暴露抗蝕劑之位置之所選位置暴露。 使用諸如關於圖3所述之電鍍製程將導電材料電鍍於基 板之暴露區域上。由電壓可切換介電材料形成之基板可用 151472.doc • 26 - 201125039 於各種應用。可根據各種印刷電路板應用之需要形成電壓 可切換介電材料、對其進行定形及定尺寸。印刷電路板之 實例包括例如⑴用於安裝及互連電腦組件之主板;(ii)印 刷線路板;及(iii)個人電腦(pC)卡及類似裝置。 下文描述基礎製程之其他變化。 1.脈衝電鍍製程 本發明之一實施例採用脈衝電鍍製程。在此製程中,將 電極及包含電壓可切換介電材料之基板浸沒於電解溶液 中。在電極與基板之間施加電壓,使得電壓可切換介電材 料變得導電。所施加電壓亦引起電解溶液中之離子沉積於 基板之暴露區域上,藉此電鍍載流結構。在脈衝電鍍製程 中調節電壓,且電壓遵循諸如圖9中所示之例示性波形 900之波形。波形9〇〇類似於方波,但另外包括前緣尖峰 910。前緣尖峰910較佳為足以克服電壓可切換介電材料之 觸發電壓Vt的極短持續時間之電壓尖峰,其中該觸發電壓 為使電壓可切換介電材料進入導電狀態所必須超過之臨限 電壓。在一些實施例中,觸發電壓相對較大,諸如100至 400伏特。 旦超過觸發電壓且電壓可切換介電材料處於導電狀態 後,只要施加至電壓可切換介電材料之電壓保持高於較低 材制電壓Ve即可保持電壓可切換介電材料處於導電狀態。 在圖9之波形900中,應瞭解前緣尖峰91〇之後為電壓超過 箝制電壓的平線區920。平線區92〇之後為電壓恢復基線 930(諸如0伏特)之鬆弛期,接著重複該循環。 151472.doc •27· 201125039 2.反向脈衝電鍍製程 本發明之另—實施例採用反向脈衝電錄製程。此製程基 本上與上述脈衝電㈣程相同,例外之處在於在平線區 92〇(圖9)處電㈣性逆轉’使得在電極而不是基板處進行 I鐘。例不性波形1GGG示於圖附,其中正值及負值部分 一 土本上相同之1值但極性相反。負值部分之形狀在量 $或持續時間方面不需要與正值部分之形狀匹配,且在_ 實施例中,波形1000之負值部分不包括前緣電壓尖峰。 2向脈衝電鑛之—個優勢在於其產生更平滑之電鍵效果。 田電[逆轉時’電鑛表面上逆轉前電鍵進行最快速的區域 成為最谷易發生溶解的區域。因&,電鐘中之不平整傾向 於隨時間而變得平滑。 3.沉積並圖案化不導電層 本發明之另一實施例採用絲網印刷法在由電壓可切換介 材料形成之基板上顯影圖案化不導電層。此實施例避免 使用諸如光阻劑之材料來顯影用於在基板上沉積載流材料 之圖案。在絲網印刷製程中,機器分配器根據預程式化之 案向基板表面塗覆介電材料。絲網印刷液體塗覆物通常 呈2膠或樹脂形式’諸如KaptGn。與使用光阻劑材料用於 不導電層之其他實施例相反’絲網印刷或另一塑膠 或樹脂永久性地塗覆至基板表面。因而,絲網印刷提供以 下優勢.α併於基板上沉積並圖案化不導電材料之步驟, 以及避免自基板表面移除不導電材料之步驟。 4.單一表面上之多類型導電材料 151472.doc •28- 201125039 另外,載流7C件可由兩種或兩種以上類型之載流材料製 造於基板表面上。包括電壓可切換介電材料之基板適合由 若干種類載流材料電鑛。舉例而言,可向基板表面應用兩 種或兩種以上電解製程以產生不同類型之載流粒子。在一 項實施例中,採用第-電解製程在基板表面上所形成之第 -圖案令沉積第一導電材料。隨後,纟包括第一導電材料 之基板上圖案化第二不導電層。接著可採用第二電解製 私,使用第二圖案沉積第二導電材料。以此方式,基板可 包括多種類型導電材料。舉例而言,可在基板上沉積銅以 便形成導線,並且可在同一表面上需要優越導電性之其他 處沉積另一導電材料’諸如金。 E·本發明實施例之其他應用 本發明實施例包括具有上面已沉積載流結構之電壓可切 換介電材料基板的各種裝置。載流結構可包含電路、導 線、電組件及磁性材料。本發明實施例之例示性應用描述 或列於下文中。本文中所述或所列之應用僅說明本發明之 多樣性及靈活性,且因此不應理解為詳盡清單。 1.插頭連接器 貫施例中,知_供插頭連接器。舉例而言,使用電壓 可切換介電材料形成母插頭連接器之内部結構。可使用電 壓可切換介電材料形成母插頭連接器之内部結構内的接觸 導線電壓可切換介電材料可使用例如接受呈液體形式之 電壓可切換介電材料的模於内部結構内定形。當配合兩個 連接器時所得内部結構包括與相應公插頭連接器相對的 151472.doc -29- 201125039 配合表面,過配合表面中之孔到達插頭插口。孔及插 頭插口對應於接受來自公連接器之插頭的位置。 為在連接器内提供導電接觸元件,且如圖】it所示,該 内部結構可分成區段丨〗00以 孔的插頭插口 1110之長度。 暴露延伸至配合表面1120中之 圖12中所示之不導電層1200, 諸如光阻層,可沉積於—個區段測上。接著不導電層 1200可經圖案化以使各插頭插口 111〇之底表面。難由不 導電層1200暴露1著可對該㈣結構之—或兩個區段 圖進行電解電鍍製程。在電鑛製程期間,向該内部結構 施加電麼以使f麼可切換介電材料導電。接著,將導電材 料電鍵於該㈣結構中之各插頭插口 U1G之底表面1210 上《在插頭插口 1110中形成接觸導線後,即可移除不導電 層1200並使^段u⑻再接合。亦可將該内部結構覆蓋在外 殼内以完成母插頭連接器。 根據本發明之實施例形成插頭連接器存在若干優勢。電 鐘内部結構使得能夠以一㈤電鑛製程在内部結冑中包括大 量插頭插口。此外,由於導線接點可製造得更細,因此可 形成更緊密靠在一起的插頭插口以降低插頭連接器之尺 寸。插頭連接器亦可提供電壓可切換介電材料所固有之過 電壓保護性質。 ° 2.表面黏著封裝 面黏著封裝將電子組件黏著至印刷電路板表面。表迁 黏著封裝覆蓋例如電阻器、電容器、二極體、電晶體及书 體電路裝置(處理器、DRAM等)^封裝包括向内或向外马 151472.doc 201125039 向以連接被覆蓋之電組件的導線。表面黏著半導體封裝之 特定實例包括小型封裝、四邊扁平封裝、塑膠晶片承載封 裝(plastic leaded chip carrier)及晶片承載插座。 製造表面黏著封裝包括形成封裝導線之框架。框架係使 . 帛諸如環氧樹脂之材料模製。此後,在經模製之框架中電 ' 鍍導線。在本發明之實施例中,可使用電壓可切換介電材 料形成框架。於框架上形成不導電層以界定導線之位置。 不導電層可在模製製程期間、在隨後模製製程期間或藉由 遮蔽製程使用諸如上述之可光成像材料形成。在電鍍製程 期間向框架❹電壓以使框架導電。在框架上由不導電層 之圖案所界定之位置中形成導線。 藉由使用電壓可切換介電材料,可製造更細或更小導 線,從而獲得在PCB上佔據更小佔據面積之更小封裝。電 壓可切換介電材料亦固有地提供過電壓保護以保護封裝之 内含物不受電壓尖·損壞。 圖13說明與中間層相關之某些實施例。在_些應用中, 可月b適且在VSDM與載流結構中之載流材料之間併入—或 多層。此等層可能具有可感知之厚度(例如大於數十奈 • 數微米、數十微米、或甚至數十毫米)或可能為單; 般薄(例如厚度為約一個原子 '數個原子或一個分子)。出 於本說明書之目的,該等層稱為中間層。 圖13包括根據—些實施例與使用中間層相關之例示性處 理步驟(左側)及相應結構(右側)的圖示。在步心扇中, 提供VSDM 1302。在一些情形下,vsdm可能以基板⑽ I51472.doc 201125039 上之層或塗層形式提供e VSDM可具有特徵電壓,超過該 特徵電壓時VSDM變得導電。在一些實施例中’ vsdm之 特徵電壓高於與電子裝置相關之典型「使用」冑壓(例如 高於3伏特、5伏特、12伏特或24伏特)。在一些實施例 中’ VSDM之特徵電壓高於用於電鍍材料之典型電壓(例如 高於0.5伏特、1>5伏特或2·5伏特)。在—些情形下,電鍍 可能需要高於典型電鍍電壓且高於特徵電壓之電壓。 在步驟1310中,可使用遮罩1312遮蔽VSDM 13〇2,但對 於某些應用可能不需要遮蔽。通常,遮罩1312界定上面形 成載流結構之VSDM之暴露部分1314及上面不沉積載流材 料之「遮蔽」區域(例如在遮罩下方)。在圖丨3中所示之實 例中,遮罩1312界定可在上面製造載流結構之VSDM 13〇2 之暴露部分13 14。 在步驟1320中,中間層1322可沉積於暴露部分1314之至 少一部分上。中間層1322可能足夠厚以便表現某些所要性 質(例如黏附性、擴散阻斷性、改良之電性質及其類似性 質)。在一些情形下,可使用中間層將聚合物附接至VSDM 1302。在一些情形下,中間層可能足夠薄及/或導電以便 隨後可在中間層1322上沉積載流材料。中間層1322可形成 絕緣障壁,且在一些情形下,可提供導電性通路通道及/ 或其他非線性效應。 在步驟1330中,載流材料1332可沉積於中間層上。在一 些實施例中’可在形成載流結構後移除遮罩1312。在圖13 中所述之實例中,步驟1340說明移除遮罩1312,產生包含 151472.doc •32· 201125039 載流材料及中間層之載流結構1342。 中間層可包括擴散障壁以減少或防止於載流材料(例如 Cu)與VSDM材料之間擴散。例示性擴散障壁包括金屬、氮 化物、碳化物、矽化物及在一些情形下其組合。例示性擴 散障壁包括 TiN、TaN、Ta、W、WN、SiC、Si3N4、 TaTiN、SiON、Re ' MoSi2、TiSiN、WCN、其複合物及其 他材料。 中間層可能導電。對於極薄中間層(例如小於1〇〇 nm、 50 nm或甚至小於10 nm),即使相對具電阻性之材料亦可 提供足夠電流密度使得電流可自沉積之載流材料流向 VSDM相。中間層可能為導電聚合物,諸如某些摻雜聚噻 吩及/或聚苯胺。 可使用視線 >儿積(line-of sight deposition)、物理氣相沉 積、化學氣相沉積、電沉積、旋塗、喷霧及其他方法製造 中間層。 各種貫細例包括電沉積載流材料。在一些實施例中,將 VSDM(視情況包括中間層)浸沒於電鍍液中,其後產生電 鍵偏壓以電鑛載流材料。在一些情形下,在仍經受電鑛偏 壓的同時將經電鍍VSDM自電鍍槽移除。電沉積可包括施 加ο. 1至1 〇毫安/平方公分之電流,例示性電鍍液可包括濃 度為〇·4至100 mM之銅離子、諸如[乙胺、吡啶、吡咯啶、 經基乙基二乙胺、芳族胺及氮雜環]之銅錯合劑,莫耳比 為〇. 1至2且pH值為3至7。一些實施例可使用如美國專利公 開案第20〇7/〇〇62817 A1號及第2007/0272560 A1號中所述 151472.doc -33· 201125039 之程序及材料,該等公開案之揭示内容以引用的方式併入 本文中。 某些實施例包括電接枝一或多層,如例如美國專利申請 公開案第2005/025563 1 A1號中所述,該公開案之揭示内 容係以引用的方式併入本文中。在一些實施例中,沉積中 間層可包括電接枝中間層。包含電接枝之實施例可用於藉 由併入經電接枝之中間層而在VSDM材料上沉積絕緣層(例 如絕緣聚合物)。電接枝可描述為聚合物之電化學結合(例 如電結合),且可包括將VSDM浸沒於具有已溶解之有機前 驅物的溶液中。施加適當電壓(包括電壓分佈)可使VSDM 傳導電子,此舉可使已溶解之聚合物電化學沉積於VSDM 之表面上。因而,聚合物可電結合至VSDM。 例示性電接枝實施例可包括將VSDM浸沒於包含有機前 驅物之溶液中。例示性溶液可於在DMF中包含5E-2 mol/L 過氣酸四乙銨之溶液中包括丁基曱基丙烯酸酯,含量為每 公升溶液5莫耳甲基丙烯酸丁酯。VSDM可作為工作電極, 使用Pt對立電極及Ag參考電極。經浸沒之VSDM可經受足 以使VSDM導電之電壓分佈(例如-0.1至-2.6 V/(Ag+-Ag)之 循環電壓)並循環(例如以100 mV/s之速率)以沉積有機膜 (例如聚丁基曱基丙烯酸酯)。 在其他實施例中,可藉由將VSDM浸沒於包含MMA之溶 液(例如3.125 mol/L MMA、IE-2 mol/L四氟硼酸4-硝基苯 基重氮鹽及2.5E-2 mol/L硝酸鈉於DMF中之溶液)中並且使 經浸沒之VSDM經受足以使VSDM導電之電壓循環而將聚 151472.doc -34- 201125039 曱基丙烯酸曱酯(pMMA)膜電接枝至VSDM材料。例示性 電壓循環可包括在-(^與」V/(Ag+/Ag)之間以1〇〇 mWs循 環’以便在VSDM上形成pMMA層。 圖14說明併入導電底板之例示性方法及結構。在一些應 用中,可也適宜在VSDM層「下方」或「後方」提供導電 底板。圖14為根據某些實施例,與導電底板相關之例示性 處理步驟(左側)及相應結構(右側)的圖示。 在步驟1400中,提供導電底板丨4^。在一些情形下,導 電底板可併入基板中或併於基板上。在一些實施例中,導 電底板本身可充當基板(例如厚金屬箔或金屬片)。在步驟 1410中’可將電壓可切換介電材料1412沉積於導電底板之 至少一部分上(例如藉由旋塗)。 在一些實施例中,VSDM 1412可經遮蔽以劃分暴露區域 供隨後形成載流結構。在其他實施例中,可能不遮蔽
VSDM 1412。在視情況進行之步驟"20中,可向vsDM 1412施加遮罩1422,從而界定可沉積載流結構之區域 1424。 在步驟1430中,可藉由將導電材料沉積於vsDM 1412上 (在此貫例中’於區域1424中)來形成載流結構1432。在視 情況進行之步驟1440中,可移除遮罩1422。 導電底板可減少電流通過VSDM之距離或厚度(例如導電 底板可充當「匯流排」)。導電底板可改良(例如使平滑或 使更均勻)通過VSDM之電流密度分佈。不具有導電底板之 實施例可能需要一些水平方向(亦即垂直於VSDM層之厚 151472.doc -35· 201125039 度)之電流通道。具有導電底板之實施例可減少電流通道 之距離’因為電流可以與VSDM層正交之方向自載流結構 貫穿VSDM層到達導電底板。 導電底板可在沉積(例如載流結構沉積)期間改良電流密 度之均勻性並且可在某些靜電放電(ESD)事件中改良 VSDM之效能。導電底板可致使減少電流通過之距離,相 較於未安置於導電底板上之VSDM層,可提供較低電阻。 或者,可將較薄VSDM層與導電底板組合以產生與無導電 底板之較厚VSDM層相等的性質《導電底板可能為金屬的 (例如Cu、A卜TiN);導電底板可包括導電聚合物。 圖15為根據一些實施例附接封裝的圖解說明。封裝可附 接至載流結構及/或電壓可切換介電材料。可使用封農保 護所附接之組件(例如免受粉塵、濕氣及其類似物損壞)。 可提供封裝以改良機械性質(例如強度、硬度、抗翹曲性) 及/或可提高可進一步處理經封裝之組件的容易性(例如附 接導線至裝置)。封裝可包括通路、螺栓、管線、電線及/ 或封裝内所含裝置之其他連接。 圖15說明將封裝1502附接至包括沉積於電壓可切換介電 材料1505上之載流結構1504的組件。在此實例中,電壓可 切換介電材料1505可安置於視情況選用之導電底板〖5〇6 上,該導電底板可安置於視情況選用之基板15〇8上。在某 些實施例中,㈣可在不存在導電底板及/或不存在基板 的情況下附接至載流結構及/或VSDM。 在步驟15GG中’封|15〇2通常附接至電壓可切換介電材 151472.doc •36- 201125039 料1505及載流結構1504之至少一部分上。封裝可包括聚合 物、複合物、陶瓷、玻璃或其他材料。封裝可能為絕緣 的。在一些實施例中,封裝可包括聚合物塗層,諸如酚系 物、環氧樹脂、酮(例如聚醚醚酮或PEEK)及/或微電子封 裝及/或製造印刷線路板中所使用之各種材料。 在視情況進行之步驟1510中’可移除基板15〇8。某些實 施例包括可溶解、可触刻或可熔融之基板。基板可包括在 低於攝氏50度之度下炼融的壞或其他材料。基板可包括 金屬羯。在某些實施例中’可在基板與導電底板(或 VS DM ’視情形而疋)間之介面處併入剝離層,該剝離層可 改良基板之可移除性。剝離層可包括中間層。 在視情況進行之步驟1520中’可移除導電底板15〇6。在 一些情形下(例如包含Cu之導電底板),可溶解或蝕刻(例如 在適當酸中)導電底板。在一些情形下,包含導電聚合物 之導電底板可溶解於有機溶劑中。可熱蝕刻、電聚蝕刻、 灰化或以其他方式移除導電底板。 在一些實施例中,VSDM可直接安置於基板上,且在形 成載流結構後,且往往在已附接封裝後可移除基板。在— 些貫施例中’在不存在基板的情況下,VSDm可安置於導 電底板上且在已形成載流結構後可移除導電底板。在此等 應用及其他應用中,剝離層可有助於移除。 圖16A及圖16B(分別)說明根據某些實施例之可移除接觸 遮罩之截面圖及透視圖。在此實例甲展示具有電壓可切換 介電材料(VSDM)層1602之基板1600,但可能在不存在某 151472.doc •37· 201125039 板的情況下將接觸遮罩用於電壓可切換介電材料。 在一些實施例中’接觸遮罩1610包括絕緣腳1620及電極 1630。電極1630可連接至一或多個電導線1632,此舉可用 於電化學反應。接觸遮罩1610通常包括一或多個開口 1 640,該等開口可能為絕緣腳丨62〇中之開口。 絕緣腳1620可以形成密封之方式將接觸遮罩161〇密封地 附接至VSDM 1602 » VSDM 1602之密封區域經遮蔽使免於 沉積或其他反應。在一些實施例中,可抵靠VSDM 1602對 接觸遮罩1610施壓。通常絕緣腳1620可具有充分順應性使 得接觸遮罩1610遮蔽V SDM 1 6 02之一區域以免形成載流結 構且界定可在上面形成載流結構的vsdm丨6〇2之一部分 1650。 絕緣腳1620可使電極1630與VSI)M 1602分離一段距離 1660。距離1660可能小於1 cm、5 mm、i mm或甚至小於 500 μηι。絕緣腳1620亦可支撐實質上平行於VSDM 16〇2之 電極1630,其可改良部分165〇中之電流密度的均勻性(例 如在沉積期間)。絕緣腳1620可由各種陶瓷、聚合物或其 他絕緣材料製造,諸如聚醯亞胺、聚四氟乙烯、乳膠、光 阻劑材料、環氧樹脂、聚乙烯及旋塗聚合物。在一些實施 例中,可使用中間層改良絕緣腳與電極之黏附性及/或密 封性。在一些實施例中’可使用中間層改良絕緣腳與 VSDM之密封性及/或黏附性。 開口 1640可經配置以使一或多個部分165〇暴露於含有與 形成載流結構相關之離子的流體(例如液體、氣體、電漿 151472.doc •38· 201125039 及其類似物)。舉例而言,沉積銅導體可包括將部分1650 暴露於具有銅離子之溶液。通常,開口 1640足夠大及/或 多以便可「持續地」或足夠快地供應沉積流體,使得沉積 體之供應不會限制沉積。 電極1630可由適合導電材料製造。在一些實施例中,電 極163 0可包括金屬箔,諸如丁丨、pt或Au箔。接觸遮罩16⑺ 亦可包括其他材料,諸如改良機械性質之層、改良黏附性 之層、改良沉積品質之層及其類似物。電極163〇及絕緣腳 1620可各包含複數種材料。在某些實施例中,使用具有圖 案(例如與部分1650之形狀匹配之圖案)之模具(未圖示)向 接觸遮罩1610之「頂」側施加均勻壓力。 形成一或多個載流結構可包括電化學沉積,且在一些情 形下可包括電化學圖案複製(ECPR),如美國專利申請公開 案第2004/0154828 A1號中所述,該公開案之揭示内容以 引用的方式併入本文中。 圖1 7說明根據某些實施例,沉積載流材料形成載流結 構。沉積製程之例示性步驟示於圖17之左側,且例示性結 構示於圖1 7之右側。 在步驟1700中,可對電壓可切換介電材料(VSDM)171〇 施加接觸遮罩1610形成「夾層結構」1720。夹層結構172〇 可視情況包括基板1712。通常VSDM 17 10及基板1712可為 平坦的且足夠硬使得接觸遮罩1 6 1 〇可密封地附接至vsDM 1 710。通常’例如使用夾鉗或其他施壓方式將接觸遮罩 1610可移除地附接至VSDM 1710。 151472.doc -39- 201125039 在步驟1730中,夾層結構172〇可浸沒於提供與載流材料 相關之離子源的流體1 732中。在一些實施例中,流體1 732 可能為電鍍液《舉例而言,具有銅離子之溶液可用於製造 銅載流結構,其中金屬銅形成該結構之電導體。可循環及/ 或攪拌流體1732以使其穿過開口丨64〇,從而使部分丨65〇暴 露於流體。 在步驟1740中,可在電極163〇與¥31)河171〇之間產生電 壓Π42。電壓1742(量值)通常大於VSDM 1710相關之特徵 電壓’使得VSDM Πΐ〇在電壓1742下傳導電流。電壓1742 可使載流結構1 744沉積於部分丨65〇上。可足夠快速地補充 流體1732(例如經由開口 ι64〇)以便均勻電鍍載流結構。 在步驟1750中,可移除接觸遮罩1610。在一些實施例 中,接觸遮罩可於多次沉積再使用。在一些實施例中,可 在將VSDM/接觸遮罩浸沒於電鍍液中之前施加電壓◊在一 些實施例中’可維持所施加之電壓直至自電鍍液移除 VSDM/接觸遮罩之後。 圖1 8說明根據某些實施例使用蝕刻製程製造之載流結 構°例示性步驟示於圖丨8之左側,且例示性結構示於圖j 8 之右側。 在步驟1800中,可向安置於電壓可切換介電材料 (VSDM)1804(其可安置於基板1806之頂部)上之導體1802施 加接觸遮罩1610形成「夾層結構」18〇8 ^接觸遮罩1610界 定欲暴露於蝕刻溶液的導體18〇2之一或多個部分丨814,並 防止位於遮罩下之區域中的導體1802之區域被蝕刻。 15l472.doc •40· 201125039 在步驟1810中’夾層結構18〇8可浸沒於蝕刻溶液l8i2 中。通常可使用所施加之電壓,選擇蝕刻溶液1812來電化 學蝕刻導體1802。蝕刻溶液1812可穿過開口 164〇達到暴露 部分1814。亦可藉由逆轉所施加電壓的符號(或極性),而 將沉積溶液作為蝕刻溶液操作。 在步驟1820中,可在電極163〇與乂8^^ 18〇4之間施加電 壓1822。可選擇電壓1822以匹配蝕刻溶液1812之組成且視 情況匹配蝕刻溶液1812經由開口 1640之循環,從而可蝕刻 導體1802。通常,電壓1822大於與VSDM 18〇4相關之特徵 電壓,該特徵電壓可能大於典型蝕刻電壓(例如丨伏特、3 伏特或5伏特)。仍未經蝕刻之導體18〇2之區域可成為一或 多個載流結構1 824。 在步驟1830中,可移除接觸遮罩161〇。在一些實施例 中,導體1802可經沉積為足夠厚之層(例如若干微米或更 高)’以便載流結構1824可依蝕刻原樣使用。 在視情況進行之步驟1840中,可在載流結構1824中併入 另一載流材料1 842。舉例而言,藉由將載流材料丨824暴露 於沉積溶液並在該溶液中於V S D M丨8 〇 4與對立電極之間產 生適當電壓,可將另一載流材料1842沉積於載流結構1824 上。 圖1 9說明根據某些實施例,具有特徵電壓不同之區域的 電壓可切換介電材料(VSDM) 1910。該配置可改良在不同 區域中製造載流結構的能力。VSDM 191〇可具有沉積及/ 或蝕刻特徵不同的區域。舉例而言,第一區域194〇可包括 151472.doc 41 201125039 一或多種具有第一特徵電壓之電壓可切換介電材料,而第 一區域1950可包括一或多種具有第二特徵電壓《電壓可切 換介電材料。載流結構可根據不同沉積條件於第―區域 1940或第二區域195G或兩個區域上形成。vsdm i9i〇可安 置於導電底板1920上,導電底板192〇可視情況安置於基板 1930 上。 在-貫施例中’第一區域194〇之特徵可能在於導電底板 1920與區域1940之表面之間的第—厚度難。第二區域 胸之特徵可能在於導電底板⑽與區域⑽之表面之間 的第二厚度1952。 在某些實施例中’區域1940及195〇之特徵亦可分別為深 度1946及1956。在某些沉積條件下,沉積可包括將^歸 ㈣浸沒於具有與欲沉積材料相關之離子的沉積溶液卜 在-些情形下,離子自本體溶液擴散至區域侧及⑼仏 表面(例如沿深度1946及1956向下)可能足夠緩慢以致深度 觸與1956之間的差異對各別表面處之相對沉積及/或姓 刻速率具有明顯影響。在一些實施例中,可施加循環電 壓’且在-些情形下’依據與離子在深度1946及1956内之 擴散相關的擴散時間選擇循環電壓之頻率。 沉積可包括使用電極1960,其可能為平面電極。在某些 實施例中,區域194〇及195G中之沉積及/或㈣可藉由選 擇自各別表面至電極1960之適當距離而加以改進。舉例而 言,第一距離!944可表徵自區域194〇之表面至電極196〇之 長度,而第二距離1954可表徵自區域195〇之表面至電極 151472.doc •42- 201125039 1960之長度。 在一些實施例中,第一區域194〇可具有不同於第二區域 1950的特徵電壓。在一些情形下,此差異可歸因於各區域 中VSDM厚度不’此可造成與區域相關之場密度之差 異。在一些實施例中,在各區域中可使用不同VSDM。在 一些實施例中,VSDM層可包括複數種¥8〇]^材料(例如經 配置呈層狀)。舉例而言,第一 VSDM可具有等於第二厚度 1952之深度,且第一 VSDM與第二VSDMi組合可具有等 於第一厚度1942之深度。 可藉由衝壓或其他物理定形法製造具有不同特徵電壓之 區域。可藉由切除、雷射切除、蝕刻或以其他方式移除材 料製造具有不同特徵電壓的區域。可使用第一冑罩(例如 光阻劑)形成第一區域’且可使用第二遮罩形成第二區 域0 圖20A至圖20C說明根據某些實施例沉積一或多個載流 結構。在各圖中,VSDM 192〇僅出於說明之目的用作實 例VSDM 1920包括具有第一特徵電壓之第—區域】刚及 具有第二特徵電壓之第二區域1950。載流結構可根據不同 處理條件於第一區域194〇或第二區域195〇或兩個區域⑽ 及1950上形成。 圖2〇A說明包含形成於第二區域1950上之第一電導體 2〇10的結構。可藉由例如將VSDM 191G暴露於離子源(與 導體相關)來形成電導體2G1G。可在VSDM 191G與離子源 之間產生電壓差’該電壓差大於與第二區域1950相關之特 15I472.doc .43· 201125039 徵電壓且小於與第一區域i 94〇相關之特徵電壓。第一區域 1940可保持絕緣,而第二區域195〇變得導電,且沉積可僅 於第二區域1950上進行。 圖2〇Β說明包含形成於第一區域1940上之第一電導體 2020及形成於第二區域195〇上之第二電導體的結構。 可藉由例如將VSDM 1910暴露於離子源(與導體相關)來形 成電導體2020及2030。可在VSDM 191〇與離子源之間產生 電壓差,該電壓差大於與第一區域194〇及第二區域195〇相 關之特徵電壓。沉積可於第一區域194〇及第二區域195〇上 進行。 圖20C說明具有形成於第一區域194〇上之第一電導體 2020的結構’該第一區域之特徵電壓大於與第二區域195〇 相關之特徵電壓。可藉由例如選擇性地蝕刻根據圖2〇B所 形成之結構來形成該結構。舉例而言,可藉由將VSDM 1910暴露於離子源(與導體相關)來形成電導體2〇2〇及 2030。可在VSDM 1910與離子源之間產生電壓差,該電壓 差大於與第一區域1940及第二區域1950相關之特徵電壓。 沉積可在第一區域1940及第二區域1950上進行,形成兩個 (或兩個以上)載流結構。隨後,可優先蝕刻電導體2〇3〇(例 如達到將其完全移除之程度),留下如圖所示之電導體 2020。在一些實施例中,可藉由逆轉沉積電壓之極性來蝕 刻導體。在該等情形下’蝕刻可能與通過區域之電流有 關。藉由選擇大於與第二區域1950相關之特徵電壓但小於 與第一區域1940相關之特徵電壓的蝕刻電壓,可達成與第 151472.doc •44· 201125039 二區域19 5 0相關之優先姓刻。 3.微電路板應用 本發明實施例亦提供微電路板應用。舉例而言智慧卡 為具有一或多個嵌入式電腦晶片之信用卡尺寸之^板裝 置。智慧卡通常包括所安裝之微記憶體模組及用於將微記 憶體模組與諸如偵測智慧卡讀取器之感測器之其他組件互 連的導體。由於智慧卡之尺寸以及喪入或安裝至智慧卡之 組件的尺寸,故智慧卡之基板上的導電元件亦必須極小。 在一實施例中,將電壓可切換介電材料用於智慧卡之基 板。使諸如上文所述之電冑電鑛製程在智慧+上製造二 接器圖案以便將記憶體模組連接至其他組件。藉由如上文 所述之光阻劑遮罩將包含連接器圖案之導電層電鍍至基板 表面上。藉由使用電壓可切換介電材料’可將連接器圖案 電鍍至基板上而不必進行蝕刻。此舉可降低基板上之導電 層厚度。 另祕電路板應用包括將兩個或兩個以上處理器封裝在 一起的電路板。電路板包括能夠在安裝於電路板上之若干 處理器之間實現高級通信以使該等處理器實質上以一個處 理單元形式起作用的導線及電路。諸如記憶體之其他組件 亦可安裝至電路板以便與該等處理器通信。因此,需要精 細電路及導線圖案來保持通過兩個或兩個以上處理器之間 之通信的處理速度。 如同先前實施例,諸如關於智慧卡之實施例,微電路板 亦包括由電壓可切換介電材料形成之基板。在該基板上圖 151472.doc •45· 201125039 案化精細抗蝕層以界定隨後欲沉積導電材料之所選區域之 圖案。使用電解製程根據圖案將導電材料電鑛於所選區域 中以便將隨後安裝至電路板之處理器互連。 此外,使用電壓可切換介電材料所提供之一個優勢為可 製造具有較低厚度之導電層。另一優勢為以較少製造步驟 電鍍導電材料會降低微電路板之製造成本。又一優勢為可 產生具有由一種以上類型導電材料形成之導電元件的微電 路板。在一個微電路板上互連處理器尤其適宜,因為各處 理器之導體之材料要求可視各處理器之品質、功能或位置 而變化。舉例而言,暴露於環境之微電路板之處理器可能 需要更耐久之導電元件.,例如由鎳製成,以耐受溫度波動 及極端條件。但是用於處理更多需要計算之功能且位於遠 離環境處的處理器可具有由具有較高導電性之材料(諸如 金或銀)形成的接點及導線。 4 ·磁性記憶體裝置 在另一應用中,將基板併入包括複數個記憶體單元之記 憶體裝置中。各記憶體單元包括磁性材料層《磁性材料層 之磁場疋向儲存資料位元。記憶體單元可藉由電導線到 達使用經由電導線施加至記憶體單元之電壓設置並讀取 磁每之疋向。使用安裝至基板或於基板中形成之電晶體選 擇欲進行設置及讀取之記憶體單元。 在本發明之一實施例中’用於記憶體裝置中之基板係由 電壓可切換介電材料形成。在該基板上沉積第一不導電層 並進行圓案化以界定欲製造磁性材料層之區域。使用如上 151472.doc 201125039 文所述之第-電解製程在該基板上電鍍磁性材料層。可例 如使用電解製程電鍍姑.鉻(C〇Cr)膜作為磁性材料層。類似 $ ’可在基板上沉積第二不導電層並遮蔽以界定欲定位電 ^線之區域。接著使用第二電解製程電鑛電導線。 5. 堆疊記憶體裝置 根據又實靶例,多基板記憶體裝置包括複數個各由電 壓可切換介電材料形成之基板。將該等基板堆疊,並使用 一或多個通路電互連。如圖5及圖7所示,II由電解製程電 鍍通路與載流層。根據本發明之此實施例,若干優勢顯而 易見。可在於各別基板表面上形成一或多載流結構之製 造步驟期間電錢通路。相較於藉由先前方法,諸如藉由接 種通路S面或使用#附劑製造電鍍料,在通路表面上進 行電鍍製造起來亦較為低廉且更為可靠。 6. 撓性電路板裝置 本發明之又一實施例提供撓性電路板裝置。撓性電路板 一般包括高密度電導線及組件。不幸的是,電元件及導電 元件之密度增加可能降低撓性電路板之速度及/或電容。 本發明實施例提供-種適宜地使用電壓可切換介電材料之 撓性電路板來增加撓性電路板上之電組件及導電組件之 度。 根據一實施例,選擇電壓可切換介電材料之組成並模製 成可撓性薄電路板。如上文將抗蝕層圖案化至基板上以界 定精細間隔之區域。向特^電塵可切換介電材料施加超過 該電!可切換介電材料之特徵電麗的電覆’並電鐘載流結 I51472.doc •47· 201125039 構以便在精細間隔之區域中形成導線及接點β 藉由使用電壓可切換介電材料,直接在基板表面上沉積 載流前驅物以形成載流結構。此舉允許載流結構相較於先 前撓性電路板裝置具有較低厚度❶因此,該撓性電路板表 面上之各別電元件及導電元件可更薄且彼此之間的間隔更 緊密》根據本發明之—實施例,撓性電路板之—個應用包 括喷墨型印表機之印刷頭。因而,使用電壓可切換介電材 料使付撓性電路板能夠具有更精細間隔之電組件及導線, 從而增加印刷頭之印刷解析度。 7.射頻ID(RFID)標籤 本發明之又一實施例提供RFm標籤。在此等實施例 中亦可使用本發明方法在基板上製造天線及其他電路用 於RFID及無線晶片應用。另外,可使用電壓可切換介電材 料層作為密封劑。 結論 在上述說明書中,本發明已參考其特定實施例加以描 ' “·、S此項技術者應瞭解本發明不限於該等實施例。 述發明之各種特徵及態樣可個別使用或共同使用。此 除本文中所述之環境及應用以外,本發明亦可在不背 離本說明書之更廣泛精神及範疇下用於許多環境及應用 因此,S忍為本說明書及圖式為說明性的而不是限制性 的。應瞭解’如本文中所使用之術語「包含」、「包括」及 具有」特別意欲視為開放式技術術語。 【圖式簡單說明】 151472.doc •48- 201125039 圖1說明根據本發明之一實施例之包括電壓可切換介電 材料之單面基板裝置; 圖2說明根據本發明之一實施例之電壓可切換介電材料 之電阻特徵; 圖3A至圖3F展示形成圖1裝置之流程; 圖3A說明形成具有電壓可切換介電材料之基板的步驟; 圖3B說明於基板上沉積不導電層之步驟; 圖3C說明將基板上之不導電層圖案化之步驟; 圖3D說明使用不導電層之圖案形成導電層之步驟; 圖3E說明自基板移除不導電層之步驟; 圖3F說明抛光基板上之導電層之步驟; 圖4詳細描述根據本發明之一實施例,電鍍由電壓可切 換介電材料形成之基板上之載流結構的製程; 圖5說明根據本發明之一實施例,由電壓可切換介電材 料形成且包括將基板兩側之載流結構互連之通路的雙面基 板裝置; 圖6說明形成圖5之裝置的流程; 圖7說明根據本發明之—實施例,包括由電壓可切換介 電材料形成之基板的多層基板裝置; 圖8說明形成圖7之多基板裝置的製程; 圖9說明根據本發明之一實施例,脈衝電鍍法之例示性 波形; 圖〇說明根據本發明之一實施例,反向脈衝電鍍法之例 示性波形; 151472.doc •49· 201125039 ’根據本發明之—實施 ,上面安置遮罩之圖u 圖11說明連接器之内部結構區段 例該區段具有暴露之插頭插口; 圖12展示根據本發明之一實施例 區段之一部分的透視圖; 圖13說明與中間層相關之某些實施例; 圖14說明併入導電底板之例示性方法及結構; 圖15為根據一些實施例附接封裝的圖解說明; 圖16A及圖16B(分別)說明根據某些實施例之可移除接觸 遮罩之截面圖及透視圖; 圖17說明根據某些實施例沉積載流材料形成載流結構; 圖18說明根據某些實施例使用蝕刻製程所製造之載流結 構; 圖19說明根據某些實施例,具有特徵電壓不同之區域之 電壓可切換介電材料(VSDM)1910 ;及 圖20A至圖20C說明根據某些實施例沉積一或多種載流 結構》 【主要元件符號說明】 10 基板 14 間隙 20 不導電層 30 載流結構 35 載流元件 310 雙面基板 312 第一平坦表面 151472.doc -50- 201125039 313 第二平坦表面 330 載流結構 335 載流元件 340 載流結構 345 載流元件 350 通路 355 導電套筒或側壁/通路表面 700 多基板裝置 710 第一基板 714 載流元件之間的間隙 730 載流結構 735 載流元件 750 第一電鍍通路 810 第二基板 830 載流結構 835 載流元件 850 第二電鍍通路 900 波形 910 第三基板/前緣尖峰 920 平線區 930 載流結構/基線 935 載流元件 1000 波形 1100 區段 151472.doc -51 · 201125039 1110 插頭插口 1120 配合表面 1200 不導電層 1210 底表面 1302 VSDM 1304 基板 1312 遮罩 1314 VSDM之暴露部分 1322 中間層 1332 載流材料 1342 載流結構 1402 導電底板 1412 電壓可切換介電材料 1422 遮罩 1424 可沉積載流結構之區域 1432 載流結構 1502 封裝 1504 載流結構 1505 電壓可切換介電材料 1506 導電底板 1508 視情況選用之基板 1600 基板 1602 電壓可切換介電材料層 1610 接觸遮罩 151472.doc -52- 201125039 1620 絕緣腳 1630 電極 1632 電導線 1640 開口 1650 可在上面形成載流結構的VSDM之一部分 1660 電極1630與VSDM 1602之距離 1710 電壓可切換介電材料 1712 基板 1720 夾層結構 f73 2 流體 1742 電壓 1744 載流結構 1802 導體 1804 電壓可切換介電材料 1806 基板 1808 夾層結構 1812 蝕刻溶液 1814 導體之一或多個部分 1822 電壓 1824 載流結構 1842 載流材料 1910 電壓可切換介電材料 1920 導電底板 1930 基板 151472.doc -53 - 201125039 1940 第一區域 1942 第一厚度 1944 第一距離 1946 深度 1950 第二區域 1952 第二厚度 1954 第二距離 1956 深度 1960 電極 2010 第一電導體 2020 第一電導體 2030 第二電導體 151472.doc -54-

Claims (1)

  1. 201125039 七、申請專利範圍: 1. 一種製造載流結構之方法,該方法包含: 提供一導電底板; 在該導電底板之至少一部分上形成一電壓可切換介電 材料層;及 在该電壓可切換介電材料之至少一部分上沉積一導電 材料。 2·如請求項1之方法,其中該底板包括金屬。 3. 如請求項1之方法’其中該底板包括Cu、a卜丁丨、Ag、 Au及Pt中之任一者。 4. 如凊求項丨之方法,其中該底板包括導電聚合物。 5. 如凊求項4之方法,其中該導電聚合物包括聚苯胺及聚 噻吩中之任一者。 6. 如吻求項丨之方法,其中提供包括在一基板上提供一導 電底板。 7. 士凊求項6之方法,其進一步包含在沉積該導電材料後 移除該基板。 8. 如請求項7之方法,其中移除包括溶解該基板。 月长項7之方法,其中移除包括使該基板溶融。 10.如明求項6之方法,其中提供包括在該基板與該導電底 板之間併入一剝離層。 如叫求項1之方法,其中該導電材料包括Cu、A1、Ag、 Tl、八\1及pt中之任一者。 月长項1之方法,其中提供包括在該導電底板上提供 151472.doc 201125039 一剝離層’及在該剝離層之至少—部分上形成該電壓可 切換介電材料之至少一部分。 13.如請求項1之方法,其進一步 乂匕3隹,儿積该導電材料後 移除該導電底板。 14·如呀求項1之方法,其中沉積包括電化學沉積。 15_如請求項丨之方法,其中沉積包括使用循環電壓。 16.如請求項丨之方法,其中該電壓可切換介電材料具有一 特徵電壓,且沉積包括產生一大於該特徵電壓之電壓。 17_如請求項16之方法,其中該電壓係於該導電底板與和該 導電材料相關之離子源之間產生。 18. 如請求項16之方法,其中該特徵電壓為〇丨至…㈧伏特。 19. 如請求項18之方法’其中該特徵電壓為3至ι〇〇伏特。 2〇.如請求項丨之方法,其進一步包含將—封裝附接至該電 壓可切換介電材料及該經沉積之導電材料。 2 1.如請求項20之方法,其中附接包括將該經沉積之導電材 料之至少一部分包覆於聚合物中。 22_如請求項20之方法,其進一步包含在沉積該導電材料後 移除該導電底板。 23. 如请求項20之方法,其進一步包含在附接該封裝後移除 該導電底板。 24. 如請求項1之方法,其中沉積包括用一遮罩界定該電壓 可切換介電材料之該部分。 25. 如請求項24之方法’其中該遮罩係可移除。 26. 如請求項25之方法’其進一步包含在沉積該電壓可切換 151472.doc 201125039 介電材料後移除該遮罩。 2 7. —種載流結構,其包含: 一導電底板; 安置於該導電底板之至少一部分上的一電壓可切換介 電材料層;及 沉積於該電壓可切換介電材料之至少一部分上的電導 28. 如請求項27之載流結構,其中該導電底板及該電導體中 之任一者均包括Cu、Ti、Al、Ag、Au及Pt中之任—者。 29. 如請求項27之載流結構,其中該層包括3至100伏特之特 徵電壓。 30. 如請求項27之載流結構,其進一步包含一附接至該導電 底板、該電壓可切換介電材料及該電導體中之至少一者 的封襄。 151472.doc
TW099137029A 2009-10-29 2010-10-28 Metal deposition TW201125039A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/608,297 US20100038121A1 (en) 1999-08-27 2009-10-29 Metal Deposition

Publications (1)

Publication Number Publication Date
TW201125039A true TW201125039A (en) 2011-07-16

Family

ID=43991939

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099137029A TW201125039A (en) 2009-10-29 2010-10-28 Metal deposition

Country Status (7)

Country Link
US (1) US20100038121A1 (zh)
EP (1) EP2494099A1 (zh)
JP (1) JP2013509713A (zh)
KR (1) KR20120095941A (zh)
CN (1) CN102713018A (zh)
TW (1) TW201125039A (zh)
WO (1) WO2011059691A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6531600A (en) * 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100038119A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
KR20080084812A (ko) 2005-11-22 2008-09-19 쇼킹 테크놀로지스 인코포레이티드 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스
EP2084748A4 (en) 2006-09-24 2011-09-28 Shocking Technologies Inc FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
TWI351237B (en) * 2009-02-06 2011-10-21 Tatung Co Circuit board structure
KR101679099B1 (ko) 2009-03-26 2016-11-23 쇼킹 테크놀로지스 인코포레이티드 전압 스위칭형 유전 물질을 갖는 소자
US20110198544A1 (en) * 2010-02-18 2011-08-18 Lex Kosowsky EMI Voltage Switchable Dielectric Materials Having Nanophase Materials
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9224728B2 (en) * 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
US9320135B2 (en) * 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
CN102237287A (zh) * 2010-04-27 2011-11-09 中国砂轮企业股份有限公司 基板的制作方法及其结构
US9970297B2 (en) * 2014-08-29 2018-05-15 Rolls-Royce Corporation Composite fan slider with nano-coating
US10141090B2 (en) 2017-01-06 2018-11-27 Namics Corporation Resin composition, paste for forming a varistor element, and varistor element
DE102018200505A1 (de) * 2018-01-12 2019-07-18 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines Bauteils mit einem Hohlraum

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6056238B2 (ja) * 1979-06-01 1985-12-09 株式会社井上ジャパックス研究所 電気メツキ方法
DE3231118C1 (de) * 1982-08-20 1983-11-03 Siemens AG, 1000 Berlin und 8000 München Kombinierte Schaltungsanordnung mit Varistor und Verfahren zu ihrer Herstellung
US4702860A (en) * 1984-06-15 1987-10-27 Nauchno-Issledovatelsky Institut Kabelnoi Promyshlennosti Po "Sredazkabel" Current-conducting composition
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US6967236B1 (en) * 1998-03-06 2005-11-22 International Business Machines Corporation Methods of processing and synthesizing electrically conductive polymers and precursors thereof to form electrically conductive polymers having high electrical conductivity
JP3151816B2 (ja) * 1990-08-06 2001-04-03 日産自動車株式会社 エッチング方法
EP0770260B1 (en) * 1994-07-14 2003-02-19 Surgx Corporation Variable voltage protection structures and methods for making same
EP0771465B1 (en) * 1994-07-14 2002-11-13 Surgx Corporation Method of making single and multi-layer variable voltage protection devices
US5714794A (en) * 1995-04-18 1998-02-03 Hitachi Chemical Company, Ltd. Electrostatic protective device
US5869869A (en) * 1996-01-31 1999-02-09 Lsi Logic Corporation Microelectronic device with thin film electrostatic discharge protection structure
US6455916B1 (en) * 1996-04-08 2002-09-24 Micron Technology, Inc. Integrated circuit devices containing isolated dielectric material
US7253109B2 (en) * 1997-11-26 2007-08-07 Applied Materials, Inc. Method of depositing a tantalum nitride/tantalum diffusion barrier layer system
US6064094A (en) * 1998-03-10 2000-05-16 Oryx Technology Corporation Over-voltage protection system for integrated circuits using the bonding pads and passivation layer
JP2000059986A (ja) * 1998-04-08 2000-02-25 Canon Inc 太陽電池モジュ―ルの故障検出方法および装置ならびに太陽電池モジュ―ル
US6108184A (en) * 1998-11-13 2000-08-22 Littlefuse, Inc. Surface mountable electrical device comprising a voltage variable material
US20100044080A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100044079A1 (en) * 1999-08-27 2010-02-25 Lex Kosowsky Metal Deposition
US20100040896A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
US20100038119A1 (en) * 1999-08-27 2010-02-18 Lex Kosowsky Metal Deposition
AU6531600A (en) * 1999-08-27 2001-03-26 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
KR100533673B1 (ko) * 1999-09-03 2005-12-05 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기
US6448900B1 (en) * 1999-10-14 2002-09-10 Jong Chen Easy-to-assembly LED display for any graphics and text
US6407411B1 (en) * 2000-04-13 2002-06-18 General Electric Company Led lead frame assembly
JP4066620B2 (ja) * 2000-07-21 2008-03-26 日亜化学工業株式会社 発光素子、および発光素子を配置した表示装置ならびに表示装置の製造方法
JP4708577B2 (ja) * 2001-01-31 2011-06-22 キヤノン株式会社 薄膜半導体装置の製造方法
US6903175B2 (en) * 2001-03-26 2005-06-07 Shipley Company, L.L.C. Polymer synthesis and films therefrom
US7034652B2 (en) * 2001-07-10 2006-04-25 Littlefuse, Inc. Electrostatic discharge multifunction resistor
US6525953B1 (en) * 2001-08-13 2003-02-25 Matrix Semiconductor, Inc. Vertically-stacked, field-programmable, nonvolatile memory and method of fabrication
DE10153563A1 (de) * 2001-10-30 2003-05-15 Infineon Technologies Ag Verringerung des Kontaktwiderstandes in organischen Feldeffekttransistoren durch Einbettung von Nanopartikeln zur Erzeugung von Feldüberhöhungen
US6936968B2 (en) * 2001-11-30 2005-08-30 Mule Lighting, Inc. Retrofit light emitting diode tube
US20070208243A1 (en) * 2002-01-16 2007-09-06 Nanomix, Inc. Nanoelectronic glucose sensors
US20030143492A1 (en) * 2002-01-31 2003-07-31 Scitex Digital Printing, Inc. Mandrel with controlled release layer for multi-layer electroformed ink jet orifice plates
DE10392524B4 (de) * 2002-04-08 2008-08-07 OTC Littelfuse, Inc., Des Plaines Vorrichtungen mit spannungsvariablem Material zur direkten Anwendung
TWI299559B (en) * 2002-06-19 2008-08-01 Inpaq Technology Co Ltd Ic substrate with over voltage protection function and method for manufacturing the same
FR2843756B1 (fr) * 2002-08-26 2005-04-22 Commissariat Energie Atomique Procede de soudage d'une surface polymere avec une surface conductrice ou semi-conductrice et ses applications
JP3625467B2 (ja) * 2002-09-26 2005-03-02 キヤノン株式会社 カーボンファイバーを用いた電子放出素子、電子源および画像形成装置の製造方法
US6709944B1 (en) * 2002-09-30 2004-03-23 General Electric Company Techniques for fabricating a resistor on a flexible base material
KR101156012B1 (ko) * 2002-12-26 2012-06-18 쇼와 덴코 가부시키가이샤 도전성 조성물용 탄소질 재료 및 그 용도
US6981319B2 (en) * 2003-02-13 2006-01-03 Shrier Karen P Method of manufacturing devices to protect election components
US7141184B2 (en) * 2003-12-08 2006-11-28 Cts Corporation Polymer conductive composition containing zirconia for films and coatings with high wear resistance
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
US20050274455A1 (en) * 2004-06-09 2005-12-15 Extrand Charles W Electro-active adhesive systems
US7541509B2 (en) * 2004-08-31 2009-06-02 University Of Florida Research Foundation, Inc. Photocatalytic nanocomposites and applications thereof
EP1805823A2 (en) * 2004-10-12 2007-07-11 Nanosys, Inc. Fully integrated organic layered processes for making plastic electronics based on conductive polymers and semiconductor nanowires
US7133267B2 (en) * 2004-11-10 2006-11-07 Ametek, Inc. Arc detection circuit
CN101069296B (zh) * 2004-11-30 2010-10-13 Nxp股份有限公司 用于电热可编程器件的电介质反熔丝及其制造方法
US7579397B2 (en) * 2005-01-27 2009-08-25 Rensselaer Polytechnic Institute Nanostructured dielectric composite materials
US7368045B2 (en) * 2005-01-27 2008-05-06 International Business Machines Corporation Gate stack engineering by electrochemical processing utilizing through-gate-dielectric current flow
CN101595769B (zh) * 2005-02-16 2011-09-14 三米拉-惜爱公司 印刷电路板的嵌入式瞬时保护的选择性沉积
US7535462B2 (en) * 2005-06-02 2009-05-19 Eastman Kodak Company Touchscreen with one carbon nanotube conductive layer
KR100668977B1 (ko) * 2005-06-27 2007-01-16 삼성전자주식회사 써지전압 보호용 소자
KR20080084812A (ko) * 2005-11-22 2008-09-19 쇼킹 테크놀로지스 인코포레이티드 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스
US20070116976A1 (en) * 2005-11-23 2007-05-24 Qi Tan Nanoparticle enhanced thermoplastic dielectrics, methods of manufacture thereof, and articles comprising the same
US7435780B2 (en) * 2005-11-29 2008-10-14 Sabic Innovavtive Plastics Ip B.V. Poly(arylene ether) compositions and methods of making the same
US7492504B2 (en) * 2006-05-19 2009-02-17 Xerox Corporation Electrophoretic display medium and device
US20080047930A1 (en) * 2006-08-23 2008-02-28 Graciela Beatriz Blanchet Method to form a pattern of functional material on a substrate
EP2067145A2 (en) * 2006-09-24 2009-06-10 Shocking Technologies, Inc. Technique for plating substrate devices using voltage switchable dielectric material and light assistance
EP2084748A4 (en) * 2006-09-24 2011-09-28 Shocking Technologies Inc FORMULATIONS FOR A VOLTAGE-SWITCHABLE DIELECTRIC MATERIAL WITH A DEVICED VOLTAGE CONTACT BEHAVIOR AND METHOD OF MANUFACTURING THEREOF
EP1990834B1 (en) * 2007-05-10 2012-08-15 Texas Instruments France Local integration of non-linear sheet in integrated circuit packages for ESD/EOS protection
US7708912B2 (en) * 2008-06-16 2010-05-04 Polytronics Technology Corporation Variable impedance composition
US8399773B2 (en) * 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
KR101679099B1 (ko) * 2009-03-26 2016-11-23 쇼킹 테크놀로지스 인코포레이티드 전압 스위칭형 유전 물질을 갖는 소자

Also Published As

Publication number Publication date
KR20120095941A (ko) 2012-08-29
EP2494099A1 (en) 2012-09-05
JP2013509713A (ja) 2013-03-14
WO2011059691A1 (en) 2011-05-19
CN102713018A (zh) 2012-10-03
US20100038121A1 (en) 2010-02-18

Similar Documents

Publication Publication Date Title
TW201125039A (en) Metal deposition
TW201125038A (en) Metal deposition
US20100038119A1 (en) Metal Deposition
TW201127239A (en) Metal deposition
US20100044080A1 (en) Metal Deposition
US9144151B2 (en) Current-carrying structures fabricated using voltage switchable dielectric materials
US7446030B2 (en) Methods for fabricating current-carrying structures using voltage switchable dielectric materials
WO2008036984A2 (en) Technique for plating substrate devices using voltage switchable dielectric material and light assistance
EP1491078B1 (en) Multi-layer integrated circuit package