JP2013251910A - Pll回路及びその制御方法 - Google Patents
Pll回路及びその制御方法 Download PDFInfo
- Publication number
- JP2013251910A JP2013251910A JP2013147290A JP2013147290A JP2013251910A JP 2013251910 A JP2013251910 A JP 2013251910A JP 2013147290 A JP2013147290 A JP 2013147290A JP 2013147290 A JP2013147290 A JP 2013147290A JP 2013251910 A JP2013251910 A JP 2013251910A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- ring oscillator
- reception
- wireless device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Noise Elimination (AREA)
Abstract
【解決手段】PLL回路は無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、を含む。前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズとが干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制する。
【選択図】図3
Description
実施例1として、第1のPLL回路の構成例と制御方法例について、図3、4、5を参照して説明する。図3Aには実施例1のPLL回路10の構成ブロック図、図3Bにはリングオシレータがインバータゲート7段構成の場合のタイミング図、図3Cにはリングオシレータがインバータゲート5段構成の場合のタイミング図を示す。図4にはリングオシレータからの妨害波のスペクトル、図5にはPLL回路の制御方法を示すフローチャートを示す。
実施例2として、第2のPLL回路の構成例と制御方法例について、図6〜8を参照して説明する。図6Aには、実施例2のPLL回路10の構成ブロック図、図6Bにはリングオシレータのタイミング図と電源電流波形を示す。図7にはリングオシレータからの妨害波のスペクトル、図8にはPLL回路の制御方法を示すフローチャートを示す。
実施例3として、第3のPLL回路の構成例と制御方法例について、図9、10、11を参照して説明する。図9Aには実施例3のPLL回路10の構成ブロック図、図9B、Cにそのタイミング図を示す。図10にはPLL回路からの妨害波スペクトルを示す。図11は、本実施例におけるPLL回路の制御方法を示すフローチャートである。
実施例4として、第4の制御方法例について説明する。実施例1〜3は、無線装置として受信周波数とその受信感度を測定して、制御するPLL回路の制御方法である。しかし、実施例4におけるPLL回路の制御方法は、無線装置として受信周波数の受信感度を測定しないで、妨害周波数を記録したテーブルを利用した、簡便な制御方法である。実施例4を、図1、2、4を参照して説明する。
2 チャージポンプ(CP)
3 低域通過フィルタ(LPF)
4、7 分周器
5 インバータゲート(論理反転回路)
6 切り替えスイッチ
8A、8B 遅延回路
9、9A、9B リングオシレータ
10 PLL回路
11 送信局
20 無線装置
21 アンテナ
22 電力増幅部
23 周波数変換部
24 ベースバンド部
25 制御部
26 テーブル
27 局部発振器
Claims (11)
- 無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較し、その位相差に対応した制御信号を出力する位相検出器と、前記制御信号を使って前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズとが干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするPLL回路。 - 前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築制御信号を使って、前記切り替えスイッチによりリング状に接続された前記複数段のインバータゲートの段数を切り替えることを特徴とする請求項1に記載のPLL回路。
- 前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第1、第2の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチにより前記複数段のインバータゲートに接続されている遅延回路を、前記第1、第2の遅延回路のどちらか他方に切り替え接続することを特徴とする請求項1に記載のPLL回路。
- 前記分周器の分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させることを特徴とする請求項1に記載のPLL回路。
- 無線装置に内蔵されたPLL回路は、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較しその位相差に対応した制御信号を出力する位相検出器と、前記制御信号により前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置が、受信周波数、又は受信周波数及びその受信感度を検知するステップと、前記受信周波数と前記リングオシレータが発生する高調波ノイズとが干渉するかどうか判断し、前記受信周波数と前記高調波ノイズとが干渉する場合には回路構築制御信号を生成するステップと、前記回路構築制御信号を用いて前記リングオシレータ又は前記分周器の構成を変更し回路構築するステップとを有し、前記リングオシレータ又は前記分周器の構成を変更することで、前記高調波ノイズの周波数帯域を異ならせ、前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするPLL回路の制御方法。 - 前記無線装置が受信周波数、又は受信周波数及びその受信感度を検知するステップにおいて、その受信感度として、受信信号強度(RSSI)、希望波受信電力(RSCP)、エネルギー対受信電力密度比(Ec/NO)、ビット誤り率(BER)のいずれかを検知することを特徴とする請求項5に記載のPLL回路の制御方法。
- 前記回路構築制御信号を生成するステップにおいては、前記無線装置が受信した受信周波数と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域とを比較し、その周波数が重なっている場合には、前記回路構築制御信号を生成することを特徴とする請求項5又は6に記載のPLL回路の制御方法。
- 前記回路構築制御信号を生成するステップにおいては、前記無線装置が検知した受信周波数の受信感度と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域、及び前記自己妨害波周波数帯域の閾値とを比較し、前記検知した受信感度が前記閾値よりも劣る場合には、前記回路構築制御信号を生成することを特徴とする請求項5又は6に記載のPLL回路の制御方法。
- 前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は前記複数段のインバータゲートの接続段数を少なくし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、前記複数段のインバータゲートの段数を多くなるように前記切り替えスイッチにより切り替えることを特徴とする請求項5乃至8のいずれか1項に記載のPLL回路の制御方法。 - 前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第1、第2の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は第1の遅延時間の第1の遅延回路と前記複数段のインバータゲートとからなるリングオシレータとし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、遅延回路を前記第1の遅延時間よりも長い遅延時間を有する第2の遅延回路に前記切り替えスイッチにより切り替えることを特徴とする請求項5乃至8のいずれか1項に記載のPLL回路の制御方法。 - 前記分周器の初期設定は分周比を固定した固定動作とし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させる拡散動作することを特徴とする請求項5乃至8のいずれか1項に記載のPLL回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013147290A JP5685626B2 (ja) | 2013-07-16 | 2013-07-16 | Pll回路及びその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013147290A JP5685626B2 (ja) | 2013-07-16 | 2013-07-16 | Pll回路及びその制御方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032617A Division JP5494911B2 (ja) | 2009-02-16 | 2009-02-16 | リングオシレータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013251910A true JP2013251910A (ja) | 2013-12-12 |
JP5685626B2 JP5685626B2 (ja) | 2015-03-18 |
Family
ID=49850121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013147290A Expired - Fee Related JP5685626B2 (ja) | 2013-07-16 | 2013-07-16 | Pll回路及びその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5685626B2 (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481125A (ja) * | 1990-07-24 | 1992-03-13 | Sharp Corp | Pll回路 |
JPH0511567U (ja) * | 1991-02-20 | 1993-02-12 | 株式会社ケンウツド | 交通情報受信機 |
JP2001014056A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路装置およびスペクトル拡散クロック発振器 |
JP2001024538A (ja) * | 1999-07-09 | 2001-01-26 | Nec Shizuoka Ltd | 無線装置 |
JP2004289419A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 無線装置 |
JP2005136672A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | Pll回路 |
JP2006211259A (ja) * | 2005-01-27 | 2006-08-10 | Nec Saitama Ltd | 携帯端末の受信帯域切替回路及びその方法 |
JP2006237718A (ja) * | 2005-02-22 | 2006-09-07 | Mitsubishi Electric Corp | 無線受信装置 |
JP2008311838A (ja) * | 2007-06-13 | 2008-12-25 | Funai Electric Co Ltd | 受信装置 |
-
2013
- 2013-07-16 JP JP2013147290A patent/JP5685626B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0481125A (ja) * | 1990-07-24 | 1992-03-13 | Sharp Corp | Pll回路 |
JPH0511567U (ja) * | 1991-02-20 | 1993-02-12 | 株式会社ケンウツド | 交通情報受信機 |
JP2001014056A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | 半導体集積回路装置およびスペクトル拡散クロック発振器 |
JP2001024538A (ja) * | 1999-07-09 | 2001-01-26 | Nec Shizuoka Ltd | 無線装置 |
JP2004289419A (ja) * | 2003-03-20 | 2004-10-14 | Matsushita Electric Ind Co Ltd | 無線装置 |
JP2005136672A (ja) * | 2003-10-30 | 2005-05-26 | Ricoh Co Ltd | Pll回路 |
JP2006211259A (ja) * | 2005-01-27 | 2006-08-10 | Nec Saitama Ltd | 携帯端末の受信帯域切替回路及びその方法 |
JP2006237718A (ja) * | 2005-02-22 | 2006-09-07 | Mitsubishi Electric Corp | 無線受信装置 |
JP2008311838A (ja) * | 2007-06-13 | 2008-12-25 | Funai Electric Co Ltd | 受信装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5685626B2 (ja) | 2015-03-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101246962B1 (ko) | 3분주 직교 주파수 분주기 | |
US9160396B2 (en) | LO generation and distribution in a multi-band transceiver | |
US7449961B2 (en) | Parallel controlled connections of the plurality of ring oscillator units, PLL, radio apparatus | |
Ding et al. | A 21-GHz 8-modulus prescaler and a 20-GHz phase-locked loop fabricated in 130-nm CMOS | |
US8248172B2 (en) | Wideband oscillation circuit | |
KR20100072093A (ko) | 재구성 가능한 주파수 생성을 위한 방법 및 장치 | |
TWI554038B (zh) | 用於頻率合成以改進共存性的系統和方法 | |
US8988122B2 (en) | Apparatus and method for performing spread-spectrum clock control | |
KR101149866B1 (ko) | 지연 고정 루프를 이용한 주파수 합성기 장치 및 방법 | |
US7170965B2 (en) | Low noise divider module for use in a phase locked loop and other applications | |
JP5494911B2 (ja) | リングオシレータ | |
CN105281756A (zh) | 频率合成器及频率合成方法 | |
JPWO2006009159A1 (ja) | クロック生成回路および通信装置 | |
JP5685626B2 (ja) | Pll回路及びその制御方法 | |
JP2007124508A (ja) | Pll過渡応答制御システム及び通信システム | |
Peng et al. | A 16-GHz Triple-Modulus Phase-Switching Prescaler and Its Application to a 15-GHz Frequency Synthesizer in 0.18-$\mu $ m CMOS | |
US7940139B2 (en) | Voltage-controlled oscillator, frequency synthesizer, and oscillation frequency control method | |
JP5328903B2 (ja) | Cmosインバータ型分周器、及び当該分周器を備える携帯電話 | |
EP1656741B1 (en) | Provision of local oscillator signals | |
JP2007116247A (ja) | 直交信号発生回路並びにそれを備えた受信チューナおよび通信機器 | |
JP3596172B2 (ja) | Pll周波数シンセサイザ | |
Phan et al. | A 10.8–14.5-GHz Eight-Phase 12.5%-Duty-Cycle Nonoverlapping LO Generator With Automatic Phase-and-Duty-Cycle Calibration | |
CN117579059A (zh) | 一种基于过采样sdm和多相位选择的环形振荡器锁相环 | |
JP2010063054A (ja) | Pll回路および通信用半導体集積回路装置 | |
JP2006303609A (ja) | 信号発振器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140827 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20140919 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5685626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |