JPWO2006009159A1 - クロック生成回路および通信装置 - Google Patents

Abstract

所望のスペクトルの拡散量を容易に調節することのできる、不要輻射を低減したクロック生成回路の提供する。クロック生成回路１００は、ＰＬＬ回路６０とジッタ付加回路２０とを含む。ジッタ付加回路２０は、ＰＬＬ回路６０の電圧制御発振器１６を駆動するためのバイアス電流を生成し、さらにゆらぎを付加する。このジッタ付加回路２０は、オシレータ２２と電流源２４を含み、オシレータ２２により生成されるゆらぎ成分が、バイアス電流に付加される。オシレータ２２の発振周波数は、入力クロック信号ＣＫＩＮの周波数の自然数倍とする。

Description

本発明は、クロック生成回路およびそれを使用した通信装置に関し、特に不要輻射を低減する技術に関する。

携帯電話やＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｃｅ）などの小型情報端末においては、その内部で使用される半導体装置を駆動し、あるいは無線通信に必要な高周波信号を生成するために、クロック生成回路が用いられている。このクロック生成回路の出力クロック信号の周波数は、近年の小型情報端末の高速化に伴い、ますます高くなっている。その結果、クロック生成回路から輻射される電磁波が、周辺回路や他の電子機器の誤動作を誘発したり、無線通信などに影響を及ぼしてしまうという問題が生じている。

このような問題はＥＭＩ（電磁干渉）として知られ、このＥＭＩを低減する手法として、クロック生成回路から得られるクロック信号を周波数変調することによってスペクトルを拡散させ、不要輻射を低減する技術が注目されている。
例えば、特許文献１においては、スペクトルを拡散させるために、ＰＬＬ（Ｐｈａｓｅ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路の入力クロック信号や、ループ内の信号にゆらぎを持たせることにより出力クロック信号のスペクトルを拡散して不要輻射の低減を図っている。また、特許文献２においては、ＰＬＬ回路の分周器の分周比を変化させることによって発振周波数を変化させて不要輻射の低減を図っている。

特開２０００−１０１４２４号公報 特開２００１−７７００号公報

本発明は、上記文献に記載の技術と同様に、出力クロック信号のスペクトルを拡散させることによって不要輻射の低減を行い、上述のＥＭＩを低減することを課題とするが、先行技術とはその手法を異にしている。本発明の目的は、所望のスペクトルの拡散量を容易に調節することのできる、不要輻射を低減したクロック生成回路の提供にある。

本発明のある態様のクロック生成回路は、電圧制御発振器と、電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路とを備える。

電圧制御発振器の発振周波数は、電圧制御発振器を駆動するバイアス電流の値によって変化するので、電圧制御発振器の入力電圧である電圧制御信号が一定でも、バイアス電流にゆらぎを付加することによって電圧制御発振器の発振周波数にゆらぎを付加することができる。そのため、電圧制御発振器の発振周波数が変化することになり、クロック生成回路の出力クロック信号のスペクトルを拡散し、不要輻射を低減することができる。

本発明の別の態様もまた、クロック生成回路である。このクロック生成回路は、入力クロック信号と分周された出力クロック信号との位相差を検出して位相差検出信号を出力する位相比較器と、位相差検出信号に基づいて、出力クロック信号を発生する電圧制御発振器と、電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路と、を備える。

この態様によると、帰還ループを有するＰＬＬ回路においても、ジッタ付加回路によって、電圧制御発振器のバイアス電流にゆらぎが与えられ、電圧制御発振器の発振周波数が変化することになり、クロック生成回路の出力クロック信号のスペクトルを拡散することができ、不要輻射を低減することができる。

ジッタ付加回路によりバイアス電流に付加されるゆらぎは、交流信号であってもよい。この場合、出力クロック信号はその交流信号に基づいてなだらかにスペクトル拡散されるため、より好適に不要輻射を低減することができる。

ジッタ付加回路によりバイアス電流に付加されるゆらぎの周波数は、入力クロック信号の周波数の自然数倍であってもよい。出力クロック信号に付加されたゆらぎの成分は、分周時に入力クロック信号１周期分の平均で０となり打ち消され、電圧制御発振器がもっていたジッタ成分のみがフィードバックされる。
この態様によれば、ゆらぎの成分は、ループに影響を与えないため、中心周波数を固定しつつスペクトルを拡散することができる。

ジッタ付加回路によりバイアス電流に付加されるゆらぎは、外部から入力される信号により制御されてもよい。

本発明のさらに別の態様もまた、クロック生成回路である。このクロック生成回路は、入力クロック信号と分周された出力クロック信号との位相差を検出して位相差検出信号を出力する位相比較器と、位相差検出信号に基づいて出力クロック信号を発生する電圧制御発振器と、位相差検出信号にゆらぎを付加するジッタ付加回路と、を備える。ジッタ付加回路により位相差検出信号に与えられるゆらぎの周波数は、入力クロック信号の周波数の自然数倍としてもよい。
ここで「位相差検出信号にゆらぎを付加する」とは、位相比較器から出力され、電圧制御回路に入力される経路上のいずれかの箇所において、ジッタ付加回路によって位相差検出信号にゆらぎが与えられることを意味する。
位相差検出信号に直接与えられたゆらぎの成分は、分周時に１周期分の平均で０となり打ち消され、電圧制御発振器で生じるジッタ成分のみがフィードバックされる。その結果、ループに影響を与えずに中心周波数を固定しつつスペクトルを拡散することができる。

本発明のさらに別の態様もまた、クロック生成回路である。このクロック生成回路は、電圧制御発振器と、電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路と、ジッタ付加回路のゆらぎ量を調整するための端子と、を備える。
この態様によればゆらぎ量を外部から調整することができるため、クロック生成回路が使用される装置に応じて適切なスペクトル拡散を行い、不要輻射を低減することができる。

さらに、ジッタ付加回路の動作を停止する制御端子を設けてもよい。不要輻射が問題とならない場合には、この制御端子に外部から信号を与え、ジッタ付加回路を停止することによって消費電流を低減することができる。

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明に係るクロック生成回路によれば、出力クロック信号のスペクトラム拡散を行い不要輻射を低減することができる。

本発明の第１の実施の形態に係るクロック生成回路の構成を示すブロック図である。 電圧制御発振器およびジッタ付加回路の構成の一例を示す回路図である。 図３（ａ）〜（ｃ）は、ジッタ付加回路における各電圧、電流の時間波形を示す図である。 電圧制御発振器の発振制御電圧Ｖｏｓｃと発振周波数ｆｏｓｃのバイアス電流依存性を示す図である。 図５（ａ）〜（ｅ）は、クロック生成回路の電流、電圧および周波数の時間波形を示す図である。 第２の実施の形態に係るクロック生成回路の構成を示すブロック図である。 図１または図６のクロック生成回路を搭載した携帯電話端末の構成を示すブロック図である。 図１または図６のクロック生成回路を搭載した携帯電話端末の別の構成を示すブロック図である。

符号の説明

１０ 位相比較器、 １２ チャージポンプ回路、 １４ ローパスフィルタ、 １６ 電圧制御発振器、 １８ 分周器、 ２０ ジッタ付加回路、 ２２ オシレータ、 ２４ 電流源、 １００ クロック生成回路、 ＣＫＩＮ 入力クロック信号、 ＣＫＯＵＴ 出力クロック信号。

以下、本発明について、実施の形態をもとに詳細に説明する。以下で説明する実施の形態は、クロック生成回路は、入力クロック信号ＣＫＩＮに基づいて、出力クロック信号ＣＫＯＵＴを発生させるＰＬＬ回路である。このクロック生成回路は、携帯電話端末などの通信装置に搭載され、通信に必要な高周波信号の基準周波数を生成するために使用される。

図７は、以下で説明する実施の形態に係るクロック生成回路を搭載した携帯電話端末２００の全体構成を示すブロック図である。携帯電話端末２００は、アンテナ２０２、デュプレクサ２０４、ローノイズアンプ２０６、パワーアンプ２０８、高周波ＩＣ２１０、ベースバンドＩＣ２１２、温度補償水晶発振器（以下、ＴＣＸＯという）２１４を含む。

ＴＣＸＯ２１４は、携帯電話端末２００の基準クロック信号ＣＬＫを生成し、携帯電話端末２００の各ブロックに対して出力する。

ベースバンドＩＣ２１２は、携帯電話端末２００全体を統括的に制御するチップであって、Ｗ−ＣＤＭＡ（Ｗｉｄｅｂａｎｄ−Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）やＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）などの通信方式に応じ、データの変調、復調等の信号処理を行う。ベースバンドＩＣ２１２はＰＬＬ２１８を含む。ＰＬＬ２１８は、ＴＣＸＯ２１４から出力される基準クロック信号ＣＬＫを入力クロック信号として、その周波数を逓倍した周期信号を生成し、ベースバンドＩＣ２１２内部のクロック信号などとして利用する。

高周波ＩＣ２１０は、ＰＬＬ２１６や、図示しないミキサ等を含む。ＰＬＬ２１６は、ＴＣＸＯ２１４から出力される基準クロック信号ＣＬＫを入力信号としてその周波数を逓倍した信号を発生する。図示しないミキサは、ＰＬＬ２１６により生成したローカル周波数信号を用いてミキシングを行い、周波数変換（アップコンバートあるいはダウンコンバート）を行う。高周波ＩＣ２１０は、ベースバンドＩＣ２１２から出力されるＩ／Ｑ信号にもとづきＩ／Ｑ変調を行い、さらにローカル周波数から送信帯域周波数に周波数変換し、パワーアンプ２０８へと出力する。パワーアンプ２０８は、高周波ＩＣ２１０から出力される高周波信号を、基地局との距離に応じて増幅する。高周波ＩＣ２１０により増幅された高周波信号は、デュプレクサ２０４を介してアンテナ２０２に入力され、基地局装置へと送信される。

また、デュプレクサ２０４は、アンテナ２０２により受信した高周波信号をローノイズアンプ２０６へと出力する。ローノイズアンプ２０６は、受信した信号を増幅し、高周波ＩＣ２１０へと出力する。高周波ＩＣ２１０は、ローノイズアンプ２０６の出力信号を受信帯域周波数からローカル周波数に変換し、Ｉ／Ｑ復調してベースバンドＩＣ２１２へと出力する。

図７において、ベースバンドＩＣ２１２内部のＰＬＬ２１８により生成されるクロック信号が、電磁波として放射され、他の回路の動作に影響をおそれがある場合には、そのスペクトラムを拡散して、ＥＭＩを低減する必要がある。一方、ＲＦＩＣ２１０内部のＰＬＬ２１６については、変調精度に影響を及ぼすおそれがあるため、スペクトラム拡散は行わない方がよい。

図８は、折り畳み型の携帯電話端末２００の構成を示すブロック図である。携帯電話端末２００は、液晶パネル２３２が搭載される第１筐体２００ａと、ベースバンドＩＣ２１２が搭載される第２筐体２００ｂを含む。第１筐体２００ａには、液晶パネル２３２および液晶パネルドライバ２３０が搭載される。

第１筐体２００ａおよび第２筐体２００ｂはそれぞれ、レシーバＩＣ２２４およびトランシーバＩＣ２２０を備える。第１筐体２００ａ、第２筐体２００ｂは、ヒンジ部を介して接続されているため、データ配線の数は制限を受けることになる。トランシーバＩＣ２２０およびレシーバＩＣ２２４は、パラレルシリアル変換を行い、少ない配線によって、第１筐体２００ａと第２筐体２００ｂ間のデータ転送を行う機能ＩＣである。第１筐体２００ａと第２筐体２００ｂは、回転機構により接続されていてもよい。

トランシーバＩＣ２２０には、ベースバンドＩＣ２１２から出力されるデータ信号やクロック信号などが入力される。たとえば、ベースバンドＩＣ２１２から出力される信号のクロック周波数は１３ＭＨｚとする。トランシーバＩＣ２２０は、ベースバンドＩＣ２１２から出力されるクロック信号を逓倍するＰＬＬ２２２を備える。トランシーバＩＣ２２０は、ＰＬＬ２２２により生成した２００ＭＨｚ程度のクロック信号を用いて、ベースバンドＩＣから出力されるデータ信号をパラレルシリアル変換し、レシーバＩＣ２２４へと送信する。

レシーバＩＣ２２４は、トランシーバＩＣ２２０から出力されたデータをシリアルパラレル変換して液晶パネルドライバ２３０へと出力する。液晶パネルドライバ２３０は、このデータにもとづき、液晶パネル２３２にデータを表示する。

このような構成を有する図８の携帯電話端末２００では、トランシーバ２２０内部のＰＬＬ２２２により生成される２００ＭＨｚのクロック信号が、ヒンジ部からの不要輻射をもたらす場合がある。このような場合にも、ＥＭＩを低減するために、スペクトラム拡散を行った方が好ましい。

以下の実施の形態では、図７の携帯電話端末２００のベースバンドＩＣ２１２内部のＰＬＬ２１８や、図８の携帯電話端末２００のトランシーバＩＣ２２０内部のＰＬＬ２２２として好適に用いることができるクロック生成回路について説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係るクロック生成回路１００の構成を示す。
クロック生成回路１００は、入力端子１０２、出力端子１０４を備える。それぞれの端子に入力され、または出力される信号を入力クロック信号ＣＫＩＮ、出力クロック信号ＣＫＯＵＴという。入力クロック信号ＣＫＩＮおよび出力クロック信号ＣＫＯＵＴの周波数をそれぞれ入力クロック周波数ｆＩＮ、出力クロック周波数ｆＯＵＴという。

このクロック生成回路１００は、ＰＬＬ回路６０とジッタ付加回路２０とを含む。
ＰＬＬ回路６０は、位相比較器１０、チャージポンプ回路１２、ローパスフィルタ１４、電圧制御発振器１６、分周器１８を含む。クロック生成回路１００は、分周器１８で設定された分周比Ｎで入力クロック信号ＣＫＩＮを逓倍し、出力クロック信号ＣＫＯＵＴを出力する。従って、出力クロック周波数ｆＯＵＴと、入力クロック周波数ｆＩＮは、ｆＯＵＴ＝ｎ×ｆＩＮの関係が成り立つようにフィードバックにより制御される。

位相比較器１０には、入力クロック信号ＣＫＩＮと、出力クロック信号ＣＫＯＵＴが分周された帰還信号Ｓｉｇ３とが入力されており、２つの信号を比較して両信号の位相差に応じてアップまたはダウンいずれかの位相差検出信号Ｓｉｇ１を出力する。この位相差検出信号Ｓｉｇ１は、チャージポンプ回路１２に入力される。

チャージポンプ回路１２は、位相差検出信号Ｓｉｇ１のアップまたはダウンに応じてキャパシタを充放電することによって、チャージポンプ信号Ｓｉｇ２を生成し、ローパスフィルタ１４に出力する。

ローパスフィルタ１４は、いわゆるループフィルタであって、チャージポンプ信号Ｓｉｇ２を平滑化して不要高周波成分を除去するとともに所定のループ時定数を与えた発振制御信号Ｖｏｓｃを出力する。

電圧制御発振器１６には、ローパスフィルタ１４によって不要高周波成分が除去された発振制御信号Ｖｏｓｃが入力されている。電圧制御発振器１６は、発振制御信号Ｖｏｓｃの電圧に応じた周波数で発振し、出力クロック信号ＣＫＯＵＴを発生する。この出力クロック信号ＣＫＯＵＴは、分周器１８によって分周され、帰還信号Ｓｉｇ３として位相比較器１０に入力される。帰還信号Ｓｉｇ３の周波数は、分周器１８の分周比Ｎを用いてｆＯＵＴ／Ｎで与えられる。

このように構成されたＰＬＬ回路６０により、ｆＯＵＴ／Ｎで与えられる帰還信号Ｓｉｇ３の周波数が、フィードバックによって入力クロック周波数ｆＩＮに等しくなるように、言い換えればｆＯＵＴ＝ｆＩＮ×Ｎが成り立つように制御されて周波数がロックされる。

ジッタ付加回路２０は、電圧制御発振器１６のバイアス電流Ｉｃを生成し、ゆらぎを付加するための回路であって、電流源２４およびオシレータ２２を含む。このジッタ付加回路２０は、電圧制御発振器１６のバイアス電流Ｉｃを変化させることによって、出力クロック信号ＣＫＯＵＴの周波数を変化させる機能を有する。

オシレータ２２は、入力クロック信号ＣＫＩＮの自然数ｎ倍の周波数をもつ正弦波電圧Ｖｘを生成する。その正弦波電圧Ｖｘは、振幅Ａｘ、入力クロック周波数ｆＩＮと、自然数ｎを用いて、Ｖｘ＝Ａｘ×Ｓｉｎ（２π×ｎ×ｆＩＮ×ｔ）と表すことができる。本実施の形態では、簡単のためｎ＝１とする。また、オシレータ２２が発生する正弦波電圧Ｖｘの振幅Ａｘは、後述のように、出力クロック信号ＣＫＯＵＴに必要とされるスペクトルの拡散量に基づいて決定する。オシレータ２２により生成される電圧は電流源２４に入力されている。なお、オシレータ２２は使用される箇所が限定されており、分周器１８の分周比Ｎが大きいときにはその周波数も低いため、オシレータ２２によるＥＭＩの問題は生じない。また、その振幅を小さくしておけばさらに影響は小さくなる。

電流源２４は、オシレータ２２から出力される正弦波電圧Ｖｘに応じたバイアス電流Ｉｃを発生する。バイアス電流Ｉｃには正弦波状のゆらぎが付加され、電圧制御発振器１６は、このバイアス電流Ｉｃに基づいて駆動される。

図２は、電圧制御発振器１６およびジッタ付加回路２０の構成の一例を示す。また、図３（ａ）〜（ｃ）は、ジッタ付加回路２０における各電圧、電流の時間波形を示す。図３（ａ）〜（ｃ）において、縦軸、横軸は、見やすさのために簡略化して示しており、実際のスケールとは異なっている。

ジッタ付加回路２０は、電圧源４０と電圧電流変換回路５０を含む。電圧源４０は、誤差増幅器３０、抵抗Ｒ１、Ｒ２、定電圧源３２を含む。オシレータ２２は、正弦波電圧Ｖｘを生成する。この電圧源４０からは、オシレータ２２の出力電圧をＶｘ、定電圧源３２の出力電圧をＶｙとすると、一定電圧（Ｒ１＋Ｒ２）／Ｒ１×Ｖｙを中心値として、振幅Ｒ２／Ｒ１×Ｖｘの正弦波のゆらぎが付加された電圧Ｖｚが出力される。図３（ａ）、（ｂ）は、電圧Ｖｘ、Ｖｙ、Ｖｚの時間波形を示す。

この電圧源４０の出力電圧Ｖｚは、電圧電流変換回路５０に入力される。電圧電流変換回路５０において、抵抗Ｒ３にはＶｚ／Ｒ３で与えられる電流が流れる。トランジスタ対Ｍ１、Ｍ２はカレントミラーを構成し、またトランジスタ対Ｍ３、Ｍ４もカレントミラーを構成するため、トランジスタＭ４に流れるバイアス電流Ｉｃは、電圧源４０の出力電圧Ｖｚに比例した電流となる。このようにしてジッタ付加回路２０は、図３（ｃ）に示す正弦波のゆらぎを有するバイアス電流Ｉｃを生成する。このバイアス電流は時間的にみると、電流値Ｉｃ１を中心として、最大でＩｃ２、最小でＩｃ３まで正弦波状にゆらいでいる。

ジッタ付加回路２０のトランジスタＭ４は、電圧制御発振器１６のトランジスタＭ５のゲートおよびソース、トランジスタＭ６〜Ｍ７のゲートに接続され、バイアス電流Ｉｃを引き込むことによって電圧制御発振器１６を駆動する。また、電圧制御発振器１６の入力端子１０６には発振制御信号Ｖｏｓｃが入力され、トランジスタＭ１２には発振制御信号Ｖｏｓｃに応じた電流Ｉｏｓｃが流れる。
その結果、トランジスタＭ５に流れる電流Ｉｂは、ジッタ付加回路２０により生成されるバイアス電流Ｉｃと、トランジスタＭ１２に流れる電流Ｉｏｓｃの和であるから、Ｉｂ＝Ｉｃ＋Ｉｏｓｃとなる。

電圧制御発振器１６は、一般的なリングオシレータを用いて構成されている。トランジスタＭ８、Ｍ９およびＭ１０、Ｍ１１はそれぞれインバータを構成し、奇数個のインバータを縦列に接続することによってリングオシレータを構成する。図中では、中段のインバータは簡略化のため図示していない。
このリングオシレータの発振周波数は、トランジスタＭ６〜Ｍ７に流れる電流によって制御される。このトランジスタＭ６〜Ｍ７は、トランジスタＭ５に対してカレントミラー形式で接続されているため、ジッタ付加回路２０が引き込むバイアス電流Ｉｃおよび発振制御電圧Ｖｏｓｃによって決まる電流Ｉｏｓｃの和である電流Ｉｂに依存した電流が流れることになる。その結果、リングオシレータの発振周波数はバイアス電流Ｉｃによって制御することができる。

図４は、このように構成された電圧制御発振器１６の発振制御電圧Ｖｏｓｃと発振周波数ｆｏｓｃの関係を示す。横軸は発振制御電圧Ｖｏｓｃであって、縦軸に発振周波数ｆｏｓｃを取り、バイアス電流Ｉｃをパラメータとして示している。通常の電圧制御発振器１６においては、バイアス電流Ｉｃを固定し、発振制御電圧Ｖｏｓｃを変化させることによって発振周波数ｆｏｓｃを変化させている。

いま、バイアス電流Ｉｃを変化させると、図４に破線で示すように発振制御電圧対周波数特性が変化する。バイアス電流Ｉｃを増加させると、発振周波数ｆｏｓｃは高くなり、逆にバイアス電流Ｉｃを減少させると、発振周波数ｆｏｓｃは低くなるため、バイアス電流Ｉｃを変化させると、発振制御電圧Ｖｏｓｃを一定とした場合でも発振周波数ｆｏｓｃを変化させることができる。その結果、ジッタ付加回路２０によりバイアス電流Ｉｃに正弦波状のゆらぎを付加することによって、電圧制御発振器１６の出力クロック信号ＣＫＯＵＴの周波数にゆらぎを与え、スペクトルを拡散することができる。

不要輻射を低減するために必要なスペクトルを拡散量Δｆｓとすると、図４から、この拡散量Δｆｓを得るためにバイアス電流Ｉｃに与えるべきゆらぎ量を見積もることができる。バイアス電流Ｉｃのゆらぎの振幅は、前述のようにオシレータ２２の振幅Ａｘ、抵抗値Ｒ１、Ｒ２によって決まるため、これらの値を調節することによって所望の拡散量Δｆｓを得ることができる。

以上のように構成されたクロック生成回路１００の動作について、図５（ａ）〜（ｅ）をもとに説明する。図５（ａ）〜（ｅ）は、クロック生成回路１００の電流、電圧および周波数の時間波形を示す。同図においてＴｐは、入力クロック信号ＣＫＩＮの周期を表し、入力クロック周波数ｆＩＮの逆数となっている。

図５（ａ）は、ジッタ付加回路２０を用いず、電圧制御発振器１６を電流値がＩｃ１に固定された定電流源によって駆動した場合の発振制御電圧Ｖｏｓｃを示す。出力クロック信号ＣＫＯＵＴの周波数ｆＯＵＴは、図４に示す関係に従うため、電圧制御発振器１６に、図５（ａ）に示した発振制御電圧Ｖｏｓｃが入力された場合、図５（ｂ）に示す時間波形が得られる。この場合、出力クロック周波数ｆＯＵＴは、周波数ｆｏにロックされ、ＰＬＬ回路６０により除去しきれない微少なジッタΔｆが含まれている。

いま、ジッタ付加回路２０によって、図５（ｃ）に示す電流Ｉｃを生成し、この電流を電圧制御発振器１６のバイアス電流としたとする。バイアス電流Ｉｃは、入力クロック信号ＣＫＩＮと同じ周波数ｆＩＮの正弦波によってゆらぎが与えられており、中心値をＩｃ１として、最大でＩｃ２、最小でＩｃ３までゆらいでいる。
電圧制御発振器１６のバイアス電流Ｉｃに、図５（ｃ）に示すようなゆらぎが与えられると、図４に示す関係に従い、出力クロック信号ＣＫＯＵＴの周波数ｆＯＵＴは、図５（ｄ）に示すように周波数ｆｏを中心に時間的にゆらぎ、スペクトルの拡散量Δｆｓをもつことになる。このゆらぎΔｆｓは、時間的に見ると周期Ｔｐで増減する周期信号となっている。

なお、図５（ｂ）に示すジッタ成分Δｆが、ＰＬＬ回路６０によって位相ロックされたときの周波数変動であるため非常に小さな値であるのに対して、図５（ｄ）に示すΔｆｓは、電圧制御発振器１６のバイアス電流Ｉｃを積極的に変動させることにより生成したものであるため、Δｆに比べて大きい。例えば、出力クロック信号ＣＫＯＵＴの周波数ｆＯＵＴが１００ＭＨｚで、１％のゆらぎを発生させている場合ではΔｆｓ＝１ＭＨｚであるのに対して、ジッタ成分Δｆはせいぜい数十〜数百ｋＨｚ程度にすぎない。

図５（ｄ）に示すように、ジッタ付加回路２０によりバイアス電流Ｉｃに与えられたゆらぎの周波数成分Δｆｓは、周期Ｔｐの期間を平均するとキャンセルされる。従って、期間Ｔｐの平均出力クロック周波数ｆＯＵＴは、図５（ｂ）に示した、ゆらぎを付加する前の出力クロック周波数ｆｏとほぼ等しくなる。

出力クロック信号ＣＫＯＵＴは、分周器１８によって１／Ｎに分周されるが、これは出力クロック周波数ｆＯＵＴを時間的に積分もしくは平均することに他ならないから、ゆらぎの周波数成分Δｆｓはキャンセルされる。図５（ｅ）は、分周器１８によって分周された帰還信号Ｓｉｇ３の周波数ｆＦＢを示す図であるが、ジッタ付加回路２０によって出力クロック信号ＣＫＯＵＴに与えられたゆらぎの成分は現れない。

以上のように、本実施の形態に係るクロック生成回路１００によれば、出力クロック信号ＣＫＯＵＴを、周波数ｆｏを中心に周波数幅Δｆｓでループに影響を与えることなくスペクトラム拡散することができ、不要輻射を低減することができる。

スペクトルの拡散量Δｆｓは、ジッタ付加回路２０によりバイアス電流Ｉｃに付加したゆらぎの振幅によって決まるため、オシレータ２２が生成する正弦波の振幅Ａおよび抵抗Ｒ１、Ｒ２によって所望の値に簡易に調節することができる。

また、バイアス電流Ｉｃに与えるゆらぎの周波数は、入力クロック信号ＣＫＩＮの周波数ｆＩＮの自然数倍としているため、分周器１８によって分周される際にキャンセルされ、位相比較器１０による位相比較時には付加したジッタの影響をほぼ０とすることができる。これにより、回路の設計段階においては、時間のかかる回路全体のループシミュレーションを行う際には、ジッタ付加回路２０を除外して行えばよい。また、スペクトルの拡散量については、電圧制御発振器１６およびジッタ付加回路２０のみを考慮すればよいため、ループシミュレーションを行わなくとも見積もることができ、設計期間を短縮することができる。

さらに、出力クロック信号のスペクトラムが拡散されることによって、出力クロック信号ＣＫＯＵＴを利用して動作する他の回路からの不要輻射も低減される。さらに、この出力クロック信号ＣＫＯＵＴの伝搬路からの不要輻射も低減されるため、クロック生成回路１００を含むシステム全体からの不要輻射を低減することができる。

（第２の実施の形態）
図６は、本発明の第２の実施の形態に係るクロック生成回路１００の構成を示すブロック図である。図６において、既出の構成要素と同一または同等の構成要素には同一の符号を付し、適宜説明を省略する。
第１の実施の形態に係るクロック生成回路１００では、電圧制御発振器１６のバイアス電流を変動させることによりスペクトラム拡散を行ったが、図６に示す第２の実施の形態に係るクロック生成回路１００では、電圧制御発振器１６に入力される発振制御信号Ｖｏｓｃにジッタを付加することにより、スペクトラム拡散を行う。

本実施の形態に係るクロック生成回路１００は、ローパスフィルタ１４の後段にジッタ付加回路２０を備える。ジッタ付加回路２０は、加算器７０およびオシレータ７２を含む。オシレータ７２は、入力クロック信号ＣＫＩＮの周波数の自然数倍の周波数を有するジッタ成分Ｓｉｇ４を出力する。加算器７０は、ローパスフィルタ１４から出力される発振制御信号Ｖｏｓｃと、オシレータ７２から出力されるジッタ成分Ｓｉｇ４とを加算する。加算後の発振制御信号Ｖｏｓｃ’は電圧制御発振器１６へと出力される。電圧制御発振器１６は、ジッタ成分の付加された発振制御信号Ｖｏｓｃ’にもとづいた周波数を有する出力クロック信号ＣＫＯＵＴを出力する。
なお、ジッタ付加回路２０はローパスフィルタ１４の前段に設けてもよい。

本実施の形態に係るクロック生成回路１００によれば、位相比較器１０から出力され、電圧制御発振器１６に入力される経路上において、発振制御信号Ｖｏｓｃにゆらぎが与えられる。発振制御信号Ｖｏｓｃに与えられたゆらぎの成分の周波数は、入力クロック信号ＣＫＩＮの周波数の自然数倍であるため、分周時に１周期分の平均で０となり打ち消されるため、電圧制御発振器１６で生じるジッタ成分のみがフィードバックされる。その結果、ループに影響を与えずに中心周波数を固定しつつスペクトルを拡散することができる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

例えば、図２に示した電圧源４０や電圧電流変換回路５０などは、他の等価な機能をもつ回路によって置換することが可能である。すなわち、ジッタ付加回路２０としては、電圧制御発振器１６のバイアス電流Ｉｃにゆらぎを与えられる構成となっていればよい。
また、ＰＬＬ回路６０は、図１のチャージポンプ回路１２を用いない構成であってもよいし、入力周波数ｆＩＮを逓倍して出力するようなＰＬＬ回路であってもよい。

本実施形態においては、バイアス電流Ｉｃに与えるゆらぎの周波数や振幅は、ジッタ付加回路２０の内部で固定していたがこれには限定されない。例えば携帯電話端末に使用されるＰＬＬ回路６０では、変調方式や出力電力によってスペクトルの拡散量Δｆｓを変化させる必要がある場合も想定される。このような場合に、ベースバンドＩＣなど、セット端末を統合的に制御する回路によりスペクトルの拡散量Δｆｓを調整できた方が望ましい。そこで、ジッタ付加回路２０のゆらぎ量や周波数を調整する制御信号を入力するための端子を設け、外部からの制御信号にもとづいてゆらぎの周波数や振幅を積極的に変化させてもよい。

さらに、スペクトルの拡散が不要なときには、外部からジッタ付加回路２０の動作を停止させてもよい。そのために、ジッタ付加回路の動作を停止する停止信号を入力するための端子を設け、停止信号にもとづいてその動作を停止させることにより消費電流を低減することが可能となる。ジッタ付加回路２０を停止状態とするためには、たとえば図２の回路図のオシレータ２２、誤差増幅器３０、定電圧源３２をオフすればよい。

外部信号によってバイアス電流Ｉｃのゆらぎ幅を調節する方法としては、オシレータ２２の振幅Ａｘを制御したり、ジッタ付加回路２０に使用される抵抗Ｒ１、Ｒ２を可変抵抗とすることによって容易に実現することができる。また、これ以外の方法によっても電流源の電流値を外部から与えられる信号によって変化させることができることは当業者に容易に理解されるところである。

本実施の形態においては、オシレータ２２によって正弦波状のゆらぎを与えたが、これには限定されず、正弦波状のゆらぎの他、三角波などの他の交流信号であってもよい。この場合でも望ましくはその周波数を、入力クロック周波数ｆＩＮの自然数倍とし、入力クロック信号ＣＫＩＮの１周期Ｔｐを平均するとゆらぎの成分がゼロとなる信号とすることが望ましい。

さらに、ジッタ付加回路２０においては、オシレータ２２によってゆらぎを与えていたが、ゆらぎの周波数を入力クロック周波数ｆＩＮの１倍に設定する場合、入力クロック信号をそのまま利用して交流信号を生成してもよい。この場合には、ジッタ付加回路２０内部にオシレータを持つ必要が無くなるため回路を簡略化することができる。
また、このオシレータ２２が生成していたゆらぎの信号は、外部から与えてもよい。クロック生成回路１００が搭載される機器によっては、入力クロック信号の自然数倍のクロック信号を他のブロックで使用している場合もあるため、このクロック信号を利用することで回路を簡略化することができる。

本実施の形態においては、ＭＯＳＦＥＴを例に説明したが、バイポーラトランジスタ等の別のタイプのトランジスタを用いてもよく、これらの選択は、クロック生成回路に要求される設計仕様、使用する半導体製造プロセスなどによって決めればよい。

本実施の形態において、クロック生成回路１００を構成する素子はすべて一体集積化されていても、他の集積回路上に形成されていてもよく、あるいはその一部がディスクリート部品で構成されていてもよい。どの部分を集積化するかは、コストや占有面積などによって決めればよい。

本発明は、不要輻射を低減する必要があるクロック生成回路全般に適用することができる。

Claims (10)

1. 電圧制御発振器と、
   前記電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路と、
   を備えることを特徴とするクロック生成回路。
2. 入力クロック信号と分周された出力クロック信号との位相差を検出して位相差検出信号を出力する位相比較器と、
   前記位相差検出信号に基づいて、前記出力クロック信号を発生する電圧制御発振器と、
   前記電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路と、
   を備えることを特徴とするクロック生成回路。
3. 前記ジッタ付加回路によりバイアス電流に付加されるゆらぎは、交流信号であることを特徴とする請求項１または２に記載のクロック生成回路。
4. 前記ジッタ付加回路によりバイアス電流に付加されるゆらぎの周波数は、入力クロック信号の周波数の自然数倍であることを特徴とする請求項３に記載のクロック生成回路。
5. 前記ジッタ付加回路によりバイアス電流に付加されるゆらぎは、外部から入力される信号により制御されることを特徴とする請求項１から４のいずれかに記載のクロック生成回路。
6. 入力クロック信号と分周された出力クロック信号との位相差を検出して位相差検出信号を出力する位相比較器と、
   前記位相差検出信号に基づいて前記出力クロック信号を発生する電圧制御発振器と、
   前記位相差検出信号にゆらぎを付加するジッタ付加回路と、
   を備えることを特徴とするクロック生成回路。
7. 前記ジッタ付加回路により付加されるゆらぎの周波数は、前記入力クロック信号の周波数の自然数倍であることを特徴とする請求項６に記載のクロック生成回路。
8. 電圧制御発振器と、
   前記電圧制御発振器を駆動するバイアス電流にゆらぎを付加するジッタ付加回路と、
   前記ジッタ付加回路のゆらぎ量を調整する制御信号が入力される端子と、
   を備えることを特徴とするクロック生成回路。
9. 前記ジッタ付加回路の動作を停止する停止信号が入力される制御端子をさらに設けたことを特徴とする請求項８に記載のクロック生成回路。
10. 請求項１から９のいずれかに記載のクロック生成回路を備えたことを特徴とする通信装置。

Images