JP2013250231A - 位相差検出装置、位相差検出プログラム及び位相差検出装置を用いたプラズマ処理システム - Google Patents

Abstract

【課題】２つの交流信号の位相差を高速かつ高精度で検出する。
【解決手段】位相差演算部は、検出される２つの電圧ｖ₁（位相角φ₁），ｖ₂（位相角φ₂）の位相差φ_r（＝φ₂−φ₁）を算出する。生成された電圧ｖ₁，ｖ₂の基本周波数と同一周波数の正弦波ｖ_sと余弦波ｖ_cを用いてｖ_2s＝ｖ₂×ｖ_s、ｖ_2c＝ｖ₂×ｖ_c、ｖ_1s＝ｖ₁×ｖ_s、ｖ_1c＝ｖ₁×ｖ_cの演算をした後、ローパスフィルタで直流成分Ｉ₂＝(A₂/2)・sin(φ₂)、Ｒ₂＝(A₂/2)・cos(φ₂)、Ｉ₁＝(A₁/2)・sin(φ₁)、Ｒ₁＝(A₁/2)・cos(φ₁)を抽出する。複素乗算器でＲ₃＝Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂を演算してＲ₃＝(A₁・A₂/4)・cos(φ_r)算出し、Ｉ₃＝Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂を演算してＩ₃＝(A₁・A₂/4)・sin(φ_r)を算出し、逆正接演算器でφ_r＝tan^-1(I₃/R₃)を演算して位相差φ_rを算出する。
【選択図】図５

Description

本発明は、周波数が同一で位相が異なる２つの交流信号の検出値の位相差を算出する位相差検出装置、位相検出プログラム及び位相差検出装置を用いたプラズマ処理装置に関する。

従来、周波数が同一で位相が異なる２つの交流信号の検出値をＡ／Ｄ変換した後、ディジタル演算によって両交流信号の位相差を算出する方法が提案されている。

例えば、特許第３８０８９７３号公報には、検出される２つの交流信号ｓ₁，ｓ₂をｓ₁＝Ａ₁・cos(ω・t)（ω＝２・π・ｆ、ｆ：周波数）、ｓ₂＝Ａ₂・cos(ω・t＋φ)（φ：ｓ₁との位相差）とすると、下記の位相差算出方法が記載されている。

（１）ダイレクト・ディジタル・シンセサイザを用いて周波数（ｆ＋ｆ_o）又は（ｆ−ｆ_o）［Ｈｚ］（ｆ_o≪ｆ）の正弦波ｓ₃＝cos((ω＋ω_o)・t)又はcos((ω−ω_o)・t)（ω_o＝２・π・ｆ_o）を生成し、この正弦波ｓ₃と交流信号ｓ₁，ｓ₂とを乗算してｓ_a＝ｓ₁×ｓ₃とｓ_b＝ｓ₂×ｓ₃の信号を生成する。例えば、ｓ₃＝cos((ω＋ω_o)・t)とすると、信号ｓ_a，ｓ_bは、
ｓ_a＝ｓ₁×ｓ₃＝Ａ₁・cos(ω・t)・cos((ω＋ω_o)・t)
＝(１/２)・[cos（(２ω＋ω_o)・t)＋cos(ω_o・t)]
ｓ_b＝ｓ₂×ｓ₃＝Ａ₁・cos(ω・t＋φ)・cos((ω＋ω_o)・t)
＝(１/２)・[cos（(２ω＋ω_o＋φ)・t)＋cos(ω_o・t＋φ)]
で表わされる。

（２）信号ｓ_a，ｓ_bにフィルタリング処理を行って周波数ｆ_oより高い成分を除去し、周波数ｆ_oの低周波信号ｓ_ao＝(１/２)・cos(ω_o・t)とＳ_bo＝(１/２)・cos(ω_o・t＋φ)だけを抽出する。

（３）２つの低周波信号ｓ_ao，ｓ_boを方形波に波形整形した後、ダイレクト・ディジタル・シンセサイザの基準クロックのクロックを用いて両低周波信号ｓ_ao，ｓ_boの周期Ｔ（＝１／ｆ_o）と立ち上がりタイミングのずれの時間ｔを計測し、３６０°×（ｔ／Ｔ）［°］若しくは２π×（ｔ／Ｔ）［ｒａｄ］を演算して位相差φを求める。

特許第３８０８９７３号公報

特許第３８０８９７３号公報に記載の位相差算出方法は、位相差φの２つの交流信号ｓ₁，ｓ₂の検出値を低周波信号ｓ_ao，ｓ_boに変換した後、基準クロックを用いて両低周波信号ｓ_ao，ｓ_boの周期Ｔと位相のずれ時間ｔを計測し、その計測値を用いて位相差φを演算する方法である。

基準クロックの周波数をｆ_CLKとすると、基準クロックの周期τはτ＝１／ｆ_CLKであり、低周波信号ｓ_ao，ｓ_boの周期ＴはＴ＝１／ｆ_oであるから、周期Ｔを計測する分解能ＮはＮ＝Ｔ／τ＝ｆ_CLK／ｆ_o［回／周期］である。そして、この分解能Ｎを角度の分解能Ｂに変換すると、Ｂ＝３６０°／Ｎ＝３６０°×ｆ_o／ｆ_CLK［°］又はＢ＝２π×ｆ_o／ｆ_CLK［ｒａｄ］となる。従来の位相差算出方法は、低周波信号ｓ_ao，ｓ_boの周期Ｔと位相のずれ時間ｔの計測値を用いて位相差φを演算しているので、その演算値の精度が分解能Ｂによって変化する。

すなわち、周波数の比Ｒ_f＝ｆ_o／ｆ_CLKを大きくすると、分解能Ｂが大きくなるので、検出精度が低くなり、比Ｒ_fを小さくすると、分解能Ｂが小さくなるので、検出精度が高くなる。検出精度を高くする方法として、基準クロックの周波数ｆ_CLKの設計値を高くする、若しくは周波数ｆ_oの設計値を小さくする方法が考えられる。周波数ｆ_CLKを高周波化する方法は、基準クロックで動作させるダイレクト・ディジタル・シンセサイザや周期Ｔと位相のずれ時間ｔを計測するための基準クロックのカウンタなどのデバイスの高速化に一定の限界があるので、周波数ｆ_CLKを任意の高周波に設定できないという不都合がある。

周波数ｆ_oを低周波化する方法は、周期Ｔ＝１／ｆ_oで位相差φが検出されるので、検出間隔が長くなり、検出していない期間に位相差φが大きく変化した場合には検出値の信頼性が低下するという問題がある。

上記のように、従来の位相差検出方法は、分解能Ｂが比Ｒ_f＝ｆ_o／ｆ_CLKによって変化し、検出周期（１／ｆ_o）と分解能Ｂ（検出精度）がトレードオフの関係になっているので、周波数ｆ_oと基準クロックの周波数ｆ_CLKの最適設計が困難であるという問題がある。

本発明は、上記した事情のもとで考え出されたものであって、２つの交流信号の位相差を高速かつ高精度で検出することのできる位相差検出装置、位相差検出プログラム及び位相差検出装置を用いたプラズマ処理システムを提供することを目的とする。

上記の課題を解決するため、本発明では、次の技術的手段を講じている。

本発明の第１の側面によって提供される位相差検出装置は、第１の交流信号と、この第１の交流信号の基本周波数と同一の周波数を有する第２の交流信号との位相差を検出する位相差検出装置であって、前記基本周波数と同一の周波数を有する正弦波信号を生成する正弦波生成手段と、前記基本周波数と同一の周波数を有する余弦波信号を生成する余弦波生成手段と、前記第１の交流信号と前記正弦波信号との乗算を行う第１の信号乗算手段と、前記第１の交流信号と前記余弦波信号との乗算を行う第２の信号乗算手段と、前記第２の交流信号と前記正弦波信号との乗算を行う第３の信号乗算手段と、前記第２の交流信号と前記余弦波信号との乗算を行う第４の信号乗算手段と、前記第１の信号乗算手段乃至前記４の信号乗算手段の各乗算結果に含まれる交流成分をそれぞれ除去して４つの直流成分を抽出する直流成分抽出手段と、前記４つの直流成分を用いた所定の演算処理によって前記位相差の余弦値と正弦値の三角関数値を算出する三角関数値演算手段と、前記三角関数値演算手段で算出された前記余弦値と前記正弦値を用いて、前記余弦値に対する前記正弦値の比の逆正接演算を行うことにより前記位相差を算出する位相差演算手段と、を備えたことを特徴としている（請求項１）。

上記の位相差検出装置の好ましい実施形態によれば、上記の位相差検出装置において、前記第１の交流信号をＡ₁・cos(２π・ｆ₀・ｔ＋φ₁)＋ｈ₁(t)（ｈ₁(t)は高調波成分の総和）とし、前記第２の交流信号をＡ₂・cos(２π・ｆ₀・ｔ＋φ₂)＋ｈ₂(t)（ｈ₁(t)は高調波成分の総和）とすると、前記正弦波生成手段により生成される正弦波信号と前記余弦波生成手段により生成される余弦波信号は、sin(２π・ｆ₀・ｔ)とcos(２π・ｆ₀・ｔ)で表わされ、前記直流分成分抽出手段より抽出される４つの直流成分は、Ｒ₁＝(Ａ₁／２)・cos(φ₁)、Ｉ₁＝(Ａ₁／２)・sin(φ₁)、Ｒ₂＝(Ａ₂／２)・cos(φ₂)、Ｉ₂＝(Ａ₂／２)・sin(φ₂)で表わされ、前記三角関数値演算手段は、Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・cos(φ_r)（但し、φ_r＝φ₂−φ₁）で表わされる余弦値を算出し、Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・sin(φ_r)で表わされる正弦値を算出する（請求項２）。

また、上記の位相差検出装置の好ましい実施形態によれば、前記正弦波生成手段と前記余弦波生成手段は、第１の基準クロックを発生する第１のクロック発生手段と、前記第１の交流信号の基本周波数の値を保持する第１の周波数保持手段と、前記第１の基準クロックのクロックパルスが入力される毎に前記第１の周波数保持手段に保持された前記基本周波数の値と加算結果とを加算して出力する第１の加算手段と、所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第１の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第１の波形記憶手段と、を含むダイレクト・ディジタル・シンセサイザによって構成される（請求項３）。

本発明の第２の側面によって提供される位相差検出プログラムは、コンピュータを、第１の交流信号と、この第１の交流信号の基本周波数と同一の周波数を有する第２の交流信号との位相差を検出する位相差検出装置として機能させる位相差検出プログラムであって、前記コンピュータを、前記基本周波数と同一の周波数を有する正弦波信号を生成する正弦波生成手段と、前記基本周波数と同一の周波数を有する余弦波信号を生成する余弦波生成手段と、前記第１の交流信号と前記正弦波信号との乗算を行う第１の信号乗算手段と、前記第１の交流信号と前記余弦波信号との乗算を行う第２の信号乗算手段と、前記第２の交流信号と前記正弦波信号との乗算を行う第３の信号乗算手段と、前記第２の交流信号と前記余弦波信号との乗算を行う第４の信号乗算手段と、前記第１の信号乗算手段乃至前記４の信号乗算手段の各乗算結果に含まれる交流成分をそれぞれ除去して４つの直流成分を抽出する直流成分抽出手段と、前記４つの直流成分を用いた所定の演算処理によって前記位相差の余弦値と正弦値の三角関数値を算出する三角関数値演算手段と、前記三角関数値演算手段で算出された前記余弦値と前記正弦値を用いて、前記余弦値に対する前記正弦値の比の逆正接演算を行うことにより前記位相差を算出する位相差演算手段と、して機能させることを特徴とする（請求項４）。

本発明の第３の側面によって提供されるプラズマ処理システムは、プラズマチャンバーの一対の電極に周波数が同一で所定の位相差を有する２つの高周波電圧を供給して被加工物のプラズマ処理を行うプラズマ処理システムであって、請求項１乃至３のいずれかに記載の位相差検出装置と、前記一対の電極の各入力端における交流電圧を検出し、一方の検出電圧を前記第１の交流信号とし、他方の検出電圧を前記第２の交流信号として前記位相差検出装置に出力する交流電圧検出手段と、前記周波数と前記位相差の制御値を入力する入力手段と、前記入力手段で入力された前記位相差の制御値と前記位相差検出装置で検出された位相差との差分を算出する演算手段と、前記周波数の制御値に基づいて当該周波数を有し且つ位相角が零の第１の高周波指令信号を生成する第１の高周波指令信号生成手段と、前記周波数の制御値と前記演算手段で算出された前記位相差の差分とに基づいて当該周波数を有し且つ当該位相差の差分の位相角を有する第２の高周波指令信号を生成する第２の高周波指令信号生成手段と、前記第１の高周波指令信号に基づいて前記周波数の制御値を有し且つ位相角が零の高周波電圧を前記一対の電極の一方に出力する第１の高周波発生手段と、前記第２の高周波指令信号に基づいて前記周波数の制御値を有し且つ前記位相差の差分の位相角を有する高周波電圧を前記一対の電極の他方に出力する第２の高周波発生手段と、を備えたことを特徴とする（請求項５）。

上記のプラズマ処理システムの好ましい実施形態によれば、前記第１の高周波指令信号生成手段は、第２の基準クロックを発生する第２のクロック発生手段と、前記入力手段で入力された周波数の制御値を保持する第２の周波数保持手段と、前記第２の基準クロックのクロックパルスが入力される毎に前記第２の周波数保持手段に保持された前記周波数の制御値と加算結果とを加算して出力する第２の加算手段と、所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第２の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第２の波形記憶手段と、前記第２の波形記憶手段から出力される波高値をアナログ信号に変換する第１の信号変換手段と、を含むダイレクト・ディジタル・シンセサイザによって構成され、前記第２の高周波指令信号生成手段は、前記入力手段で入力された周波数の制御値を保持する第３の周波数保持手段と、前記演算手段で算出された前記位相差の差分を保持する位相差保持手段と、前記第２の基準クロックのクロックパルスが入力される毎に前記第３の周波数保持手段に保持された前記周波数の制御値と加算結果とを加算して出力する第３の加算手段と、前記第２の基準クロックのクロックパルスが入力される毎に前記位相差保持手段に保持された前記位相差の差分と加算結果とを加算して出力する第４の加算手段と、所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第４の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第３の波形記憶手段と、前記第３の波形記憶手段から出力される波高値をアナログ信号に変換する第２の信号変換手段と、を含むダイレクト・ディジタル・シンセサイザによって構成される（請求項６）。

本発明に係る位相差検出装置によれば、第１，第２の交流信号の基本周波数と同一の周波数を有する正弦波信号と余弦波信号を生成し、第１の交流信号と正弦波信号、第１の交流信号と余弦波信号、第２の交流信号と正弦波信号、第２の交流信号と正弦波信号の各乗算を行って４つの乗算値を求め、各乗算値に含まれる交流成分を除去して４つの直流成分のみを抽出した後、その４つの直流成分に所定の演算処理を行って位相差の余弦値と正弦値が算出される。そして、余弦値に対する正弦値の比の逆正接演算を行うことにより位相差が算出される。

例えば、第１の交流信号ｖ₁をｖ₁＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₁)＋ｈ₁(t)（ｈ₁(t)は高調波成分の総和）とし、第２の交流信号ｖ₂をｖ₂＝をＡ₂・cos(２π・ｆ₀・ｔ＋φ₂)＋ｈ₂(t)（ｈ₂(t)は高調波成分の総和）とすると、正弦波信号ｖ_sはｖ_s＝sin(２π・ｆ₀・ｔ) で表わされ、余弦波信号ｖ_cはｖ_c＝cos(２π・ｆ₀・ｔ)で表わされる。従って、ｖ_1c＝ｖ₁×ｖ_c、ｖ_1s＝ｖ₁×ｖ_s、ｖ_2c＝ｖ₂×ｖ_c、ｖ_2s＝ｖ₂×ｖ_sの演算を行い、各演算結果ｖ_1c，ｖ_1s，ｖ_2c，ｖ_2sの交流成分を除去すると、ｖ_1cの直流成分Ｒ₁＝(Ａ₁／２)・cos(φ₁)、ｖ_1sの直流成分Ｉ₁＝(Ａ₁／２)・sin(φ₁)、ｖ_2cの直流成分Ｒ₂＝(Ａ₂／２)・cos(φ₂)、ｖ_2sの直流成分Ｉ₂＝(Ａ₂／２)・sin(φ₂)が得られる。

そして、Ｒ₃＝Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・cos(φ_r)（φ_r＝φ₂−φ₁）で表わされる余弦値Ｒ₃が算出され、Ｉ₃＝Ｉ₁×Ｒ₂−Ｒ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・sin(φ_r)で表わされる正弦値Ｉ₃が算出され、更にtan^-1(Ｉ₃／Ｒ₃)を演算することにより位相差φ_rが算出される。

本発明に係る位相差検出装置では、位相差φ_r（＝φ₂−φ₁）の算出プロセスに従来の位相差算出方法のような検出周期（１／ｆ_o）と分解能Ｂ（検出精度）のパラメータが含まれないので、検出周期と分解能がトレードオフの関係になるという問題がない。このため、高速かつ高精度で位相差φ_rを検出することができる。

また、一対の電極に印加されている２つの高周波電圧の実際の位相差を検出し、その検出結果をフィードバックして一対の電極に供給する２つの高周波電圧の位相差を制御値に制御する本発明に係るプラズマ処理システムによれば、本発明に係る位相差検出装置によって実際の位相差を高速かつ高精度に検出できるので、一対の電極に印加されている２つの高周波電圧の実際の位相差が安定して制御値に制御され、プラズマ処理の安定制御を容易に行うことができる。

本発明に係る位相差検出装置が用いられたプラズマ処理システムの構成を示す図である。 位相差制御装置の演算機能をブロックで示した図である。 第１信号生成部のブロック構成図である。 第２信号生成部のブロック構成図である。 位相差演算部の内部構成を示すブロック図である。

以下、本発明の好ましい実施の形態を、添付図面を参照して具体的に説明する。

図１は、本発明に係る位相差検出装置が用いられたプラズマ処理システムの構成を示す図である。

プラズマ処理システム１は、半導体ウェハや液晶基板等の被加工物に対して高周波電力を供給して、例えばプラズマエッチングといった加工処理を行うシステムである。このプラズマ処理システム１は、２つの高周波電源装置２，３、２つのインピーダンス整合装置４，５、２つの交流電圧計６，７、位相差制御装置８、負荷としてのプラズマチャンバー９及び入力装置１０で構成されている。

プラズマ処理システム１は、プラズマチャンバー９内に配設された一対の電極９１，９２に所定の位相差φを有する高周波電力を供給して被加工物のプラズマ処理を行う。高周波電源装置２及びインピーダンス整合装置４は、第１の電極９１に周波数ｆ₀の第１の高周波電力を供給する第１の高周波供給装置を構成し、高周波電源装置３及びインピーダンス整合装置５は、第２の電極９２に第１の高周波電力に対して位相差φだけずらせて周波数ｆ₀の第２の高周波電力を供給する第２の高周波供給装置を構成している。

インピーダンス整合装置４は、高周波電源装置４の出力インピーダンスとプラズマチャンバー９のインピーダンス（電極９１の接続端からプラズマチャンバー９側を見た負荷インピーダンス）との整合を取る装置である。図示はしていないが、インピーダンス整合装置４，５にはそれぞれ高周波電源装置２，３との接続端の反射係数を監視しながらインピーダンス整合用の可変リアクタンス素子を自動的に調整する機構が設けられている。プラズマ処理中はインピーダンス整合装置４，５が高周波電源装置２，３との接続端の反射係数を可及的に最小になるように自動的に整合動作をするので、高周波電源装置２，３から出力される各高周波電力は可及的に電力損失を抑制してプラズマチャンバー９の第１の電極９１と第２の電極９２に供給される。

交流電圧計６，７と位相差制御装置８は、第１の電極９１と第２の電極９２に供給される高周波電圧の実測値ｖ₁，ｖ₂と外部入力によって位相差制御装置８に設定される周波数ｆ₀及び位相差φとを用いて高周波電源装置２に対する第１の高周波指令信号Ｓ₁と高周波電源装置３に対する第２の高周波指令信号Ｓ₂を生成し、両高周波指令信号Ｓ₁，Ｓ₂をそれぞれ高周波電源装置２と高周波電源装置３にフィードバックする。

高周波電源装置２は、位相差制御装置８から入力された第１の高周波指令信号Ｓ₁＝cos(２π・ｆ₀・ｔ)に基づいて所定の振幅Ａ₁の高周波電圧ｖ_C1を生成し、インピーダンス整合装置４を介してプラズマチャンバー９の第１の電極９１に供給する。同様に、高周波電源装置３は、位相差制御装置８から入力された第２の高周波指令信号Ｓ₂＝cos(２π・ｆ₀・ｔ＋φ’)（φ’：制御値φと実際の位相差０との差分Δφが漸近するよう求めた値）に基づいて所定の振幅Ａ₂の高周波電圧ｖ_C2を生成し、インピーダンス整合装置４を介してプラズマチャンバー９の第２の電極９２に供給する。

交流電圧計６，７及び位相差制御装置８のよる第１，第２の高周波指令信号Ｓ₁，Ｓ₂のフィードバック制御により、プラズマ処理システム１の第１の電極９１に供給される高周波電圧と第２の電極９２に供給される高周波電圧は、外部入力によって設定された高周波電圧の制御値（目標値）ｖ₁，ｖ₂に制御される。

すなわち、高周波電源装置２から高周波電圧ｖ_C1が出力されても高周波電源装置２と第１の電極９１の間のインピーダンス整合装置４を含む伝送経路によって位相角φ₁が生じ、振幅のロスを無視すると、第１の電極９１には高周波電圧ｖ₁＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₁)が供給される。同様に、高周波電源装置３から高周波電圧ｖ_C2が出力されても高周波電源装置３と第２の電極９２の間のインピーダンス整合装置５を含む伝送経路によって位相角φ₂が生じ、振幅のロスを無視すると、第２の電極９２には高周波電圧ｖ₂＝Ａ₂・cos(２π・ｆ₀・ｔ＋φ₂)が供給される。

高周波電圧ｖ₁と高周波電圧ｖ₂との位相差（実際の位相差）φ_rは、φ_r＝(φ₂−φ₁）である。位相差制御装置８は、交流電圧計６，７による高周波電圧の実測値ｖ₁，ｖ₂と内部で発生させる所定の正弦波及び余弦波とを用いて実際の位相差φ_rと位相差の制御値φの差分Δφ＝φ−φ_rを算出し、この算出値を用いて第１の高周波指令信号Ｓ₁と第２の高周波指令信号Ｓ₂を生成し、第１の高周波指令信号Ｓ₁を第１の高周波電源装置２に入力し、第２の高周波指令信号Ｓ₂を第２の高周波電源装置３に入力する。

位相差制御装置８は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）を備えるマイクロコンピュータによって構成され、そのマイクロコンピュータが予め設定されたプログラムを実行することによって位相差の差分Δφの演算処理と第１，第２の高周波指令信号ｓ_1,ｓ₂の生成処理を行う。なお、位相差制御装置８は、をＦＰＧＡ（Field Programmable Gate Array）で実現することも可能である。

位相差制御装置８は、本発明に係る位相差演算方法によって実際の位相差φ_rを算出する。位相差制御装置８の位相差φ_rの演算処理をする部分が本発明に係る位相差検出装置に相当している。

ここで、本発明に係る実際の位相差φ_rの演算方法について説明する。

交流電圧計６によって検出される高周波電圧ｖ₁(t)＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₁)＋ｈ₁(t)（ｈ₁(t)は高調波成分の総和）と交流電圧計７によって検出される高周波電圧ｖ₂(t)＝Ａ₂・cos(２π・ｆ₀・ｔ＋φ₂)＋ｈ₂(t)（ｈ₂(t)は高調波成分の総和）をＡ／Ｄ変換した離散時間信号は、
ｖ₁[k]＝Ａ₁・cos(２π・ｆ₀・ｋ＋φ₁)＋ｈ₁[k]
ｖ₂[k]＝Ａ₂・cos(２π・ｆ₀・ｋ＋φ₂)＋ｈ₂[k]
で表わされる。

ダイレクト・ディジタル・シンセサイザ（Direct・Digital・synthesizer：ＤＤＳ）によりｖ₁[k]，ｖ₂[k]の基本波成分の余弦波ｖ_c[k]＝cos(２π・ｆ₀・ｋ)と正弦波ｖ_s[k]＝sin(２π・ｆ₀・ｋ)を生成し、
ｖ_1c[k]＝ｖ₁[k]×ｖ_c[k] …（１）
ｖ_2c[k]＝ｖ₂[k]×ｖ_c[k] …（２）
ｖ_1s[k]＝ｖ₁[k]×ｖ_s[k] …（３）
ｖ_2s[k]＝ｖ₂[k]×ｖ_s[k] …（４）
の演算処理を行って離散時間信号ｖ_1c[k]，ｖ_2c[k]，ｖ_1s[k]，ｖ_2s[k]を算出する。

（１）式〜（４）式は、三角関数の加法定理によって整理すると、
ｖ_1c[k]＝(A₁/2)・cos(φ₁)+(A₁/2)・cos(4π・f₀・k+φ₁))
+ｈ₁[k]・cos(2π・f₀・k)…（５）
ｖ_2c[k]＝(A₂/2)・(cos(φ₂)+(A₂/2)・cos(4π・f₀・k+φ₂)
+ｈ₂[k]・cos(2π・f・k)…（６）
ｖ_1s[k]＝(A₁/2)・(-sin(φ₁)+(A₁/2)・sin(4π・f₀・k+φ₁))
+ｈ₁[k]・sin(2π・f₀・k)…（７）
ｖ_2s[k]＝(A₂/2)・(-sin(φ₂)+(A₂/2)・sin(4π・f₀・k+φ₂))
+ｈ₂[k]・sin(2π・f₀・k)…（８）
となる。

（５）式〜（８）式から明らかなように、離散時間信号ｖ_1c[k]，ｖ_2c[k]，ｖ_1s[k]，ｖ_2s[k]は第１項の直流成分と第２項及び第３項の交流成分の合成波である。従って、離散時間信号ｖ_1c[k]，ｖ_2c[k]，ｖ_1s[k]，ｖ_2s[k]に交流成分を除去するフィルタリング処理（ローパスフィルタによるフィルタリング処理）をすると、位相角φ₁の正弦波と余弦波及び位相角φ₂の正弦波と余弦波の４つの離散時間信号が得られる。これらの離散時間信号は、離散時間（サンプリング番号ｋ）に関係しない値を有している。

位相角φ₁の正弦波と余弦波をＲ₁＝(Ａ₁／２)・cos(φ₁)、Ｉ₁＝(Ａ₁／２)・sin(φ₁)、位相角φ₂の正弦波と余弦波をＲ₂＝(Ａ₂／２)・cos(φ₂)、Ｉ₂＝(Ａ₂／２)・sin(φ₂)とすると、
Ｒ₃＝Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂ …（９）
＝(Ａ₁・Ａ₂／４)［cos(φ₁)・cos(φ₂)＋sin(φ₁)・sin(φ₂)］
＝(Ａ₁・Ａ₂／４)・cos(φ₂−φ₁)＝(Ａ₁・Ａ₂／４)・cos(φ_r)
Ｉ₃＝Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂ …（１０）
＝(Ａ₁・Ａ₂／４)・［−sin(φ₁)・cos(φ₂)＋cos(φ₁)・sin(φ₂)］
＝(Ａ₁・Ａ₂／４)・sin(φ₂−φ₁)＝(Ａ₁・Ａ₂／４)・sin(φ_r)
Ｉ₃／Ｒ₃＝tan(φ_r)
であるから、位相差φ_rは、
φ_r＝tan^-1(Ｉ₃／Ｒ₃) …（１１）
の、演算式によって求めることができる。

次に、位相差制御装置８の構成について説明する。

図２は、位相差制御装置８の演算機能をブロックで示した図である。

位相差制御装置８は、第１の高周波指令信号Ｓ₁を生成する第１信号生成部８１、第２の高周波指令信号Ｓ₂を生成する第２信号生成部８２、入力装置１０から制御値として入力される高周波電源装置２，３の出力周波数ｆ₀を有する余弦波信号ｖ_cを生成する第３信号生成部８３、同出力周波数ｆ₀の正弦波信号ｖ_sを生成する第４信号生成部８４，交流電圧計６，７で検出された高周波電圧ｖ₁と高周波電圧ｖ₂の位相差φ_rを算出する位相差演算部８５、入力装置１０から制御値として入力される位相差φと位相差演算部８５で算出される位相差φ_rの差分Δφを算出する加算器８６及び基準クロックを発生するクロック８７を備える。

位相差制御装置８には入力装置１０と図示省略の表示装置が設けられており、作業者がその入力装置１０と表示装置によって高周波電源装置２，３から出力させる高周波の周波数ｆ₀（制御値）と、高周波電源装置２の出力電圧ｖ_c1と高周波電源装置３の出力電圧ｖ_c2の位相差φ（制御値）を設定するようになっている。位相差制御装置８に設定される周波数ｆ₀は、例えば、プラズマ処理システムで良く使用される２．０［ＭＨｚ］や１３．５６［ＭＨｚ］である。入力装置から入力された周波数ｆ₀は、第１信号生成部８１〜第４信号生成部８４に入力され、入力装置１０から入力された位相差φは、加算器８６に入力される。

第１信号生成部８１は、例えば、図３に示すブロック図で表わされるダイレクト・ディジタル・シンセサイザ(ＤＤＳ)で構成されている。

ＤＤＳは、基本構成として基本波形（正弦波、三角波、矩形波等の基本波形）の１周期分の波高値を所定のビット数でサンプルリングした波形データを格納したルックアップテーブルと、任意の時点における所望の周波数の位相を生成する位相アキュムレータと、Ｄ／Ａ変換器とを備え、ルックアップテーブルから位相アキュムレータで生成される位相に対応する波高値を読み出して所望の周波数の波高値データを生成し、その波高値データをＤ／Ａ変換して所望の周波数の信号を出力する信号生成器である。

図３に示す第１信号生成部８１のＤＤＳの基本構成は、加算器８１１、周波数設定用レジスタ８１２、ルックアップテーブル（ＬＵＴ）８１３及びＤ／Ａ変換器８１４である。ルックアップテーブル８１２には所定のビット数で余弦波の波高値のデータが格納されている。周波数設定用レジスタ８１１には入力装置１０で入力された周波数ｆ₀のディジタル値を設定するレジスタである。

加算器８１２は、クロック８７から基準クロックのクロックパルスが入力される毎に（基準クロックの立上りタイミング又は立下りタイミングで）周波数設定用レジスタ８１２に設定された周波数ｆ₀の値と加算器８１１の前回の加算結果とを加算する処理を行い、その加算結果をアドレスデータとしてルックアップテーブル８１３に出力する。従って、クロック８７、加算器８１１及び周波数設定用レジスタ８１２は、位相アキュムレータの機能を果たしている。

ルックアップテーブル８１３は、加算器８１１からアドレスデータが入力される毎にそのアドレスデータに対応する波高値のデータを読み出してＤ／Ａ変換器８１４に出力し、Ｄ／Ａ変換器８１４は、その波高値のデータをアナログ信号に変換する。そして、Ｄ／Ａ変換器８１４から出力されるアナログ信号は、図示しないローパスフィルタと増幅器を介して不要な周波数成分の除去と振幅のレベル調整が行われて第１の高周波指令信号Ｓ₁として出力される。この第１の高周波指令信号Ｓ₁は、Ｓ₁＝cos(２π・ｆ₀・ｔ)（振幅を１に正規化している）で表わされる信号である。

第２信号生成部８２は、例えば、図４に示すブロック図で表わされるＤＤＳで構成されている。同図に示すＤＤＳの基本構成は、加算器８２１,８２６、周波数設定用レジスタ８２２、ルックアップテーブル（ＬＵＴ）８２３、Ｄ／Ａ変換器８２４及び位相差設定用レジスタ８２５である。加算器８２１、周波数設定用レジスタ８２２、ルックアップテーブル８２３及びＤ／Ａ変換器８２４は、第１信号生成部８１の加算器８１１、周波数設定用レジスタ８１２、ルックアップテーブル８１３及びＤ／Ａ変換器８１４にそれぞれ対応し、同一の機能を果たす。周波数設定用レジスタ８２２には周波数設定用レジスタ８１２と同様に入力装置１０で入力された周波数ｆ₀のディジタル値が設定され、ルックアップテーブル８２３にはルックアップテーブル８１３と同一の波高値のデータが格納されている。

従って、図４に示す第２信号生成部８２のＤＳＳは、図３に示す第１信号生成部８１のＤＳＳに対して、位相差設定用レジスタ８２５と加算器８２６が追加されている点が異なる。位相差設定用レジスタ８２５には図２の加算器８６で算出される位相差の差分Δφ＝φ−φ_rが設定される。加算器８２６は、加算器８２２の加算結果に位相差設定用レジスタ８２５に設定された位相差の差分Δφを加算し、その加算結果をアドレスデータとしてルックアップテーブル８２３に出力する。従って、第２信号生成部８２では、加算器８２１，８２６、周波数設定用レジスタ８２２及び位相差設定用レジスタ８２５が位相アキュムレータの機能を果たしている。

第２信号生成部８２では、加算器８２１がクロック８７から基準クロックのクロックパルスが入力される毎に周波数設定用レジスタ８２２に設定された周波数ｆ₀の値と加算器８２１の前回の加算結果とを加算する処理を行う。更に加算器８２６が加算器８２２の加算結果に位相差設定用レジスタ８２５に設定された位相差の差分Δφを加算し、その加算結果をアドレスデータとしてルックアップテーブル８２３に出力する。

加算器８２６の加算結果は加算器８２１の加算結果に位相差の差分Δφを加算したものであるから、その加算結果をアドレスデータとしてルックアップテーブル８２３から出力される波高値のデータは、第１信号生成部８１のルックアップテーブル８１３から出力される波高値のデータに対して位相がΔφだけ遅れたものとなる。従って、Ｄ／Ａ変換器８２４から出力されるアナログ信号に対して図示しないローパスフィルタと増幅器により不要な周波数成分の除去と振幅のレベル調整を行って生成される第２の高周波指令信号Ｓ₂は、Ｓ₂＝cos(２π・ｆ₀・ｔ＋Δφ)（振幅を１に正規化している）で表わされる信号となる。

第３信号生成部８３は、図３に示した第１信号生成部８１と同様のブロック構成を有するＤＤＳで構成され、第１信号生成部８１と同様の動作をして余弦波信号ｖ_cを生成する。第３信号生成部８３で生成される余弦波信号ｖ_cは、位相差演算部８５に入力され、上述した（１）式，（２）式のディジタル演算処理に用いられるので、第３信号生成部８３のＤＤＳにはＤ／Ａ変換器は設けられていない。従って、第３信号生成部８３ではルックアップテーブルから出力される波高値のデータが余弦波信号ｖ_cとして出力される。この余弦波信号ｖ_cは、ｖ_c[k]＝cos(２π・ｆ₀・ｋ)（振幅を１に正規化している）で表わされる信号である。

また、第４信号生成部８４は第３信号生成部８３と同様のブロック構成を有するＤＤＳで構成され、第３信号生成部８３と同様の動作をして正弦波信号ｖ_cを生成する。第４信号生成部８４では正弦波信号ｖ_sを生成するので、ルックアップテーブルには正弦波の波高値のデータ（ルックアップテーブル８１３に格納されている余弦波に対して９０°位相が遅れた波高値のデータ）が格納されている点が第３信号生成部８３とは異なる。第４信号生成部８４から出力される正弦波信号ｖ_sは、ｖ_s[k]＝sin(２π・ｆ₀・ｋ)（振幅を１に正規化している）で表わされる信号である。

第４信号生成部８４は第２信号生成部８２と同様のブロック構成を有するＤＤＳで構成してもよい。この場合は、ルックアップテーブルにルックアップテーブル８１３に格納されている余弦波と同一の波高値のデータが格納され、位相差設定用レジスタ８２５に位相が９０°遅れる適当な位相差のデータが設定された構成となる。この構成では、加算器８２１から出力される位相のデータを位相差設定用レジスタ８２５と加算器８２６によって９０°位相を遅らせることによりルックアップテーブル８２３から読み出す位相を９０°遅らせ、これによりルックアップテーブル８２４から読み出される余弦波の波高値が実質的に正弦波の波高値となる。

図５は、図２の位相差演算部８５の内部構成を示すブロック図である。

位相差演算部８５は、２つのＡ／Ｄ変換器８５１ａ，８５１ｂ、４つの乗算器８５２ａ，８５２ｂ，８５２ｃ，８５２ｄ、４つのローパスフィルタ８５３ａ，８５３ｂ，８５３ｃ，８５３ｄ、符号反転器８５４、複素乗算器８５５及び逆正接演算器８５６で構成される。図示はしていないが、位相差演算部８５にもクロック８１１，８２１と共通のクロックから出力される基準クロックが入力されており、位相差演算部８５は、基準クロックに基づき第１信号生成部８１〜第４信号生成部８４の波高値のデータ生成動作に同期して位相差の差分Δφを算出する処理を行う。

Ａ／Ｄ変換器８５１ａは、交流電圧計６の検出電圧ｖ₁(t)＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₁) ＋ｈ₁(t)をディジタル信号の検出電圧ｖ₁[k]＝Ａ₁・cos(２π・ｆ₀・k＋φ₁)＋ｈ₁[k]に変換し、Ａ／Ｄ変換器８５１ｂは、交流電圧計７の検出電圧ｖ₂(t)＝Ａ₂・cos(２π・ｆ₀・ｔ＋φ₂)＋ｈ₂(t)をディジタル信号の検出電圧ｖ₂[k]＝Ａ₂・cos(２π・ｆ₀・ｋ＋φ₂)＋ｈ₂[k]に変換する。

乗算器８５２ａは、第４信号生成部８４で生成される余弦波信号ｖ_s[k]とＡ／Ｄ変換器８５１ｂから出力される交流電圧計７の検出電圧ｖ₂[k]を乗算して（８）式のｖ_2s[k]を求め、乗算器８５２ｂは、第３信号生成部８３で生成される正弦波信号ｖ_c[k]とＡ／Ｄ変換器８５１ｂから出力される交流電圧計７の検出電圧ｖ₂[k]を乗算して（６）式のｖ_2c[k]を求める。乗算器８５２ｃは、第４信号生成部８４で生成される余弦波信号ｖ_s[k]とＡ／Ｄ変換器８５１ａから出力される交流電圧計６の検出電圧ｖ₁[k]を乗算して（７）式のｖ_1s[k]を求め、乗算器８５２ｄは、第３信号生成部８３で生成される正弦波信号ｖ_c[k]とＡ／Ｄ変換器８５１ａから出力される交流電圧計６の検出電圧ｖ₁[k]を乗算して（５）式のｖ_1c[k]を求める。

ローパスフィルタ８５３ａは、乗算器８５２ａから出力される信号ｖ_2s[k]の交流成分を除去して正弦波Ｉ₂＝(Ａ₂／２)・sin(φ₂)を抽出し、ローパスフィルタ８５３ｂは、乗算器８５２ｂから出力される信号ｖ_2c[k]の交流成分を除去して余弦波Ｒ₂＝(Ａ₂／２)・cos(φ₂)を抽出する。ローパスフィルタ８５３ｂから出力される余弦波Ｒ₂はそのまま複素乗算器８５５に入力されるが、ローパスフィルタ８５３ａから出力される正弦波Ｉ₂は符号反転器８５４によって−Ｉ₂に符号が反転された後、複素乗算器８５５に入力される。

ローパスフィルタ８５３ｃは、乗算器８５２ｃから出力される信号ｖ_1s[k]の交流成分を除去して正弦波Ｉ₁＝(Ａ₁／２)・sin(φ₁)を抽出し、ローパスフィルタ８５３ｄは、乗算器８５２ｂから出力される信号ｖ_1c[k]の交流成分を除去して余弦波Ｒ₁＝(Ａ₁／２)・cos(φ₁)を抽出する。ローパスフィルタ８５３ｃ，８５３ｄから出力される正弦波Ｉ₁と余弦波Ｒ₁は複素乗算器８５５に入力される。

複素乗算器８５５は、複素数の乗算を行う。すなわち、２つの複素数α，βをα＝Ｒ₁＋ｊ・Ｉ₁、β＝Ｒ₂−ｊ・Ｉ₂とすると、α×β＝（Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂）＋ｊ・（Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂）であるから、複素乗算器８５５は、α×βの実数部（Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂）と虚数部（Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂）の演算を行う。上述したように、α×βの実数部（Ｒ₁×Ｒ₂−Ｉ₁×Ｉ₂）は（９）式の演算であり、α×βの虚数部（Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂）は（１０）式の演算である。従って、複素乗算器８５５は、（９）式のＲ₃と（１０）式のＩ₃を算出し、逆正接演算器８５６に入力する。

逆正接演算器８５６には(Ｉ₃/Ｒ₃)を引数とする逆正接関数tan^-1(Ｉ₃/Ｒ₃)の演算式が設定されており、逆正接演算器８５６は、複素乗算器８５５から入力される実数部Ｒ₃と虚数部Ｉ₃をtan^-1(Ｉ₃/Ｒ₃)の引数に代入して逆正接値、すなわち、（１１）式に示す位相差φ_rを算出する。逆正接演算器８５６で算出された位相差φ_rは加算器８６に入力され、加算器８６で入力装置１０から入力された位相差の制御値φとの差分Δφ＝φ−φ_rが算出される。この算出結果は、図２，図４に示すように、第２信号演算部８２の位相差設定用レジスタ８２５に入力される。

本実施形態のプラズマ処理システム１では、システムの起動時に位相差制御装置８から高周波電源装置２に第１の高周波指令信号Ｓ₁＝cos(２π・ｆ₀・ｔ)が出力され、高周波電源装置３に第２の高周波指令信号Ｓ₂＝cos(２π・ｆ₀・ｔ＋Δφ)が出力される。

高周波電源装置２は第１の高周波指令信号Ｓ₁に基づいて所定の振幅Ａ₁の高周波電圧ｖ_C1を出力し、高周波電源装置３は第２の高周波指令信号Ｓ₂に基づいて所定の振幅Ａ₂の高周波電圧ｖ_C2を出力する。高周波電源装置２から出力された高周波電圧ｖ_C1は、インピーダンス整合装置４を介してプラズマチャンバー９の第１の電力９１に供給されるが、高周波電源装置２と第１の電極９１との間のインピーダンス整合装置４や伝送線路によって位相が変化し、第１の電力９１に供給される高周波電圧ｖ₁は、ｖ₁＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₁)となる。同様に、第２の電力９２に供給される高周波電圧ｖ₂は、ｖ₁＝Ａ₁・cos(２π・ｆ₀・ｔ＋φ₂)となる。

第１の電極９１に供給された高周波電圧ｖ₁と第２の電極９２に供給された高周波電圧ｖ₂は交流電圧計６，７でそれぞれ検出され、位相差制御装置８に入力される。位相差制御装置８は、高周波電圧ｖ₁，ｖ₂の検出値と入力装置１０によって設定された周波数ｆ₀及び位相差φとを用いて上記の（１）式〜（４）式の演算処理を行った後、これらの演算結果の交流成分を除去するフィルタリング処理をして直流成分のみを抽出し、その抽出値を用いて（９）式〜（１１）式の演算を行うことにより高周波電圧ｖ₁と高周波電圧ｖ₂の位相差φ_rを算出する。

更に、位相差制御装置８は、入力装置１０から設定された位相差の制御値φと実際の位相差φ_rの差分Δφを求め、その差分Δφを第２の高周波指令信号Ｓ₂を生成する第２信号生成部８２にフィードバックして制御値φから位相のずれを修正した第２の高周波指令信号Ｓ₂＝cos(２π・ｆ₀・ｔ＋Δφ)を生成する。位相差制御装置８の第２の高周波指令信号Ｓ₂の修正処理は、クロック８１１，８２１で生成される基準クロックの周期で行われる。従って、第１の電極９１に供給される第１の高周波電圧ｖ₁と第２の電極９２に供給される第２の高周波電圧ｖ₂の位相差（実際の位相差）φ_rは、位相差制御装置８によって制御値φに安定化するように制御される。

上記のように、本実施形態では（９）式と（１０）式により２つの複素数α，βの乗算値の実数部に相当するＲ₃と虚数部に相当するＩ₃を求め、その演算値Ｒ₃，Ｉ₃を用いて（１１）式に示す逆正接関数の演算をすることにより位相差φ_rを求めるようにしているので、従来の位相差検出方法のような検出周期（１／ｆ_o）と分解能Ｂ（検出精度）がトレードオフの関係になるという問題がない。

従って、高速かつ高精度で位相差φ_rを検出して第１の電極９１に供給される第１の高周波電圧ｖ₁と第２の電極９２に供給される第２の高周波電圧ｖ₂との位相差を制御値φに安定化させることができるので、第１の電極９１と第２の電極９２との間に発生させるプラズマの安定制御を精度よく、高速で行うことができる。

上記実施形態では、同一の周波数ｆ₀で所定の位相差φを設けて２つの高周波電圧ｖ₁，ｖ₂をプラズマチャンバー９に供給するプラズマ処理システム１の位相差制御装置８に本発明に係る位相差検出装置を適用した例について説明したが、本発明に係る位相差検出装置は、プラズマ処理システム以外の任意にシステムに適用できることは言うまでもない。

１ プラズマ処理システム
２ 高周波電源装置（第１の高周波発生手段）
３ 高周波電源装置（第２の高周波発生手段）
４，５ インピーダンス整合装置
６，７ 交流電圧計（交流電圧検出手段）
８ 位相差制御装置
８１ 第１信号生成部（第１の高周波指令信号生成手段）
８１１ 加算器（第２の加算手段）
８１２ 周波数設定用レジスタ（第２の周波数保持手段）
８１３ ルックアップテーブル（第２の波形記憶手段）
８１４ Ｄ／Ａ変換器（第１の信号変換手段）
８２ 第２信号生成部（第２の高周波指令信号生成手段）
８２１ 加算器（第３の加算手段）
８２２ 周波数設定用レジスタ（第３の周波数保持手段）
８２３ ルックアップテーブル（第２の波形記憶手段）
８２４ Ｄ／Ａ変換器（第２の信号変換手段）
８２５ 位相差設定用レジスタ（位相差保持手段）
８２６ 加算器（第４の加算手段）
８３ 第３信号生成部（余弦波生成手段）
８４ 第４信号生成部（正弦波生成手段）
８５ 位相差演算部（位相差検出装置）
８５１ａ，８５１ｂ Ａ／Ｄ変換器
８５２ａ 乗算器（第３の信号乗算手段）
８５２ｂ 乗算器（第４の信号乗算手段）
８５２ｃ 乗算器（第１の信号乗算手段）
８５２ｄ 乗算器（第２の信号乗算手段）
８５３ａ〜８５３ｄ ローパスフィルタ（直流成分抽出手段）
８５４ 符号反転器（三角関数値演算手段の要素）
８５５ 複素乗算器（三角関数値演算手段）
８５６ 逆正接演算器（位相差演算手段）
８６ 加算器（演算手段）
８７ クロック（第１，第２のクロック発生手段）
９ プラズマチャンバー
１０ 入力装置（入力手段）

Claims (6)

1. 第１の交流信号と、この第１の交流信号の基本周波数と同一の周波数を有する第２の交流信号との位相差を検出する位相差検出装置であって、
   前記基本周波数と同一の周波数を有する正弦波信号を生成する正弦波生成手段と、
   前記基本周波数と同一の周波数を有する余弦波信号を生成する余弦波生成手段と、
   前記第１の交流信号と前記正弦波信号との乗算を行う第１の信号乗算手段と、
   前記第１の交流信号と前記余弦波信号との乗算を行う第２の信号乗算手段と、
   前記第２の交流信号と前記正弦波信号との乗算を行う第３の信号乗算手段と、
   前記第２の交流信号と前記余弦波信号との乗算を行う第４の信号乗算手段と、
   前記第１の信号乗算手段乃至前記４の信号乗算手段の各乗算結果に含まれる交流成分をそれぞれ除去して４つの直流成分を抽出する直流成分抽出手段と、
   前記４つの直流成分を用いた所定の演算処理によって前記位相差の余弦値と正弦値の三角関数値を算出する三角関数値演算手段と、
   前記三角関数値演算手段で算出された前記余弦値と前記正弦値を用いて、前記余弦値に対する前記正弦値の比の逆正接演算を行うことにより前記位相差を算出する位相差演算手段と、
   を備えたことを特徴とする位相差検出装置。
2. 前記第１の交流信号をＡ₁・cos(２π・ｆ₀・ｔ＋φ₁)＋ｈ₁(t)（ｈ₁(t)は高調波成分の総和）とし、前記第２の交流信号をＡ₂・cos(２π・ｆ₀・ｔ＋φ₂)＋ｈ₂(t)（ｈ₁(t)は高調波成分の総和）とすると、
   前記正弦波生成手段により生成される正弦波信号と前記余弦波生成手段により生成される余弦波信号は、sin(２π・ｆ₀・ｔ)とcos(２π・ｆ₀・ｔ)で表わされ、
   前記直流分成分抽出手段より抽出される４つの直流成分は、Ｒ₁＝(Ａ₁／２)・cos(φ₁)、Ｉ₁＝(Ａ₁／２)・sin(φ₁)、Ｒ₂＝(Ａ₂／２)・cos(φ₂)、Ｉ₂＝(Ａ₂／２)・sin(φ₂)で表わされ、
   前記三角関数値演算手段は、Ｒ₁×Ｒ₂＋Ｉ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・cos(φ_r)（但し、φ_r＝φ₂−φ₁）で表わされる余弦値を算出し、Ｒ₂×Ｉ₁−Ｒ₁×Ｉ₂の演算処理により(Ａ₁・Ａ₂／４)・sin(φ_r)で表わされる正弦値を算出する、請求項１に記載の位相差検出装置。
3. 前記正弦波生成手段と前記余弦波生成手段は、
   第１の基準クロックを発生する第１のクロック発生手段と、
   前記第１の交流信号の基本周波数の値を保持する第１の周波数保持手段と、
   前記第１の基準クロックのクロックパルスが入力される毎に前記第１の周波数保持手段に保持された前記基本周波数の値と加算結果とを加算して出力する第１の加算手段と、
   所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第１の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第１の波形記憶手段と、
   を含むダイレクト・ディジタル・シンセサイザによって構成される、請求項１又は２に記載の位相差検出装置。
4. コンピュータを、第１の交流信号と、この第１の交流信号の基本周波数と同一の周波数を有する第２の交流信号との位相差を検出する位相差検出装置として機能させる位相差検出プログラムであって、
   前記コンピュータを、
   前記基本周波数と同一の周波数を有する正弦波信号を生成する正弦波生成手段と、
   前記基本周波数と同一の周波数を有する余弦波信号を生成する余弦波生成手段と、
   前記第１の交流信号と前記正弦波信号との乗算を行う第１の信号乗算手段と、
   前記第１の交流信号と前記余弦波信号との乗算を行う第２の信号乗算手段と、
   前記第２の交流信号と前記正弦波信号との乗算を行う第３の信号乗算手段と、
   前記第２の交流信号と前記余弦波信号との乗算を行う第４の信号乗算手段と、
   前記第１の信号乗算手段乃至前記４の信号乗算手段の各乗算結果に含まれる交流成分をそれぞれ除去して４つの直流成分を抽出する直流成分抽出手段と、
   前記４つの直流成分を用いた所定の演算処理によって前記位相差の余弦値と正弦値の三角関数値を算出する三角関数値演算手段と、
   前記三角関数値演算手段で算出された前記余弦値と前記正弦値を用いて、前記余弦値に対する前記正弦値の比の逆正接演算を行うことにより前記位相差を算出する位相差演算手段と、
   して機能させることを特徴とする位相差検出プログラム。
5. プラズマチャンバーの一対の電極に周波数が同一で所定の位相差を有する２つの高周波電圧を供給して被加工物のプラズマ処理を行うプラズマ処理システムであって、
   請求項１乃至３のいずれかに記載の位相差検出装置と、
   前記一対の電極の各入力端における交流電圧を検出し、一方の検出電圧を前記第１の交流信号とし、他方の検出電圧を前記第２の交流信号として前記位相差検出装置に出力する交流電圧検出手段と、
   前記周波数と前記位相差の制御値を入力する入力手段と、
   前記入力手段で入力された前記位相差の制御値と前記位相差検出装置で検出された位相差との差分を算出する演算手段と、
   前記周波数の制御値に基づいて当該周波数を有し且つ位相角が零の第１の高周波指令信号を生成する第１の高周波指令信号生成手段と、
   前記周波数の制御値と前記演算手段で算出された前記位相差の差分とに基づいて当該周波数を有し且つ当該位相差の差分の位相角を有する第２の高周波指令信号を生成する第２の高周波指令信号生成手段と、
   前記第１の高周波指令信号に基づいて前記周波数の制御値を有し且つ位相角が零の高周波電圧を前記一対の電極の一方に出力する第１の高周波発生手段と、
   前記第２の高周波指令信号に基づいて前記周波数の制御値を有し且つ前記位相差の差分の位相角を有する高周波電圧を前記一対の電極の他方に出力する第２の高周波発生手段と、
   を備えたことを特徴とするプラズマ処理システム。
6. 前記第１の高周波指令信号生成手段は、
   第２の基準クロックを発生する第２のクロック発生手段と、
   前記入力手段で入力された周波数の制御値を保持する第２の周波数保持手段と、
   前記第２の基準クロックのクロックパルスが入力される毎に前記第２の周波数保持手段に保持された前記周波数の制御値と加算結果とを加算して出力する第２の加算手段と、
   所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第２の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第２の波形記憶手段と、
   前記第２の波形記憶手段から出力される波高値をアナログ信号に変換する第１の信号変換手段と、
   を含むダイレクト・ディジタル・シンセサイザによって構成され、
   前記第２の高周波指令信号生成手段は、
   前記入力手段で入力された周波数の制御値を保持する第３の周波数保持手段と、
   前記演算手段で算出された前記位相差の差分を保持する位相差保持手段と、
   前記第２の基準クロックのクロックパルスが入力される毎に前記第３の周波数保持手段に保持された前記周波数の制御値と加算結果とを加算して出力する第３の加算手段と、
   前記第２の基準クロックのクロックパルスが入力される毎に前記位相差保持手段に保持された前記位相差の差分と加算結果とを加算して出力する第４の加算手段と、
   所定の正弦波又は余弦波の波高値のテーブルが記憶され、前記第４の加算器から加算結果が出力される毎にその加算結果に対応する波高値を出力する第３の波形記憶手段と、
   前記第３の波形記憶手段から出力される波高値をアナログ信号に変換する第２の信号変換手段と、
   を含むダイレクト・ディジタル・シンセサイザによって構成される、請求項５に記載のプラズマ処理システム。

Images