JP2013236208A - D級パワーアンプおよびシステム - Google Patents
D級パワーアンプおよびシステム Download PDFInfo
- Publication number
- JP2013236208A JP2013236208A JP2012106596A JP2012106596A JP2013236208A JP 2013236208 A JP2013236208 A JP 2013236208A JP 2012106596 A JP2012106596 A JP 2012106596A JP 2012106596 A JP2012106596 A JP 2012106596A JP 2013236208 A JP2013236208 A JP 2013236208A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- class
- power amplifier
- power
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】SEPP方式によってスピーカーを駆動するD級パワーアンプにおいて、電源投入直後に発生する不快音を低減する。
【解決手段】入力信号と帰還信号との差分信号を積分する積分器4と、積分された信号を、搬送波信号Wsと比較してパルス幅変調信号に変換するコンパレーター7と、接地電位Gndと電源電圧Vddとの間で直列接続されたFET9、10を有するドライブ回路8と、その増幅信号を、コンデンサー13を介して出力する正極端子14と、増幅信号の一部を帰還信号として帰還させる抵抗16と、一端が電圧Vddの供給線に接続され、他端が入力信号の供給経路に接続されたスイッチSw5と、電源が投入されてから時間が経過するにつれ、単位時間当たりに占めるオフ期間が徐々に長くなるように、スイッチSw5を制御する制御回路21とを具備する。
【選択図】図1
【解決手段】入力信号と帰還信号との差分信号を積分する積分器4と、積分された信号を、搬送波信号Wsと比較してパルス幅変調信号に変換するコンパレーター7と、接地電位Gndと電源電圧Vddとの間で直列接続されたFET9、10を有するドライブ回路8と、その増幅信号を、コンデンサー13を介して出力する正極端子14と、増幅信号の一部を帰還信号として帰還させる抵抗16と、一端が電圧Vddの供給線に接続され、他端が入力信号の供給経路に接続されたスイッチSw5と、電源が投入されてから時間が経過するにつれ、単位時間当たりに占めるオフ期間が徐々に長くなるように、スイッチSw5を制御する制御回路21とを具備する。
【選択図】図1
Description
本発明は、シングルエンドプッシュプル(Single End Push Pull)方式によってスピーカーなどの音響変換器を駆動するD級パワーアンプにおいて、電源投入直後に発生する不快な音を低減する技術に関する。
従来のSEPP方式のD級パワーアンプは、例えば次のような構成になっている。すなわち、図3(a)に示されるように、従来のD級パワーアンプ1bでは、増幅すべきオーディオ信号Sinを入力する端子2がコンデンサー3の一端に接続され、コンデンサー3の他端が抵抗R1の一端に接続される。抵抗R1の他端は、抵抗16の一端とコンパレーター6の反転入力端(−)に接続される。コンパレーター6の正転入力端(+)には、基準電圧Vrefが供給される。コンパレーター6の出力端と反転入力端(−)との間にはコンデンサー5が介挿されているので、コンデンサー5およびコンパレーター6によって積分器4が構成される。
ここで、説明の便宜上、積分器4(コンパレーター6)の出力端をノードn1とする。ノードn1は、コンパレーター7の正転入力端(+)に接続される。コンパレーター7の反転入力端(−)には、図3(b)に示されるように、基準電圧Vrefを中心に振幅する三角波の搬送波信号Wsが供給されるので、コンパレーター7は、積分器4による積分信号をパルス幅変調(PWM)信号に変換するPWM回路として機能する。なお、搬送波信号Wsとしては、図3(b)に示される三角波のほか、鋸波でも良い。
ここで、説明の便宜上、積分器4(コンパレーター6)の出力端をノードn1とする。ノードn1は、コンパレーター7の正転入力端(+)に接続される。コンパレーター7の反転入力端(−)には、図3(b)に示されるように、基準電圧Vrefを中心に振幅する三角波の搬送波信号Wsが供給されるので、コンパレーター7は、積分器4による積分信号をパルス幅変調(PWM)信号に変換するPWM回路として機能する。なお、搬送波信号Wsとしては、図3(b)に示される三角波のほか、鋸波でも良い。
ドライブ回路8は、低位側を接地電位Gndとし、高位側を電圧Vddとする電源端子の間でプッシュプル接続された2つのFET9(ハイサイドトランジスター、第1のトランジスター)、および、10(ローサイドトランジスター、第2のトランジスター)をPWM信号にしたがって交互にスイッチングして、当該PWM信号をD級で増幅する。また、ドライブ回路8によって増幅されたPWM信号の一部は、抵抗16を介して帰還信号として負帰還される構成になっている。
上記のような構成のD級パワーアンプ1bにより増幅されたPWM信号は、端子11を介して接続されたLおよびCからなるローパスフィルター12によってアナログ信号に復調された後、コンデンサー13によって直流成分がカットされて、正極端子14に供給される。
スピーカー16の一方の端子は、負極端子15を介して接地される一方、スピーカー16の他方の端子は、正極端子14に接続される(非特許文献1参照)。
スピーカー16の一方の端子は、負極端子15を介して接地される一方、スピーカー16の他方の端子は、正極端子14に接続される(非特許文献1参照)。
本田潤著、「D級/ディジタル・アンプの設計と製作」、第2版、CQ出版株式会社、p.257-263
ところで、SEPP方式では、スピーカー16の一方の端子が負極端子15によって接地されているので、スピーカー16は片極で駆動される。このため、ドライブ回路8の出力端であるノードn2において電位変動が発生すると、当該電位変動は、負荷であるスピーカー16に直接的に影響を与える。上記構成にあっては、ノードn1、n2は、電源投入される前においてそれぞれ接地電位Gndに落ちているが、電源投入されると、ノードn1を搬送波信号Wsの振幅中心である基準電圧Vrefに一致させるような負帰還制御がなされるので、ノードn2は、デューティー比が50%のPWM信号に急激に変化する。このため、当該変化に起因して、スピーカー16から不快な音(pop音)が出力されてしまう。
そこで、このような不快な音の発生を防ぐために、図4に示されるように、スイッチSw1〜Sw4が設けたD級パワーアンプ1bが考えられた。このような構成において、電源が投入されてから一定時間経過するまで、スイッチSw1を図において実線で示されるような位置をとらせて、コンデンサー3の一端を接地させるとともに、帰還経路に挿入されたスイッチSw2をオフさせ、スイッチSw3、Sw4をオンさせることによって、ノードn2を電源電圧の抵抗分割によって基準電圧Vrefに保たせる。
次に、電源投入されてから一定時間が経過した時点でスイッチSw1を破線で示されるように端子2に接続するとともに、スイッチSw2をオンに、スイッチSw3、Sw4をオフにさせる。これにより、ノードn2が基準電圧Vrefの状態で負帰還制御が働き始めるので、不快音の発生が抑えられるはずであった。
次に、電源投入されてから一定時間が経過した時点でスイッチSw1を破線で示されるように端子2に接続するとともに、スイッチSw2をオンに、スイッチSw3、Sw4をオフにさせる。これにより、ノードn2が基準電圧Vrefの状態で負帰還制御が働き始めるので、不快音の発生が抑えられるはずであった。
しかしながら、この構成では、スイッチSw2がオフからオンに移行して負帰還経路が確立するときに、ノードn2において、それ以前の抵抗分割に保たれていた電圧と、当該負帰還制御で安定する電圧とに差が生じて、その差が電圧変化となって、やはり不快な音を発生させてしまうという問題があった。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、SEPP方式によりオーディオ信号をD級増幅する回路において、電源投入直後の不快な音の発生をなくす、または、聴感上問題にならないレベルまで低減させることが可能な技術を提供することにある。
本発明は、このような事情に鑑みてなされたもので、その目的の1つは、SEPP方式によりオーディオ信号をD級増幅する回路において、電源投入直後の不快な音の発生をなくす、または、聴感上問題にならないレベルまで低減させることが可能な技術を提供することにある。
上記目的を達成するために本発明に係るD級パワーアンプにあっては、入力信号と帰還信号との差分信号を積分する積分器と、前記積分器による積分信号を、基準電圧を中心に振幅する搬送波信号と比較することによってパルス幅変調信号に変換するPWM回路と、接地された第1電位線と前記第1電位線とは異なる電位の第2電位線との間で直列接続された第1のトランジスターおよび第2のトランジスターを前記パルス幅変調信号にしたがってスイッチングして、前記パルス幅変調信号の増幅信号を出力するドライブ回路と、前記ドライブ回路から出力された増幅信号の一部を前記帰還信号として帰還させる抵抗と、前記第2電位を生成する電源が投入されてから時間が経過するにつれて、前記積分信号を前記接地電位から前記基準電圧に漸近させる制御信号を、前記入力信号の供給経路に供給する制御信号供給回路と、を具備する構成を特徴とする。
この構成によれば、入力信号と帰還信号との差分信号を積分した信号の電圧は、電源投入後、時間経過するにつれて接地電位から基準電位に向かって漸近するので、ドライブ回路から出力されるパルス幅変調信号のデューティー比は徐々に50%に向かう。したがって、本発明によれば、電源の投入直後においてパルス幅変調信号のデューティー比が緩慢に変化するので、接続されたスピーカーやイヤフォンなどのような音響変換器で不快な音の発生をなくす、または、発生したとしてもその発生音を聴感上問題にならないレベルまで低減させることが可能となる。
この構成によれば、入力信号と帰還信号との差分信号を積分した信号の電圧は、電源投入後、時間経過するにつれて接地電位から基準電位に向かって漸近するので、ドライブ回路から出力されるパルス幅変調信号のデューティー比は徐々に50%に向かう。したがって、本発明によれば、電源の投入直後においてパルス幅変調信号のデューティー比が緩慢に変化するので、接続されたスピーカーやイヤフォンなどのような音響変換器で不快な音の発生をなくす、または、発生したとしてもその発生音を聴感上問題にならないレベルまで低減させることが可能となる。
本発明において、前記制御信号供給回路としては、一端が前記第2電位線に接続され、他端が前記入力信号の供給経路に接続されたスイッチと、前記電源が投入されてから時間が経過するにつれて、単位時間当たりに占めるオフ期間が徐々に長くなるように、前記スイッチを制御する制御回路と、を有する構成が好ましい。
また本発明に係るシステムにおいては、上記のD級パワーアンプと、一方の端子が前記接地電位に接地され、他方の端子が前記D級パワーアンプの前記ドライブ回路から出力された増幅信号もしくは当該増幅信号に基づき生成された信号の入力を受ける音響変換器と、を具備することを特徴とする。
また本発明に係るシステムにおいては、上記のD級パワーアンプと、一方の端子が前記接地電位に接地され、他方の端子が前記D級パワーアンプの前記ドライブ回路から出力された増幅信号もしくは当該増幅信号に基づき生成された信号の入力を受ける音響変換器と、を具備することを特徴とする。
以下、図面を参照しながら、本発明に係る一実施形態について説明する。
図1は、実施形態に係るD級パワーアンプ1aを含むシステムを示す回路図である。この図に示すD級パワーアンプ1aが、図3に示したD級パワーアンプ1bと相違する部分は、制御回路21によってオンオフが制御されるスイッチSw1、Sw5を有する点にあり、他については共通である。そこで、この相違点を中心に説明することにする。
図1は、実施形態に係るD級パワーアンプ1aを含むシステムを示す回路図である。この図に示すD級パワーアンプ1aが、図3に示したD級パワーアンプ1bと相違する部分は、制御回路21によってオンオフが制御されるスイッチSw1、Sw5を有する点にあり、他については共通である。そこで、この相違点を中心に説明することにする。
図1におけるスイッチSw1は、図4に示したD級パワーアンプ1cにおけるスイッチSw1と同様な単極双投型であり、端子2または接地電位Gndのいずれかを選択して、コンデンサー3の一端に供給する。スイッチSw5は、一端が電圧Vddの供給線に接続され、他端がコンデンサー3の他端および抵抗R1の一端との接続点に接続されている。
制御回路21は、接地電位Gndに対して高位の電圧Vddを生成する電源(図示省略)投入の指示から予め定められた時間tが経過するまで、スイッチSw1に接地電位Gndを選択させ、電源投入後から時間tが経過すると、それ以降、端子2を選択させる。また、制御回路21は、スイッチSw5に対し制御信号S5を供給して、該スイッチSw5のオンオフを制御する。
制御回路21は、接地電位Gndに対して高位の電圧Vddを生成する電源(図示省略)投入の指示から予め定められた時間tが経過するまで、スイッチSw1に接地電位Gndを選択させ、電源投入後から時間tが経過すると、それ以降、端子2を選択させる。また、制御回路21は、スイッチSw5に対し制御信号S5を供給して、該スイッチSw5のオンオフを制御する。
次に、実施形態に係るD級パワーアンプ1aの電源投入直後の動作について説明する。図2は、電源投入直後におけるスイッチSw5の動作や各部の電圧を示す図であるが、電圧波形は、その概要を説明するためのものに過ぎない。このため、例えばスイッチSw5のオンオフと、ノードn1の電圧変化との関係については、必ずしも時間軸で一致はしていない。
さて、図2に示されるように、時刻T1において電源が投入されると、制御回路21は、図1において実線で示されるようにスイッチSw1に対し接地電位Gndを選択させる。ここで、制御信号S5がHレベルのときにスイッチSw5がオンするものとしたとき、制御回路21は、図2に示されるように制御信号S5のデューティー比を時刻T1から徐々に低下させる。
さて、図2に示されるように、時刻T1において電源が投入されると、制御回路21は、図1において実線で示されるようにスイッチSw1に対し接地電位Gndを選択させる。ここで、制御信号S5がHレベルのときにスイッチSw5がオンするものとしたとき、制御回路21は、図2に示されるように制御信号S5のデューティー比を時刻T1から徐々に低下させる。
電源投入直後において、ノードn1は、接地電位Gndに落ちている。この状態で、スイッチSw5がオフすると、抵抗R1を介して供給される入力信号がゼロとなり、帰還信号の電圧成分のみとなる。したがって、コンパレーター6の反転入力端(−)に供給される差分信号の電圧は、抵抗16を介した帰還信号の電圧にかかわらず、正転入力端(+)に供給される基準電圧Vref よりも低くなる。このため、スイッチSw5のオフは、積分器4の出力であるノードn1の電圧を上昇させる方向に作用させる。電源投入直後から時間が経過するにつれて、スイッチSw5のオフ期間が徐々に長くなるので、ノードn1の電圧は、電源投入直後の接地電位Gndから徐々に上昇することになる。
ノードn1の電圧は、コンパレーター7によって搬送波信号Wsの電圧と比較されてPWM信号に変換されるとともに、このPWM信号がドライブ回路8によって増幅された後、その増幅信号の一部が抵抗16を介して帰還信号として負帰還制御される。この負帰還制御は、コンパレーター6の反転入力端(−)に供給される差分信号の電圧を、正転入力端(+)に供給される基準電圧Vrefに一致させるような制御であるので、ノードn1は、電源投入直後の接地電位Gnd、すなわち電圧ゼロから徐々に上昇し、最終的に基準電圧Vrefになる。
ノードn1が電圧ゼロから徐々に上昇して基準電圧Vrefに至ると、ドライブ回路8の出力であるノードn2の信号波形は、図2に示されるように時間経過とともにデューティー比が徐々に50%に近づき、最終的に電源投入から十分な時間tが経過した時刻T2において、デューティー比が50%となる。
そして、制御回路21は、時刻T2において制御信号S5を常時Lレベルとして、スイッチSw5のオンを禁止するとともに、スイッチSw1に対し端子2を選択させてオーディオ信号Sinの増幅に備える。
ノードn1が電圧ゼロから徐々に上昇して基準電圧Vrefに至ると、ドライブ回路8の出力であるノードn2の信号波形は、図2に示されるように時間経過とともにデューティー比が徐々に50%に近づき、最終的に電源投入から十分な時間tが経過した時刻T2において、デューティー比が50%となる。
そして、制御回路21は、時刻T2において制御信号S5を常時Lレベルとして、スイッチSw5のオンを禁止するとともに、スイッチSw1に対し端子2を選択させてオーディオ信号Sinの増幅に備える。
このような構成によれば、時刻T1から時刻T2にかけて、ノードn2の信号波形のデューティー比は徐々に50%に近づき、時刻T2においてほぼ50%になる。入力信号Sinの信号レベルがゼロであれば、時刻T2以後においても、ノードn2の信号波形のデューティー比は、引き続きほぼ50%である。
このように、本実施形態に係るD級パワーアンプ1aによれば、電源投入直後から帰還経路を確立した上で、ノードn2に現れる信号波形のデューティー比が徐々に50%になるように近づけている。このため、本実施形態によれば、ノードn2に現れる信号波形のデューティー比が急激に変化することに起因した不快な音の発生を抑えることが可能となる。
このように、本実施形態に係るD級パワーアンプ1aによれば、電源投入直後から帰還経路を確立した上で、ノードn2に現れる信号波形のデューティー比が徐々に50%になるように近づけている。このため、本実施形態によれば、ノードn2に現れる信号波形のデューティー比が急激に変化することに起因した不快な音の発生を抑えることが可能となる。
なお、本実施形態では、ノードn2における信号波形のデューティー比が徐々に50%に近づくように、スイッチSw5のオンオフを制御信号S5によって制御しているが、当該デューティー比の変化に相当する成分が可聴周波数範囲(20Hz〜)に入ってくると、これの変化成分がスピーカー16で発せられて知覚される可能性がある。このため、制御信号S5については、当該デューティー比の変化成分が可聴周波数範囲内(またはスピーカー16の再生可能周波数範囲内)に入ってこないように、デューティー比を変化させることが望ましい。
実施形態では、正極端子14および負極端子15に接続する音響変換器としてスピーカー16を例示したが、ヘッドフォンやイヤフォンなどでも良い。
また、実施形態では、接地電位Gndに対して高位側の正極電源を用いた構成としたが、接地電位Gndに対して低位側の負極電源を用いても良い。
また、実施形態では、D級パワーアンプ1aの端子11から出力される増幅信号に対し、ローパスフィルター12およびコンデンサー13による処理が施された後の信号(増幅信号に基づき生成された信号)がスピーカー16に入力される構成が採用されているが、例えばスピーカー16等の音響変換器がローパスフィルターやコンデンサーを内蔵している場合などは、本発明にかかるD級パワーアンプがローパスフィルターおよびコンデンサーの少なくとも一方を備えなくてもよい。例えばD級パワーアンプがローパスフィルターおよびコンデンサーを備えない場合、D級パワーアンプから出力される増幅信号がそのまま音響変換器に入力されることになる。
実施形態では、正極端子14および負極端子15に接続する音響変換器としてスピーカー16を例示したが、ヘッドフォンやイヤフォンなどでも良い。
また、実施形態では、接地電位Gndに対して高位側の正極電源を用いた構成としたが、接地電位Gndに対して低位側の負極電源を用いても良い。
また、実施形態では、D級パワーアンプ1aの端子11から出力される増幅信号に対し、ローパスフィルター12およびコンデンサー13による処理が施された後の信号(増幅信号に基づき生成された信号)がスピーカー16に入力される構成が採用されているが、例えばスピーカー16等の音響変換器がローパスフィルターやコンデンサーを内蔵している場合などは、本発明にかかるD級パワーアンプがローパスフィルターおよびコンデンサーの少なくとも一方を備えなくてもよい。例えばD級パワーアンプがローパスフィルターおよびコンデンサーを備えない場合、D級パワーアンプから出力される増幅信号がそのまま音響変換器に入力されることになる。
1a…D級パワーアンプ、4…積分器、7…コンパレーター(PWM回路)、8…ドライブ回路、14…正極端子、15…負極端子、16…スピーカー、21…制御回路、Sw5…スイッチ
Claims (3)
- 入力信号と帰還信号との差分信号を積分する積分器と、
前記積分器による積分信号を、基準電圧を中心に振幅する搬送波信号と比較することによってパルス幅変調信号に変換するPWM回路と、
接地された第1電位線と前記第1電位線とは異なる電位の第2電位線との間で直列接続された第1のトランジスターおよび第2のトランジスターを前記パルス幅変調信号にしたがってスイッチングして、前記パルス幅変調信号の増幅信号を出力するドライブ回路と、
前記ドライブ回路から出力された増幅信号の一部を前記帰還信号として帰還させる抵抗と、
前記第2電位を生成する電源が投入されてから時間が経過するにつれて、前記積分信号を前記接地電位から前記基準電圧に漸近させる制御信号を、前記入力信号の供給経路に供給する制御信号供給回路と、
を具備することを特徴とするD級パワーアンプ。 - 前記制御信号供給回路は、
一端が前記第2電位線に接続され、他端が前記入力信号の供給経路に接続されたスイッチと、
前記電源が投入されてから時間が経過するにつれて、単位時間当たりに占めるオフ期間が徐々に長くなるように、前記スイッチを制御する制御回路と、
を有することを特徴とする請求項1に記載のD級パワーアンプ。 - 請求項1または2に記載のD級パワーアンプと、
一方の端子が前記接地電位に接地され、他方の端子が前記D級パワーアンプの前記ドライブ回路から出力された増幅信号もしくは当該増幅信号に基づき生成された信号の入力を受ける音響変換器と、
を具備することを特徴とするシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012106596A JP2013236208A (ja) | 2012-05-08 | 2012-05-08 | D級パワーアンプおよびシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012106596A JP2013236208A (ja) | 2012-05-08 | 2012-05-08 | D級パワーアンプおよびシステム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013236208A true JP2013236208A (ja) | 2013-11-21 |
Family
ID=49761980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012106596A Pending JP2013236208A (ja) | 2012-05-08 | 2012-05-08 | D級パワーアンプおよびシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013236208A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107005207A (zh) * | 2014-10-24 | 2017-08-01 | 塞瑞斯逻辑公司 | 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器 |
JP2017175572A (ja) * | 2016-03-25 | 2017-09-28 | ヤマハ株式会社 | 自励式d級増幅器 |
-
2012
- 2012-05-08 JP JP2012106596A patent/JP2013236208A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107005207A (zh) * | 2014-10-24 | 2017-08-01 | 塞瑞斯逻辑公司 | 具有可调节斜升/斜降增益以最小化或消除气爆噪声的放大器 |
JP2017531963A (ja) * | 2014-10-24 | 2017-10-26 | シラス ロジック、インコーポレイテッド | ポップ音雑音を最小限にし、または排除するための調節可能なランプアップ/ダウン利得を伴う増幅器 |
KR101906817B1 (ko) | 2014-10-24 | 2018-10-11 | 씨러스 로직 인코포레이티드 | 팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기 |
JP2017175572A (ja) * | 2016-03-25 | 2017-09-28 | ヤマハ株式会社 | 自励式d級増幅器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190214950A1 (en) | Switched-mode audio amplifier employing power-supply audio-modulation | |
JP5504032B2 (ja) | オーディオ信号増幅回路 | |
US20130033328A1 (en) | Efficient power amplifier | |
JPWO2006132202A1 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
JP2006222852A (ja) | デジタルアンプ | |
KR102225018B1 (ko) | 펄스 폭 변조 증폭기를 위한 구성 가능한 제어 루프 토폴로지 | |
US9641134B2 (en) | Circuit for reducing pop noise | |
JP2013236208A (ja) | D級パワーアンプおよびシステム | |
JP5156321B2 (ja) | 音声出力装置 | |
JP5514036B2 (ja) | オーディオ用増幅器およびそれを用いた電子機器 | |
US10581397B2 (en) | Integrated circuit, circuit assembly and a method for its operation | |
JP2015115881A (ja) | 差動増幅回路およびマイクアンプシステム | |
US8660276B2 (en) | Driving circuit for a sound outputting apparatus | |
JP2006157409A (ja) | オーディオ増幅装置 | |
JP5227411B2 (ja) | チャージ・ポンプ回路及び半導体集積回路 | |
JP4481212B2 (ja) | デジタルスイッチングアンプ | |
JP2006332994A (ja) | 増幅回路 | |
JP2012209770A (ja) | 固定音発生装置及びスイッチング増幅器 | |
JP2006093764A (ja) | ディジタルパワーアンプ | |
JP6451063B2 (ja) | D級パワーアンプ | |
JP4230332B2 (ja) | オーディオ機器およびオーディオシステム | |
JP5022840B2 (ja) | 増幅装置及びこれを用いた音響機器 | |
JP6027444B2 (ja) | オーディオ信号処理回路およびそれを用いた車載用オーディオ装置、オーディオコンポーネント装置、電子機器 | |
JP2011071885A (ja) | 安定化電源音響出力装置 | |
JP3130581U (ja) | 遊休中の電力消費を節約するためのパルス幅変調信号を用いるスピーカシステム |