KR101906817B1 - 팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기 - Google Patents

팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기 Download PDF

Info

Publication number
KR101906817B1
KR101906817B1 KR1020177013979A KR20177013979A KR101906817B1 KR 101906817 B1 KR101906817 B1 KR 101906817B1 KR 1020177013979 A KR1020177013979 A KR 1020177013979A KR 20177013979 A KR20177013979 A KR 20177013979A KR 101906817 B1 KR101906817 B1 KR 101906817B1
Authority
KR
South Korea
Prior art keywords
power stage
stage block
ramp
loop
down gain
Prior art date
Application number
KR1020177013979A
Other languages
English (en)
Other versions
KR20170074236A (ko
Inventor
링리 장
후안 왕
영지 쳉
크리스티안 라르센
Original Assignee
씨러스 로직 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 씨러스 로직 인코포레이티드 filed Critical 씨러스 로직 인코포레이티드
Publication of KR20170074236A publication Critical patent/KR20170074236A/ko
Application granted granted Critical
Publication of KR101906817B1 publication Critical patent/KR101906817B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/185—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/305—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in case of switching on or off of a power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2171—Class D power amplifiers; Switching amplifiers with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/03—Indexing scheme relating to amplifiers the amplifier being designed for audio applications
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)

Abstract

오디오 증폭기의 사전-전력 스테이지 블록에서의 가변 램프 업/다운 이득은 오디오 증폭기에 의해 출력되는 청취 가능한 팝들 및 클릭들을 감소시키는데 사용될 수 있다. 제어기는 오디오 증폭기의 동작 동안 가변 램프 업/다운 이득을 조정할 수 있다. 가변 램프 업/다운 이득은 제어기의 제어 하에서 램프-업 및 램프-다운 이득을 갖는 펄스 폭 변조(PWM) 변조기/생성기로서 구현될 수 있다. 가변 램프 업/다운 이득은 사전-전력 스테이지 블록과 피드백 루프 사이의 오프셋의 트랜지션들을 평활하게 하며, 이에 따라, 오디오 증폭기의 전력 스테이지 블록에서 증폭되는 오프셋을 감소시킴으로써 청취 가능한 팝들 및 클릭들을 감소시킬 수 있다.

Description

팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기{AMPLIFIER WITH ADJUSTABLE RAMP UP/DOWN GAIN FOR MINIMIZING OR ELIMINATING POP NOISE}
[0001] 본 출원은, Lingli Zhang 등에 의해, 2014년 10월 24일 출원되고 발명의 명칭이 "Methods and Apparatuses for Minimizing or Eliminating Pop Noise for an Amplifier"인 미국 가특허 출원 번호 제62/068,245호의 우선권의 이익을 주장하며, 이는 본원에 인용에 의해 포함된다.
[0002] 본 개시는 전력 증폭기들에 관한 것이다. 보다 구체적으로, 본 개시의 부분들은 개-루프 증폭기들 및 폐-루프 증폭기들을 포함(그러나 이것으로 제한되지 않음)하는 증폭기들에 대한 팝 노이즈(pop noise)를 최소화하거나 제거하는 것과 관련되거나 이에 관한 방법들, 장치들 및/또는 구현들에 관한 것이다.
[0003] 증폭기들은 예컨대, 신호의 진폭을 증가시킴으로써 신호들을 증폭하거나, 신호들의 다른 프로세싱들을 수행하는데 사용될 수 있는 전자 디바이스들이다. 2개의 예시적인 증폭기들은 개-루프 증폭기들 및 폐-루프 증폭기들을 포함한다. 폐-루프 증폭기의 하나의 특정 예는 클래스-D 증폭기이다. 도 1은 종래 기술에 따른 그러한 예시적인 폐-루프 클래스-D 증폭기 아키텍처를 도시한다. 폐-루프 클래스-D 증폭기(100)는 입력 이득 블록(122), 합산기(102), 루프 필터(104), 펄스폭 변조(PWM) 변조기(106) 및 전력 스테이지 블록(108)을 포함하는 피드-포워드 경로를 포함한다. 증폭기(100)는 또한, 전력 스테이지 블록(108)의 출력에서 시작하여 합산기(102)에 다시 커플링되는 피드백 경로(110)를 포함한다. 전력 스테이지 블록(108)의 출력은 스피커(112) 또는 다른 트랜스듀서를 구동할 수 있다. 루프 필터(104)는 다수의 적분기들을 포함할 수 있고, PWM 생성기(106)는 루프 필터(104) 출력을 PWM 신호로 변조한다.
[0004] 증폭기의 다른 예는, 도 1의 증폭기(100)와 유사하지만 피드백 경로(110)를 가지지 않을 것이고 루프 필터(104)가 아날로그 필터로 대신 대체되는 개-루프 증폭기이다. 폐-루프 증폭기들은 일반적으로 더 양호한 THD(better total-harmonic distortion) 성능을 제공하고 더 양호한 PSRR(power supply rejection ratio)을 갖기 때문에, 폐-루프 증폭기들이 개-루프 증폭기들보다 선호될 수 있다.
[0005] 도 1에 도시된 바와 같은 폐-루프 증폭기 또는 개-루프 증폭기(도시되지 않음)에서, 루프 필터(104) 또는 아날로그 필터(도시되지 않음)는 루프 필터(104)의 입력 또는 아날로그 필터의 입력에서 제 1 적분기로부터의 직류(DC) 오프셋(VOS1) 및 필터 출력에 반영되는 다른 다운 스트림 적분기로부터의 직류(DC) 오프셋(VOS2)을 갖는다. DC 오프셋은 그 후 PWM 변조기/생성기(106)에 의해 확대되고, 그 후, 폐-루프 증폭기가 폐-루프 확대 상태로부터 폐-루프 정상 상태에 트랜지션하면, 스피커 파워 업 및/또는 다운 동안에 PWM 변조기/생성기(106)의 고정된 이득으로 스피커(112)에 직접 적용된다. "폐-루프 확대 상태(closed-loop magnified state)"는 DC 오프셋이 어떠한 루프 필터 감쇠 없이 증폭기 출력에서 확대되는 상태를 지칭한다. "폐-루프 정상 상태(closed-loop steady state)"는 루프 필터가 오프셋(VOS2)을 거의 제로로 감쇠시키고 증폭기 출력이 오직 DC 오프셋(VOS1)에 대응하는 상태를 지칭한다. 루프 필터(104)의 단위-이득-대역폭(unity-gain-bandwidth)에 따라, 확대된 DC 오프셋이 억제되기 전에 다수의 사이클이 걸릴 수 있다. 지연 사이클들 동안, 확대된 DC 오프셋은 완전히 억제되지 않으며, 증폭기의 출력은 아티팩트(artifact)들을 나타낼 수 있다. 증폭기가 이를테면, 오디오 증폭기에서 스피커를 구동하는데 사용될 때, 스피커는 청취 가능한 팝 및/또는 클릭 노이즈들을 생성할 수 있다. 따라서, DC 오프셋들(VOS1 및 VOS2)을 추가로 감소시키거나 제거할 필요가 있다.
[0006] 종래의 루프 필터(104)에서 또는 아날로그 필터에서, DC 오프셋(VOS1)은 통상적으로 팝 노이즈를 감소시키기 위해 훨씬 낮은 레벨로 설계되지만, DC 오프셋(VOS2)은 다루어지지 않는데, 그 이유는, 폐-루프 정상 상태 동작들에서, DC 오프셋(VOS2)으로부터의 기여(contribution)는 제 1 적분기에 의해 감쇠되어 거의 0이기 때문이다.
[0007] 증폭기 출력에서 DC 오프셋 및 청취 가능한 팝들 및 클릭들을 처리하는 하나의 방법은 이중-루프 증폭기 아키텍처를 사용하는 것이다. 일 예는 미국 특허 번호 제8,686,789호에 제공되며, 이는 본원에 인용에 의해 포함된다. 도 2는 종래 기술에 따른 이중-루프 증폭기를 예시하는 블록도이다. 이중-루프 증폭기(200)는 1차 루프(204) 및 2차 루프(206)를 포함한다. 이중-루프 증폭기(200)는 입력 레지스터(RIN)을 통해 아날로그 입력(250)을 수신하고, 스피커(202)를 구동시키기 위한 출력 신호(252)를 제공한다. 1차 루프(204)는 루프 필터(208), 펄스폭 변조(PWM) 변조기/생성기(210), 기준 생성기(212) 및 전력 구동기(214)를 포함한다.
[0008] 기준 생성기(212)는 기준 신호(256)를 제공하고, PWM 변조기/생성기(210)는 대응하는 변조된 신호(258)를 제공한다. 1차 루프(204)는 추가로, 전력 구동기(214)의 출력 및 루프 필터(208)의 입력에 커플링된 피드백 레지스터(RFDBK)를 갖는다. 피드백 레지스터(RFDBK)는, 입력 레지스터(RIN) 및/또는 프로그래밍 가능 이득과 공조하여, 1차 루프(204)의 이득을 결정한다. 2차 루프(206)는 루프 필터(208), PWM 변조기/생성기(210), 기준 생성기(212) 및 보조 구동기(216)를 포함한다. 2차 루프(206)는 또한 보조 레지스터(RAUX)를 포함한다. 보조 레지스터(RAUX)는 보조 구동기(216)의 출력과 루프 필터(208)의 입력 사이에 커플링된다. 보조 레지스터(RAUX)는 입력 레지스터(RIN) 및 프로그래밍 가능 이득과 공조하여, 2차 루프(206)의 이득을 결정한다.
[0009] 도 3은 예를 들어, 도 1의 PWM 변조기/생성기(106)로서 사용될 수 있는, 종래 기술에 따른 예시적인 고정-이득 PWM 변조기/생성기(300)를 도시한다. PWM 변조기/생성기(300)는 고정된 전류 소스들(302 및 304), 커패시터(C), 증폭기(306) 및 비교기들(308 및 310)을 포함한다. 전류 소스들(302 및 304)로부터의 전류 신호들은 증폭기(306)의 반전 입력에 PWM 변조기/생성기(300)에 대한 입력들 중 하나를 제공하고, 비-반전 입력은 접지에 커플링될 수 있다. 증폭기(306)의 출력은 삼각 또는 램프 기준 신호(Vramp)이고, 전압 신호(Vramp)는 비교기들(308 및 310)에 대한 각각의 반전 입력들 각각에 공급된다. 루프 필터 출력들(VsigP 및 VsigM)은 또한 대응하는 비교기들(308 및 310)에 공급된다. 비교기들(308 및 310)은 루프 필터 출력들(VsigP 및 VsigM) 및 기준 전압(Vramp)을 비교하여 디지털 PWM 신호들(PWM_M 및 PWM_P)을 생성한다.
[0010] 도 4는 종래 기술에 따른 도 3의 PWM 변조기/생성기(300)에 대한 비교기들(308 및 310)의 전압 입력들(VsigP 및 VsigM) 및 출력들(PWM_P 및 PWM_M)에 대한 예시적인 신호 타이밍도 및 예시 관계들을 도시한다. 도 4의 도면에서, PWM 변조기/생성기(300)는 도 1에 도시된 폐-루프 구조로 구성되는 것으로 가정된다. 라인(402)에 도시된 변조기 출력(PWM_Diff)의 평균 전압은 다음 수식에 따라 결정된다:
Figure 112017049168662-pct00001
여기서 T는 램프 기간 또는 삼각 기간의 절반이고 VDD는 변조기 공급 전압이다. 그 다음, PWM 변조기/생성기 이득은 다음 수식에 의해 정의된다:
Figure 112017049168662-pct00002
[0011] 라인(404)으로 도시된 램프 기준 신호(Vramp)의 기울기는, PWM 생성기(300)의 이득이 고정되고 변동되지 않기 때문에 고정된다. 루프 파워 업 또는 다운 동안, Vramp의 기울기가 고정되고 도 1의 증폭기(100)의 루프가 제한된 대역폭을 갖기 때문에, 루프 필터(104)의 출력에서 임의의 오프셋 전압 또는 신호는 피드 포워드 경로를 통해 증폭될 것이며, 루프 필터(104)가 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션될 때 전력 스테이지 블록(108)으로부터 출력될 것이다. 이 증폭된 오프셋은, 예컨대, 청취 가능한 팝(들) 또는 클릭(들)의 형태로 스피커(112)를 통해 들을 수 있다.
[0012] 도 4를 다시 참조하면, 폐-루프 증폭기는 시간(412)으로서 도시된 시간(t1)에서 파워 온된다. 파워 온되기 전에, 루프 필터 차동 출력은 0이고 PWM_Diff는 0이다. 시간들(t1 및 t2(시간(414)로 도시됨)) 사이에서, 증폭기가 폐-루프 확대 상태에 있을 때, 직류(DC) 오프셋은 루프 필터 출력들(VsigP 및 VsigM)에 나타나고 PWM 생성기에 의해 증폭되어, 비-제로 PWM_Diff를 생성한다. 시간(t2) 이후, 루프 필터는 오프셋을 감쇠하기 시작한다. 시간(416)에서의 시간(t3) 후에, 루프 필터는, 오프셋(VOS2)이 낮은 레벨로 감쇠되고 오직 작은 잔류 오프셋(VOS1)만이 PWM_Diff 신호에 남아 있을 때, 폐-루프 정상 상태에서 실행된다.
[0013] 본원에서 언급된 단점들은 단지 대표적이며, 개선된 전기 컴포넌트들에 대하여, 특히 모바일 전화들 및 미디어 재생기들과 같은 소비자-레벨 디바이스들에서 사용되는 증폭기들에 대한 요구가 있음을 그저 강조하기 위해 포함된다. 본원에서 설명된 실시예들은 특정한 단점들을 다루지만, 반드시 본원에서 설명되거나 당 분야에 알려진 각각의 모든 단점들을 다루는 것은 아니다.
[0014] 본 발명의 실시예들은 오디오 증폭기의 동작 동안 가변 램프 업/다운 이득을 조정하는 제어기 및 오디오 증폭기의 사전-전력 스테이지 블록(pre-power stage block)에서 가변 램프 업/다운 이득을 제공함으로써 오디오 증폭기에 관련된 청취 가능한 팝들 및 클릭들의 문제들을 제거하거나 또는 현저히 감소시키거나 해결한다. 일 실시예에서, 가변 램프 업/다운 이득은 제어기의 제어 하에서 램프-업 및 램프-다운 이득을 갖는 펄스 폭 변조(PWM) 생성기로서 구현될 수 있다. 가변 램프 업/다운 이득은 오프셋(VOS1 및 VOS2)의 트랜지션들을 평활(smmoth)하게 하며, 이에 따라, 오디오 증폭기의 전력 스테이지 블록에서 증폭되는 오프셋(VOS1 및 VOS2)을 감소시킴으로써 청취 가능한 팝들 및 클릭들을 감소시킬 수 있다.
[0015] 일 실시예에 따라, 장치는, 트랜스듀서에 의한 재생을 위해 입력 아날로그 신호를 수신하도록 구성된 입력 노드; 입력 노드에 커플링되고 입력 아날로그 신호를 프로세싱하도록 구성된 사전-전력 스테이지 블록 ― 사전-전력 스테이지 블록은 구성 가능한 램프 업/다운 이득(configurable ramp up/down gain)을 갖는 컴포넌트를 포함함 ― ; 사전-전력 스테이지 블록에 커플링되고 프로세싱 입력 아날로그 신호를 증폭하도록 구성된 전력 스테이지 블록; 및/또는 전력 스테이지의 출력과 사전-전력 스테이지 블록의 입력 사이에 커플링되는 피드백 루프; 및/또는 사전-전력 스테이지 블록에 커플링되고 피드백 루프의 트랜지션 동안 사전-전력 스테이지 블록의 구성 가능한 이득을 변동시키도록 구성된 제어기를 포함할 수 있다.
[0016] 특정 실시예들에서, 사전-전력 스테이지 블록의 펄스-폭 변조(PWM) 변조기/생성기는 구성 가능한 이득을 가질 수 있고; 구성 가능한 이득은 사전-전력 스테이지 블록의 루프 필터의 복수의 루프 필터 적분기들 외부에 있을 수 있고; 제어기는, 사전-전력 스테이지 블록으로 인한 전압 오프셋을 감소시키기 위해 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키도록 구성되고; 제어기는 폐-루프 확대 상태로부터 폐-루프 정상 상태로 피드백 루프의 트랜지션 동안 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키도록 구성될 수 있고; 그리고/또는 제어기는 전력 스테이지의 출력에서 팝/클릭 레벨들을 감쇠시키기 위해, 구성 가능한 램프 업/다운 이득을 변동시키도록 구성될 수 있다.
[0017] 다른 실시예에 따라, 방법은, 증폭을 위해 입력 아날로그 신호를 수신하는 단계; 사전-전력 스테이지 블록에서 입력 아날로그 신호를 프로세싱하는 단계 ― 프로세싱하는 단계는 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함함 ― ; 전력 스테이지 블록에서 프로세싱된 신호를 증폭하는 단계; 및/또는 피드백 루프를 통해 사전-전력 스테이지 블록에 증폭된 신호를 피드백하는 단계를 포함하고, 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 피드백 루프의 트랜지션 동안 발생한다.
[0018] 특정 실시예들에서, 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 상기 사전-전력 스테이지 블록의 펄스-폭 변조 (PWM) 변조기/생성기의 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함할 수 있고,구성 가능한 램프 업/다운 이득을 변동시키는 단계는 사전-전력 스테이지 블록의 루프 필터의 복수의 루프 필터 적분기들 외부의 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함할 수 있고;구성 가능한 램프 업/다운 이득을 변동시키는 단계는 피드백이 사전-전력 스테이지 블록 및 전력 스테이지 블록 주위의 루프를 효과적으로 폐쇄하거나 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하는 시간에 시작하는 제어기에 의해 수행될 수 있고; 구성 가능한 램프 업/다운 이득을 변경시키도록 결정하는 단계는, 사전-전력 스테이지 블록에서의 프로세싱으로 인한 전압 오프셋을 감소시키기 위해, 구성 가능한 램프 업/다운 이득을 변동시는 단계를 포함할 수 있고;구성 가능한 램프 업/다운 이득을 변경시키도록 결정하는 단계는 폐-루프 확대 상태로부터 폐-루프 정상 상태으로의 피드백 루프의 트랜지션 동안 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함할 수 있고; 그리고/또는 구성 가능한 램프 업/다운 이득을 변동시키도록 결정하는 단계는, 전력 스테이지의 출력에서 팝/클릭 레벨들을 감쇠시키도록, 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함할 수 있다.
[0019] 다른 실시예에 따라, 장치는 증폭기 회로에 커플링되도록 구성된 제어기를 포함할 수 있다. 제어기는, 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하기 위해 증폭기 회로의 사전-전력 스테이지 블록 및 전력 스테이지 블록 주위의 피드백 루프에 대한 시작 시간을 결정하는 단계; 피드백 루프 트랜지션의 시작 시간을 결정한 후에 증폭기 회로의 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하는 단계; 및/또는 피드백 루프가 제 1 상태에서 제 2 상태로 트랜지션하는 동안 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 결정된 램프 업/다운 이득으로 조정하는 단계를 포함하는 단계들을 수행하도록 구성될 수 있다.
[0020] 특정한 실시예들에서, 제어기는, 사전-전력 스테이지 블록으로 인한 전압 오프셋을 감소시키기 위해, 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하도록 구성될 수 있고; 제어기는 폐-루프 확대 상태로부터 폐-루프 정상 상태로 피드백 루프의 트랜지션 동안 구성 가능한 램프 업/다운 이득 엘리먼트의 이득을 결정하도록 구성될 수 있고; 제어기는 증폭기 회로의 펄스-폭 변조(PWM) 생성기의 램프 업/다운 이득을 결정하도록 구성될 수 있고; 그리고/또는 제어기는 증폭기 회로의 루프 필터의 복수의 루프 필터 적분기들 외부의 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하도록 구성될 수 있다.
[0021] 일부 실시예들에서, 장치는 또한, 증폭기 회로에 의한 증폭을 위한 입력 아날로그 신호를 수신하도록 구성된 입력 노드 ― 입력 노드는 증폭기 회로에 커플링됨 ― ; 증폭기 회로의 출력에 커플링되는 트랜스듀서 ― 트랜스듀서는 전력 스테이지 블록에 의해 증폭되고 사전-전력 스테이지 블록에 의해 프로세싱된 입력 아날로그 신호의 표현을 재생하도록 구성되며; 그리고/또는 증폭기 회로는 입력 노드에 커플링된 사전-전력 스테이지 블록을 포함할 수 있음 ― ; 및/또는 사전-전력 스테이지 블록에 커플링되는 전력 스테이지 블록을 포함할 수 있고, 피드백 루프는 전력 스테이지 블록의 출력을 사전-전력 스테이지 블록의 입력에 커플링한다.
[0022] 전술한 내용은, 하기 상세한 설명이 더 잘 이해될 수 있도록, 본 발명의 실시예들의 특정한 특징들 및 기술적 이점들을 넓게 약술하였다. 본 발명의 청구항들의 주제를 형성하는 부가적인 특징들 및 이점들이 이하에서 설명될 것이다. 개시된 개념 및 특정한 실시예는 동일하거나 유사한 목적을 수행하기 위한 다른 구조들을 수정하거나 설계하기 위한 토대로서 쉽게 활용될 수 있다는 것이 당업자들에 의해 인지되어야 한다. 또한, 이러한 등가의 구조들이 첨부된 청구항들에서 기술된 바와 같은 본 발명의 사상 및 범위로부터 벗어나지 않는다는 것이 당업자들에 의해 인식되어야 한다. 첨부된 도면과 관련하여 고려될 때 부가적인 특징들이 다음의 설명으로부터 더 잘 이해될 것이다. 그러나 도면들 각각은 단지 예시 및 설명의 목적을 위해 제공되며 본 발명을 제한하도록 의도되지 않는다는 것이 명시적으로 이해될 것이다.
[0023] 개시된 시스템 및 방법들의 보다 완전한 이해를 위해, 이제 첨부 도면들과 함께 이루어지는 이하의 설명에 대한 참조가 이루어진다.
[0024] 도 1은 종래 기술에 따른 예시적인 폐-루프 클래스-D 증폭기 아키텍처를 예시하는 블록도이다.
[0025] 도 2는 종래 기술에 따른 이중-루프 증폭기를 예시하는 블록도이다.
[0026] 도 3은 종래 기술에 따른 예시적인 고정-이득 PWM 변조기/생성기를 개략적으로 예시하는 회로이다.
[0027] 도 4는 종래 기술에 따른 클래스-D 증폭기에서의 신호들에 대한 예시적인 신호 타이밍도들 및 예시 관계들을 예시하는 그래프이다.
[0028] 도 5는 본 개시의 일 실시예에 따른 가변 램프 업/다운 이득을 갖는 예시적인 폐-루프 클래스-D 증폭기 아키텍처를 예시하는 블록도이다.
[0029] 도 6은 본 개시의 일 실시예에 따른 클래스-D 증폭기의 예시적인 출력 파형들을 예시하는 그래프들이다.
[0030] 도 7은 본 개시의 일 실시예에 따른 예시적인 가변 또는 램핑 이득 펄스폭 변조(PWM) 변조기를 개략적으로 예시하는 회로이다.
[0031] 도 8은 본 개시의 일 실시예에 따른 클래스-D 증폭기에서의 신호들에 대한 예시적인 신호 타이밍도들 및 예시 관계들을 예시하는 그래프이다.
[0032] 도 9는 본 개시의 일 실시예에 따른 예시적인 가변 전류 소스를 예시하는 회로도이다.
[0033] 증폭기의 컴포넌트들 간의 전압 오프셋들은, 가변 램프 업/다운 이득 PWM 변조기/생성기와 같이 가변 램프 업/다운 이득을 갖는 컴포넌트들의 사용을 통해 감소될 수 있다. 이 전압 오프셋은, 증폭기에 의해 확대될 때, 출력 신호에서 의도하지 않은 아티팩트를 유발할 수 있으며, 이는 오디오 증폭기에서 클릭들 및 팝들로서 들릴 수 있다. 따라서, 오디오 증폭기들에 사용되는 본 개시의 실시예들은, 예를 들어, 램프-업 및 램프-다운 이득을 갖는 PWM 변조기/생성기를 제공함으로써 청취 가능 팝들 및 클릭들의 문제들을 제거하거나 감소시킬 수 있다.
[0034] 가변 이득 업/다운 PWM 생성기를 갖는 폐-루프 클래스-D 증폭기의 예시적인 실시예가 도 5에 도시된다. 폐-루프 클래스-D 증폭기(500)는, 고정 이득 PWM 생성기(106)가 가변 램프-업 이득 및/또는 램프-다운 이득을 갖는 PWM 변조기/생성기(506)로 대체된다는 것을 제외하면, 도 1의 폐-루프 클래스-D 증폭기(100)와 유사하다. 폐-루프 클래스-D 증폭기(500)는 합산기(102), 루프 필터(104) 및 가변 이득을 갖는 펄스 폭 변조(PWM) 변조기/생성기(506)를 포함하는 사전-전력 스테이지 블록(504) 및 전력 스테이지 블록(108)을 포함하는 피드포워드 경로를 포함한다. 증폭기(500)는 또한 전력 스테이지 블록(108)의 출력에서 시작하여 합산 기(102)에 다시 커플링되는 피드백 경로(110)를 포함한다. 전력 스테이지 블록(108)의 출력은 스피커(112) 또는 다른 트랜스듀서 또는 다른 로드를 구동할 수 있다. 루프 필터(104)는 적분기들을 포함할 수 있고, 램프-업 이득 및/또는 램프-다운 이득을 갖는 PWM 변조기/생성기(506)는, 입력 노드(522)에서 수신되고 입력 이득 블록(502)에서 증폭되는 아날로그 입력 신호를 PWM 파로 변조할 수 있다.
[0035] PWM 변조기/생성기(506)는 단일 루프 증폭기 시스템에서 가변 램프-업/램프-다운 이득을 제공할 수 있다. 가변 램프-업/램프-다운 이득은, 스피커 출력에서 팝/클릭 레벨들을 감쇠시키기 위해, 폐-루프 확대 상태와 같은 제 1 상태로부터, 폐-루프 정상 상태와 같은 제 2 상태로의 스무스 트랜지션(smooth transition)을 제공하는 것을 돕는다. 특정 실시예들에서, 가변 또는 램핑 이득 PWM 변조기/생성기(506)는 단순한 가변 이득 스테이지의 부분일 수 있다. 클래스-D 증폭기(500)의 루프 필터(104)는 적분기와 근사한(approximating) 이상적인 저역 통과 필터일 수 있다.
[0036] PWM 변조기/생성기(506)의 가변 램프 업/다운 이득과 같은 사전-전력 스테이지 블록(504)의 가변 이득은 제어기(532)에 의해 변동될 수 있다. 제어기(532)는 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하는 폐-루프와 같이, 루프가 하나의 상태로부터 다른 상태로의 트랜지션을 시작하도록 제어될 때 이득을 램프 업/다운하기 시작할 수 있다. 이득의 램프 업/다운은 선형 램프, 5-단계 램프, 10-단계 램프 또는 임의의 다른 램프 구성을 포함할 수 있다. 램프 시간은 예를 들어, 200 마이크로초, 400 마이크로초, 600 마이크로초, 800 마이크로초 및 1 밀리초로부터 선택될 수 있다.
[0037] 도 6은 고정 이득 PWM 변조기/생성기(106)를 구현하는 클래스-D 증폭기(100)의 출력 전압(예를 들어, 도 1의 전력 스테이지 블록(108)의 출력)을, 가변 이득 PWM 변조기/생성기(506)를 구현하는 클래스 D 증폭기(500)의 출력 전압과 비교하는 예시적인 파형들을 도시한다. 파형(602)은 고정 이득 PWM 변조기/생성기(106)를 갖는 클래스-D 증폭기(100)의 예시적인 출력 전압을 도시한다. 파형(604)은 램프-업 이득 및/또는 램프-다운 이득을 갖는 PWM 변조기/생성기(506)를 갖는 클래스-D 증폭기(500)의 예시적인 출력 전압을 도시한다. 파형(602)은, 이득이 PWM 생성기(106)에 대해 고정될 때, 10 mV와 동일한 또는 대략 10mV인 오프셋 전압(603)이 증폭기(100)의 출력에서 분명하다는 것을 도시한다. 출력 전압은 폐-루프 확대 상태 동안에 약 25 마이크로초 동안 오프셋 전압(603)에 의해 영향을 받는다. 200 마이크로초 또는 그 근방에서, PWM 생성기(106)의 출력 전압은 폐-루프 정상 상태 조건 동안 0(zero)을 향해 감소하기 시작하고 211 마이크로초 또는 그 근방에서 0으로 정착된다.
[0038] 클래스-D 증폭기(500)에 대한 유사한 입력은 결국 증폭기에 도달하는 오프셋을 감소시키는 개선된 능력을 보여준다. 파형(604)은, 이득이 가변적이거나 램핑(이를테면, 램핑-업 또는 램핑-다운)할 때, 그러한 오프셋 전압(603)이 존재하지 않거나 클래스-D 증폭기(500)의 출력 전압에서 사실상 분명하지 않다는 것을 보여준다. 이러한 오프셋 전압이 출력에 존재한다면, 그것은 파형(602)의 오프셋 전압(603)에 비해 매우 작거나 공칭 값이다. 파형(604)은, 예시적인 가변 또는 램핑 PWM 생성기(506)가 200 마이크로초에서 0 이득으로부터 4의 이득으로 램프업 할 때의 거동을 도시한다. 가변 또는 램핑 이득으로 인해, 파형(604)은 클래스-D 증폭기(500)의 출력 전압이 비교적 평탄하다는 것을 보여준다. (예를 들어, 파형(604)에서 일반적으로 볼 수 없는) 공칭 또는 작은 오프셋 전압이 존재할 수 있지만, 그것은 파형(602)의 오프셋 전압(603)에 비해 분명하지 않다. 파형(606)은, 클래스-증폭기(500)가 폐-루프 확대 상태에 있는 동안 약 200 마이크로초에 발생하는 클래스-D 증폭기(500)의 출력에서의 작은 증가 및 램프-업을 보여주는 파형(604)의 일부의 분해도를 도시한다. 203 마이크로초 또는 그 근방에서, 증폭기(500)의 출력 전압은 감소하고, 출력 전압은 그 후 수평을 유지하며, 214 마이크로초 또는 그 근방에서 약 0 볼트로 떨어져 정착된다. 약 203 내지 214 마이크로초 기간 동안 발생하는 감소는 일반적으로, 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하는 증폭기(500)의 루프로 인한 것이며, 폐루프는 증폭기(500)의 출력 전압 제공을 인계(take over)받기 시작한다. 파형(606)에 도시된 전압 램프-업 및 램프-다운의 양은 30 마이크로볼트에 근접하며, 이는 파형(602)의 10mV 오프셋 전압(603)에 비해 50dB 더 낮다.
[0039] 위에서 설명되고 도 5의 증폭기(500)에 도시된 가변 램프 업/다운 이득은 PWM 변조기/생성기(506)에 의해 제공될 수 있다. 다른 실시예들에서, 가변 램프 업/다운 이득은 증폭기(500)의 다른 컴포넌트들에서, 예컨대, 사전-전력 스테이지 블록의 루프 필터의 복수의 루프 필터 적분기들 외부의 컴포넌트에서 제공될 수 있다. 가변 램프 업/다운 이득을 갖는 PWM 변조기/생성기(506)의 실시예가 도 7에 도시된다. 도 7은 본 개시의 일 실시예에 따른 예시적인 가변 또는 램핑 이득 펄스폭 변조(PWM) 변조기를 개략적으로 예시하는 회로이다. PWM 변조기/생성기(506)는 도 3의 것과 유사하지만, 전류 소스들(302 및 304)을 포함하는 대신에, PWM 변조기/생성기(506)는 가변 또는 램핑(램프-업 및/또는 램프-다운) 전류 소스들(702 및 704)을 대신 포함한다. PWM 변조기/생성기(506)는 또한 커패시터(C), 증폭기(306) 및 비교기들(308 및 310)을 포함한다.
[0040] 전류 소스들(702 및 704)로부터의 전류 신호들은 증폭기(306)의 반전 입력에서 PWM 변조기/생성기(506)에 하나의 입력을 제공하고, 비-반전 입력은 접지에 커플링될 수 있다. 증폭기(306)의 출력은 삼각 또는 램프 기준 신호(Vramp)일 수 있고, 전압 신호(Vramp)는 대응하는 비교기들(308 및 310)에 대한 각각의 음의 입력들 각각에 공급된다. 루프 필터 출력 신호들(VsigP 및 VsigM)은 대응하는 비교기들(308 및 310)에 제공된다. 비교기들(308 및 310)은 루프 필터 출력들과 삼각 또는 램프 기준 전압(Vramp)을 비교하여 디지털 PWM 신호들(PWM_M 및 PWM_P)을 생성한다.
[0041] 증폭기(500)의 예시적인 동작은 도 8의 파형들을 통해 도시된다. 도 8은 PWM 변조기/생성기(506)에 대한 전압 입력들(VsigP 및 VsigM) 및 비교기들(308 및 310)의 출력들(PWM_P 및 PWM_M)에 대한 예시적인 신호 타이밍도들 및 예시 관계들을 예시하는 그래프들이다. 파형(802)으로서 도시된 변조기 출력(PWM_Diff)의 평균 전압은 다음 수식에 따라 결정될 수 있다:
Figure 112017049168662-pct00003
.
[0042] PWM 생성기 이득은 그 후 다음 수식에 따라 계산될 수 있다:
Figure 112017049168662-pct00004
[0043] 파형(804)으로서 도시된 Vramp 신호의 기울기는 변동되는 것으로 도시되는데, 이는 PWM 변조기/생성기(506)의 이득이 변동되거나 램프 업/램프 다운하기 때문이다. 일부 실시예들에서, Vramp 신호의 기울기는 시간에 지남에 따라 8I0/C로부터 4I0/C로, 2I0/C로, I0/C로 변동된다. 도 5의 제어기(532)는 8I0/C로부터 I0/C로 Vramp 신호 램프 레이트를 제어할 수 있으며, 이는 증폭기(500)가 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하는 시간 이후 시작한다.
[0044] 폐-루프 증폭기는 시간(812)의 시간(t1)에 파워 온된다. 파워 온되기 전에, 루프 필터 차동 출력은 0이 될 수 있고 이에 따라 PWM_Diff는 0이다. 증폭기가 폐-루프 확대 상태에 있을 때 시간(t1) 및 (시간(814)의) 시간(t2) 사이에서, PWM 변조기/생성기(506)의 이득은 큰 오프셋 또는 전압 점프가 회피되거나 최소화되도록 하는 방식으로 변동되거나 램핑될 수 있다. 시간(t2) 이후, 루프 필터는 오프셋을 감쇠하기 시작한다. (시간(816)의) 시간(t3) 이후, 루프 필터는, 오프셋(VOS2)이 감소된 레벨로 감쇠될 때 폐-루프 정상 상태에서 동작한다. 또한, PWM_Diff에 대해 매우 작은 잔여 오프셋(VOS1)만이 존재한다. 큰 오프셋 또는 전압 점프를 회피하거나 최소화함으로써, 증폭기(500)의 스피커(112)에서의 출력은 감쇠되는 피크를 가질 수 있다.
[0045] 가변 전류 소스들(702 및 704)은 도 9에서 예시된 회로에 의해 일부 실시예에서 구현될 수 있다. 도 9는 본 개시의 일 실시예에 따라 예시적인 가변 전류 소스를 예시하는 회로도이다. 가변 전류 소스(900)는 연산 증폭기(op amp)(902) 및 각각의 전류 신호들(I0, I0, 2I0, 4I0, 8I0, ..., 2NI0)을 제공하는 복수의 전계 효과 트랜지스터들(904, 906, 908, 912, ..., 914)을 포함할 수 있다. op-amp(902)의 입력에서 기준 전압(Vref) 및 레지스터(R)는 가변 전류 소스(900)로부터 전류 레벨을 결정할 수 있다. 일 실시예에서, 도 5의 제어기(532)는 제어 신호를 통해 기준 전압(Vref)을 제어함으로써 램프 업/다운 이득을 변동시킬 수 있다.
[0046] 펌웨어 및/또는 소프트웨어로 구현되는 경우, 위에서 설명된 기능들은 컴퓨터 판독 가능 매체 상의 하나 또는 그 초과의 명령들 또는 코드로서 저장될 수 있다. 예들은, 컴퓨터 프로그램으로 인코딩된 컴퓨터-판독 가능 매체들 및 데이터 구조로 인코딩된 비-일시적인 컴퓨터-판독 가능 매체들을 포함한다. 컴퓨터-판독 가능 매체들은 물리적 컴퓨터 저장 매체들을 포함한다. 저장 매체는 컴퓨터에 의해 액세스 가능한 임의의 이용 가능한 매체일 수도 있다. 제한이 아닌 예로서, 이러한 컴퓨터 판독-가능 매체는 랜덤 액세스 메모리(RAM), 판독-전용 메모리(ROM), 전기적으로 소거 가능한 프로그래밍 가능한 판독 전용 메모리(EEPROM), 콤팩트 디스크 판독-전용 메모리(CD-ROM)나 다른 광 디스크 저장소, 자기 디스크 저장소 또는 다른 자기 저장 디바이스들, 또는 명령들이나 데이터 구조들의 형태로 원하는 프로그램 코드를 저장하는데 사용될 수 있으며 컴퓨터에 의해 액세스 가능한 임의의 다른 매체를 포함할 수 있다. 디스크(disk) 및 디스크(disc)는 콤팩트 디스크(disc)(CD), 레이저 디스크(disc), 광학 디스크(disc), 디지털 다용도 디스크(disc)(DVD), 플로피 디스크(disk) 및 블루 레이 디스크를(disc) 포함한다. 일반적으로, 디스크(disk)는 데이터를 자기적으로 재생하고, 디스크(disc)는 데이터를 광학적으로 재생한다. 이들의 조합들은 또한 컴퓨터 판독 가능 매체들의 범위 내에 포함되어야 한다.
[0047] 컴퓨터 판독 가능 매체 상의 저장 외에도, 명령들 및/또는 데이터는 통신 장치에 포함되는 전송 매체들 상의 신호들로서 제공될 수 있다. 예를 들어, 통신 장치는 명령 및 데이터를 나타내는 신호들을 갖는 트랜시버를 포함할 수 있다. 명령 및 데이터는 하나 또는 그 초과의 프로세서들이 청구항들에 약술된 기능들을 구현하게 하도록 구성된다.
[0048] 본 개시 및 특정한 대표적인 이점들이 상세히 설명되었지만, 다양한 변화, 대체 및 변경은 첨부된 청구항들 의해 정의된 바와 같은 본 개시의 사상 및 범위로부터 벗어남 없이 본원에서 이루어질 수 있다는 것이 이해되어야 한다. 또한, 본 출원의 범위는 명세서에서 설명된 프로세스, 머신, 물질의 조성물, 수단, 방법들 및 단계들의 특정한 실시예들로 제한되도록 의도되지 않는다. 예를 들어, 오디오 증폭기들이 상세한 설명 전체에 걸쳐 설명되었지만, 본 발명의 양상들은 라디오 원격통신 회로들을 위한 증폭기들 및/또는 작은 신호들을 감지하기 위한 증폭기들과 같은 다른 증폭기들의 설계에 적용될 수 있다. 당업자가 본 개시로부터 쉽게 인지할 바와 같이, 본원에서 설명되는 대응 실시예들과 실질적으로 동일한 결과를 달성하거나 실질적으로 동일한 기능을 수행하는 현재 존재하거나 추후에 개발될 프로세스들, 머신들, 제조, 물질의 조성물, 수단들, 방법들, 또는 단계들이 활용될 수 있다. 따라서 첨부된 청구항들은 이러한 프로세스들, 머신들, 제조, 물질의 조성물, 수단들, 방법들, 또는 단계들이 그의 범위 내에 포함하는 것으로 의도된다.

Claims (19)

  1. 장치로서,
    트랜스듀서에 의한 재생을 위해 입력 아날로그 신호를 수신하도록 구성된 입력 노드;
    상기 입력 노드에 커플링되고 상기 입력 아날로그 신호를 프로세싱하도록 구성된 사전-전력 스테이지 블록 ― 상기 사전-전력 스테이지 블록(pre-power stage block)은 구성 가능한 램프 업/다운 이득(configurable ramp up/down gain)을 갖는 펄스-폭 변조(PWM) 생성기를 포함함 ― ;
    상기 사전-전력 스테이지 블록에 커플링되고 프로세싱된 입력 아날로그 신호를 증폭하도록 구성된 전력 스테이지 블록;
    상기 전력 스테이지 블록의 출력과 상기 사전-전력 스테이지 블록의 입력 사이에 커플링되는 피드백 루프; 및
    상기 펄스-폭 변조(PWM) 생성기에 커플링되고 상기 피드백 루프의 트랜지션(transition) 동안 상기 펄스-폭 변조(PWM) 생성기를 통해 상기 사전-전력 스테이지 블록의 구성 가능한 이득을 변동시키도록 구성된 제어기를 포함하는, 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 사전-전력 스테이지 블록은 복수의 루프 필터 적분기들을 포함하는 루프 필터를 포함하고, 상기 구성 가능한 이득은 상기 복수의 루프 필터 적분기들 외부에 있는, 장치.
  4. 제 1 항에 있어서,
    상기 제어기는, 상기 사전-전력 스테이지 블록으로 인한 전압 오프셋을 감소시키기 위해 상기 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키도록 구성되는, 장치.
  5. 제 1 항에 있어서,
    상기 제어기는 폐-루프 확대 상태(closed-loop magnified state)로부터 폐-루프 정상 상태(closed-loop steady state)로 상기 피드백 루프의 트랜지션 동안 상기 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키도록 구성되는, 장치.
  6. 제 1 항에 있어서,
    상기 제어기는 상기 전력 스테이지 블록의 출력에서 팝(pop) 또는 클릭(click) 레벨들을 감쇠시키기 위해 상기 구성 가능한 램프 업/다운 이득을 변동시키도록 구성되는, 장치.
  7. 방법으로서,
    증폭기에 의해, 증폭을 위한 입력 아날로그 신호를 수신하는 단계;
    사전-전력 스테이지 블록에서 상기 입력 아날로그 신호를 프로세싱하는 단계 ― 상기 프로세싱하는 단계는 펄스-폭 변조(PWM) 생성기를 통해 상기 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함함 ― ;
    전력 스테이지 블록에서, 프로세싱된 신호를 증폭하는 단계; 및
    증폭된 신호를 피드백 루프를 통해 상기 사전-전력 스테이지 블록에 피드백하는 단계를 포함하고,
    상기 펄스-폭 변조(PWM) 생성기를 통해 상기 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 상기 피드백 루프의 트랜지션 동안 발생하는, 방법.
  8. 삭제
  9. 제 7 항에 있어서,
    상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 상기 사전-전력 스테이지 블록의 루프 필터의 복수의 루프 필터 적분기들 외부의 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함하는, 방법.
  10. 제 7 항에 있어서,
    상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계는, 상기 피드백이 폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하는 시간 동안 상기 램프 업/다운 이득을 변동시키는 제어기에 의해 수행되는, 방법.
  11. 제 10 항에 있어서,
    상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 상기 사전-전력 스테이지 블록에서의 프로세싱으로 인한 전압 오프셋을 감소시키기 위해 상기 구성 가능한 램프 업/다운 이득을 변동시는 단계를 포함하는, 방법.
  12. 제 10 항에 있어서,
    상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 폐-루프 확대 상태로부터 폐-루프 정상 상태로 상기 피드백 루프의 트랜지션 동안 상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함하는, 방법.
  13. 제 10 항에 있어서,
    상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계는 상기 전력 스테이지 블록의 출력에서 팝/클릭 레벨들을 감쇠시키도록 상기 구성 가능한 램프 업/다운 이득을 변동시키는 단계를 포함하는, 방법.
  14. 장치로서,
    증폭기 회로에 커플링되도록 구성된 제어기를 포함하며, 상기 제어기는,
    폐-루프 확대 상태로부터 폐-루프 정상 상태로 트랜지션하기 위해 증폭기 회로의 사전-전력 스테이지 블록 및 전력 스테이지 블록 주위의 피드백 루프에 대한 시작 시간을 결정하는 단계;
    피드백 루프 트랜지션의 시작 시간을 결정한 후에, 상기 증폭기 회로의 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하는 단계; 및
    상기 피드백 루프가 제 1 상태에서 제 2 상태로 트랜지션하는 동안 상기 사전-전력 스테이지 블록의 구성 가능한 램프 업/다운 이득을, 결정된 램프 업/다운 이득으로 조정하는 단계를 포함하는 단계들을 수행하도록 구성되는, 장치.
  15. 제 14 항에 있어서,
    상기 제어기는 상기 사전-전력 스테이지 블록으로 인한 전압 오프셋을 감소시키기 위해 상기 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하도록 구성되는, 장치.
  16. 제 14 항에 있어서,
    상기 제어기는 폐-루프 확대 상태의 제 1 상태로부터 폐-루프 정상 상태의 제 2 상태로 상기 피드백 루프의 트랜지션 동안 상기 구성 가능한 램프 업/다운 이득 엘리먼트의 이득을 결정하도록 구성되는, 장치.
  17. 제 14 항에 있어서,
    상기 제어기는 상기 증폭기 회로의 펄스-폭 변조(PWM) 생성기의 램프 업/다운 이득을 결정하도록 구성되는, 장치.
  18. 제 14 항에 있어서,
    상기 제어기는 상기 증폭기 회로의 루프 필터의 복수의 루프 필터 적분기들 외부의 구성 가능한 램프 업/다운 이득 엘리먼트의 램프 업/다운 이득을 결정하도록 구성되는, 장치.
  19. 제 14 항에 있어서,
    상기 증폭기 회로에 의해 증폭을 위한 입력 아날로그 신호를 수신하도록 구성된 입력 노드 ― 상기 입력 노드는 상기 증폭기 회로에 커플링되고,
    상기 증폭기 회로는,
    상기 입력 노드에 커플링된 사전-전력 스테이지 블록; 및
    상기 사전-전력 스테이지 블록에 커플링되는 전력 스테이지 블록을 포함하고, 상기 피드백 루프는 상기 전력 스테이지 블록의 출력을 상기 사전-전력 스테이지 블록의 입력에 커플링함 ― ; 및
    상기 증폭기 회로의 출력에 커플링되는 트랜스듀서를 더 포함하고,
    상기 트랜스듀서는 상기 사전-전력 스테이지 블록에 의해 프로세싱되고 상기 전력 스테이지 블록에 의해 증폭된 입력 아날로그 신호의 표현을 재생하도록 구성되는, 장치.
KR1020177013979A 2014-10-24 2015-10-22 팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기 KR101906817B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201462068245P 2014-10-24 2014-10-24
US62/068,245 2014-10-24
PCT/US2015/057001 WO2016065197A1 (en) 2014-10-24 2015-10-22 Amplifier with adjustable ramp up/down gain for minimizing or eliminating pop noise

Publications (2)

Publication Number Publication Date
KR20170074236A KR20170074236A (ko) 2017-06-29
KR101906817B1 true KR101906817B1 (ko) 2018-10-11

Family

ID=55761589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177013979A KR101906817B1 (ko) 2014-10-24 2015-10-22 팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기

Country Status (6)

Country Link
US (1) US9673762B2 (ko)
EP (1) EP3210300A4 (ko)
JP (1) JP6689837B2 (ko)
KR (1) KR101906817B1 (ko)
CN (1) CN107005207B (ko)
WO (1) WO2016065197A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991852B2 (en) * 2014-11-26 2018-06-05 Icepower A/S System and method for close-down pop reduction
CN109121043B (zh) * 2017-06-23 2021-09-03 华为技术有限公司 一种音频处理电路及终端设备
IT201700118558A1 (it) * 2017-10-19 2019-04-19 St Microelectronics Srl Circuito di modulazione a larghezza di impulso, dispositivo e procedimento corrispondenti
CN114023357B (zh) * 2021-11-02 2023-02-03 星宸科技股份有限公司 录音方法及音频处理电路
TWI799042B (zh) * 2021-12-29 2023-04-11 瑞昱半導體股份有限公司 音訊放大電路及其控制方法
US11804814B1 (en) * 2022-04-13 2023-10-31 Stmicroelectronics S.R.L. Noise shaper fader
CN116614091A (zh) * 2023-07-21 2023-08-18 深圳前海深蕾半导体有限公司 一种classD音频功率放大器的爆破音消除电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236208A (ja) 2012-05-08 2013-11-21 Yamaha Corp Ｄ級パワーアンプおよびシステム

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805020A (en) * 1996-06-27 1998-09-08 Harris Corporation Silent start class D amplifier
JP3414336B2 (ja) 1999-11-04 2003-06-09 日本電気株式会社 Ｆｉｒフィルタ、ランプアップ・ランプダウン回路
JP2003534692A (ja) * 2000-05-25 2003-11-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ サイレントスタート
GB2379121A (en) 2001-08-07 2003-02-26 James Edward Aman Hands-free kit with inductive link
KR100435182B1 (ko) * 2002-02-05 2004-06-09 주식회사 디지털앤아날로그 Ｐｗｍ 부궤환에 의한 디지털 ｐｗｍ 입력 ｄ급 음향 증폭기
CN1914794A (zh) * 2003-12-18 2007-02-14 国际整流器公司 具有软启动/关闭功能的门控制电路
US7148749B2 (en) 2005-01-31 2006-12-12 Freescale Semiconductor, Inc. Closed loop power control with high dynamic range
EP1689075B1 (en) 2005-02-03 2018-07-11 Texas Instruments Inc. Multi-stage amplifier to reduce pop noise
US7346317B2 (en) * 2005-04-04 2008-03-18 Freescale Semiconductor, Inc. Dynamic gain and phase compensation for power amplifier load switching
US7797065B2 (en) * 2005-05-02 2010-09-14 Texas Instruments Incorporated Automute detection in digital audio amplifiers
KR20080012820A (ko) * 2005-06-10 2008-02-12 로무 가부시키가이샤 오디오 신호 증폭 회로 및 그것을 이용한 전자기기
US7539462B2 (en) 2005-08-09 2009-05-26 Freescale Semiconductor, Inc. Configurable multi-mode modulation system and transmitter
KR100796319B1 (ko) * 2006-10-02 2008-01-21 엘리트 세미컨덕터 메모리 테크놀로지 인코퍼레이티드 하프 스윙 펄스폭 변조를 이용한 ｄ급 오디오 증폭기
JP5056360B2 (ja) * 2006-11-15 2012-10-24 セイコーエプソン株式会社 Ｄ級アンプの制御回路および液体噴射装置、印刷装置
GB0715254D0 (en) * 2007-08-03 2007-09-12 Wolfson Ltd Amplifier circuit
JP4885835B2 (ja) * 2007-12-14 2012-02-29 シャープ株式会社 Δς変調装置、δς変調の停止方法、プログラム、および、記録媒体
US7714646B2 (en) 2008-03-17 2010-05-11 Himax Analogic, Inc. Audio power amplifier and a pre-amplifier thereof
EP2587665B1 (en) * 2010-06-25 2016-01-20 Panasonic Intellectual Property Management Co., Ltd. Amplifier apparatus
GB2496664B (en) 2011-11-18 2016-03-23 Cirrus Logic Int Semiconductor Ltd Amplifier circuit with offset control
US8686789B2 (en) 2011-12-19 2014-04-01 Broadcom Corporation Transient signal suppression for a class-D audio amplifier arrangement
JP2013223202A (ja) * 2012-04-19 2013-10-28 Semiconductor Components Industries Llc パルス幅変調回路
TWI508430B (zh) * 2012-08-30 2015-11-11 Anpec Electronics Corp 具有防爆音功能之單端輸出ｄ類放大器
CN102931931B (zh) * 2012-11-16 2015-07-08 上海贝岭股份有限公司 一种用于d类功放芯片的防破音电路
CN104065353A (zh) * 2013-03-22 2014-09-24 意法半导体研发(深圳)有限公司 静音启动d类放大器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013236208A (ja) 2012-05-08 2013-11-21 Yamaha Corp Ｄ級パワーアンプおよびシステム

Also Published As

Publication number Publication date
JP2017531963A (ja) 2017-10-26
EP3210300A4 (en) 2018-04-11
US20160118949A1 (en) 2016-04-28
JP6689837B2 (ja) 2020-04-28
CN107005207A (zh) 2017-08-01
US9673762B2 (en) 2017-06-06
CN107005207B (zh) 2020-09-29
EP3210300A1 (en) 2017-08-30
WO2016065197A1 (en) 2016-04-28
KR20170074236A (ko) 2017-06-29

Similar Documents

Publication Publication Date Title
KR101906817B1 (ko) 팝 노이즈를 최소화하거나 또는 제거하기 위한 가변 램프 업/다운 이득을 갖는 증폭기
US11431310B2 (en) Tracking and correcting gain of open-loop driver in a multi-path processing system
US9425747B2 (en) System and method of reducing power consumption for audio playback
KR100882415B1 (ko) 오프셋 조정 장치
NL1032440C2 (nl) Inrichting en werkwijze om audiovolume te regelen in een D-klasse versterker.
US11329620B2 (en) Tracking and correcting gain of open-loop driver in a multi-path processing system
US9154098B2 (en) Amplifier circuit and amplification method
US10320337B2 (en) Fully-differential operational amplifier system
US10181845B1 (en) Calibration of a dual-path pulse width modulation system
US10903744B2 (en) Signal generation circuit
US10601379B2 (en) Digital amplifier
US10476446B2 (en) Total harmonic distortion (THD) controlled clip detector and automatic gain limiter (AGL)
US11764741B1 (en) Determination of gain of pulse width modulation amplifier system
GB2534440A (en) Amplifier with adjustable ramp up/down gain for minimizing or eliminating pop noise
CN110651430A (zh) 数字pwm调制器
US9071216B2 (en) Signal processing device and signal processing method
US11855592B2 (en) Calibration of pulse width modulation amplifier system
US20230336133A1 (en) Calibration of pulse width modulation amplifier system
JP2006238501A (ja) デジタルスイッチングアンプ
WO2023200630A1 (en) Calibration of pulse width modulation amplifier system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant