上述したように、共振回路系の負荷を低消費電力で駆動するために、共振周波数と超音波スピーカの搬送波周波数とを一致させるようにD級アンプで駆動する場合がある。
しかし、D級アンプでは出力段をスイッチング動作させるため、上述したような共振回路をD級アンプの負荷として接続すると、スイッチングの起動時に出力回路(反共振回路系)が励振されるので、搬送波信号が入力されていなくても、共振周波数で発振し易くなる。また、起動時の発振波形は安定していないため、スピーカを負荷として接続している場合には、スイッチング起動時にポップノイズとして聞こえてしまうというような問題があった。
なお、このような問題は、容量性負荷からなるアクチュエータで駆動される液体噴射装置から印刷媒体に液体を噴射して印刷を行う印刷装置に対し、アクチュエータの駆動を制御する信号の基本となる駆動波形信号をパルス変調し、その変調信号をD級アンプで電力増幅し、平滑フィルタで平滑化してアクチュエータに供給する場合にも、平滑フィルタからアクチュエータが共振回路を構成するため、同様に発生する恐れがある。特に、D級出力段からアクチュエータまでの間に電気的振動が発生すると、著しい場合には、スイッチング起動時に液体噴射装置から液体が誤噴射される恐れもある。
本発明はこのような問題を解決するためになされたもので、その目的は、D級アンプにおけるスイッチングの開始、停止時に発生する出力の振動(リンギング)を抑え、起動、停止時に発生するポップノイズを小さくすることができ、また、起動、停止時に負荷に与えるダメージを小さくすることができる、D級アンプの制御方法、D級アンプの制御回路、容量性負荷の駆動回路、該駆動回路を備えるトランスデューサ、該トランスデューサを備える超音波スピーカ、該超音波スピーカを備える表示装置、および指向性音響システム、並びに容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置を提供することにある。
本発明は上記課題を解決するためになされたものであり、本発明のD級アンプの制御方法は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御方法であって、D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さよりも短い期間に設定する第一の手順と、D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さよりも短い期間に設定する第二の手順の両方またはいずれか一方の手順を含むことを特徴とする。
本発明のパルス変調とは、パルス幅変調(PWM)、パルス密度変調(PDM)、パルス周波数変調(PFM)、パルス位相変調(PPM)などの種々のパルス変調方法を包括して意味する。
このような手順により、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅より短くする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅より短くする。
これにより、D級出力段のスイッチングの開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のD級アンプの制御方法は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御方法であって、D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手順と、D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手順と、を含むことを特徴とする。
このような手順により、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、D級出力段のスイッチングの開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のD級アンプの制御方法は、D級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順とを含むことを特徴とする。
このような手順により、D級アンプの出力段のスイッチングを開始する際、スイッチング周波数(変調周波数)を、定格周波数(第二の周波数)よりも高い第一の周波数で起動し、所定時間経過後にスイッチング周波数を定格周波数(第二の周波数)に移行させる。
これにより、D級アンプの出力段のスイッチングの開始時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
また、本発明のD級アンプの制御方法は、D級アンプの出力の振幅を検出する出力振幅検出手順と、D級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、スイッチングを開始した後、前記出力振幅検出手順において検出される振幅が略0に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順とを含むことを特徴とする。
このような手順により、D級アンプの出力段のスイッチングを開始する際、スイッチング周波数(変調周波数)を、定格周波数(第二の周波数)よりも高い第一の周波数で起動し、出力電圧の振幅を監視(検出)しながら出力振幅が0に収束した時点でスイッチング周波数を定格周波数(第二の周波数)に移行させる。
これにより、D級アンプの出力段のスイッチングの開始時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に起動することができる。
また、本発明のD級アンプの制御方法は、D級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、前記第三の周波数に変更した後、所定時間経過後に、D級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、を含むことを特徴とする。
このような手順により、D級アンプの出力段のスイッチングを停止する際、スイッチング周波数(変調周波数)を定格周波数(第二の周波数)よりも高い第三の周波数に変更し、第三の周波数に変更してから所定時間経過後にスイッチングを停止する。
これにより、D級アンプの出力段のスイッチングの停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
また、本発明のD級アンプの制御方法は、D級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、前記第三の周波数に変更した後、前記出力振幅検出手順において検出される振幅が略0に収束した後に、D級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、を含むことを特徴とする。
このような手順により、D級アンプの出力段のスイッチングを停止する際、スイッチング周波数(変調周波数)を定格周波数(第二の周波数)よりも高い第三の周波数に変更し、第三の周波数に変更してからD級アンプの出力電圧の振幅が略0に収束した後、スイッチングを停止する。
これにより、スイッチングの停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に停止させることができる。
また、本発明のD級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御回路であって、D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のD級アンプの制御回路は、D級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段とを備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを開始する際、スイッチング周波数(変調周波数)を、定格周波数(第二の周波数)よりも高い第一の周波数で起動し、所定時間経過後にスイッチング周波数を定格周波数(第二の周波数)に移行させる。
これにより、D級アンプの出力段のスイッチングの開始時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
また、本発明のD級アンプの制御回路は、D級アンプの出力の振幅を検出する出力振幅検出手段と、D級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、スイッチングを開始した後、前記出力振幅検出手段において検出される振幅が略0に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを開始する際、スイッチング周波数(変調周波数)を、定格周波数(第二の周波数)よりも高い第一の周波数で起動し、出力電圧の振幅を監視(検出)しながら出力振幅が0に収束した時点でスイッチング周波数を定格周波数(第二の周波数)に移行させる。
これにより、D級アンプの出力段のスイッチングの開始時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に起動することができる。
また、本発明のD級アンプの制御回路は、D級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、前記第三の周波数に変更した後、所定時間経過後に、D級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを停止する際、スイッチング周波数(変調周波数)を定格周波数(第二の周波数)よりも高い第三の周波数に変更し、第三の周波数に変更してから所定時間経過後に、スイッチングを停止する。
これにより、D級アンプの出力段のスイッチングの停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
また、本発明のD級アンプの制御回路は、D級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、前記第三の周波数に変更した後、前記出力振幅検出手段において検出される振幅が略0に収束した後に、D級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを停止する際、スイッチング周波数(変調周波数)を定格周波数(第二の周波数)よりも高い第三の周波数に変更し、第三の周波数にしてからD級アンプの出力電圧の振幅が略0に収束した後、スイッチングを停止する。
これにより、スイッチングの停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定意的に停止させることができる。
また、本発明のD級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御回路であって、回路内の動作基準クロック信号CLKを生成するクロック発振器と、前記クロック信号CLKを分周し、UP/DOWN信号として出力する分周器と、前記クロック信号CLKをカウントするカウンタであって、前記UP/DOWN信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記UP/DOWN信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、スイッチング動作のオン、オフを指令する信号SW_ONの値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持するフリップフロップと、前記コンパレータの出力と前記フリップフロップの出力との論理積を出力するANDゲートと、を備えることを特徴とする。
このような構成により、分周器により基準クロック信号CLKを分周し、UP/DOWN信号として出力し、このUP/DOWN信号に応じて、カウンタによりクロック信号CLKをカウントする。そして、入力信号のレベル値と、カウンタのカウント値とをコンパレータにより比較し、その大小関係を二値に変換して出力する。また、D級アンプの出力段のスイッチング動作のオン、オフを指令する信号SW_ONの値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期してフリップフロップに保持し、ANDゲートにより、前記コンパレータの出力とフリップフロップの出力との論理積を取り、変調信号として出力する。
これにより、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目以降のパルス幅の半分とする)ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とすることができる。このため、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のD級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御回路であって、回路内の動作基準クロック信号CLKを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号CLKをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号CLKを分周し、UP/DOWN信号として出力する分周器と、前記クロック信号CLKをカウントするカウンタであって、前記UP/DOWN信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記UP/DOWN信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、スイッチング動作のオン、オフを指令する信号SW_ONの値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記UP/DOWN信号をカウント基準として、前記第一のフリップフロップからの出力信号を所定カウント数遅延させた信号DELAYを生成する遅延器と、前記SW_ON信号と前記DELAY信号との論理和の値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、前記コンパレータの出力と前記第二のフリップフロップの出力との論理積を出力するANDゲートと、を備え、前記SW_ON信号は、スイッチング動作がオンの時には1の値を、スイッチング動作がオフの時には0の値をとり、前記スイッチは、前記第一のフリップフロップからの出力信号と前記遅延器からの出力信号DELAYとの論理積の値が0の場合には前記第一の分周比を、1の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。
このような構成により、第一の分周比(定格周波数よりも高いスイッチング周波数を生成するための分周比)を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比(定格周波数のスイッチング周波数を生成するための分周比)を格納する第二のレジスタと、分周比に応じてクロック信号CLKを分周しUP/DOWN信号として出力する分周器と、スイッチング動作のオン、オフを指令する信号SW_ONがオンの後、前記UP/DOWN信号をカウントして遅延信号を生成する遅延器を設ける。また、UP/DOWN信号に応じてクロック信号CLKをカウントするカウンタと、入力信号のレベル値と、カウンタのカウント値とを比較し2値に変換して出力するコンパレータを設ける。また、スイッチング動作のオン、オフを指令する信号SW_ONの値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持するフリップフロップと、前記コンパレータの出力と前記フリップフロップの出力との論理積を出力するANDゲートを設ける。そして、信号SW_ONがオンの後、前記遅延器に設定された遅延時間が経過するまでは前記第一のレジスタに保持された第一の分周比を、所定時間の経過後には前記第二のレジスタに保持された第二の分周比を、分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。また、信号SW_ONがオフ後、前記遅延器に設定された遅延時間が経過するまでは前記第一のレジスタに保持された第一の分周比を、前記分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。
これにより、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目の以降のパルス幅の半分とする)ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とすることができる。このため、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
また、本発明のD級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御回路であって、回路内の動作基準クロック信号CLKを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号CLKをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号CLKを分周し、UP/DOWN信号として出力する分周器と、前記クロック信号CLKをカウントするカウンタであって、前記UP/DOWN信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記UP/DOWN信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、D級アンプの出力の振幅が0に収束しているかどうかを検出し、検出信号DELAY1として出力する出力振幅検出回路と、スイッチング動作のオン、オフを指令する信号SW_ONと、前記出力振幅検出回路からの出力信号DELAY1と、の論理和の値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するANDゲートと、前記SW_ON信号と前記DELAY1信号との論理積の値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、前記SW_ON信号は、スイッチング動作がオンの時には1の値を、スイッチング動作がオフの時には0の値をとり、前記出力振幅検出回路は、D級アンプの出力の振幅が略0に収束(振幅約0の状態が所定時間継続)した時点で、前記SW_ON信号の値が1であれば、前記DELAY1信号の値を0から1に遷移させ、逆に前記SW_ON信号の値が0であれば、前記DELAY1信号の値を1から0に遷移させるように構成され、前記スイッチは、前記第二のフリップフロップから出力される信号の値が0の場合には前記第一の分周比を、1の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。
このような構成により、第一の分周比(定格周波数よりも高いスイッチング周波数を生成するための分周比)を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比(定格周波数のスイッチング周波数を生成するための分周比)を格納する第二のレジスタと、分周比に応じてクロック信号CLKを分周しUP/DOWN信号として出力する分周器を設ける。また、UP/DOWN信号に応じてクロック信号CLKをカウントするカウンタと、入力信号とカウンタのカウント値とを比較し2値に変換して出力するコンパレータを設ける。また、D級アンプの出力の振幅が0に収束しているかどうかを検出し、検出信号DELAY1として出力する出力振幅検出回路と、スイッチング動作のオン、オフを指令する信号SW_ONと、前記出力振幅検出回路からの出力信号DELAY1との論理和の値を、前記UP/DOWN信号に同期して保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するANDゲートを設ける。この出力振幅検出回路は、D級アンプの出力の振幅が略0に収束した時点で、前記SW_ON信号の値が1であれば、DELAY1信号の値を0から1に遷移させ、逆に前記SW_ON信号の値が0であれば、DELAY1信号の値を1から0に遷移させる。そして、信号SW_ONがオンの後、D級アンプの出力の振幅が0に収束するまでは、前記DELAY1信号により、第一の分周比を、0に収束後には第二の分周比を、前記分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。また、信号SW_ONがオフ後、D級アンプの出力の振幅が0に収束するまでは、DELAY1信号により、第一の分周比を、前記分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。
これにより、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目の以降のパルス幅の半分とする)ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とすることができる。このため、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
さらに、スイッチング起動時には、D級アンプの出力電圧の振幅が略0に収束してから定格スイッチング周波数へ移行し、スイッチング停止時には、D級アンプの出力電圧が略0に収束してからスイッチングを停止することによって、スイッチングの開始時、および停止時に発生する出力の振動(リンギング)の大きさを、さらに小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動、停止させることができる。
また、本発明のD級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの制御回路であって、回路内の動作基準クロック信号CLKを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号CLKをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号CLKを分周し、UP/DOWN信号として出力する分周器と、前記クロック信号CLKをカウントするカウンタであって、前記UP/DOWN信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記UP/DOWN信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、前記UP/DOWN信号をカウント基準として、スイッチング動作のオン、オフを指令する信号SW_ONを所定カウント数遅延させた信号DELAY2を生成する遅延器と、前記SW_ON信号と前記DELAY2信号との論理和の値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するANDゲートと、D級アンプの出力の振幅が0に収束しているかどうかを検出し、検出信号DELAY1として出力する出力振幅検出回路と、前記SW_ON信号と前記DELAY1信号との論理積の値を、前記UP/DOWN信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、前記SW_ON信号は、スイッチング動作がオンの時には1の値を、スイッチング動作がオフの時には0の値をとり、前記出力振幅検出回路は、D級アンプの出力の振幅が略0に収束(振幅約0の状態が所定時間継続)した時点で、前記SW_ON信号の値が1であれば、前記DELAY1信号の値を0から1に遷移させ、逆に前記SW_ON信号の値が0であれば、前記DELAY1信号の値を1から0に遷移させるように構成され、前記スイッチは、前記第二のフリップフロップからの出力信号の値が0の場合には前記第一の分周比を、1の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。
このような構成により、第一の分周比(定格周波数よりも高いスイッチング周波数を生成するための分周比)を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比(定格周波数のスイッチング周波数を生成するための分周比)を格納する第二のレジスタと、分周比に応じてクロック信号CLKを分周しUP/DOWN信号として出力する分周器と、前記UP/DOWN信号の値に応じて、クロック信号CLKをカウントするカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し2値に変換して出力するコンパレータを設ける。また、前記UP/DOWN信号をカウントして、スイッチング動作のオン、オフを指令する信号SW_ONを遅延させた信号DELAY2を生成する遅延器と、前記SW_ON信号とDELAY2信号との論理和の値を、UP/DOWN信号に同期して保持する第一のフリップフロップと、前記コンパレータの出力と第一のフリップフロップの出力との論理積を出力するANDゲートを設ける。また、D級アンプの出力の振幅が0に収束しているかどうかを検出し、検出信号DELAY1として出力する出力振幅検出回路を設ける。この出力振幅検出回路は、D級アンプの出力の振幅が略0に収束した時点で、SW_ON信号の値が1であれば、前記DELAY1信号の値を0から1に遷移させ、逆にSW_ON信号の値が0であれば、DELAY1信号の値を1から0に遷移させる。そして、信号SW_ONがオンの後、D級アンプの出力の振幅が0に収束するまでは、前記DELAY1信号により、第一の分周比を、0に収束後には第二の分周比を、前記分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。また、信号SW_ONがオフ後、前記遅延器に設定された遅延時間が経過するまで(DELAY2信号の値が1の間)は、DELAY2信号により、第一の分周比を分周器に出力するようにして、UP/DOWN信号の周波数を変化させる。
これにより、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目の以降のパルス幅の半分とする)ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とすることができる。このため、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動(リンギング)の大きさを、より小さくすることができる。
さらに、スイッチング起動時に、D級アンプの出力電圧の振幅が略0に収束してから定格スイッチング周波数へ移行することによって、スイッチングの開始時に発生する出力の振動(リンギング)の大きさを、さらに小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動、停止させることができる。
さらに、スイッチング停止時に、定格スイッチング周波数よりも高いスイッチング周波数に移行させてから、所定時間経過後にスイッチングを停止することによって、周波数移行時に既にD級アンプの出力電圧が0に収束していたとしても、定格スイッチング状態からいきなりスイッチング停止状態には移行せず、定格スイッチング周波数よりも高い周波数でのスイッチングを所定時間行ってからスイッチングを停止させることができるので、スイッチング電流の減衰に要する時間を短縮することができる。
また、本発明の容量性負荷の駆動回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの出力端子間に容量性の負荷が接続された容量性負荷の駆動回路であって、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段とを備えることを特徴とする。
このような構成により、D級アンプを使用して容量性負荷を駆動する場合に、D級出力段のスイッチングの開始時に、スイッチング信号の最初(1発目)のパルス(例えばロー期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目以降のパルス幅の半分とする)。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とする。
これにより、容量性負荷を駆動する場合に、スイッチングの開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のトランスデューサは、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプによって駆動されるトランスデューサであって、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、D級アンプで駆動されるトランスデューサにおいて、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができるので、D級アンプのスイッチング開始、停止時にトランスデューサから発生する雑音を低減できる。
また、本発明のトランスデューサは、前記トランスデューサは、複数の孔が形成された第一の面側の固定電極と、前記第一の面側の固定電極と対をなす複数の孔が形成された第二の面側の固定電極と、前記一対の固定電極に挟まれるとともに導電層を有し、該導電層に直流バイアス電圧が印加される振動膜とで構成されている静電型トランスデューサであることを特徴とする。
このような構成により、本発明のD級アンプの制御回路で駆動する超音波トランスデューサとして、例えば、図13に示す、プッシュプル型の静電型トランスデューサを使用する。
プッシュプル型の静電型トランスデューサは、振動膜を挟持する第一(前面側)の固定電極と第二(背面側)の固定電極とによって、振動膜に対して正負対称に静電力を作用させることができ、広帯域かつ低歪みの音波を出力することができる。さらに、プッシュプル型の静電型トランスデューサをD級アンプで駆動する場合に、D級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができるので、D級アンプのスイッチング開始、停止時に、プッシュプル型の静電型トランスデューサから発生する雑音を低減できる。
また、本発明の超音波スピーカは、可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの出力端子間に超音波トランスデューサを接続して構成する超音波スピーカであって、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、可聴周波数信号源と、キャリア波信号源と、キャリア波を可聴周波数帯の信号波により変調する変調器と、D級アンプで駆動されるトランスデューサとで構成される超音波スピーカにおいて、上記トランスデューサを駆動するD級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、超音波スピーカ内のD級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。
また、本発明の表示装置は、音響ソースから供給される音声信号を再生し可聴周波数帯の信号音を再生する超音波スピーカと、映像を投影面に投影する投影光学系とを備える表示装置であって、前記超音波スピーカは、聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記D級アンプは、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、映像を投影する投影光学系を備える表示装置に使用される超音波スピーカを、D級アンプで駆動される超音波トランスデューサで構成すると共に、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、表示装置において、超音波スピーカ内のD級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。
また、本発明の指向性音響システムは、音響ソースから供給される音声信号のうち第一の音域の信号を再生する超音波スピーカと、前記音響ソースから供給される音声信号のうち前記第一の音域よりも低い第二の音域の信号を再生する低音再生用スピーカと、を有する指向性音響システムであって、前記超音波スピーカは、可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記D級アンプは、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、音響ソースから供給される音声信号のうち第一の音域の信号を再生する超音波スピーカと、第一の音域よりも低い第二の音域の信号を再生する低音再生用スピーカとを有する指向性音響システムにおいて、上記超音波スピーカを本発明のD級アンプで駆動される超音波トランスデューサで構成する。そして、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、指向性音響システムにおいて、超音波スピーカ内のD級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。
また、本発明の印刷装置は、容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置であって、前記液体噴射装置は、前記アクチュエータの駆動を制御する信号の基本となる駆動波形信号を生成する駆動波形信号発生回路と、前記駆動波形信号をパルス変調する変調回路とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うD級アンプの出力端子間に前記アクチュエータを接続して構成するとともに、前記D級アンプは、前記D級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの1/2とする手段と、前記D級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの1/2とする手段と、を備えることを特徴とする。
このような構成により、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2にする。
これにより、印刷装置において、容量性負荷からなるアクチュエータを駆動する場合に、スイッチングの開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑えることができる。
[本発明の概要]
本発明のD級アンプの制御回路における第1のポイントは、D級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初(1発目)のパルス(例えばハイ期間)のパルス幅を、1発目のパルスに続いて到来する2発目のパルス(例えばロー期間)のパルス幅の1/2とする(1発目のパルス幅を、2発目以降のパルス幅の半分とする)ところにある。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の1/2とするところにある。
また、本発明のD級アンプの制御回路における第2のポイントは、D級アンプの出力段のスイッチング開始、停止の際に、PWM変調などの変調周波数(スイッチング周波数)を定格周波数よりも高い状態にするところにある。なお、定格周波数とはD級アンプを通常運転する場合の変調周波数である。
これにより、スイッチングの開始、停止時に発生する出力の振動(リンギング)を抑え、起動、停止時に発生するポップノイズを小さくすることができる。また、起動、停止時に負荷に与えるダメージを小さくすることができる。
次に本発明を実施するための最良の形態について図面を参照して説明する。
[第1の実施の形態]
図1は本発明の基本的な回路構成を示すブロック図である。以下各ブロックの機能について説明する。
図1に示すD級アンプ1においては、入力信号をPWM変調回路11によりPWM変調することによって、高周波数のデジタル信号であるPWM信号に変調した後、該PWM信号をゲート駆動回路12に出力する。ゲート駆動回路12は、PWM信号に応じてスイッチング素子M1、M2をオン、オフ制御するためのゲート信号を生成し、このゲート信号によりD級出力段13内のスイッチング素子M1、M2を交互にオン、オフ駆動する。
D級出力段13は、正電源側に接続されたハイサイドのスイッチング素子M1と、負電源側に接続されたローサイドのスイッチング素子M2とで構成され、M1とM2とでトーテムポール型の出力回路が構成されている。スイッチング素子M1、M2はそれぞれオン抵抗の小さいパワーMOSFETで構成され、ゲート駆動回路12によって各パワーMOSFETをスイッチング動作させる。D級出力段13の出力はスイッチング波形になるため、スイッチング・キャリア成分を低域通過フィルタで除去した後に、負荷15に供給する。低域通過フィルタには、電力損失の小さいLCフィルタ(L1、C1)が用いられている。 なお、図1に示す回路構成は、2つのスイッチング素子M1、M2で構成されるハーフブリッジ型のものであるが、もちろん、4つのスイッチング素子で構成されるフルブリッジ型のものでもよい。
PWM変調回路11は、入力信号の振幅を、入力信号の周期よりも短い周期のパルス幅に変換する。つまりPWM変調を行う。同時に、スイッチングを起動する指令(例えば信号SW_ONがHighレベル)が入力されて、D級アンプ出力段のスイッチングを開始する際に、起動時一発目のパルス幅を、二発目以降のパルス幅の1/2にするように構成されている。例えば、起動時一発目のパルスがハイ期間のパルスの場合、ハイ期間のパルス幅を、一発目のパルスに続いて到来するロー期間(二発目)のパルス幅の1/2となるように構成されている。
ゲート駆動回路12は、PWM変調回路11から出力されるPWM信号がハイレベル(例えば1)の場合には、ハイサイドのスイッチング素子M1をオンにするゲート駆動信号をM1に出力すると共に、ローサイドのスイッチング素子をオフにするゲート駆動信号をM2に出力する。一方、PWM信号がローレベル(例えば0)の場合には、ハイサイドのスイッチング素子M1をオフにするゲート駆動信号をM1に出力すると共に、ローサイドのスイッチング素子をオンにするゲート駆動信号をM2に出力する。なお、PWM信号のレベルとスイッチング素子M1、M2のオン、オフとの対応関係は、上記と逆にしてももちろん構わない。
図2は、本発明の第1の実施の形態におけるPWM変調回路の構成の一例を示す図であり、図3はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。
クロック発振器21は、分周器22、UP/DOWNカウンタ23の動作基準クロック信号CLKを生成する。(クロック信号CLKは図3中には図示せず。)
分周器22は、クロック信号CLKを、例えば1/2N(Nは自然数)に分周し、UP/DOWN信号として出力する。このUP/DOWN信号の周波数が、PWM変調の基準周波数となる。
分周器22は、例えば、図示しないカウンタとリセット用レジスタ、及びフリップフロップで構成されている。カウンタはクロック信号CLKをカウントし、カウンタの値がオーバーフローすると、カウンタの値をリセット用レジスタの値で初期化すると同時に、フリップフロップの出力を反転させるように構成されている。レジスタに設定する値は、例えばカウンタのビット数が8bitでクロック信号を1/10に分周したい場合には、リセット用レジスタの値を251=255-10/2+1に設定する。
UP/DOWNカウンタ23は、UP/DOWN信号のレベルに応じて、クロック信号CLKをアップカウント、もしくはダウンカウントし、カウント値をREFとして出力する。ここではUP/DOWN信号がHighレベルであればアップカウント、Lowレベルであればダウンカウントするように構成されている。UP/DOWNカウンタの出力REFは、UP/DOWN信号に同期した周波数の三角波となる。ここで、三角波の信号はデジタル信号である。なお、UP/DOWNカウンタ23の構成として、UP/DOWN信号のレベルに応じてアップ/ダウンカウントするアップ/ダウンカウンタではなく、アップカウントもしくはダウンカウントどちらか一方向にのみカウントするカウンタとし、UP/DOWN信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値を所定値にリセットするように構成することで、REFがのこぎり波状の信号として出力されるように構成しても構わない。
コンパレータ24はデジタル値のコンパレータであり、入力信号の振幅値(デジタル値)と、UP/DOWNカウンタから出力される三角波形REFの振幅値(デジタル値)とを比較し、比較結果をPWM信号として出力する。ここでは、入力信号の振幅値がREFの振幅値よりも大きければHighレベルを、小さければLowレベルを出力する。
フリップフロップ(FFA)25は、UP/DOWN信号の立ち下がりエッジ(UP/DOWN信号の反転信号の立ち上がりエッジ)に同期して、その時の信号SW_ONのレベルをPWM_ON信号として出力し、保持する。AND(1)ゲート27は、コンパレータ24から出力されるPWM信号と、フリップフロップ(FFA)25から出力されるPWM_ON信号との論理積をとり、出力信号PWM_OUTとして出力する。なお、26はNOTゲートを示している。
上記構成により、図3に示すように、分周器22からの出力信号UP/DOWNの周波数はPWM周波数に相当し、入力信号レベルが0の時に、PWM信号はUP/DOWN信号に対して1/2のパルス幅分位相が遅れる。
すなわち、時刻t0において、スイッチング起動指令が入力された(SW_ON信号がLowからHighレベルに遷移)後、PWM信号の出力のオン、オフを行う信号PWM_ONは、UP/DOWN信号の立ち下がりエッジに同期して立ち上がる(時刻t1)。よって、PWM信号とPWM_ONとの論理積信号であるPWM_OUTのパルス幅は、PWM_ONが立ち上がった後、一発目のみPWM信号の1/2のパルス幅となる。
同様に停止時にも、時刻t2において、スイッチング起動指令がオフされた(SW_ON信号がHighからLowレベルに遷移)後、フリップフロップ(FFA)25による遅延動作(データ保持動作)により、信号PWM_ONは、UP/DOWN信号の立ち下がりエッジに同期して立ち下がる(時刻t3)。よって、PWM信号とPWM_ONとの論理積信号であるPWM_OUT信号は、スイッチング停止時最後のパルスのみ1/2のパルス幅の信号となる。
図4は、スイッチング起動時のスイッチング電圧、電流波形例を示す図であり、図4(a)は同一のパルス幅で起動した場合、図4(b)は起動直後のパルス幅を1/2にした場合の例を示している。また、図5は、スイッチング起動時の出力電圧(負荷電圧)波形例を示す図であり、図5(a)は同一のパルス幅で起動した場合、図5(b)は起動直後のパルス幅を1/2にした場合の例を示している。なお、図4に示す、スイッチング起動時のスイッチング電圧、電流波形例、および図5に示す、スイッチング起動時の出力電圧波形例は、定格PWM周波数1MHzの場合の例である。
起動時のスイッチング信号のパルス幅が同一である場合には、図4(a)に示すように、スイッチング開始後のスイッチング電流波形に、DC成分に近い低周波のオフセット成分が発生し、その結果、図5(a)に示すように、出力電圧が発振する。一方、起動時のスイッチング信号のパルス幅を1/2とした場合には、図4(b)に示すように、起動直後のスイッチング電流波形にオフセット成分が発生するのを防ぐことができるようになる。その結果、図5(b)に示すように、出力電圧の発振を小さく抑えることができる。
[第2の実施の形態]
第2の実施の形態では、第1の実施の形態の機能に加えて、D級アンプの出力段のスイッチングを開始する際、PWM周波数を定格周波数よりも高い周波数にし、所定時間経過後にPWM周波数を定格周波数に移行させる機能が追加されている。
図6は、第2の実施の形態におけるPWM変調回路の構成の一例を、図7はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。なお、図2(第1の実施の形態)と重複する部分(PWM信号の起動時、および停止時にパルス幅を1/2にする機能の部分)についてはその機能の説明を省略する。
分周器22は、クロック信号CLKを、例えば、1/2N(Nは自然数)に分周し、UP/DOWN信号として出力する。このUP/DOWN信号の周波数が、PWM変調の基準周波数となる。分周器22は、例えば、図示しないカウンタとフリップフロップで構成されている。カウンタはクロック信号CLKをカウントし、カウンタの値がオーバーフローすると、カウンタの値を後述するリセット用レジスタ31、32の値にリセットすると同時に、フリップフロップの出力を反転させるように構成されている。
レジスタ(1)31およびレジスタ(2)32は、分周器22内のカウンタの値がリセットされる際の初期値を格納するレジスタで、分周器22内のカウンタから参照される。ここでは後述するHI_PWM信号がLowレベル(スイッチング起動指令後所定時間経過まで)の時にはカウンタのリセット値としてレジスタ(1)31の値が参照され、Highレベル(所定時間経過後からスイッチング停止指令入力時まで)の時にはレジスタ(2)32の値が参照されるように構成されている。各レジスタ31、32に設定する値は、例えばカウンタのビット数が8bitでクロック信号を1/10に分周したい場合には、リセット用レジスタの値を251=255-10/2+1に設定する。
ここでは、上記UP/DOWN信号の周波数が定格PWM周波数よりも高くなるような値をレジスタ(1)31に設定し、UP/DOWN信号の周波数が定格PWM周波数と一致するような値をレジスタ(2)32に設定する。例えば、クロック信号の周波数を100MHz、起動時のPWM周波数を1MHz、定格PWM周波数を500kHzとする場合、クロック信号に対するそれぞれの分周比は1/100、1/200となるため、レジスタのビット数が8bitである場合には、起動時に使用するレジスタ(1)31には206、レジスタ(2)(定格時)には156の値をそれぞれ設定する。
UP/DOWNカウンタ23は、UP/DOWN信号のレベルに応じて、クロック信号CLKをアップカウント、もしくはダウンカウントし、カウント値をREFとして出力する。ここではUP/DOWN信号がHighレベルであればアップカウント、Lowレベルであればダウンカウントするように構成されている。UP/DOWNカウンタ23の出力は、UP/DOWN信号に同期した周波数の三角波REF(デジタル値)となる。コンパレータ24は、入力信号の振幅値(デジタル値)と、UP/DOWNカウンタから出力される三角波形REFの振幅値とを比較し、入力信号がREFよりも大きければHighレベルを、小さければLowレベルを信号PWMとして出力する。なお、上記HI_PWM信号がLowレベルの場合は、入力信号を強制的に0レベルに落とすように構成されている。図6の例では、コンパレータ24の前段に設けたマルチプレクサ35によって実現している。
フリップフロップ(FFB)34は、UP/DOWN信号の立ち上がりエッジに同期して、その時の信号SW_ONのレベルをPWM_ON_A信号として出力し、保持する。なお、フリップフロップ(FFA)25のD端子(データ入力端子)には、SW_ON信号と後述するDELAY信号をOR(1)ゲート37で論理和をとった信号が入力される。これは、SW_ON信号がLowレベルになった場合にも、所定時間(ディレイタイマ(1)33のディレイ時間)だけPWM_ON信号をHighレベルに維持するためである。
ディレイタイマ(1)33は、スイッチング起動指令及び停止指令が入力され、フリップフロップ(FFB)34から出力されるPWM_ON_A信号がHighレベルからLowレベルに、もしくはLowレベルからHighレベルに変化すると、UP/DOWN信号のカウント値をリセットしてカウントを開始する。そして、カウント値が所定値に達した時のPWM_ON_A信号のレベルをDELAY信号として出力し、その状態を保持する。カウント値が所定値に達した時にPWM_ON_A信号がHighレベルであれば、DELAY信号はHighレベル、PWM_ON_A信号がLowレベルであれば、DELAY信号はLowレベルとなる。ディレイタイマ(1)33のカウント時間の設定に際しては、スイッチング起動時の出力が発振してから減衰するまでの時間を予め計測しておき、その減衰時間を目安にすることができる。
AND(2)ゲート36は、DELAY信号とPWM_ON_A信号との論理積をHI_PWM信号として、マルチプレクサ35、及びスイッチ回路38に出力する。
上記構成により、図7に示すように、時刻t0において、スイッチング起動指令が入力された(SW_ON信号がLowからHighレベルに遷移)後、所定時間T1(ディレイタイマ(1)33により計測される時間)が経過するまではHI_PWM信号がLowレベルであるため、スイッチ回路38の操作により、分周器22における分周比はレジスタ(1)31の値が参照され、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力される。
同時に、スイッチング起動指令(SW_ON信号がHighレベル)が入力されると、ディレイタイマ(1)33がカウント動作を開始し、所定時間T1が経過した後に、DELAY信号がHighレベルになり、HI_PWM信号がHighレベルになると(時刻t1)、今度は分周比としてレジスタ(2)32の値が参照されるようになり、定格PWM周波数(例えば500kHz)でPWM変調されたPWM信号が出力されるようになる。
次に、時刻t2において、スイッチング停止指令が入力されると(SW_ON信号がHighからLowレベルに遷移)、UP/DOWN信号と同期してフリップフロップ(FFB)34の出力PWM_ON_A信号がLowレベルとなり、AND(2)ゲート36から出力されるHI_PWM信号がLowレベルになる。HI_PWM信号がLowレベルになると、スイッチ回路38の操作により、分周比はレジスタ(1)31の値が参照されるようになる。なお、フリップフロップ(FFA)25の出力PWM_ON信号はディレイタイマ(1)33とOR(1)ゲート37の機能によりHighレベルが維持される。
このため、それまで出力されていた定格PWM周波数(例えば500kHz)でPWM変調された信号に替わって、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力されるようになる。同時にディレイタイマ(1)33がカウント動作を開始し、所定時間T2が経過した後にDELAY信号をLowレベルにすると(時刻t3)、PWM信号の出力が停止する(PWM_ON信号及びPWM_OUT信号がLowレベル固定)。
また、図2(第1の実施の形態)の場合と同様に、PWM_OUT信号のパルス幅は、PWM_ON信号が立ち上がった後、一発目のみ、起動時のPWM信号の1/2のパルス幅となる。同様に停止時にも、最後のパルス幅のみ1/2のパルス幅となる。
このように、起動時のスイッチング信号のパルス幅を1/2とすることによって、図4(b)に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図5(b)に示すように、出力電圧の発振を小さく抑えることができる。
さらに、図6(第2の実施の形態)ではスイッチングを開始する際、PWM周波数を定格周波数よりも高い周波数にし、所定時間経過後にPWM周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動(リンギング)の大きさをより小さくすることができる。同様に、スイッチングを停止する際にも、PWM周波数を定格周波数よりも高い周波数にし、所定時間経過後にスイッチングを停止させることによって、スイッチングの停止時に発生する出力の振動(リンギング)の大きさをより小さくすることができる。
[第3の実施の形態]
図8は、本発明のD級アンプの他の回路構成を示すブロック図である。図8に示すD級アンプ2における、第1の実施の形態及び第2の実施の形態との違いは、D級アンプの出力をフィードバックする構成が付加されている点であり、D級アンプ2の出力(LCフィルタの出力)をアッテネータ41で減衰させた後、増幅器42を介して出力フィードバック信号FBとしてPWM変調回路にフィードバックする。アッテネータ41には例えば抵抗分圧回路を用いることができる。
図9は、第3の実施の形態におけるPWM変調回路の構成例を示す図であり、図8に示すD級アンプ2内のPWM変調回路の構成の一例を示したものである。また、図10はその動作タイミングチャートを示したものである。
起動時のPWM周波数から定格時のPWM周波数へ切り替えるタイミングと、PWM出力をオフにするタイミングの生成を、図6(第2の実施の形態)ではディレイタイマ(1)33で実現しているのに対し、第3の実施の形態では出力振幅検出回路51で出力フィードバック信号FBの振幅を検出することにより実現しているところが異なっている。
出力振幅検出回路51は、図8に示す増幅器42から出力されるフィードバック信号FBの振幅(出力電圧の振幅)を検出する。振幅が0に収束(所定時間以上、振幅0が継続)した時、スイッチング起動指令が出されていれば(SW_ON信号がHighレベル)、出力振幅検出回路51は、出力信号DELAY1をLowレベルからHighレベルに遷移させ、SW_ON信号がLowレベルであれば、DELAY1信号をHighレベルからLowレベルに遷移させる。そしてOR(2)ゲート53により、SW_ON信号とDELAY1信号との論理和がとられ、フリップフロップ(FFA)25のD端子に入力される。
また、AND(3)ゲート54により、SW_ON信号とDELAY1信号との論理積がとられ、PWM_ON_B信号として出力される。PWM_ON_B信号は、フリップフロップ(FFC)55のD端子に入力される。フリップフロップ(FFC)55では、UP/DOWN信号の立ち上がりエッジに同期して、その時のPWM_ON_B信号のレベルをHI_PWM信号として出力し、保持する。その他の部分については、図2(第1の実施の形態)と同様であるため、説明は省略する。
上記構成により、図10に示すように、時刻t0において、スイッチング起動指令が入力された(SW_ON信号がLowからHighレベルに遷移)後、FB信号の振幅(つまり出力振幅)が0に収束するまでは(時刻t1まで)、出力振幅検出回路51から出力されるDELAY1信号はLowレベルであるため、HI_PWM信号はLowレベルとなる。よって、分周比はレジスタ(1)31の値が参照され、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力される。
PWM起動指令入力後、時刻t1において、FB信号の振幅が0に収束すると、DELAY1信号がHighレベルになり、HI_PWM信号もUP/DOWN信号に同期してHighレベルとなる。よって、今度は分周比としてレジスタ(2)の値が参照されるようになり、定格PWM周波数(例えば500kHz)でPWM変調された信号が出力されるようになる。
次に、時刻t2において、スイッチング停止指令が入力されると(SW_ON信号がHighからLowレベルに遷移)、HI_PWM信号はUP/DOWN信号に同期してLowレベルになり、分周比はレジスタ(1)31の値が参照されるようになるため、それまで出力されていた定格PWM周波数(例えば500kHz)でPWM変調された信号に替わって、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力されるようになる。その後、FB信号の振幅が0に収束すると、時刻t3において、DELAY1信号がLowレベルとなるため、PWM_ON信号がLowレベルになり、PWM信号の出力が停止(Lowレベル固定)する。
なお、第1の実施の形態(図2)と同様に、PWM_OUTのパルス幅は、PWM_ONが立ち上がった後、一発目のみ、起動時のPWM信号の1/2のパルス幅となる。同様に停止時にも、最後のパルス幅のみ1/2のパルス幅となる。
このようにすることにより、起動時のスイッチング信号のパルス幅を1/2とすることによって、図4(b)に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになる。
その結果、図5(b)に示すように、出力電圧の発振を小さく抑えることができる。さらに、第3の実施の形態では、スイッチングを開始する際、PWM周波数を定格周波数よりも高い周波数にし、出力電圧振幅を監視(検出)しながら出力振幅が0に収束した時点でPWM周波数を定格周波数に移行させることによって、スイッチングの開始、停止時に発生する出力の振動(リンギング)の大きさをより小さくすることができる。
このように、第3の実施の形態2では出力振幅が0に収束した時点でPWM周波数の切り替え、及びPWM信号の出力停止を行うように構成されているので、負荷や周辺の条件が変動しても常に安定的に起動、停止することができる。
[第4の実施の形態]
図11は、第4の実施の形態における、PWM変調回路の構成の一例を、図12はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。なお、第1の実施の形態、および第2の実施の形態と重複する部分についてはその説明を省略する。
図9(第3の実施の形態)では、PWM信号の出力をオフにするタイミングの生成を、出力振幅検出回路51で出力フィードバック信号FBの振幅を検出することにより実現しているのに対し、図11(第4の実施の形態)では同タイミングをディレイタイマ(2)56で生成しているところが異なっているだけで、それ以外は第3の実施の形態と基本的に同様である。
ディレイタイマ(2)56の動作は第2の実施の形態(図6)の場合と同様であるが、第2の実施の形態(図6)においては、ディレイタイマ(1)33からの出力信号DELAYが、AND(2)ゲート36を介してHI_PWM信号の立ち上がりタイミングを決定(生成)していたのに対し、図11(第4の実施の形態)ではディレイタイマ(2)56から出力されるDELAY2信号はHI_PWM信号の生成には関与せず、PWM_ON信号のオフタイミング、つまりPWM信号の出力停止タイミングの決定のみに関与している。
出力振幅検出回路51は、図8の増幅器42から出力されるフィードバック信号FBにより出力電圧の振幅を検出し、振幅が0に収束(所定時間0が継続)した時、SW_ON信号がHighレベルであれば、DELAY1信号をLowレベルからHighレベルに遷移させ、SW_ON信号がLowレベルであれば、DELAY1信号をHighレベルからLowレベルに遷移させる。
ディレイタイマ(2)56は、スイッチング起動指令及び停止指令が入力され、SW_ON信号がHighレベルからLowレベルに、もしくはLowレベルからHighレベルに変化すると、UP/DOWN信号のカウント値をリセットしてカウントを開始する。そして、カウント値が所定値に達した時のSW_ON信号のレベルをDELAY2信号として出力し、その状態を保持する。カウント値が所定値に達した時にSW_ON信号がHighレベルであれば、DELAY2信号はHighレベル、SW_ON信号がLowレベルであれば、DELAY2信号はLowレベルとなる。ディレイタイマ(2)56のカウント時間の設定に際しては、スイッチング起動時の出力が発振してから減衰するまでの時間を予め計測しておき、その減衰時間を目安にすることができる。
OR(2)ゲート53は、SW_ON信号とDELAY2信号との論理和を出力し、フリップフロップ(FFA)25では、UP/DOWN信号の立ち下がりエッジに同期して、OR(2)ゲート53から出力される信号のレベルをPWM_ON信号として出力し、保持する。
上記構成により、図12に示すように、時刻t0において、スイッチング起動指令が入力された(SW_ON信号がLowからHighレベルに遷移)後、FB信号の振幅(つまり出力振幅)が0に収束するまでは(時刻t1までは)、出力振幅検出回路51から出力されるDELAY1信号はLowレベルであるため、HI_PWM信号はLowレベルとなる。よって、分周比はレジスタ(1)31の値が参照され、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力される。
スイッチング起動指令入力後、時刻t1において、FB信号の振幅が0に収束すると、DELAY1信号がHighレベルになり、HI_PWM信号もUP/DOWN信号に同期してHighレベルとなる。よって、今度は分周比としてレジスタ(2)32の値が参照されるようになり、定格PWM周波数(例えば500kHz)でPWM変調された信号が出力されるようになる。同時に、起動信号(SW_ON信号)がHighレベルになるとディレイタイマ(2)56がカウント動作を開始し、所定時間経過後に(SW_ON信号がHighレベルであれば)DELAY2信号をHighレベルにする(時刻t2)。
次に、時刻t3において、スイッチング停止指令が入力されると(SW_ON信号がHighからLowレベルに遷移)、HI_PWM信号はUP/DOWN信号に同期してLowレベルになり(時刻t4)、分周比はレジスタ(1)31の値が参照されるようになるため、それまで出力されていた定格PWM周波数(例えば500kHz)でPWM変調された信号に替わって、定格PWM周波数よりも高い周波数(例えば1MHz)でデューティー比が50%のパルスがPWM信号として出力されるようになる。
同時にディレイタイマ(2)56がカウント動作を開始し、所定時間が経過した後にDELAY2信号をLowレベルにすると(時刻t5)、PWM信号の出力が停止する(PWM_ON信号及びPWM_OUT信号がLowレベル固定)。
なお、第1の実施の形態の場合と同様に、PWM_OUT信号のパルス幅は、PWM_ON信号が立ち上がった後、一発目のみ、起動時のPWM信号の1/2のパルス幅となる。同様に停止時にも、最後のパルス幅のみ1/2のパルス幅となる。
このように、起動時のスイッチング信号のパルス幅を1/2とすることによって、図4(b)に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図5(b)に示すように、出力電圧の発振を小さく抑えることができる。また第2の実施の形態と同様に、スイッチングを開始する際、PWM周波数を定格周波数よりも高い周波数にし、出力振幅が0に収束した時点でPWM周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動(リンギング)の大きさをより小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動することができる。
第4の実施の形態では、PWM信号の出力停止時に、定格PWM周波数よりも高い周波数に移行させ、所定時間経過後にPWM信号の出力停止を行うように構成されている。停止指令が入力された時、既に出力振幅が0であると、第2の実施の形態では直ぐにPWM信号の出力を停止するので、スイッチング電流が十分に減衰するまでに時間が掛かる場合がある。
一方、第4の実施の形態では定格PWM周波数よりも高い周波数に移行させた後、所定時間経過後にPWM信号の出力を停止するように構成されているので、停止指令入力時に既に出力振幅が0であっても、高い周波数でスイッチングしながら、スイッチング電流を減衰させた後にPWM出力を停止させるので、スイッチング電流の減衰に要する時間を短縮することができる。
以上、第1の実施の形態乃至第4の実施の形態で説明したように、D級アンプの出力段のスイッチングを開始、停止する際、スイッチング信号の最初と最後のパルスのパルス幅を1/2とすることにより、図4(b)に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図5(b)に示すように、スイッチングの開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。また、起動、停止時に負荷に与えるダメージを小さくすることができる。
さらに、D級アンプの出力段のスイッチングを開始する際、PWM周波数を定格周波数よりも高い周波数にし、所定時間経過後にPWM周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動(リンギング)の大きさをより小さくすることができる。同様に、スイッチングを停止する際にも、PWM周波数を定格周波数よりも高い周波数にし、所定時間経過後にスイッチングを停止させることによって、スイッチングの停止時に発生する出力の振動(リンギング)の大きさをより小さくすることができる。これにより、起動、停止時に発生するポップノイズをさらに小さくすることができる。
さらに、第2の実施の形態および第4の実施の形態の場合には、D級アンプの出力の状態を監視して、スイッチングを開始する際には、出力の発振が減衰して0に収束した後にPWM周波数を定格周波数に移行させ、スイッチングを停止する際には、出力の発振が減衰して0に収束した後にスイッチングを停止させる(第2の実施の形態の場合)ので、負荷や周辺の条件が変動しても常に安定的に制御することができる。
また本発明は、超音波スピーカなどのように、容量性の負荷を含むダンピング成分の小さい共振回路系を駆動する場合には、スイッチング開始、停止の際の発振抑制効果が特に大きい。
なお、上述した実施の形態では、PWM周波数を2段階に切り換えて制御する例を示したが、多段階にして徐々に定格周波数に移行させるようにすることもできる。そうすれば、より滑らかな起動制御ができるようになる。
[第5の実施の形態]
第1の実施の形態乃至第4の実施の形態では、D級アンプの制御回路について説明したが、第5の実施の形態として、本発明のD級アンプの制御回路により静電型トランスデューサを駆動する超音波スピーカの例について説明する。
図13は、本発明のD級アンプで駆動する静電型トランスデューサの一例を示す図であり、特に超音波スピーカのトランスデューサとして使用するのに好適な構造になっている。図13(A)はトランスデューサの断面を示しており、導電層を有する振動膜112と、該振動膜112のそれぞれの面に対向して設けられた前面(第一の面)側固定電極101A及び背面(第二の面)側固定電極101Bからなる一対の固定電極とを有している(前面側固定電極101Aと背面側固定電極101Bの両方を指す場合は固定電極101と呼ぶ)。振動膜112は図13(A)に示すように電極を形成する導電層(振動膜電極)121を絶縁膜120で挟むように形成してもよいし、振動膜112の全体を導電性材料で形成するようにしてもよい。
また、振動膜112を挟持する前面側固定電極101Aには複数の貫通孔114Aが設けられており、かつ背面側固定電極101Bには前面側固定電極101Aに設けた各貫通孔114Aに対向する位置に同一形状の貫通孔114Bが設けられている(貫通孔114Aと貫通孔114Bの両方を指す場合は貫通孔114と呼ぶ)。前面側固定電極101Aと背面側固定電極101Bは、それぞれ支持部材111によって振動膜112から所定のギャップを隔てて支持されており、図13(A)に示すように振動膜112と固定電極とが一部空隙を介して対向するように支持部材111は形成されている。
図13(B)はトランスデューサの片側平面外観を示したものであり(固定電極101の一部を切り欠き振動膜112を露出させた状態)、上記複数の貫通孔114がハニカム状に配列されている。
また、直流電源116は、振動膜電極121に直流バイアス電圧を印加するための電源であり、交流信号118A、118Bは、振動膜112を駆動するために、前面側固定電極101Aと背面側固定電極101Bに印加される信号である。
また、図14は、本発明のD級アンプの制御回路を使用した超音波スピーカの構成例を示す図である。図14に示す超音波スピーカは、可聴波周波数帯の信号波を生成する可聴周波数波信号源(オーディオ信号源)131と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源132と、変調器133と、D級アンプ1(例えば、図1を参照)を有している。また、D級アンプ1の出力は出力トランスTを介して静電型トランスデューサ100に印加される。なお、出力トランスTの2次側巻線は中間タップを備えており、この中間タップと振動膜電極121との間に直流バイアス電源Eが印加される。また、出力トランスTの2次側巻線のインダクタンスL2と静電型トランスデューサ100の静電容量とにより、超音波周波数に対して反共振回路が構成されている。
上記構成において、可聴周波数波信号源131より出力される可聴周波数信号(オーディオ信号)により、キャリア波信号源132から出力される超音波周波数帯のキャリア波を変調器133により変調し、D級アンプ1で増幅した変調信号を、出力トランスTの1次側巻線の両端に印加する。これにより、出力トランスTの2次側巻線に接続された静電型トランスデューサ100を駆動する。
この結果、上記変調信号が静電型トランスデューサ100により有限振幅レベルの音波に変換され、この音波は媒質中(空気中)に放射されて媒質(空気)の非線形効果によって元の可聴周波数帯の信号音が自己再生される。つまり音波は空気を媒体として伝送する粗密波であるので、変調された超音波が伝播する過程で、空気の密な部分と疎な部分とが顕著に表れ、密な部分は音速が速く、疎な部分は音速が遅くなるので変調波自身に歪が生じ、その結果キャリア波(超音波)と可聴波(元オーディオ信号)に波形分離され、我々人間は20kHz以下の可聴音(元オーディオ信号)のみを聴くことができるという原理であり、一般にはバラメトリックアレイ効果と呼ばれている。
なお、図14に示す例では、本発明のD級アンプの制御回路により、プッシュプル(Push−Pull)型の静電型トランスデューサを駆動する例について説明したが、駆動対象となる負荷はプッシュプル型静電型トランスデューサに限定されず、他の種類の容量性の負荷をも好適に駆動することができる。例えば、振動膜の片面にだけ固定電極を配置し、振動膜を一方の側だけを吸引する構造のプル(Pull)型とよばれる静電型トランスデューサを駆動することもできる。
図15は、プル(Pull)型の静電型トランスデューサの駆動回路の構成例を示す図である。図15(A)に示すプル(Pull)型の静電型トランスデューサ200は、振動体(振動膜)として3〜10μm程度の厚さのPET(ポリエチレンテレフタレート樹脂)等の誘電体211(絶縁体の振動膜)を用いている。誘電体211に対しては、アルミ等の金属箔として形成される上側電極212がその上面部に蒸着等の処理によって一体形成されるとともに、真鍮で形成された下側電極213が誘電体211の下面部に接触するように設けられている。この下側電極213は、リード222が接続されるとともに、ベークライト等からなるベース板215に固定されている。
また、上側電極212は、リード221が接続されており、このリード221は直流バイアス電源230に接続されている。この直流バイアス電源230により上側電極212には50〜150V程度の上電極吸着用の直流バイアス電圧が常時印加され、上側電極212が下側電極213側に吸着されるようになっている。231は信号源である。
誘電体211および上側電極212ならびにベース板215は、メタルリング216、217、および218、ならびにメッシュ219ともに、ケース201によってかしめられている。
下側電極213の誘電体211側の面には不均一な形状を有する数十〜数百μm程度の微小な溝(凹凸部)が複数形成されている。この微小な溝は、下側電極213と誘電体211との間の空隙となるので、上側電極212および下側電極213間の静電容量の分布が微小に変化する。このランダムな微小な溝は、下側電極213の表面を手作業でヤスリにより荒らすことで形成されている。プル(Pull)型の静電型トランスデューサでは、このようにして空隙の大きさや深さの異なる無数のコンデンサを形成することによって、周波数特性が広帯域となっている。
図15(A)に示すプル型の静電型トランスデューサを本発明のD級アンプの制御回路により駆動することができる。図15(B)は、プル型の静電型トランスデューサをD級アンプで駆動する回路構成を示す図であり、プル(Pull)型の静電型トランスデューサ200の等価静電容量をCpullとして示している。
図15(B)において、出力トランスTを介してD級アンプ1からの出力を昇圧した後、プル型の静電型トランスデューサ(Cpll)200に印加するように構成されている。出力トランスTの2次側巻線の一方の端子は、プル型の静電型トランスデューサ(Cpull)200の上側電極212に直流バイアス電源230を介して接続され、他方の端子は下側電極213にそれぞれ接続されている。
上記の構成により、静電型トランスデューサ200の上側電極212と下側電極213とには、直流バイアス電圧に重畳した交流信号が印加される。このように、上側電極212に直流バイアス電圧と交流信号を印加することにより、上側電極212の下側電極213に対する吸引力が変化することにより、振動膜(誘電体)211が振動し、振動膜211から音波が放射される。
また、図16は、圧電型超音波トランスデューサの駆動回路の構成例を示す図である。振動素子として圧電セラミックを用いて電気信号から超音波への変換を行う圧電型の超音波トランスデューサの構成例を示している。図16(A)は、バイモルフ型の圧電型トランスデューサ(超音波トランスデューサ)を示している。
図16(A)に示すバイモルフ型の圧電型トランスデューサ301は、2枚の圧電素子(圧電セラミック)311および312と、コーン313と、ケース314と、リード315および316と、スクリーン317とから構成されている。圧電素子311および312は、互いに貼り合わされていて、その貼り合わせ面と反対側の面にそれぞれリード315とリード316が接続されている。
図16(A)に示す圧電型のトランスデューサは容量性負荷であるが、本発明のD級アンプの制御回路を好適に使用することができる。図16(B)は、圧電型の超音波トランスデューサの回路構成を示す図であり、バイモルフ型の圧電型トランスデューサ301の等価静電容量をCbmとして示している。
図16(B)において、出力トランスTを介してD級アンプ1からの出力を昇圧した後、圧電型トランスデューサ(Cbm)301に印加するように構成されている。出力トランスTの2次側巻線の一方の端子は、圧電型トランスデューサ(Cbm)301の一方の圧電素子311に接続され、他方の端子は他方の圧電素子312にそれぞれ接続されている。
上記の構成により、圧電型トランスデューサ301の圧電素子311と圧電素子312には、交流信号が印加される。これにより、圧電素子311、312が振動することにより、音波が放射される。
上述したように、静電型トランスデューサ等の容量性の負荷に、本発明のD級アンプの制御回路を使用することにより、D級アンプの出力段のスイッチングを開始、停止する際、スイッチング信号の最初と最後のパルスのパルス幅を1/2とすることにより、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、起動、停止時に発生するポップノイズを小さくすることができる。
また、D級アンプの出力段のスイッチング開始、停止の際に、PWM周波数(スイッチング周波数)を定格周波数よりも高い状態にすることにより、トランスデューサから発生する雑音をより低減できる。
[第6の実施の形態]
第5の実施の形態では、本発明のD級アンプの制御回路を使用した超音波スピーカの例について説明したが、本発明の第6の実施の形態として、本発明の超音波スピーカを用いた表示装置の例について説明する。
図17は、表示装置の一例として、プロジェクタを例に取ったものであり、その使用状態を示したものである。同図に示すように、プロジェクタ(表示装置)401は視聴者403の後方に設置され、視聴者403の前方に設置されたスクリーン402に映像を投影するとともに、プロジェクタ401に搭載されている超音波スピーカによりスクリーン402の投影面に仮想音源を形成し、音声を再生するようになっている。
プロジェクタ401の外観構成を図18に示す。プロジェクタ401は、映像をスクリーン等の投影面に投影する投影光学系を含むプロジェクタ本体420と、超音波周波数帯の音波を発振できる超音波トランスデューサ424A,424Bを含んで構成され、音響ソースから供給される音声信号から可聴周波数帯の信号音を再生する超音波スピーカとが一体的に構成されている。本実施形態では、ステレオ音声信号を再生するために、投影光学系を構成するプロジェクタレンズ431を挟んで、左右に超音波スピーカを構成する超音波トランスデューサ424A、424Bが搭載されている。
さらに、プロジェクタ本体420の底面には低音再生用スピーカ423が設けられている。また、425は、プロジェクタ本体420の高さ調整を行うための高さ調節ねじ、426は、空冷フアン用の排気口である。
また、プロジェクタ401では、超音波スピーカを構成する超音波トランスデューサとして、本発明のD級アンプの制御回路を備える静電型超音波トランスデューサを使用している。
次に、プロジェクタ401の電気的構成を図19に示す。プロジェクタ401は、操作入力部410と、再生範囲設定部412、再生範囲制御処理部413、音声/映像信号再生部414、キャリア波発振源416、変調器418A、418B、D級アンプ422A、422B及び静電型超音波トランスデューサ424A、424Bからなる超音波スピーカと、ハイパスフィルタ417A、417Bと、ローパスフィルタ419と、ミキサ421と、パワーアンプ422Cと、低音再生用スピーカ423と、プロジェクタ本体420とを有している。なお、超音波トランスデューサ424A,424Bは本発明のD級アンプ422A,422Bにより駆動されるによる静電型超音波トランスデューサである。
プロジェクタ本体420は、映像を生成する映像生成部432と、生成された映像を投影面に投影する投影光学系433とを有している。このように、プロジェクタ401は、超音波スピーカ及び低音再生用スピーカ423と、プロジェクタ本体420とが一体化されて構成されている。
操作入力部410は、テンキー、数字キー、電源のオン、オフをおこなうための電源キーを含む各種機能キーを有している。再生範囲設定部412は、ユーザが操作入力部410をキー操作することにより再生信号(信号音)の再生範囲を指定するデータを入力できるようになっており、該データが入力されると、再生信号の再生範囲を規定するキャリア波の周波数が設定され、保持されるようになっている。再生信号の再生範囲の設定は、超音波トランスデューサ424A,424Bの音波放射面から放射軸方向に再生信号が到達する距離を指定することにより行われる。
また、再生範囲設定部412は、音声/映像信号再生部414より映像内容に応じて出力される制御信号によりキャリア波の周波数が設定できるようになっている。
また、再生範囲制御処理部413は、再生範囲設定部412の設定内容を参照し、設定された再生範囲となるようキャリア波発振源416により生成されるキャリア波の周波数を変更するようにキャリア波発振源416を制御する機能を有する。
例えば、再生範囲設定部412の内部情報として、キャリア波周波数が50kHzに対応する上記距離が設定されている場合、キャリア波発振源416に対して50kHzで発振するように制御する。
再生範囲制御処理部413は、再生範囲を規定する超音波トランスデューサ424A,424Bの音波放射面から放射軸方向に再生信号が到達する距離とキャリア波の周波数との関係を示すテーブルが予め記憶されている記憶部を有している。このテーブルのデータは、キャリア波の周波数と上記再生信号の到達距離との関係を実際に計測することにより得られる。
再生範囲制御処理部413は、再生範囲設定部412の設定内容に基づいて、上記テーブルを参照して設定された距離情報に対応するキャリア波の周波数を求め、該周波数となるようにキャリア波発振源416を制御する。
音声/映像信号再生部414は、例えば、映像媒体としてDVDを用いるDVDプレーヤーであり、再生した音声信号のうちRチャンネルの音声信号は、ハイパスフィルタ417Aを介して変調器418Aに、Lチャンネルの音声信号はハイパスフィルタ417Bを介して変調器418Bに、映像信号はプロジェクタ本体420の映像生成部432にそれぞれ、出力されるようになっている。
また、音声/映像信号再生部414より出力されるRチャンネルの音声信号とLチャンネルの音声信号は、ミキサ421により合成され、ローパスフィルタ419を介してパワーアンプ422Cに入力されるようになっている。音声/映像信号再生部414は、音響ソースに相当する。
ハイパスフィルタ417A,417Bは、それぞれ、Rチャンネル、Lチャンネルの音声信号における中高音域(第一の音域)の周波数成分のみを通過させる特性を有しており、またローパスフィルタは、Rチャンネル、Lチャンネルの音声信号における低音域(第二の音域)の周波数成分のみを通過させる特性を有している。
したがって、上記Rチャンネル、Lチャンネルの音声信号のうち中高音域の音声信号は、それぞれ超音波トランスデューサ424A、424Bにより再生され、上記Rチャンネル、Lチャンネルの音声信号のうち低音域の音声信号は低音再生用スピーカ423により再生されることとなる。
なお、音声/映像信号再生部414はDVDプレーヤーに限らず、外部から入力されるビデオ信号を再生する再生装置であってもよい。また、音声/映像信号再生部414は、再生される映像のシーンに応じた音響効果を出すために再生音の再生範囲を動的に変更するように、再生範囲設定部412に再生範囲を指示する制御信号を出力する機能を有している。
キャリア波発振源416は、再生範囲設定部412より指示された超音波周波数帯の周波数のキャリア波を生成し、変調器418A,418Bに出力する機能を有している。
変調器418A,418Bは、キャリア波発振源416から供給されるキャリア波を音声/映像信号再生部414から出力される可聴周波数帯の音声信号でAM変調し、該変調信号を、それぞれD級アンプ422A,422Bに出力する機能を有する。
超音波トランスデューサ424A,424Bは、それぞれ、変調器418A,418Bからパワーアンプ422A,422Bを介して出力される変調信号により駆動され、該変調信号を有限振幅レベルの音波に変換して媒質中に放射し、可聴周波数帯の信号音(再生信号)を再生する機能を有する。
映像生成部432は、液晶ディスプレイ、プラズマディスプレイパネル(PDP)等のディスプレイと、該ディスプレイを音声/映像信号再生部414から出力される映像信号に基づいて駆動する駆動回路等を有しており、音声/映像信号再生部414から出力される映像信号から得られる映像を生成する。
投影光学系433は、ディスプレイに表示された映像をプロジェクタ本体420の前方に設置されたスクリーン等の投影面に投影する機能を有している。
次に、上記構成からなるプロジェクタ401の動作について説明する。まず、ユーザのキー操作により操作入力部410から再生信号の再生範囲を指示するデータ(距離情報)が再生範囲設定部412に設定され、音声/映像信号再生部414に再生指示がなされる。
この結果、再生範囲設定部412には、再生範囲を規定する距離情報が設定され、再生範囲制御処理部413は、再生範囲設定部412に設定された距離情報を取り込み、内蔵する記憶部に記憶されているテーブルを参照し、上記設定された距離情報に対応するキャリア波の周波数を求め、該周波数のキャリア波を生成するようにキャリア波発振源416を制御する。
この結果、キャリア波発振源416は、再生範囲設定部412に設定された距離情報に対応する周波数のキャリア波を生成し、変調器418A,418Bに出力する。
一方、音声/映像信号再生部414は、再生した音声信号のうちRチャンネルの音声信号を、ハイパスフィルタ417Aを介して変調器418Aに、Lチャンネルの音声信号をハイパスフィルタ417Bを介して変調器418Bに、Rチャンネルの音声信号及びLチャンネルの音声信号をミキサ421に出力し、映像信号をプロジェクタ本体420の映像生成部432にそれぞれ、出力する。
したがって、ハイパスフィルタ417Aにより上記Rチャンネルの音声信号のうち中高音域の音声信号が変調器418Aに入力され、ハイパスフィルタ417Bにより上記Lチャンネルの音声信号のうち中高音域の音声信号が変調器418Bに入力される。
また、上記Rチャンネルの音声信号及びLチャンネルの音声信号はミキサ421により合成され、ローパスフィルタ419により上記Rチャンネルの音声信号及びLチャンネルの音声信号のうち低音域の音声信号がパワーアンプ422Cに入力される。
映像生成部432では、入力された映像信号に基づいてディスプレイを駆動して映像を生成し、表示する。このディスプレイに表示された映像は、投影光学系433により、投影面、例えば、図17に示すスクリーン402に投影される。
他方、変調器418Aは、キャリア波発振源416から出力されるキャリア波をハイパスフィルタ417Aから出力される上記Rチャンネルの音声信号における中高音域の音声信号でAM変調し、D級アンプ422Aに出力する。
また、変調器418Bは、キャリア波発振源416から出力されるキャリア波をハイパスフィルタ417Bから出力される上記Lチャンネルの音声信号における中高音域の音声信号でAM変調し、D級アンプ422Bに出力する。
D級アンプ422A,422Bにより増幅された変調信号は、それぞれ、超音波トランスデューサ424A,424Bの前面側固定電極(上電極)101Aと背面側固定電極(下電極)101B(図13参照)との間に印加され、該変調信号は、有限振幅レベルの音波(音響信号)に変換され、媒質(空気中)に放射され、超音波トランスデューサ424Aからは、上記Rチャンネルの音声信号における中高音域の音声信号が再生され、超音波トランスデューサ424Bからは、上記Lチャンネルの音声信号における中高音域の音声信号が再生される。
また、パワーアンプ422Cで増幅された上記Rチャンネル及びLチャンネルにおける低音域の音声信号は低音再生用スピーカ423により再生される。
前述したように、超音波トランスデューサにより媒質中(空気中)に放射された超音波の伝播においては、その伝播に伴い音圧の高い部分では音速が高くなり、音圧の低い部分では音速は遅くなる。この結果、波形の歪みが発生する。
放射する超音波帯域の信号(キャリア波)を可聴周波数帯の信号で変調(AM変調)しておいた場合には、上記波形歪みの結果により、変調時に用いた可聴周波数帯の信号波が超音波周波数帯のキャリア波と分離して自己復調する形で形成される。その際、再生信号の広がりは超音波の特性からビーム状となり、通常のスピーカとは全く異なる特定方向のみに音が再生される。
超音波スピーカを構成する超音波トランスデューサ424A、424Bから出力されるビーム状の再生信号は、投影光学系433により映像が投影される投影面(スクリーン)に向けて放射され、投影面で反射され拡散する。この場合に、再生範囲設定部412に設定されるキャリア波の周波数に応じて、超音波トランスデューサ424A、424Bの音波放射面からその放射軸方向(法線方向)においてキャリア波から再生信号が分離されるまでの距離、キャリア波のビーム幅(ビームの拡がり角)が異なるために、再生範囲は、変化する。
プロジェクタ401における超音波トランスデューサ424A,424Bを含んで構成される超音波スピーカによる再生信号の再生時の状態を図20に示す。プロジェクタ401において、キャリア波が音声信号により変調された変調信号により超音波トランスデューサが駆動される際に、再生範囲設定部412により設定されたキャリア周波数が低い場合は、超音波トランスデューサ424の音波放射面からその放射軸方向(音波放射面の法線方向)においてキャリア波から再生信号が分離されるまでの距離、すなわち、再生地点までの距離が長くなる。
したがって、再生された可聴周波数帯の再生信号のビームは、比較的拡がらずに投影面(スクリーン)402に到達することとなり、この状態で投影面402において反射するので、再生範囲は、図20において点線の矢印で示す可聴範囲Aとなり、投影面402から比較的に遠くかつ狭い範囲でのみ再生信号(再生音)が聞こえる状態となる。
これに対して、再生範囲設定部412により設定されたキャリア周波数が上述した場合より高い場合は、超音波トランスデューサ424の音波放射面から放射される音波は、キャリア周波数が低い場合より絞られているが、超音波トランスデューサ424の音波放射面からその放射軸方向(音波放射面の法線方向)においてキャリア波から再生信号が分離されるまでの距離、すなわち、再生地点までの距離が短くなる。
したがって、再生された可聴周波数帯の再生信号のビームは、投影面402に到達する前に拡がって投影面402に到達することとなり、この状態で投影面402において反射するので、再生範囲は、図20において実線の矢印で示す可聴範囲Bとなり、投影面402から比較的に近くかつ広い範囲でのみ再生信号(再生音)が聞こえる状態となる。
以上説明したように、本発明の表示装置(プロジェクタ等)では、本発明のD級アンプの制御回路を有する超音波トランスデューサを備えており、D級アンプの出力段のスイッチングを開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
[第7の実施の形態]
本発明の第7実施形態として、本発明の印刷装置の一実施形態について説明する。
図21は、本実施形態の印刷装置の概略構成図であり、図21aは、その平面図、図21bは正面図である。図21において、印刷媒体501は、図の右から左に向けて矢印方向に搬送され、その搬送途中の印字領域で印字される、ラインヘッド型印刷装置である。
図中の符号502は、印刷媒体501の搬送方向上流側に設けられた第1液体噴射ヘッド、符号503は、同じく下流側に設けられた第2液体噴射ヘッドであり、第1液体噴射ヘッド502の下方には印刷媒体501を搬送するための第1搬送部504が設けられ、第2液体噴射ヘッド503の下方には第2搬送部505が設けられている。第1搬送部504は、印刷媒体501の搬送方向と交差する方向(以下、ノズル列方向とも称す)に所定の間隔をあけて配設された4本の第1搬送ベルト506で構成され、第2搬送部505は、同じく印刷媒体501の搬送方向と交差する方向(ノズル列方向)に所定の間隔をあけて配設された4本の第2搬送ベルト507で構成される。
4本の第1搬送ベルト506と同じく4本の第2搬送ベルト507とは、互いに交互に隣り合うように配設されている。本実施形態では、これらの搬送ベルト506,507のうち、ノズル列方向右側2本の第1搬送ベルト506及び第2搬送ベルト507と、ノズル列方向左側2本の第1搬送ベルト506及び第2搬送ベルト507とを区分する。即ち、ノズル列方向右側2本の第1搬送ベルト506及び第2搬送ベルト507の重合部に右側駆動ローラ508Rが配設され、ノズル列方向左側2本の第1搬送ベルト506及び第2搬送ベルト507の重合部に左側駆動ローラ508Lが配設され、それより上流側に右側第1従動ローラ509R及び左側第1従動ローラ509Lが配設され、下流側に右側第2従動ローラ510R及び左側第2従動ローラ510Lが配設されている。これらのローラは、一連のように見られるが、実質的には図21aの中央部分で分断されている。
そして、ノズル列方向右側2本の第1搬送ベルト506は右側駆動ローラ508R及び右側第1従動ローラ509Rに巻回され、ノズル列方向左側2本の第1搬送ベルト506は左側駆動ローラ508L及び左側第1従動ローラ509Lに巻回され、ノズル列方向右側2本の第2搬送ベルト507は右側駆動ローラ508R及び右側第2従動ローラ510Rに巻回され、ノズル列方向左側2本の第2搬送ベルト507は左側駆動ローラ508L及び左側第2従動ローラ510Lに巻回されており、右側駆動ローラ508Rには右側電動モータ511Rが接続され、左側駆動ローラ508Lには左側電動モータ511Lが接続されている。
従って、右側電動モータ511Rによって右側駆動ローラ508Rを回転駆動すると、ノズル列方向右側2本の第1搬送ベルト506で構成される第1搬送部504及び同じくノズル列方向右側2本の第2搬送ベルト507で構成される第2搬送部505は、互いに同期し且つ同じ速度で移動し、左側電動モータ511Lによって左側駆動ローラ508Lを回転駆動すると、ノズル列方向左側2本の第1搬送ベルト506で構成される第1搬送部504及び同じくノズル列方向左側2本の第2搬送ベルト507で構成される第2搬送部505は、互いに同期し且つ同じ速度で移動する。但し、右側電動モータ511Rと左側電動モータ511Lの回転速度を異なるものとすると、ノズル列方向左右の搬送速度を変えることができ、具体的には右側電動モータ511Rの回転速度を左側電動モータ511Lの回転速度よりも大きくすると、ノズル列方向右側の搬送速度を左側よりも大きくすることができ、左側電動モータ511Lの回転速度を右側電動モータ511Rの回転速度よりも大きくすると、ノズル列方向左側の搬送速度を右側よりも大きくすることができる。そして、このようにノズル列方向、即ち搬送方向と交差する方向の搬送速度を調整することにより、印刷媒体501の搬送姿勢を制御することが可能となる。
第1液体噴射ヘッド502及び第2液体噴射ヘッド503は、例えばイエロー(Y)、マゼンタ(M)、シアン(C)、ブラック(K)の4色の各色毎に、印刷媒体501の搬送方向にずらして配設されている。各液体噴射ヘッド502,503には、図示しない各色の液体タンクから液体供給チューブを介してインク等の液体が供給される。各液体噴射ヘッド502,503には、印刷媒体501の搬送方向と交差する方向に、複数のノズルが形成されており(即ちノズル列方向)、それらのノズルから同時に必要箇所に必要量の液滴を噴射することにより、印刷媒体501上に微小なドットを出力する。これを各色毎に行うことにより、第1搬送部504及び第2搬送部505で搬送される印刷媒体501を一度通過させるだけで、所謂1パスによる印刷を行うことができる。
液体噴射ヘッドの各ノズルから液体を噴射する方法としては、静電方式、ピエゾ方式、膜沸騰液体噴射方式などがあり、本実施形態ではピエゾ方式を用いた。ピエゾ方式は、アクチュエータであるピエゾ素子に駆動信号を与えると、キャビティ内の振動板が変位してキャビティ内に圧力変化を生じ、その圧力変化によって液滴がノズルから噴射されるというものである。そして、駆動信号の波高値や電圧増減傾きを調整することで液滴の噴射量を調整することが可能となる。なお、ピエゾ素子からなるアクチュエータは容量性負荷である。
第1液体噴射ヘッド502のノズルは第1搬送部504の4本の第1搬送ベルト506の間にだけ形成されており、第2液体噴射ヘッド503のノズルは第2搬送部505の4本の第2搬送ベルト507の間にだけ形成されている。これは、後述するクリーニング部によって各液体噴射ヘッド502,503をクリーニングするためであるが、このようにすると、どちらか一方の液体噴射ヘッドだけでは、1パスによる全面印刷を行うことができない。そのため、互いに印字できない部分を補うために第1液体噴射ヘッド502と第2液体噴射ヘッド503とを印刷媒体1の搬送方向にずらして配設しているのである。
第1液体噴射ヘッド502の下方に配設されているのが当該第1液体噴射ヘッド502をクリーニングする第1クリーニングキャップ512、第2液体噴射ヘッド503の下方に配設されているのが当該第2液体噴射ヘッド503をクリーニングする第2クリーニングキャップ513である。各クリーニングキャップ512,513は、何れも第1搬送部504の4本の第1搬送ベルト506の間、及び第2搬送部505の4本の第2搬送ベルト507の間を通過できる大きさに形成してある。これらのクリーニングキャップ512,513は、例えば液体噴射ヘッド502,503の下面、即ちノズル面に形成されているノズルを覆い且つ当該ノズル面に密着可能な方形有底のキャップ体と、その底部に配設された液体吸収体と、キャップ体の底部に接続されたチューブポンプと、キャップ体を昇降する昇降装置とで構成されている。そこで、昇降装置によってキャップ体を上昇して液体噴射ヘッド502,503のノズル面に密着する。その状態で、チューブポンプによってキャップ体内を負圧にすると、液体噴射ヘッド502,503のノズル面に開設されているノズルから液体や気泡が吸い出され、液体噴射ヘッド502,503をクリーニングすることができる。クリーニングが終了したら、クリーニングキャップ512,513を下降する。
第1従動ローラ509R,509Lの上流側には、給紙部515から供給される印刷媒体501の給紙タイミングを調整すると共に当該印刷媒体501のスキューを補正する、二個一対のゲートローラ514が設けられている。スキューとは、搬送方向に対する印刷媒体1の捻れである。また、給紙部515の上方には、印刷媒体501を供給するためのピックアップローラ516が設けられている。なお、図中の符号517は、ゲートローラ514を駆動するゲートローラモータである。
駆動ローラ508R,508Lの下方にはベルト帯電装置が配設されている。このベルト帯電装置は、駆動ローラ508R,508Lを挟んで第1搬送ベルト506及び第2搬送ベルト507に当接する帯電ローラ520と、帯電ローラ520を第1搬送ベルト506及び第2搬送ベルト507に押し付けるスプリング521と、帯電ローラ520に電荷を付与する電源522とで構成されており、帯電ローラ520から第1搬送ベルト506及び第2搬送ベルト507に電荷を付与してそれらを帯電する。一般に、これらのベルト類は、中・高抵抗体又は絶縁体で構成されているので、ベルト帯電装置によって帯電すると、その表面に印加された電荷が、同じく高抵抗体又は絶縁体で構成される印刷媒体501に誘電分極を生じせしめ、その誘電分極によって発生する電荷とベルト表面の電荷との間に生じる静電気力でベルトに印刷媒体501を吸着することができる。なお、帯電手段としては、所謂電荷を降らせるコロトロンなどでもよい。
従って、この印刷装置によれば、ベルト帯電装置で第1搬送ベルト506及び第2搬送ベルト507の表面を帯電し、その状態でゲートローラ514から印刷媒体501を給紙し、図示しない拍車やローラで構成される紙押えローラで印刷媒体501を第1搬送ベルト506に押し付けると、前述した誘電分極の作用によって印刷媒体501は第1搬送ベルト506の表面に吸着される。この状態で、電動モータ511R,511Lによって駆動ローラ508R,508Lを回転駆動すると、その回転駆動力が第1搬送ベルト506を介して第1従動ローラ509R,509Lに伝達される。
このようにして印刷媒体501を吸着した状態で第1搬送ベルト506を搬送方向下流側に移動して印刷媒体501を第1液体噴射ヘッド502の下方に移動し、当該第1液体噴射ヘッド502に形成されているノズルから液滴を噴射して印刷を行う。この第1液体噴射ヘッド502による印刷が終了したら、印刷媒体501を搬送方向下流側に移動して第2搬送部505の第2搬送ベルト507に乗り移らせる。前述したように、第2搬送ベルト507もベルト帯電装置によって表面が帯電しているので、前述した誘電分極の作用によって印刷媒体501は第2搬送ベルト507の表面に吸着される。
この状態で、第2搬送ベルト507を搬送方向下流側に移動して印刷媒体501を第2液体噴射ヘッド503の下方に移動し、当該第2液体噴射ヘッド503に形成されているノズルから液滴を噴射して印刷を行う。この第2液体噴射ヘッド503による印刷が終了したら、印刷媒体501を更に搬送方向下流側に移動し、図示しない分離装置で印刷媒体501を第2搬送ベルト507の表面から分離しながら排紙部に排紙する。
また、第1及び第2液体噴射ヘッド502,503のクリーニングが必要なときには、前述したように第1及び第2クリーニングキャップ512,513を上昇して第1及び第2液体噴射ヘッド502,503のノズル面にキャップ体を密着し、その状態でキャップ体内を負圧にすることで第1及び第2液体噴射ヘッド502,503のノズルから液体や気泡を吸い出してクリーニングし、然る後、第1及び第2クリーニングキャップ512,513を下降する。
この印刷装置内には、自身を制御するための制御装置が設けられている。この制御装置は、例えばパーソナルコンピュータ、デジタルカメラ等のホストコンピュータから入力された印刷データに基づいて、印刷装置や給紙装置等を制御することにより印刷媒体に印刷処理を行うものである。図22には、本実施形態の印刷装置の制御装置から液体噴射装置502、503に供給され、ピエゾ素子からなるアクチュエータを駆動するための駆動信号COMの一例を示す。本実施形態では、0Vを中心に、+側にも−側にも電位が変化するバイポーラ信号とした。この駆動信号COMの立上がり部分がノズルに連通するキャビティ(圧力室)の容積を拡大して液体を引込む(液体の噴射面を考えればメニスカスを引き込むとも言える)段階であり、駆動信号COMの立下がり部分がキャビティの容積を縮小して液体を押出す(液体の噴射面を考えればメニスカスを押出すとも言える)段階であり、液体を押出した結果、液滴がノズルから噴射される。
この電圧台形波からなる駆動信号COMの電圧増減傾きや波高値を種々に変更することにより、液体の引込量や引込速度、液体の押出量や押出速度を変化させることができ、これにより液滴の噴射量を変化させて異なる大きさのドットを得ることができる。従って、複数の駆動信号COMを時系列的に連結する場合でも、そのうちから単独の駆動信号COMを選択してアクチュエータに供給し、液滴を噴射したり、複数の駆動信号COMを選択してアクチュエータに供給し、液滴を複数回噴射したりすることで種々の大きさのドットを得ることができる。即ち、液体が乾かないうちに複数の液滴を同じ位置に着弾すると、実質的に大きな液滴を噴射するのと同じことになり、ドットの大きさを大きくすることできるのである。このような技術の組合せによって多階調化を図ることが可能となる。なお、図22の左端の駆動信号COMは、液体を引込むだけで押出していない。これは、微振動と呼ばれ、液滴を噴射せずに、例えばノズルの乾燥を抑制防止したりするのに用いられる。
図23には、前記駆動信号COMを創成出力するために制御装置内に構築された駆動信号出力回路の一例を示す。図中の符号522はピエゾ素子からなるアクチュエータであり、符号523は、各アクチュエータに接続されて、それらを駆動信号COMに断続するためのトランスミッションゲートからなる選択スイッチである。選択スイッチ523は、ノズル選択回路524によってオン・オフされ、ノズル選択回路524は、ホストコンピュータから入力されたノズル選択データに応じて選択スイッチ523をオン・オフ制御する。
この駆動信号出力回路は、駆動信号COMの元、つまりアクチュエータの駆動を制御する信号の基準となる駆動波形信号WCOMを生成すると共にHighレベルでスイッチング起動指令、Lowレベルでスイッチング停止指令となる起動指令信号SW_ONを出力する駆動波形信号発生回路525と、駆動波形信号発生回路525で生成された駆動波形信号WCOMをパルス変調する変調回路526と、変調回路526でパルス変調された変調信号を電力増幅するデジタル電力増幅器、所謂D級アンプ528と、D級アンプ528で電力増幅された電力増幅変調信号を平滑化してアクチュエータ522に供給する平滑フィルタ529を備えて構成される。
駆動波形信号発生回路525は、予め設定されたデジタルデータを時系列に組み合わせて駆動波形信号WCOMとして出力する。この駆動波形信号WCOMをパルス変調する変調回路526には、一般的なパルス幅変調(PWM)回路を用いた。なお、パルス幅変調回路に代えてパルス密度変調(PDM)回路、パルス周波数変調(PFM)回路、パルス位相変調(PPM)回路などを用いてもよい。D級アンプ528は、前記第3実施形態の図6と同様に、実質的に電力を増幅するためのハイサイドのスイッチング素子M1及びローサイドのスイッチング素子M2からなるハーフブリッジD級出力段531と、変調回路526からの変調信号に基づいて、それらのスイッチング素子M1、M2のゲート−ソース間信号GAH、GALを調整するためのゲート駆動回路530とを備えて構成されている。平滑フィルタ529は、前記第1実施形態の図1と同様に、コイルL1とコンデンサC1の組合せからなるローパスフィルタで構成される。起動指令信号SW_ONに対する制御態様は、前記第1実施形態、第2実施形態、第4実施形態と同様である。
前述のようにハイサイド及びローサイドのスイッチング素子がデジタル駆動される場合には、ON状態のスイッチング素子に電流が流れるが、ドレイン−ソース間の抵抗値は非常に小さく、損失は殆ど発生しない。また、OFF状態のスイッチング素子には電流が流れないので損失は発生しない。従って、このD級アンプ528の損失は極めて小さく、小型のMOSFET等のスイッチング素子を使用することができ、冷却用放熱板などの冷却手段も不要である。ちなみに、トランジスタをリニア駆動するときの効率が30%程度であるのに対し、D級アンプの効率は90%以上である。また、トランジスタの冷却用放熱板は、トランジスタ一つに対して60mm角程度の大きさが必要になるので、こうした冷却用放熱板が不要になると、実際のレイアウト面で圧倒的に有利である。また、起動指令信号SW_ONに対する制御態様から、前記第1実施形態、第2実施形態、第4実施形態と同様の効果が得られる。
図24には、本実施形態の印刷装置の更なる変形例を示す。この変形例では、前記第3実施形態の図8と同様に、D級アンプ528の出力をフィードバックする構成が付加されている。具体的には、D級アンプ528の出力(平滑フィルタ529の出力)をアッテネータ532で減衰させた後、増幅器533を介して出力電圧フィードバック信号FBとして変調回路526にフィードバックする。この例の起動指令信号SW_ONに対する制御態様は、前記第3実施形態と同様であり、本実施形態でも、それらと同様の効果が得られる。
以上説明したように、本実施形態の印刷装置によれば、D級アンプの出力段のスイッチング開始、停止時に発生する出力電圧の発振(リンギング)を小さく抑えることができ、これにより負荷や素子を保護することができる。同時に、D級アンプ起動時の発振が減衰するまでに要する時間も短くなるため、D級アンプの起動後速やかに液体噴射動作(印刷動作)を開始することができる。特に、装置の低消費電力化のために頻繁にD級アンプの起動・停止を繰り返すような場合には、印刷のスループットを向上させることができる。
以上、本発明の実施の形態について説明したが、本発明の、D級アンプの制御回路、容量性負荷の駆動回路、静電型トランスデューサ、超音波スピーカ、表示装置、及び印刷装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
1、2…D級アンプ、11…PWM変調回路、12…ゲート駆動回路、13…D級出力段、14…低域通過フィルタ、15…負荷、21…クロック発振器、22…分周器、23…UP/DOWNカウンタ、24…コンパレータ、25…フリップフロップ(FFA)、27…AND(1)ゲート、31…レジスタ(1)、32…レジスタ(2)、33…ディレイタイマ(1)、34…フリップフロップ(FFB)、35…マルチプレクサ、36…AND(2)ゲート、37…OR(1)ゲート38…スイッチ回路、41…アッテネータ、42…増幅器、51…出力振幅検出回路、53…OR(2)ゲート、54…AND(3)ゲート、55…フリップフロップ(FFC)、56…ディレイタイマ(2)、100…プッシュプル型の静電型トランスデューサ、101…固定電極、101A…前面側固定電極、101B…背面側固定電極、111…支持部材、112…振動膜、114A、114B…貫通孔、116…直流電源、118A、118B…交流信号、120…絶縁膜、121…振動膜電極、131…可聴周波数波信号源、132…キャリア波信号源、133…変調器、200…プル型の静電型トランスデューサ、211…誘電体(振動膜)、212…上側電極、213…下側電極、230…直流バイアス電源、231…信号源、301…圧電型トランスデューサ、311、312…圧電素子、401…プロジェクタ、402…スクリーン、402…投影面(スクリーン)、410…操作入力部、412…再生範囲設定部、413…再生範囲制御処理部、414…音声/映像信号再生部、416…キャリア波発振源、417A,417B…ハイパスフィルタ、418A,418B…変調器、419…ローパスフィルタ、420…プロジェクタ本体、421…ミキサ、422A,422B…D級アンプ、422C…パワーアンプ、423…低音再生用スピーカ、424A、424B…静電型超音波トランスデューサ、431…プロジェクタレンズ、432…映像生成部、433…投影光学系、501…印刷媒体、502、503…液体噴射ヘッド、504、505…搬送部、522…アクチュエータ、523…選択スイッチ、524…ノズル選択回路、525…駆動波形信号発生回路、526…変調回路、528…D級アンプ、529…平滑フィルタ、530…ゲート駆動回路、531…D級出力段、532…アッテネータ、533…増幅器