JP2008148288A

JP2008148288A - Ｄ級アンプの制御方法、ｄ級アンプの制御回路、容量性負荷の駆動回路、トランスデューサ、超音波スピーカ、表示装置、指向性音響システム、及び印刷装置

Info

Publication number: JP2008148288A
Application number: JP2007287006A
Authority: JP
Inventors: Shinichi Miyazaki; 新一宮▲崎▼
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-11-15
Filing date: 2007-11-05
Publication date: 2008-06-26
Anticipated expiration: 2027-11-05
Also published as: JP5056360B2

Abstract

【課題】Ｄ級アンプにおけるスイッチングの開始、停止時に発生する出力の振動（リンギング）を抑え、起動、停止時に発生するポップノイズを小さくする。
【解決手段】Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目以降のパルス幅の半分とする）。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とする。また、Ｄ級アンプの出力段のスイッチング開始、停止の際に、ＰＷＭ周波数（スイッチング周波数）を定格周波数よりも高い状態にする。
【選択図】図１

Description

本発明は、Ｄ級（デジタル）アンプの駆動回路に関し、特に、Ｄ級アンプにおけるスイッチングの開始、停止時に発生する出力の振動（リンギング）を抑え、起動、停止時に発生するポップノイズを小さくすることができ、また、起動、停止時に負荷に与えるダメージを小さくすることができる、Ｄ級アンプの制御方法、Ｄ級アンプの制御回路、容量性負荷の駆動回路、該駆動回路を備えるトランスデューサ、該トランスデューサを備える超音波スピーカ、該超音波スピーカを備える表示装置、および指向性音響システム、並びに容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置に関する。

超音波スピーカは、超音波帯域の搬送波を可聴帯域の音響信号によって変調した変調波を出力することで、鋭い指向性を有する音を再生することができるというものである。鋭い指向性を出すのに、超音波帯域の搬送波を大振幅で出力する必要があるため、一般的に超音波スピーカは大きな投入電力を必要とする。
また、超音波スピーカに用いられるトランスデューサ（トランスミッタ）には、一般的に圧電型もしくは静電型のトランスデューサが用いられている。これらのトランスデューサは一般的なラウドスピーカとは異なり、容量性の負荷であるため、駆動周波数が高くなるに従ってインピーダンスが小さくなり、さらに大きな投入電力が必要となる。よって、超音波スピーカをアナログパワーアンプで駆動する場合には、出力の大きいアンプが必要となるため、装置が大型化してしまうという問題がある。

これに対し、負荷の静電容量成分と出力トランスのインダクタンス成分とによって反共振回路を形成し、その反共振周波数と超音波スピーカの搬送波周波数とを一致させるように駆動することで、搬送波周波数付近でのインピーダンスを高くし、パワーアンプで発生する損失を低減させる方法が提案されている。例えば、図１４に示すように、負荷（静電型トランスデューサ）の静電容量成分と出力トランスＴのインダクタンス成分とによって、反共振回路系の出力回路を構成し、反共振回路系の共振周波数を、超音波スピーカの搬送波周波数と一致させる。

一方で、最近のオーディオ用パワーアンプでは、出力段トランジスタをスイッチング動作させるＤ級アンプが普及してきている（特許文献１）。Ｄ級アンプは、出力段素子にオン抵抗の小さいパワーＭＯＳＦＥＴを使用し、これをスイッチング動作させることによって、出力段素子での損失を小さくできることが特長である。このようにＤ級アンプはアナログアンプと比較して出力段素子での損失が小さいため、アナログパワーアンプでは必須である放熱器を省略するかあるいは小型化することができる。よって、小型で高出力のアンプを実現することができる。このため、Ｄ級アンプは小型化、低損失の要求される車載用のアンプや携帯端末用のアンプ、また出力チャンネル数の多いＡＶアンプなどに採用される例が多くなってきている。

このように、Ｄ級アンプはアナログパワーアンプよりも効率が高いため、超音波スピーカをＤ級アンプで駆動すれば、パワーアンプのサイズをさらに小型化することができる。
しかし、Ｄ級アンプでは出力段をスイッチング動作させるため、上述したような共振回路をＤ級アンプの負荷として接続すると、スイッチングの起動時に出力回路（反共振回路系）が励振されるので、搬送波信号が入力されていなくても、共振周波数で発振し易くなる。起動時の発振波形は安定していないため、スピーカを負荷として接続している場合には、スイッチング起動時にポップノイズとして聞こえてしまうというような問題がある上に、最悪の場合には負荷を傷める恐れもある。また、回路損失を抑えるためにダンパ抵抗を用いていないような場合には、一度発振してしまうと、減衰するまでに長時間を要するため、さらにポップノイズが聞こえ易くなるという問題がある。
特開２００２−１５８５５０号公報

上述したように、共振回路系の負荷を低消費電力で駆動するために、共振周波数と超音波スピーカの搬送波周波数とを一致させるようにＤ級アンプで駆動する場合がある。
しかし、Ｄ級アンプでは出力段をスイッチング動作させるため、上述したような共振回路をＤ級アンプの負荷として接続すると、スイッチングの起動時に出力回路（反共振回路系）が励振されるので、搬送波信号が入力されていなくても、共振周波数で発振し易くなる。また、起動時の発振波形は安定していないため、スピーカを負荷として接続している場合には、スイッチング起動時にポップノイズとして聞こえてしまうというような問題があった。

なお、このような問題は、容量性負荷からなるアクチュエータで駆動される液体噴射装置から印刷媒体に液体を噴射して印刷を行う印刷装置に対し、アクチュエータの駆動を制御する信号の基本となる駆動波形信号をパルス変調し、その変調信号をＤ級アンプで電力増幅し、平滑フィルタで平滑化してアクチュエータに供給する場合にも、平滑フィルタからアクチュエータが共振回路を構成するため、同様に発生する恐れがある。特に、Ｄ級出力段からアクチュエータまでの間に電気的振動が発生すると、著しい場合には、スイッチング起動時に液体噴射装置から液体が誤噴射される恐れもある。

本発明はこのような問題を解決するためになされたもので、その目的は、Ｄ級アンプにおけるスイッチングの開始、停止時に発生する出力の振動（リンギング）を抑え、起動、停止時に発生するポップノイズを小さくすることができ、また、起動、停止時に負荷に与えるダメージを小さくすることができる、Ｄ級アンプの制御方法、Ｄ級アンプの制御回路、容量性負荷の駆動回路、該駆動回路を備えるトランスデューサ、該トランスデューサを備える超音波スピーカ、該超音波スピーカを備える表示装置、および指向性音響システム、並びに容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置を提供することにある。

本発明は上記課題を解決するためになされたものであり、本発明のＤ級アンプの制御方法は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御方法であって、Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さよりも短い期間に設定する第一の手順と、Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さよりも短い期間に設定する第二の手順の両方またはいずれか一方の手順を含むことを特徴とする。

本発明のパルス変調とは、パルス幅変調（ＰＷＭ）、パルス密度変調（ＰＤＭ）、パルス周波数変調（ＰＦＭ）、パルス位相変調（ＰＰＭ）などの種々のパルス変調方法を包括して意味する。
このような手順により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅より短くする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅より短くする。
これにより、Ｄ級出力段のスイッチングの開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。

また、本発明のＤ級アンプの制御方法は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御方法であって、Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手順と、Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手順と、を含むことを特徴とする。

このような手順により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。

これにより、Ｄ級出力段のスイッチングの開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のＤ級アンプの制御方法は、Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順とを含むことを特徴とする。

このような手順により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング周波数（変調周波数）を、定格周波数（第二の周波数）よりも高い第一の周波数で起動し、所定時間経過後にスイッチング周波数を定格周波数（第二の周波数）に移行させる。
これにより、Ｄ級アンプの出力段のスイッチングの開始時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。

また、本発明のＤ級アンプの制御方法は、Ｄ級アンプの出力の振幅を検出する出力振幅検出手順と、Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、スイッチングを開始した後、前記出力振幅検出手順において検出される振幅が略０に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順とを含むことを特徴とする。

このような手順により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング周波数（変調周波数）を、定格周波数（第二の周波数）よりも高い第一の周波数で起動し、出力電圧の振幅を監視（検出）しながら出力振幅が０に収束した時点でスイッチング周波数を定格周波数（第二の周波数）に移行させる。
これにより、Ｄ級アンプの出力段のスイッチングの開始時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に起動することができる。

また、本発明のＤ級アンプの制御方法は、Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、前記第三の周波数に変更した後、所定時間経過後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、を含むことを特徴とする。

このような手順により、Ｄ級アンプの出力段のスイッチングを停止する際、スイッチング周波数（変調周波数）を定格周波数（第二の周波数）よりも高い第三の周波数に変更し、第三の周波数に変更してから所定時間経過後にスイッチングを停止する。
これにより、Ｄ級アンプの出力段のスイッチングの停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。

また、本発明のＤ級アンプの制御方法は、Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、前記第三の周波数に変更した後、前記出力振幅検出手順において検出される振幅が略０に収束した後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、を含むことを特徴とする。

このような手順により、Ｄ級アンプの出力段のスイッチングを停止する際、スイッチング周波数（変調周波数）を定格周波数（第二の周波数）よりも高い第三の周波数に変更し、第三の周波数に変更してからＤ級アンプの出力電圧の振幅が略０に収束した後、スイッチングを停止する。
これにより、スイッチングの停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に停止させることができる。

また、本発明のＤ級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。

これにより、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
また、本発明のＤ級アンプの制御回路は、Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段とを備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング周波数（変調周波数）を、定格周波数（第二の周波数）よりも高い第一の周波数で起動し、所定時間経過後にスイッチング周波数を定格周波数（第二の周波数）に移行させる。
これにより、Ｄ級アンプの出力段のスイッチングの開始時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。

また、本発明のＤ級アンプの制御回路は、Ｄ級アンプの出力の振幅を検出する出力振幅検出手段と、Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、スイッチングを開始した後、前記出力振幅検出手段において検出される振幅が略０に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段と、を備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング周波数（変調周波数）を、定格周波数（第二の周波数）よりも高い第一の周波数で起動し、出力電圧の振幅を監視（検出）しながら出力振幅が０に収束した時点でスイッチング周波数を定格周波数（第二の周波数）に移行させる。
これにより、Ｄ級アンプの出力段のスイッチングの開始時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定的に起動することができる。

また、本発明のＤ級アンプの制御回路は、Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、前記第三の周波数に変更した後、所定時間経過後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、を備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを停止する際、スイッチング周波数（変調周波数）を定格周波数（第二の周波数）よりも高い第三の周波数に変更し、第三の周波数に変更してから所定時間経過後に、スイッチングを停止する。
これにより、Ｄ級アンプの出力段のスイッチングの停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。

また、本発明のＤ級アンプの制御回路は、Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、前記第三の周波数に変更した後、前記出力振幅検出手段において検出される振幅が略０に収束した後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、を備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを停止する際、スイッチング周波数（変調周波数）を定格周波数（第二の周波数）よりも高い第三の周波数に変更し、第三の周波数にしてからＤ級アンプの出力電圧の振幅が略０に収束した後、スイッチングを停止する。
これにより、スイッチングの停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。また、負荷や周辺の条件が変動しても常に安定意的に停止させることができる。

また、本発明のＤ級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、前記クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持するフリップフロップと、前記コンパレータの出力と前記フリップフロップの出力との論理積を出力するＡＮＤゲートと、を備えることを特徴とする。

このような構成により、分周器により基準クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力し、このＵＰ／ＤＯＷＮ信号に応じて、カウンタによりクロック信号ＣＬＫをカウントする。そして、入力信号のレベル値と、カウンタのカウント値とをコンパレータにより比較し、その大小関係を二値に変換して出力する。また、Ｄ級アンプの出力段のスイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期してフリップフロップに保持し、ＡＮＤゲートにより、前記コンパレータの出力とフリップフロップの出力との論理積を取り、変調信号として出力する。

これにより、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目以降のパルス幅の半分とする）ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とすることができる。このため、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。

また、本発明のＤ級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記ＵＰ／ＤＯＷＮ信号をカウント基準として、前記第一のフリップフロップからの出力信号を所定カウント数遅延させた信号ＤＥＬＡＹを生成する遅延器と、前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ信号との論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、前記コンパレータの出力と前記第二のフリップフロップの出力との論理積を出力するＡＮＤゲートと、を備え、前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、前記スイッチは、前記第一のフリップフロップからの出力信号と前記遅延器からの出力信号ＤＥＬＡＹとの論理積の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。

このような構成により、第一の分周比（定格周波数よりも高いスイッチング周波数を生成するための分周比）を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比（定格周波数のスイッチング周波数を生成するための分周比）を格納する第二のレジスタと、分周比に応じてクロック信号ＣＬＫを分周しＵＰ／ＤＯＷＮ信号として出力する分周器と、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮがオンの後、前記ＵＰ／ＤＯＷＮ信号をカウントして遅延信号を生成する遅延器を設ける。また、ＵＰ／ＤＯＷＮ信号に応じてクロック信号ＣＬＫをカウントするカウンタと、入力信号のレベル値と、カウンタのカウント値とを比較し２値に変換して出力するコンパレータを設ける。また、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持するフリップフロップと、前記コンパレータの出力と前記フリップフロップの出力との論理積を出力するＡＮＤゲートを設ける。そして、信号ＳＷ＿ＯＮがオンの後、前記遅延器に設定された遅延時間が経過するまでは前記第一のレジスタに保持された第一の分周比を、所定時間の経過後には前記第二のレジスタに保持された第二の分周比を、分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。また、信号ＳＷ＿ＯＮがオフ後、前記遅延器に設定された遅延時間が経過するまでは前記第一のレジスタに保持された第一の分周比を、前記分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。

これにより、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目の以降のパルス幅の半分とする）ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とすることができる。このため、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。
さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。

また、本発明のＤ級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路と、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮと、前記出力振幅検出回路からの出力信号ＤＥＬＡＹ１と、の論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するＡＮＤゲートと、前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ１信号との論理積の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、前記出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束（振幅約０の状態が所定時間継続）した時点で、前記ＳＷ＿ＯＮ信号の値が１であれば、前記ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆に前記ＳＷ＿ＯＮ信号の値が０であれば、前記ＤＥＬＡＹ１信号の値を１から０に遷移させるように構成され、前記スイッチは、前記第二のフリップフロップから出力される信号の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。

このような構成により、第一の分周比（定格周波数よりも高いスイッチング周波数を生成するための分周比）を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比（定格周波数のスイッチング周波数を生成するための分周比）を格納する第二のレジスタと、分周比に応じてクロック信号ＣＬＫを分周しＵＰ／ＤＯＷＮ信号として出力する分周器を設ける。また、ＵＰ／ＤＯＷＮ信号に応じてクロック信号ＣＬＫをカウントするカウンタと、入力信号とカウンタのカウント値とを比較し２値に変換して出力するコンパレータを設ける。また、Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路と、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮと、前記出力振幅検出回路からの出力信号ＤＥＬＡＹ１との論理和の値を、前記ＵＰ／ＤＯＷＮ信号に同期して保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するＡＮＤゲートを設ける。この出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束した時点で、前記ＳＷ＿ＯＮ信号の値が１であれば、ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆に前記ＳＷ＿ＯＮ信号の値が０であれば、ＤＥＬＡＹ１信号の値を１から０に遷移させる。そして、信号ＳＷ＿ＯＮがオンの後、Ｄ級アンプの出力の振幅が０に収束するまでは、前記ＤＥＬＡＹ１信号により、第一の分周比を、０に収束後には第二の分周比を、前記分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。また、信号ＳＷ＿ＯＮがオフ後、Ｄ級アンプの出力の振幅が０に収束するまでは、ＤＥＬＡＹ１信号により、第一の分周比を、前記分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。

これにより、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目の以降のパルス幅の半分とする）ことができる。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とすることができる。このため、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。

さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。
さらに、スイッチング起動時には、Ｄ級アンプの出力電圧の振幅が略０に収束してから定格スイッチング周波数へ移行し、スイッチング停止時には、Ｄ級アンプの出力電圧が略０に収束してからスイッチングを停止することによって、スイッチングの開始時、および停止時に発生する出力の振動（リンギング）の大きさを、さらに小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動、停止させることができる。

また、本発明のＤ級アンプの制御回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、前記ＵＰ／ＤＯＷＮ信号をカウント基準として、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮを所定カウント数遅延させた信号ＤＥＬＡＹ２を生成する遅延器と、前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ２信号との論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するＡＮＤゲートと、Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路と、前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ１信号との論理積の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、前記出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束（振幅約０の状態が所定時間継続）した時点で、前記ＳＷ＿ＯＮ信号の値が１であれば、前記ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆に前記ＳＷ＿ＯＮ信号の値が０であれば、前記ＤＥＬＡＹ１信号の値を１から０に遷移させるように構成され、前記スイッチは、前記第二のフリップフロップからの出力信号の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とする。

このような構成により、第一の分周比（定格周波数よりも高いスイッチング周波数を生成するための分周比）を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比（定格周波数のスイッチング周波数を生成するための分周比）を格納する第二のレジスタと、分周比に応じてクロック信号ＣＬＫを分周しＵＰ／ＤＯＷＮ信号として出力する分周器と、前記ＵＰ／ＤＯＷＮ信号の値に応じて、クロック信号ＣＬＫをカウントするカウンタと、入力信号のレベル値と、前記カウンタのカウント値とを比較し２値に変換して出力するコンパレータを設ける。また、前記ＵＰ／ＤＯＷＮ信号をカウントして、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮを遅延させた信号ＤＥＬＡＹ２を生成する遅延器と、前記ＳＷ＿ＯＮ信号とＤＥＬＡＹ２信号との論理和の値を、ＵＰ／ＤＯＷＮ信号に同期して保持する第一のフリップフロップと、前記コンパレータの出力と第一のフリップフロップの出力との論理積を出力するＡＮＤゲートを設ける。また、Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路を設ける。この出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束した時点で、ＳＷ＿ＯＮ信号の値が１であれば、前記ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆にＳＷ＿ＯＮ信号の値が０であれば、ＤＥＬＡＹ１信号の値を１から０に遷移させる。そして、信号ＳＷ＿ＯＮがオンの後、Ｄ級アンプの出力の振幅が０に収束するまでは、前記ＤＥＬＡＹ１信号により、第一の分周比を、０に収束後には第二の分周比を、前記分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。また、信号ＳＷ＿ＯＮがオフ後、前記遅延器に設定された遅延時間が経過するまで（ＤＥＬＡＹ２信号の値が１の間）は、ＤＥＬＡＹ２信号により、第一の分周比を分周器に出力するようにして、ＵＰ／ＤＯＷＮ信号の周波数を変化させる。

さらに、スイッチングの開始時、および停止時に、定格スイッチング周波数よりも高い周波数で起動、停止させることにより、スイッチングの開始時、および停止時に発生する出力の振動（リンギング）の大きさを、より小さくすることができる。
さらに、スイッチング起動時に、Ｄ級アンプの出力電圧の振幅が略０に収束してから定格スイッチング周波数へ移行することによって、スイッチングの開始時に発生する出力の振動（リンギング）の大きさを、さらに小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動、停止させることができる。

さらに、スイッチング停止時に、定格スイッチング周波数よりも高いスイッチング周波数に移行させてから、所定時間経過後にスイッチングを停止することによって、周波数移行時に既にＤ級アンプの出力電圧が０に収束していたとしても、定格スイッチング状態からいきなりスイッチング停止状態には移行せず、定格スイッチング周波数よりも高い周波数でのスイッチングを所定時間行ってからスイッチングを停止させることができるので、スイッチング電流の減衰に要する時間を短縮することができる。

また、本発明の容量性負荷の駆動回路は、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に容量性の負荷が接続された容量性負荷の駆動回路であって、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段とを備えることを特徴とする。

このような構成により、Ｄ級アンプを使用して容量性負荷を駆動する場合に、Ｄ級出力段のスイッチングの開始時に、スイッチング信号の最初（１発目）のパルス（例えばロー期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目以降のパルス幅の半分とする）。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とする。
これにより、容量性負荷を駆動する場合に、スイッチングの開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。

また、本発明のトランスデューサは、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプによって駆動されるトランスデューサであって、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

これにより、Ｄ級アンプで駆動されるトランスデューサにおいて、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができるので、Ｄ級アンプのスイッチング開始、停止時にトランスデューサから発生する雑音を低減できる。
また、本発明のトランスデューサは、前記トランスデューサは、複数の孔が形成された第一の面側の固定電極と、前記第一の面側の固定電極と対をなす複数の孔が形成された第二の面側の固定電極と、前記一対の固定電極に挟まれるとともに導電層を有し、該導電層に直流バイアス電圧が印加される振動膜とで構成されている静電型トランスデューサであることを特徴とする。

このような構成により、本発明のＤ級アンプの制御回路で駆動する超音波トランスデューサとして、例えば、図１３に示す、プッシュプル型の静電型トランスデューサを使用する。
プッシュプル型の静電型トランスデューサは、振動膜を挟持する第一（前面側）の固定電極と第二（背面側）の固定電極とによって、振動膜に対して正負対称に静電力を作用させることができ、広帯域かつ低歪みの音波を出力することができる。さらに、プッシュプル型の静電型トランスデューサをＤ級アンプで駆動する場合に、Ｄ級アンプの出力段のスイッチングの開始、および停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができるので、Ｄ級アンプのスイッチング開始、停止時に、プッシュプル型の静電型トランスデューサから発生する雑音を低減できる。

また、本発明の超音波スピーカは、可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成する超音波スピーカであって、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

このような構成により、可聴周波数信号源と、キャリア波信号源と、キャリア波を可聴周波数帯の信号波により変調する変調器と、Ｄ級アンプで駆動されるトランスデューサとで構成される超音波スピーカにおいて、上記トランスデューサを駆動するＤ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。
これにより、超音波スピーカ内のＤ級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。

また、本発明の表示装置は、音響ソースから供給される音声信号を再生し可聴周波数帯の信号音を再生する超音波スピーカと、映像を投影面に投影する投影光学系とを備える表示装置であって、前記超音波スピーカは、聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記Ｄ級アンプは、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

このような構成により、映像を投影する投影光学系を備える表示装置に使用される超音波スピーカを、Ｄ級アンプで駆動される超音波トランスデューサで構成すると共に、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。
これにより、表示装置において、超音波スピーカ内のＤ級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。

また、本発明の指向性音響システムは、音響ソースから供給される音声信号のうち第一の音域の信号を再生する超音波スピーカと、前記音響ソースから供給される音声信号のうち前記第一の音域よりも低い第二の音域の信号を再生する低音再生用スピーカと、を有する指向性音響システムであって、前記超音波スピーカは、可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記Ｄ級アンプは、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

このような構成により、音響ソースから供給される音声信号のうち第一の音域の信号を再生する超音波スピーカと、第一の音域よりも低い第二の音域の信号を再生する低音再生用スピーカとを有する指向性音響システムにおいて、上記超音波スピーカを本発明のＤ級アンプで駆動される超音波トランスデューサで構成する。そして、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。
これにより、指向性音響システムにおいて、超音波スピーカ内のＤ級アンプのスイッチング開始、停止時に、超音波スピーカから発生する雑音を低減できる。

また、本発明の印刷装置は、容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置であって、前記液体噴射装置は、前記アクチュエータの駆動を制御する信号の基本となる駆動波形信号を生成する駆動波形信号発生回路と、前記駆動波形信号をパルス変調する変調回路とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に前記アクチュエータを接続して構成するとともに、前記Ｄ級アンプは、前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、を備えることを特徴とする。

このような構成により、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２にする。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２にする。
これにより、印刷装置において、容量性負荷からなるアクチュエータを駆動する場合に、スイッチングの開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑えることができる。

［本発明の概要］
本発明のＤ級アンプの制御回路における第１のポイントは、Ｄ級アンプの出力段のスイッチングを開始する際、スイッチング信号の最初（１発目）のパルス（例えばハイ期間）のパルス幅を、１発目のパルスに続いて到来する２発目のパルス（例えばロー期間）のパルス幅の１／２とする（１発目のパルス幅を、２発目以降のパルス幅の半分とする）ところにある。同様にスイッチングを停止する際、スイッチング信号の最後のパルスのパルス幅を、直前のパルスのパルス幅の１／２とするところにある。

また、本発明のＤ級アンプの制御回路における第２のポイントは、Ｄ級アンプの出力段のスイッチング開始、停止の際に、ＰＷＭ変調などの変調周波数（スイッチング周波数）を定格周波数よりも高い状態にするところにある。なお、定格周波数とはＤ級アンプを通常運転する場合の変調周波数である。
これにより、スイッチングの開始、停止時に発生する出力の振動（リンギング）を抑え、起動、停止時に発生するポップノイズを小さくすることができる。また、起動、停止時に負荷に与えるダメージを小さくすることができる。
次に本発明を実施するための最良の形態について図面を参照して説明する。

［第１の実施の形態］
図１は本発明の基本的な回路構成を示すブロック図である。以下各ブロックの機能について説明する。
図１に示すＤ級アンプ１においては、入力信号をＰＷＭ変調回路１１によりＰＷＭ変調することによって、高周波数のデジタル信号であるＰＷＭ信号に変調した後、該ＰＷＭ信号をゲート駆動回路１２に出力する。ゲート駆動回路１２は、ＰＷＭ信号に応じてスイッチング素子Ｍ１、Ｍ２をオン、オフ制御するためのゲート信号を生成し、このゲート信号によりＤ級出力段１３内のスイッチング素子Ｍ１、Ｍ２を交互にオン、オフ駆動する。

Ｄ級出力段１３は、正電源側に接続されたハイサイドのスイッチング素子Ｍ１と、負電源側に接続されたローサイドのスイッチング素子Ｍ２とで構成され、Ｍ１とＭ２とでトーテムポール型の出力回路が構成されている。スイッチング素子Ｍ１、Ｍ２はそれぞれオン抵抗の小さいパワーＭＯＳＦＥＴで構成され、ゲート駆動回路１２によって各パワーＭＯＳＦＥＴをスイッチング動作させる。Ｄ級出力段１３の出力はスイッチング波形になるため、スイッチング・キャリア成分を低域通過フィルタで除去した後に、負荷１５に供給する。低域通過フィルタには、電力損失の小さいＬＣフィルタ（Ｌ１、Ｃ１）が用いられている。なお、図１に示す回路構成は、２つのスイッチング素子Ｍ１、Ｍ２で構成されるハーフブリッジ型のものであるが、もちろん、４つのスイッチング素子で構成されるフルブリッジ型のものでもよい。

ＰＷＭ変調回路１１は、入力信号の振幅を、入力信号の周期よりも短い周期のパルス幅に変換する。つまりＰＷＭ変調を行う。同時に、スイッチングを起動する指令（例えば信号ＳＷ＿ＯＮがＨｉｇｈレベル）が入力されて、Ｄ級アンプ出力段のスイッチングを開始する際に、起動時一発目のパルス幅を、二発目以降のパルス幅の１／２にするように構成されている。例えば、起動時一発目のパルスがハイ期間のパルスの場合、ハイ期間のパルス幅を、一発目のパルスに続いて到来するロー期間（二発目）のパルス幅の１／２となるように構成されている。

ゲート駆動回路１２は、ＰＷＭ変調回路１１から出力されるＰＷＭ信号がハイレベル（例えば１）の場合には、ハイサイドのスイッチング素子Ｍ１をオンにするゲート駆動信号をＭ１に出力すると共に、ローサイドのスイッチング素子をオフにするゲート駆動信号をＭ２に出力する。一方、ＰＷＭ信号がローレベル（例えば０）の場合には、ハイサイドのスイッチング素子Ｍ１をオフにするゲート駆動信号をＭ１に出力すると共に、ローサイドのスイッチング素子をオンにするゲート駆動信号をＭ２に出力する。なお、ＰＷＭ信号のレベルとスイッチング素子Ｍ１、Ｍ２のオン、オフとの対応関係は、上記と逆にしてももちろん構わない。

図２は、本発明の第１の実施の形態におけるＰＷＭ変調回路の構成の一例を示す図であり、図３はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。
クロック発振器２１は、分周器２２、ＵＰ／ＤＯＷＮカウンタ２３の動作基準クロック信号ＣＬＫを生成する。（クロック信号ＣＬＫは図３中には図示せず。）
分周器２２は、クロック信号ＣＬＫを、例えば１／２Ｎ（Ｎは自然数）に分周し、ＵＰ／ＤＯＷＮ信号として出力する。このＵＰ／ＤＯＷＮ信号の周波数が、ＰＷＭ変調の基準周波数となる。

分周器２２は、例えば、図示しないカウンタとリセット用レジスタ、及びフリップフロップで構成されている。カウンタはクロック信号ＣＬＫをカウントし、カウンタの値がオーバーフローすると、カウンタの値をリセット用レジスタの値で初期化すると同時に、フリップフロップの出力を反転させるように構成されている。レジスタに設定する値は、例えばカウンタのビット数が８ｂｉｔでクロック信号を１／１０に分周したい場合には、リセット用レジスタの値を２５１=２５５-１０／２+１に設定する。

ＵＰ／ＤＯＷＮカウンタ２３は、ＵＰ／ＤＯＷＮ信号のレベルに応じて、クロック信号ＣＬＫをアップカウント、もしくはダウンカウントし、カウント値をＲＥＦとして出力する。ここではＵＰ／ＤＯＷＮ信号がＨｉｇｈレベルであればアップカウント、Ｌｏｗレベルであればダウンカウントするように構成されている。ＵＰ／ＤＯＷＮカウンタの出力ＲＥＦは、ＵＰ／ＤＯＷＮ信号に同期した周波数の三角波となる。ここで、三角波の信号はデジタル信号である。なお、ＵＰ／ＤＯＷＮカウンタ２３の構成として、ＵＰ／ＤＯＷＮ信号のレベルに応じてアップ／ダウンカウントするアップ／ダウンカウンタではなく、アップカウントもしくはダウンカウントどちらか一方向にのみカウントするカウンタとし、ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値を所定値にリセットするように構成することで、ＲＥＦがのこぎり波状の信号として出力されるように構成しても構わない。

コンパレータ２４はデジタル値のコンパレータであり、入力信号の振幅値（デジタル値）と、ＵＰ／ＤＯＷＮカウンタから出力される三角波形ＲＥＦの振幅値（デジタル値）とを比較し、比較結果をＰＷＭ信号として出力する。ここでは、入力信号の振幅値がＲＥＦの振幅値よりも大きければＨｉｇｈレベルを、小さければＬｏｗレベルを出力する。
フリップフロップ（ＦＦＡ）２５は、ＵＰ／ＤＯＷＮ信号の立ち下がりエッジ（ＵＰ／ＤＯＷＮ信号の反転信号の立ち上がりエッジ）に同期して、その時の信号ＳＷ＿ＯＮのレベルをＰＷＭ＿ＯＮ信号として出力し、保持する。ＡＮＤ（１）ゲート２７は、コンパレータ２４から出力されるＰＷＭ信号と、フリップフロップ（ＦＦＡ）２５から出力されるＰＷＭ＿ＯＮ信号との論理積をとり、出力信号ＰＷＭ＿ＯＵＴとして出力する。なお、２６はＮＯＴゲートを示している。

上記構成により、図３に示すように、分周器２２からの出力信号ＵＰ／ＤＯＷＮの周波数はＰＷＭ周波数に相当し、入力信号レベルが０の時に、ＰＷＭ信号はＵＰ／ＤＯＷＮ信号に対して１／２のパルス幅分位相が遅れる。
すなわち、時刻ｔ０において、スイッチング起動指令が入力された（ＳＷ＿ＯＮ信号がＬｏｗからＨｉｇｈレベルに遷移）後、ＰＷＭ信号の出力のオン、オフを行う信号ＰＷＭ＿ＯＮは、ＵＰ／ＤＯＷＮ信号の立ち下がりエッジに同期して立ち上がる（時刻ｔ１）。よって、ＰＷＭ信号とＰＷＭ＿ＯＮとの論理積信号であるＰＷＭ＿ＯＵＴのパルス幅は、ＰＷＭ＿ＯＮが立ち上がった後、一発目のみＰＷＭ信号の１／２のパルス幅となる。

同様に停止時にも、時刻ｔ２において、スイッチング起動指令がオフされた（ＳＷ＿ＯＮ信号がＨｉｇｈからＬｏｗレベルに遷移）後、フリップフロップ（ＦＦＡ）２５による遅延動作（データ保持動作）により、信号ＰＷＭ＿ＯＮは、ＵＰ／ＤＯＷＮ信号の立ち下がりエッジに同期して立ち下がる（時刻ｔ３）。よって、ＰＷＭ信号とＰＷＭ＿ＯＮとの論理積信号であるＰＷＭ＿ＯＵＴ信号は、スイッチング停止時最後のパルスのみ１／２のパルス幅の信号となる。

図４は、スイッチング起動時のスイッチング電圧、電流波形例を示す図であり、図４（ａ）は同一のパルス幅で起動した場合、図４（ｂ）は起動直後のパルス幅を１／２にした場合の例を示している。また、図５は、スイッチング起動時の出力電圧（負荷電圧）波形例を示す図であり、図５（ａ）は同一のパルス幅で起動した場合、図５（ｂ）は起動直後のパルス幅を１／２にした場合の例を示している。なお、図４に示す、スイッチング起動時のスイッチング電圧、電流波形例、および図５に示す、スイッチング起動時の出力電圧波形例は、定格ＰＷＭ周波数１ＭＨｚの場合の例である。

起動時のスイッチング信号のパルス幅が同一である場合には、図４（ａ）に示すように、スイッチング開始後のスイッチング電流波形に、ＤＣ成分に近い低周波のオフセット成分が発生し、その結果、図５（ａ）に示すように、出力電圧が発振する。一方、起動時のスイッチング信号のパルス幅を１／２とした場合には、図４（ｂ）に示すように、起動直後のスイッチング電流波形にオフセット成分が発生するのを防ぐことができるようになる。その結果、図５（ｂ）に示すように、出力電圧の発振を小さく抑えることができる。

［第２の実施の形態］
第２の実施の形態では、第１の実施の形態の機能に加えて、Ｄ級アンプの出力段のスイッチングを開始する際、ＰＷＭ周波数を定格周波数よりも高い周波数にし、所定時間経過後にＰＷＭ周波数を定格周波数に移行させる機能が追加されている。
図６は、第２の実施の形態におけるＰＷＭ変調回路の構成の一例を、図７はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。なお、図２（第１の実施の形態）と重複する部分（ＰＷＭ信号の起動時、および停止時にパルス幅を１／２にする機能の部分）についてはその機能の説明を省略する。

分周器２２は、クロック信号ＣＬＫを、例えば、１／２Ｎ（Ｎは自然数）に分周し、ＵＰ／ＤＯＷＮ信号として出力する。このＵＰ／ＤＯＷＮ信号の周波数が、ＰＷＭ変調の基準周波数となる。分周器２２は、例えば、図示しないカウンタとフリップフロップで構成されている。カウンタはクロック信号ＣＬＫをカウントし、カウンタの値がオーバーフローすると、カウンタの値を後述するリセット用レジスタ３１、３２の値にリセットすると同時に、フリップフロップの出力を反転させるように構成されている。

レジスタ（１）３１およびレジスタ（２）３２は、分周器２２内のカウンタの値がリセットされる際の初期値を格納するレジスタで、分周器２２内のカウンタから参照される。ここでは後述するＨＩ＿ＰＷＭ信号がＬｏｗレベル（スイッチング起動指令後所定時間経過まで）の時にはカウンタのリセット値としてレジスタ（１）３１の値が参照され、Ｈｉｇｈレベル（所定時間経過後からスイッチング停止指令入力時まで）の時にはレジスタ（２）３２の値が参照されるように構成されている。各レジスタ３１、３２に設定する値は、例えばカウンタのビット数が８ｂｉｔでクロック信号を１/１０に分周したい場合には、リセット用レジスタの値を２５１=２５５-１０/２+１に設定する。

ここでは、上記ＵＰ／ＤＯＷＮ信号の周波数が定格ＰＷＭ周波数よりも高くなるような値をレジスタ（１）３１に設定し、ＵＰ／ＤＯＷＮ信号の周波数が定格ＰＷＭ周波数と一致するような値をレジスタ（２）３２に設定する。例えば、クロック信号の周波数を１００ＭＨｚ、起動時のＰＷＭ周波数を１ＭＨｚ、定格ＰＷＭ周波数を５００ｋＨｚとする場合、クロック信号に対するそれぞれの分周比は１/１００、１／２００となるため、レジスタのビット数が８ｂｉｔである場合には、起動時に使用するレジスタ（１）３１には２０６、レジスタ（２）（定格時）には１５６の値をそれぞれ設定する。

ＵＰ／ＤＯＷＮカウンタ２３は、ＵＰ／ＤＯＷＮ信号のレベルに応じて、クロック信号ＣＬＫをアップカウント、もしくはダウンカウントし、カウント値をＲＥＦとして出力する。ここではＵＰ／ＤＯＷＮ信号がＨｉｇｈレベルであればアップカウント、Ｌｏｗレベルであればダウンカウントするように構成されている。ＵＰ／ＤＯＷＮカウンタ２３の出力は、ＵＰ／ＤＯＷＮ信号に同期した周波数の三角波ＲＥＦ（デジタル値）となる。コンパレータ２４は、入力信号の振幅値（デジタル値）と、ＵＰ／ＤＯＷＮカウンタから出力される三角波形ＲＥＦの振幅値とを比較し、入力信号がＲＥＦよりも大きければＨｉｇｈレベルを、小さければＬｏｗレベルを信号ＰＷＭとして出力する。なお、上記ＨＩ＿ＰＷＭ信号がＬｏｗレベルの場合は、入力信号を強制的に０レベルに落とすように構成されている。図６の例では、コンパレータ２４の前段に設けたマルチプレクサ３５によって実現している。

フリップフロップ（ＦＦＢ）３４は、ＵＰ／ＤＯＷＮ信号の立ち上がりエッジに同期して、その時の信号ＳＷ＿ＯＮのレベルをＰＷＭ＿ＯＮ＿Ａ信号として出力し、保持する。なお、フリップフロップ（ＦＦＡ）２５のＤ端子（データ入力端子）には、ＳＷ＿ＯＮ信号と後述するＤＥＬＡＹ信号をＯＲ（１）ゲート３７で論理和をとった信号が入力される。これは、ＳＷ＿ＯＮ信号がＬｏｗレベルになった場合にも、所定時間（ディレイタイマ（１）３３のディレイ時間）だけＰＷＭ＿ＯＮ信号をＨｉｇｈレベルに維持するためである。

ディレイタイマ（１）３３は、スイッチング起動指令及び停止指令が入力され、フリップフロップ（ＦＦＢ）３４から出力されるＰＷＭ＿ＯＮ＿Ａ信号がＨｉｇｈレベルからＬｏｗレベルに、もしくはＬｏｗレベルからＨｉｇｈレベルに変化すると、ＵＰ／ＤＯＷＮ信号のカウント値をリセットしてカウントを開始する。そして、カウント値が所定値に達した時のＰＷＭ＿ＯＮ＿Ａ信号のレベルをＤＥＬＡＹ信号として出力し、その状態を保持する。カウント値が所定値に達した時にＰＷＭ＿ＯＮ＿Ａ信号がＨｉｇｈレベルであれば、ＤＥＬＡＹ信号はＨｉｇｈレベル、ＰＷＭ＿ＯＮ＿Ａ信号がＬｏｗレベルであれば、ＤＥＬＡＹ信号はＬｏｗレベルとなる。ディレイタイマ（１）３３のカウント時間の設定に際しては、スイッチング起動時の出力が発振してから減衰するまでの時間を予め計測しておき、その減衰時間を目安にすることができる。

ＡＮＤ（２）ゲート３６は、ＤＥＬＡＹ信号とＰＷＭ＿ＯＮ＿Ａ信号との論理積をＨＩ＿ＰＷＭ信号として、マルチプレクサ３５、及びスイッチ回路３８に出力する。
上記構成により、図７に示すように、時刻ｔ０において、スイッチング起動指令が入力された（ＳＷ＿ＯＮ信号がＬｏｗからＨｉｇｈレベルに遷移）後、所定時間Ｔ１（ディレイタイマ（１）３３により計測される時間）が経過するまではＨＩ＿ＰＷＭ信号がＬｏｗレベルであるため、スイッチ回路３８の操作により、分周器２２における分周比はレジスタ（１）３１の値が参照され、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力される。

同時に、スイッチング起動指令（ＳＷ＿ＯＮ信号がＨｉｇｈレベル）が入力されると、ディレイタイマ（１）３３がカウント動作を開始し、所定時間Ｔ１が経過した後に、ＤＥＬＡＹ信号がＨｉｇｈレベルになり、ＨＩ＿ＰＷＭ信号がＨｉｇｈレベルになると（時刻ｔ１）、今度は分周比としてレジスタ（２）３２の値が参照されるようになり、定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調されたＰＷＭ信号が出力されるようになる。

次に、時刻ｔ２において、スイッチング停止指令が入力されると（ＳＷ＿ＯＮ信号がＨｉｇｈからＬｏｗレベルに遷移）、ＵＰ／ＤＯＷＮ信号と同期してフリップフロップ（ＦＦＢ）３４の出力ＰＷＭ＿ＯＮ＿Ａ信号がＬｏｗレベルとなり、ＡＮＤ（２）ゲート３６から出力されるＨＩ＿ＰＷＭ信号がＬｏｗレベルになる。ＨＩ＿ＰＷＭ信号がＬｏｗレベルになると、スイッチ回路３８の操作により、分周比はレジスタ（１）３１の値が参照されるようになる。なお、フリップフロップ（ＦＦＡ）２５の出力ＰＷＭ＿ＯＮ信号はディレイタイマ（１）３３とＯＲ（１）ゲート３７の機能によりＨｉｇｈレベルが維持される。

このため、それまで出力されていた定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調された信号に替わって、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力されるようになる。同時にディレイタイマ（１）３３がカウント動作を開始し、所定時間Ｔ２が経過した後にＤＥＬＡＹ信号をＬｏｗレベルにすると（時刻ｔ３）、ＰＷＭ信号の出力が停止する（ＰＷＭ＿ＯＮ信号及びＰＷＭ＿ＯＵＴ信号がＬｏｗレベル固定）。

また、図２（第１の実施の形態）の場合と同様に、ＰＷＭ＿ＯＵＴ信号のパルス幅は、ＰＷＭ＿ＯＮ信号が立ち上がった後、一発目のみ、起動時のＰＷＭ信号の１／２のパルス幅となる。同様に停止時にも、最後のパルス幅のみ１／２のパルス幅となる。
このように、起動時のスイッチング信号のパルス幅を１／２とすることによって、図４（ｂ）に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図５（ｂ）に示すように、出力電圧の発振を小さく抑えることができる。

さらに、図６（第２の実施の形態）ではスイッチングを開始する際、ＰＷＭ周波数を定格周波数よりも高い周波数にし、所定時間経過後にＰＷＭ周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動（リンギング）の大きさをより小さくすることができる。同様に、スイッチングを停止する際にも、ＰＷＭ周波数を定格周波数よりも高い周波数にし、所定時間経過後にスイッチングを停止させることによって、スイッチングの停止時に発生する出力の振動（リンギング）の大きさをより小さくすることができる。

［第３の実施の形態］
図８は、本発明のＤ級アンプの他の回路構成を示すブロック図である。図８に示すＤ級アンプ２における、第１の実施の形態及び第２の実施の形態との違いは、Ｄ級アンプの出力をフィードバックする構成が付加されている点であり、Ｄ級アンプ２の出力（ＬＣフィルタの出力）をアッテネータ４１で減衰させた後、増幅器４２を介して出力フィードバック信号ＦＢとしてＰＷＭ変調回路にフィードバックする。アッテネータ４１には例えば抵抗分圧回路を用いることができる。

図９は、第３の実施の形態におけるＰＷＭ変調回路の構成例を示す図であり、図８に示すＤ級アンプ２内のＰＷＭ変調回路の構成の一例を示したものである。また、図１０はその動作タイミングチャートを示したものである。
起動時のＰＷＭ周波数から定格時のＰＷＭ周波数へ切り替えるタイミングと、ＰＷＭ出力をオフにするタイミングの生成を、図６（第２の実施の形態）ではディレイタイマ（１）３３で実現しているのに対し、第３の実施の形態では出力振幅検出回路５１で出力フィードバック信号ＦＢの振幅を検出することにより実現しているところが異なっている。

出力振幅検出回路５１は、図８に示す増幅器４２から出力されるフィードバック信号ＦＢの振幅（出力電圧の振幅）を検出する。振幅が０に収束（所定時間以上、振幅０が継続）した時、スイッチング起動指令が出されていれば（ＳＷ＿ＯＮ信号がＨｉｇｈレベル）、出力振幅検出回路５１は、出力信号ＤＥＬＡＹ１をＬｏｗレベルからＨｉｇｈレベルに遷移させ、ＳＷ＿ＯＮ信号がＬｏｗレベルであれば、ＤＥＬＡＹ１信号をＨｉｇｈレベルからＬｏｗレベルに遷移させる。そしてＯＲ（２）ゲート５３により、ＳＷ＿ＯＮ信号とＤＥＬＡＹ１信号との論理和がとられ、フリップフロップ（ＦＦＡ）２５のＤ端子に入力される。

また、ＡＮＤ（３）ゲート５４により、ＳＷ＿ＯＮ信号とＤＥＬＡＹ１信号との論理積がとられ、ＰＷＭ＿ＯＮ＿Ｂ信号として出力される。ＰＷＭ＿ＯＮ＿Ｂ信号は、フリップフロップ（ＦＦＣ）５５のＤ端子に入力される。フリップフロップ（ＦＦＣ）５５では、ＵＰ／ＤＯＷＮ信号の立ち上がりエッジに同期して、その時のＰＷＭ＿ＯＮ＿Ｂ信号のレベルをＨＩ＿ＰＷＭ信号として出力し、保持する。その他の部分については、図２（第１の実施の形態）と同様であるため、説明は省略する。

上記構成により、図１０に示すように、時刻ｔ０において、スイッチング起動指令が入力された（ＳＷ＿ＯＮ信号がＬｏｗからＨｉｇｈレベルに遷移）後、ＦＢ信号の振幅（つまり出力振幅）が０に収束するまでは（時刻ｔ１まで）、出力振幅検出回路５１から出力されるＤＥＬＡＹ１信号はＬｏｗレベルであるため、ＨＩ＿ＰＷＭ信号はＬｏｗレベルとなる。よって、分周比はレジスタ（１）３１の値が参照され、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力される。

ＰＷＭ起動指令入力後、時刻ｔ１において、ＦＢ信号の振幅が０に収束すると、ＤＥＬＡＹ１信号がＨｉｇｈレベルになり、ＨＩ＿ＰＷＭ信号もＵＰ／ＤＯＷＮ信号に同期してＨｉｇｈレベルとなる。よって、今度は分周比としてレジスタ（２）の値が参照されるようになり、定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調された信号が出力されるようになる。

次に、時刻ｔ２において、スイッチング停止指令が入力されると（ＳＷ＿ＯＮ信号がＨｉｇｈからＬｏｗレベルに遷移）、ＨＩ＿ＰＷＭ信号はＵＰ／ＤＯＷＮ信号に同期してＬｏｗレベルになり、分周比はレジスタ（１）３１の値が参照されるようになるため、それまで出力されていた定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調された信号に替わって、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力されるようになる。その後、ＦＢ信号の振幅が０に収束すると、時刻ｔ３において、ＤＥＬＡＹ１信号がＬｏｗレベルとなるため、ＰＷＭ＿ＯＮ信号がＬｏｗレベルになり、ＰＷＭ信号の出力が停止（Ｌｏｗレベル固定）する。

なお、第１の実施の形態（図２）と同様に、ＰＷＭ＿ＯＵＴのパルス幅は、ＰＷＭ＿ＯＮが立ち上がった後、一発目のみ、起動時のＰＷＭ信号の１／２のパルス幅となる。同様に停止時にも、最後のパルス幅のみ１／２のパルス幅となる。
このようにすることにより、起動時のスイッチング信号のパルス幅を１／２とすることによって、図４（ｂ）に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになる。

その結果、図５（ｂ）に示すように、出力電圧の発振を小さく抑えることができる。さらに、第３の実施の形態では、スイッチングを開始する際、ＰＷＭ周波数を定格周波数よりも高い周波数にし、出力電圧振幅を監視（検出）しながら出力振幅が０に収束した時点でＰＷＭ周波数を定格周波数に移行させることによって、スイッチングの開始、停止時に発生する出力の振動（リンギング）の大きさをより小さくすることができる。
このように、第３の実施の形態２では出力振幅が０に収束した時点でＰＷＭ周波数の切り替え、及びＰＷＭ信号の出力停止を行うように構成されているので、負荷や周辺の条件が変動しても常に安定的に起動、停止することができる。

［第４の実施の形態］
図１１は、第４の実施の形態における、ＰＷＭ変調回路の構成の一例を、図１２はその動作タイミングチャートを示したものである。以下各ブロックの機能について説明する。なお、第１の実施の形態、および第２の実施の形態と重複する部分についてはその説明を省略する。

図９（第３の実施の形態）では、ＰＷＭ信号の出力をオフにするタイミングの生成を、出力振幅検出回路５１で出力フィードバック信号ＦＢの振幅を検出することにより実現しているのに対し、図１１（第４の実施の形態）では同タイミングをディレイタイマ（２）５６で生成しているところが異なっているだけで、それ以外は第３の実施の形態と基本的に同様である。

ディレイタイマ（２）５６の動作は第２の実施の形態（図６）の場合と同様であるが、第２の実施の形態（図６）においては、ディレイタイマ（１）３３からの出力信号ＤＥＬＡＹが、ＡＮＤ（２）ゲート３６を介してＨＩ＿ＰＷＭ信号の立ち上がりタイミングを決定（生成）していたのに対し、図１１（第４の実施の形態）ではディレイタイマ（２）５６から出力されるＤＥＬＡＹ２信号はＨＩ＿ＰＷＭ信号の生成には関与せず、ＰＷＭ＿ＯＮ信号のオフタイミング、つまりＰＷＭ信号の出力停止タイミングの決定のみに関与している。

出力振幅検出回路５１は、図８の増幅器４２から出力されるフィードバック信号ＦＢにより出力電圧の振幅を検出し、振幅が０に収束（所定時間０が継続）した時、ＳＷ＿ＯＮ信号がＨｉｇｈレベルであれば、ＤＥＬＡＹ１信号をＬｏｗレベルからＨｉｇｈレベルに遷移させ、ＳＷ＿ＯＮ信号がＬｏｗレベルであれば、ＤＥＬＡＹ１信号をＨｉｇｈレベルからＬｏｗレベルに遷移させる。

ディレイタイマ（２）５６は、スイッチング起動指令及び停止指令が入力され、ＳＷ＿ＯＮ信号がＨｉｇｈレベルからＬｏｗレベルに、もしくはＬｏｗレベルからＨｉｇｈレベルに変化すると、ＵＰ／ＤＯＷＮ信号のカウント値をリセットしてカウントを開始する。そして、カウント値が所定値に達した時のＳＷ＿ＯＮ信号のレベルをＤＥＬＡＹ２信号として出力し、その状態を保持する。カウント値が所定値に達した時にＳＷ＿ＯＮ信号がＨｉｇｈレベルであれば、ＤＥＬＡＹ２信号はＨｉｇｈレベル、ＳＷ＿ＯＮ信号がＬｏｗレベルであれば、ＤＥＬＡＹ２信号はＬｏｗレベルとなる。ディレイタイマ（２）５６のカウント時間の設定に際しては、スイッチング起動時の出力が発振してから減衰するまでの時間を予め計測しておき、その減衰時間を目安にすることができる。

ＯＲ（２）ゲート５３は、ＳＷ＿ＯＮ信号とＤＥＬＡＹ２信号との論理和を出力し、フリップフロップ（ＦＦＡ）２５では、ＵＰ／ＤＯＷＮ信号の立ち下がりエッジに同期して、ＯＲ（２）ゲート５３から出力される信号のレベルをＰＷＭ＿ＯＮ信号として出力し、保持する。
上記構成により、図１２に示すように、時刻ｔ０において、スイッチング起動指令が入力された（ＳＷ＿ＯＮ信号がＬｏｗからＨｉｇｈレベルに遷移）後、ＦＢ信号の振幅（つまり出力振幅）が０に収束するまでは（時刻ｔ１までは）、出力振幅検出回路５１から出力されるＤＥＬＡＹ１信号はＬｏｗレベルであるため、ＨＩ＿ＰＷＭ信号はＬｏｗレベルとなる。よって、分周比はレジスタ（１）３１の値が参照され、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力される。

スイッチング起動指令入力後、時刻ｔ１において、ＦＢ信号の振幅が０に収束すると、ＤＥＬＡＹ１信号がＨｉｇｈレベルになり、ＨＩ＿ＰＷＭ信号もＵＰ／ＤＯＷＮ信号に同期してＨｉｇｈレベルとなる。よって、今度は分周比としてレジスタ（２）３２の値が参照されるようになり、定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調された信号が出力されるようになる。同時に、起動信号（ＳＷ＿ＯＮ信号）がＨｉｇｈレベルになるとディレイタイマ（２）５６がカウント動作を開始し、所定時間経過後に（ＳＷ＿ＯＮ信号がＨｉｇｈレベルであれば）ＤＥＬＡＹ２信号をＨｉｇｈレベルにする（時刻ｔ２）。

次に、時刻ｔ３において、スイッチング停止指令が入力されると（ＳＷ＿ＯＮ信号がＨｉｇｈからＬｏｗレベルに遷移）、ＨＩ＿ＰＷＭ信号はＵＰ／ＤＯＷＮ信号に同期してＬｏｗレベルになり（時刻ｔ４）、分周比はレジスタ（１）３１の値が参照されるようになるため、それまで出力されていた定格ＰＷＭ周波数（例えば５００ｋＨｚ）でＰＷＭ変調された信号に替わって、定格ＰＷＭ周波数よりも高い周波数（例えば１ＭＨｚ）でデューティー比が５０％のパルスがＰＷＭ信号として出力されるようになる。

同時にディレイタイマ（２）５６がカウント動作を開始し、所定時間が経過した後にＤＥＬＡＹ２信号をＬｏｗレベルにすると（時刻ｔ５）、ＰＷＭ信号の出力が停止する（ＰＷＭ＿ＯＮ信号及びＰＷＭ＿ＯＵＴ信号がＬｏｗレベル固定）。
なお、第１の実施の形態の場合と同様に、ＰＷＭ＿ＯＵＴ信号のパルス幅は、ＰＷＭ＿ＯＮ信号が立ち上がった後、一発目のみ、起動時のＰＷＭ信号の１／２のパルス幅となる。同様に停止時にも、最後のパルス幅のみ１／２のパルス幅となる。

このように、起動時のスイッチング信号のパルス幅を１／２とすることによって、図４（ｂ）に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図５（ｂ）に示すように、出力電圧の発振を小さく抑えることができる。また第２の実施の形態と同様に、スイッチングを開始する際、ＰＷＭ周波数を定格周波数よりも高い周波数にし、出力振幅が０に収束した時点でＰＷＭ周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動（リンギング）の大きさをより小さくすることができると同時に、負荷や周辺の条件が変動しても常に安定的に起動することができる。

第４の実施の形態では、ＰＷＭ信号の出力停止時に、定格ＰＷＭ周波数よりも高い周波数に移行させ、所定時間経過後にＰＷＭ信号の出力停止を行うように構成されている。停止指令が入力された時、既に出力振幅が０であると、第２の実施の形態では直ぐにＰＷＭ信号の出力を停止するので、スイッチング電流が十分に減衰するまでに時間が掛かる場合がある。

一方、第４の実施の形態では定格ＰＷＭ周波数よりも高い周波数に移行させた後、所定時間経過後にＰＷＭ信号の出力を停止するように構成されているので、停止指令入力時に既に出力振幅が０であっても、高い周波数でスイッチングしながら、スイッチング電流を減衰させた後にＰＷＭ出力を停止させるので、スイッチング電流の減衰に要する時間を短縮することができる。

以上、第１の実施の形態乃至第４の実施の形態で説明したように、Ｄ級アンプの出力段のスイッチングを開始、停止する際、スイッチング信号の最初と最後のパルスのパルス幅を１／２とすることにより、図４（ｂ）に示すように、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、図５（ｂ）に示すように、スイッチングの開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。また、起動、停止時に負荷に与えるダメージを小さくすることができる。

さらに、Ｄ級アンプの出力段のスイッチングを開始する際、ＰＷＭ周波数を定格周波数よりも高い周波数にし、所定時間経過後にＰＷＭ周波数を定格周波数に移行させることによって、スイッチングの開始時に発生する出力の振動（リンギング）の大きさをより小さくすることができる。同様に、スイッチングを停止する際にも、ＰＷＭ周波数を定格周波数よりも高い周波数にし、所定時間経過後にスイッチングを停止させることによって、スイッチングの停止時に発生する出力の振動（リンギング）の大きさをより小さくすることができる。これにより、起動、停止時に発生するポップノイズをさらに小さくすることができる。

さらに、第２の実施の形態および第４の実施の形態の場合には、Ｄ級アンプの出力の状態を監視して、スイッチングを開始する際には、出力の発振が減衰して０に収束した後にＰＷＭ周波数を定格周波数に移行させ、スイッチングを停止する際には、出力の発振が減衰して０に収束した後にスイッチングを停止させる（第２の実施の形態の場合）ので、負荷や周辺の条件が変動しても常に安定的に制御することができる。

また本発明は、超音波スピーカなどのように、容量性の負荷を含むダンピング成分の小さい共振回路系を駆動する場合には、スイッチング開始、停止の際の発振抑制効果が特に大きい。
なお、上述した実施の形態では、ＰＷＭ周波数を２段階に切り換えて制御する例を示したが、多段階にして徐々に定格周波数に移行させるようにすることもできる。そうすれば、より滑らかな起動制御ができるようになる。

[第５の実施の形態]
第１の実施の形態乃至第４の実施の形態では、Ｄ級アンプの制御回路について説明したが、第５の実施の形態として、本発明のＤ級アンプの制御回路により静電型トランスデューサを駆動する超音波スピーカの例について説明する。
図１３は、本発明のＤ級アンプで駆動する静電型トランスデューサの一例を示す図であり、特に超音波スピーカのトランスデューサとして使用するのに好適な構造になっている。図１３（Ａ）はトランスデューサの断面を示しており、導電層を有する振動膜１１２と、該振動膜１１２のそれぞれの面に対向して設けられた前面（第一の面）側固定電極１０１Ａ及び背面（第二の面）側固定電極１０１Ｂからなる一対の固定電極とを有している（前面側固定電極１０１Ａと背面側固定電極１０１Ｂの両方を指す場合は固定電極１０１と呼ぶ）。振動膜１１２は図１３（Ａ）に示すように電極を形成する導電層（振動膜電極）１２１を絶縁膜１２０で挟むように形成してもよいし、振動膜１１２の全体を導電性材料で形成するようにしてもよい。

また、振動膜１１２を挟持する前面側固定電極１０１Ａには複数の貫通孔１１４Ａが設けられており、かつ背面側固定電極１０１Ｂには前面側固定電極１０１Ａに設けた各貫通孔１１４Ａに対向する位置に同一形状の貫通孔１１４Ｂが設けられている（貫通孔１１４Ａと貫通孔１１４Ｂの両方を指す場合は貫通孔１１４と呼ぶ）。前面側固定電極１０１Ａと背面側固定電極１０１Ｂは、それぞれ支持部材１１１によって振動膜１１２から所定のギャップを隔てて支持されており、図１３（Ａ）に示すように振動膜１１２と固定電極とが一部空隙を介して対向するように支持部材１１１は形成されている。

図１３（Ｂ）はトランスデューサの片側平面外観を示したものであり（固定電極１０１の一部を切り欠き振動膜１１２を露出させた状態）、上記複数の貫通孔１１４がハニカム状に配列されている。
また、直流電源１１６は、振動膜電極１２１に直流バイアス電圧を印加するための電源であり、交流信号１１８Ａ、１１８Ｂは、振動膜１１２を駆動するために、前面側固定電極１０１Ａと背面側固定電極１０１Ｂに印加される信号である。

また、図１４は、本発明のＤ級アンプの制御回路を使用した超音波スピーカの構成例を示す図である。図１４に示す超音波スピーカは、可聴波周波数帯の信号波を生成する可聴周波数波信号源（オーディオ信号源）１３１と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源１３２と、変調器１３３と、Ｄ級アンプ１（例えば、図１を参照）を有している。また、Ｄ級アンプ１の出力は出力トランスＴを介して静電型トランスデューサ１００に印加される。なお、出力トランスＴの２次側巻線は中間タップを備えており、この中間タップと振動膜電極１２１との間に直流バイアス電源Ｅが印加される。また、出力トランスＴの２次側巻線のインダクタンスＬ２と静電型トランスデューサ１００の静電容量とにより、超音波周波数に対して反共振回路が構成されている。

上記構成において、可聴周波数波信号源１３１より出力される可聴周波数信号（オーディオ信号）により、キャリア波信号源１３２から出力される超音波周波数帯のキャリア波を変調器１３３により変調し、Ｄ級アンプ１で増幅した変調信号を、出力トランスＴの１次側巻線の両端に印加する。これにより、出力トランスＴの２次側巻線に接続された静電型トランスデューサ１００を駆動する。

この結果、上記変調信号が静電型トランスデューサ１００により有限振幅レベルの音波に変換され、この音波は媒質中（空気中）に放射されて媒質（空気）の非線形効果によって元の可聴周波数帯の信号音が自己再生される。つまり音波は空気を媒体として伝送する粗密波であるので、変調された超音波が伝播する過程で、空気の密な部分と疎な部分とが顕著に表れ、密な部分は音速が速く、疎な部分は音速が遅くなるので変調波自身に歪が生じ、その結果キャリア波（超音波）と可聴波（元オーディオ信号）に波形分離され、我々人間は２０ｋＨｚ以下の可聴音（元オーディオ信号）のみを聴くことができるという原理であり、一般にはバラメトリックアレイ効果と呼ばれている。

なお、図１４に示す例では、本発明のＤ級アンプの制御回路により、プッシュプル（Ｐｕｓｈ−Ｐｕｌｌ）型の静電型トランスデューサを駆動する例について説明したが、駆動対象となる負荷はプッシュプル型静電型トランスデューサに限定されず、他の種類の容量性の負荷をも好適に駆動することができる。例えば、振動膜の片面にだけ固定電極を配置し、振動膜を一方の側だけを吸引する構造のプル（Ｐｕｌｌ）型とよばれる静電型トランスデューサを駆動することもできる。

図１５は、プル（Ｐｕｌｌ）型の静電型トランスデューサの駆動回路の構成例を示す図である。図１５（Ａ）に示すプル（Ｐｕｌｌ）型の静電型トランスデューサ２００は、振動体（振動膜）として３〜１０μｍ程度の厚さのＰＥＴ（ポリエチレンテレフタレート樹脂）等の誘電体２１１（絶縁体の振動膜）を用いている。誘電体２１１に対しては、アルミ等の金属箔として形成される上側電極２１２がその上面部に蒸着等の処理によって一体形成されるとともに、真鍮で形成された下側電極２１３が誘電体２１１の下面部に接触するように設けられている。この下側電極２１３は、リード２２２が接続されるとともに、ベークライト等からなるベース板２１５に固定されている。

また、上側電極２１２は、リード２２１が接続されており、このリード２２１は直流バイアス電源２３０に接続されている。この直流バイアス電源２３０により上側電極２１２には５０〜１５０Ｖ程度の上電極吸着用の直流バイアス電圧が常時印加され、上側電極２１２が下側電極２１３側に吸着されるようになっている。２３１は信号源である。
誘電体２１１および上側電極２１２ならびにベース板２１５は、メタルリング２１６、２１７、および２１８、ならびにメッシュ２１９ともに、ケース２０１によってかしめられている。

下側電極２１３の誘電体２１１側の面には不均一な形状を有する数十〜数百μｍ程度の微小な溝（凹凸部）が複数形成されている。この微小な溝は、下側電極２１３と誘電体２１１との間の空隙となるので、上側電極２１２および下側電極２１３間の静電容量の分布が微小に変化する。このランダムな微小な溝は、下側電極２１３の表面を手作業でヤスリにより荒らすことで形成されている。プル（Ｐｕｌｌ）型の静電型トランスデューサでは、このようにして空隙の大きさや深さの異なる無数のコンデンサを形成することによって、周波数特性が広帯域となっている。

図１５（Ａ）に示すプル型の静電型トランスデューサを本発明のＤ級アンプの制御回路により駆動することができる。図１５（Ｂ）は、プル型の静電型トランスデューサをＤ級アンプで駆動する回路構成を示す図であり、プル（Ｐｕｌｌ）型の静電型トランスデューサ２００の等価静電容量をＣｐｕｌｌとして示している。
図１５（Ｂ）において、出力トランスＴを介してＤ級アンプ１からの出力を昇圧した後、プル型の静電型トランスデューサ（Ｃｐｌｌ）２００に印加するように構成されている。出力トランスＴの２次側巻線の一方の端子は、プル型の静電型トランスデューサ（Ｃｐｕｌｌ）２００の上側電極２１２に直流バイアス電源２３０を介して接続され、他方の端子は下側電極２１３にそれぞれ接続されている。

上記の構成により、静電型トランスデューサ２００の上側電極２１２と下側電極２１３とには、直流バイアス電圧に重畳した交流信号が印加される。このように、上側電極２１２に直流バイアス電圧と交流信号を印加することにより、上側電極２１２の下側電極２１３に対する吸引力が変化することにより、振動膜（誘電体）２１１が振動し、振動膜２１１から音波が放射される。

また、図１６は、圧電型超音波トランスデューサの駆動回路の構成例を示す図である。振動素子として圧電セラミックを用いて電気信号から超音波への変換を行う圧電型の超音波トランスデューサの構成例を示している。図１６（Ａ）は、バイモルフ型の圧電型トランスデューサ（超音波トランスデューサ）を示している。
図１６（Ａ）に示すバイモルフ型の圧電型トランスデューサ３０１は、２枚の圧電素子（圧電セラミック）３１１および３１２と、コーン３１３と、ケース３１４と、リード３１５および３１６と、スクリーン３１７とから構成されている。圧電素子３１１および３１２は、互いに貼り合わされていて、その貼り合わせ面と反対側の面にそれぞれリード３１５とリード３１６が接続されている。

図１６（Ａ）に示す圧電型のトランスデューサは容量性負荷であるが、本発明のＤ級アンプの制御回路を好適に使用することができる。図１６（Ｂ）は、圧電型の超音波トランスデューサの回路構成を示す図であり、バイモルフ型の圧電型トランスデューサ３０１の等価静電容量をＣｂｍとして示している。
図１６（Ｂ）において、出力トランスＴを介してＤ級アンプ１からの出力を昇圧した後、圧電型トランスデューサ（Ｃｂｍ）３０１に印加するように構成されている。出力トランスＴの２次側巻線の一方の端子は、圧電型トランスデューサ（Ｃｂｍ）３０１の一方の圧電素子３１１に接続され、他方の端子は他方の圧電素子３１２にそれぞれ接続されている。

上記の構成により、圧電型トランスデューサ３０１の圧電素子３１１と圧電素子３１２には、交流信号が印加される。これにより、圧電素子３１１、３１２が振動することにより、音波が放射される。
上述したように、静電型トランスデューサ等の容量性の負荷に、本発明のＤ級アンプの制御回路を使用することにより、Ｄ級アンプの出力段のスイッチングを開始、停止する際、スイッチング信号の最初と最後のパルスのパルス幅を１／２とすることにより、起動時のスイッチング電流にオフセット成分が発生するのを防ぐことができるようになり、その結果、起動、停止時に発生するポップノイズを小さくすることができる。
また、Ｄ級アンプの出力段のスイッチング開始、停止の際に、ＰＷＭ周波数（スイッチング周波数）を定格周波数よりも高い状態にすることにより、トランスデューサから発生する雑音をより低減できる。

[第６の実施の形態］
第５の実施の形態では、本発明のＤ級アンプの制御回路を使用した超音波スピーカの例について説明したが、本発明の第６の実施の形態として、本発明の超音波スピーカを用いた表示装置の例について説明する。
図１７は、表示装置の一例として、プロジェクタを例に取ったものであり、その使用状態を示したものである。同図に示すように、プロジェクタ（表示装置）４０１は視聴者４０３の後方に設置され、視聴者４０３の前方に設置されたスクリーン４０２に映像を投影するとともに、プロジェクタ４０１に搭載されている超音波スピーカによりスクリーン４０２の投影面に仮想音源を形成し、音声を再生するようになっている。

プロジェクタ４０１の外観構成を図１８に示す。プロジェクタ４０１は、映像をスクリーン等の投影面に投影する投影光学系を含むプロジェクタ本体４２０と、超音波周波数帯の音波を発振できる超音波トランスデューサ４２４Ａ，４２４Ｂを含んで構成され、音響ソースから供給される音声信号から可聴周波数帯の信号音を再生する超音波スピーカとが一体的に構成されている。本実施形態では、ステレオ音声信号を再生するために、投影光学系を構成するプロジェクタレンズ４３１を挟んで、左右に超音波スピーカを構成する超音波トランスデューサ４２４Ａ、４２４Ｂが搭載されている。

さらに、プロジェクタ本体４２０の底面には低音再生用スピーカ４２３が設けられている。また、４２５は、プロジェクタ本体４２０の高さ調整を行うための高さ調節ねじ、４２６は、空冷フアン用の排気口である。
また、プロジェクタ４０１では、超音波スピーカを構成する超音波トランスデューサとして、本発明のＤ級アンプの制御回路を備える静電型超音波トランスデューサを使用している。

次に、プロジェクタ４０１の電気的構成を図１９に示す。プロジェクタ４０１は、操作入力部４１０と、再生範囲設定部４１２、再生範囲制御処理部４１３、音声／映像信号再生部４１４、キャリア波発振源４１６、変調器４１８Ａ、４１８Ｂ、Ｄ級アンプ４２２Ａ、４２２Ｂ及び静電型超音波トランスデューサ４２４Ａ、４２４Ｂからなる超音波スピーカと、ハイパスフィルタ４１７Ａ、４１７Ｂと、ローパスフィルタ４１９と、ミキサ４２１と、パワーアンプ４２２Ｃと、低音再生用スピーカ４２３と、プロジェクタ本体４２０とを有している。なお、超音波トランスデューサ４２４Ａ，４２４Ｂは本発明のＤ級アンプ４２２Ａ，４２２Ｂにより駆動されるによる静電型超音波トランスデューサである。

プロジェクタ本体４２０は、映像を生成する映像生成部４３２と、生成された映像を投影面に投影する投影光学系４３３とを有している。このように、プロジェクタ４０１は、超音波スピーカ及び低音再生用スピーカ４２３と、プロジェクタ本体４２０とが一体化されて構成されている。
操作入力部４１０は、テンキー、数字キー、電源のオン、オフをおこなうための電源キーを含む各種機能キーを有している。再生範囲設定部４１２は、ユーザが操作入力部４１０をキー操作することにより再生信号（信号音）の再生範囲を指定するデータを入力できるようになっており、該データが入力されると、再生信号の再生範囲を規定するキャリア波の周波数が設定され、保持されるようになっている。再生信号の再生範囲の設定は、超音波トランスデューサ４２４Ａ，４２４Ｂの音波放射面から放射軸方向に再生信号が到達する距離を指定することにより行われる。

また、再生範囲設定部４１２は、音声／映像信号再生部４１４より映像内容に応じて出力される制御信号によりキャリア波の周波数が設定できるようになっている。
また、再生範囲制御処理部４１３は、再生範囲設定部４１２の設定内容を参照し、設定された再生範囲となるようキャリア波発振源４１６により生成されるキャリア波の周波数を変更するようにキャリア波発振源４１６を制御する機能を有する。

例えば、再生範囲設定部４１２の内部情報として、キャリア波周波数が５０ｋＨｚに対応する上記距離が設定されている場合、キャリア波発振源４１６に対して５０ｋＨｚで発振するように制御する。
再生範囲制御処理部４１３は、再生範囲を規定する超音波トランスデューサ４２４Ａ，４２４Ｂの音波放射面から放射軸方向に再生信号が到達する距離とキャリア波の周波数との関係を示すテーブルが予め記憶されている記憶部を有している。このテーブルのデータは、キャリア波の周波数と上記再生信号の到達距離との関係を実際に計測することにより得られる。

再生範囲制御処理部４１３は、再生範囲設定部４１２の設定内容に基づいて、上記テーブルを参照して設定された距離情報に対応するキャリア波の周波数を求め、該周波数となるようにキャリア波発振源４１６を制御する。
音声／映像信号再生部４１４は、例えば、映像媒体としてＤＶＤを用いるＤＶＤプレーヤーであり、再生した音声信号のうちＲチャンネルの音声信号は、ハイパスフィルタ４１７Ａを介して変調器４１８Ａに、Ｌチャンネルの音声信号はハイパスフィルタ４１７Ｂを介して変調器４１８Ｂに、映像信号はプロジェクタ本体４２０の映像生成部４３２にそれぞれ、出力されるようになっている。

また、音声／映像信号再生部４１４より出力されるＲチャンネルの音声信号とＬチャンネルの音声信号は、ミキサ４２１により合成され、ローパスフィルタ４１９を介してパワーアンプ４２２Ｃに入力されるようになっている。音声／映像信号再生部４１４は、音響ソースに相当する。
ハイパスフィルタ４１７Ａ，４１７Ｂは、それぞれ、Ｒチャンネル、Ｌチャンネルの音声信号における中高音域（第一の音域）の周波数成分のみを通過させる特性を有しており、またローパスフィルタは、Ｒチャンネル、Ｌチャンネルの音声信号における低音域（第二の音域）の周波数成分のみを通過させる特性を有している。

したがって、上記Ｒチャンネル、Ｌチャンネルの音声信号のうち中高音域の音声信号は、それぞれ超音波トランスデューサ４２４Ａ、４２４Ｂにより再生され、上記Ｒチャンネル、Ｌチャンネルの音声信号のうち低音域の音声信号は低音再生用スピーカ４２３により再生されることとなる。
なお、音声／映像信号再生部４１４はＤＶＤプレーヤーに限らず、外部から入力されるビデオ信号を再生する再生装置であってもよい。また、音声／映像信号再生部４１４は、再生される映像のシーンに応じた音響効果を出すために再生音の再生範囲を動的に変更するように、再生範囲設定部４１２に再生範囲を指示する制御信号を出力する機能を有している。

キャリア波発振源４１６は、再生範囲設定部４１２より指示された超音波周波数帯の周波数のキャリア波を生成し、変調器４１８Ａ，４１８Ｂに出力する機能を有している。
変調器４１８Ａ，４１８Ｂは、キャリア波発振源４１６から供給されるキャリア波を音声／映像信号再生部４１４から出力される可聴周波数帯の音声信号でＡＭ変調し、該変調信号を、それぞれＤ級アンプ４２２Ａ，４２２Ｂに出力する機能を有する。
超音波トランスデューサ４２４Ａ，４２４Ｂは、それぞれ、変調器４１８Ａ，４１８Ｂからパワーアンプ４２２Ａ，４２２Ｂを介して出力される変調信号により駆動され、該変調信号を有限振幅レベルの音波に変換して媒質中に放射し、可聴周波数帯の信号音（再生信号）を再生する機能を有する。

映像生成部４３２は、液晶ディスプレイ、プラズマディスプレイパネル（ＰＤＰ）等のディスプレイと、該ディスプレイを音声／映像信号再生部４１４から出力される映像信号に基づいて駆動する駆動回路等を有しており、音声／映像信号再生部４１４から出力される映像信号から得られる映像を生成する。
投影光学系４３３は、ディスプレイに表示された映像をプロジェクタ本体４２０の前方に設置されたスクリーン等の投影面に投影する機能を有している。

次に、上記構成からなるプロジェクタ４０１の動作について説明する。まず、ユーザのキー操作により操作入力部４１０から再生信号の再生範囲を指示するデータ（距離情報）が再生範囲設定部４１２に設定され、音声／映像信号再生部４１４に再生指示がなされる。
この結果、再生範囲設定部４１２には、再生範囲を規定する距離情報が設定され、再生範囲制御処理部４１３は、再生範囲設定部４１２に設定された距離情報を取り込み、内蔵する記憶部に記憶されているテーブルを参照し、上記設定された距離情報に対応するキャリア波の周波数を求め、該周波数のキャリア波を生成するようにキャリア波発振源４１６を制御する。

この結果、キャリア波発振源４１６は、再生範囲設定部４１２に設定された距離情報に対応する周波数のキャリア波を生成し、変調器４１８Ａ，４１８Ｂに出力する。
一方、音声／映像信号再生部４１４は、再生した音声信号のうちＲチャンネルの音声信号を、ハイパスフィルタ４１７Ａを介して変調器４１８Ａに、Ｌチャンネルの音声信号をハイパスフィルタ４１７Ｂを介して変調器４１８Ｂに、Ｒチャンネルの音声信号及びＬチャンネルの音声信号をミキサ４２１に出力し、映像信号をプロジェクタ本体４２０の映像生成部４３２にそれぞれ、出力する。

したがって、ハイパスフィルタ４１７Ａにより上記Ｒチャンネルの音声信号のうち中高音域の音声信号が変調器４１８Ａに入力され、ハイパスフィルタ４１７Ｂにより上記Ｌチャンネルの音声信号のうち中高音域の音声信号が変調器４１８Ｂに入力される。
また、上記Ｒチャンネルの音声信号及びＬチャンネルの音声信号はミキサ４２１により合成され、ローパスフィルタ４１９により上記Ｒチャンネルの音声信号及びＬチャンネルの音声信号のうち低音域の音声信号がパワーアンプ４２２Ｃに入力される。

映像生成部４３２では、入力された映像信号に基づいてディスプレイを駆動して映像を生成し、表示する。このディスプレイに表示された映像は、投影光学系４３３により、投影面、例えば、図１７に示すスクリーン４０２に投影される。
他方、変調器４１８Ａは、キャリア波発振源４１６から出力されるキャリア波をハイパスフィルタ４１７Ａから出力される上記Ｒチャンネルの音声信号における中高音域の音声信号でＡＭ変調し、Ｄ級アンプ４２２Ａに出力する。

また、変調器４１８Ｂは、キャリア波発振源４１６から出力されるキャリア波をハイパスフィルタ４１７Ｂから出力される上記Ｌチャンネルの音声信号における中高音域の音声信号でＡＭ変調し、Ｄ級アンプ４２２Ｂに出力する。
Ｄ級アンプ４２２Ａ，４２２Ｂにより増幅された変調信号は、それぞれ、超音波トランスデューサ４２４Ａ，４２４Ｂの前面側固定電極（上電極）１０１Ａと背面側固定電極（下電極）１０１Ｂ（図１３参照）との間に印加され、該変調信号は、有限振幅レベルの音波（音響信号）に変換され、媒質（空気中）に放射され、超音波トランスデューサ４２４Ａからは、上記Ｒチャンネルの音声信号における中高音域の音声信号が再生され、超音波トランスデューサ４２４Ｂからは、上記Ｌチャンネルの音声信号における中高音域の音声信号が再生される。

また、パワーアンプ４２２Ｃで増幅された上記Ｒチャンネル及びＬチャンネルにおける低音域の音声信号は低音再生用スピーカ４２３により再生される。
前述したように、超音波トランスデューサにより媒質中（空気中）に放射された超音波の伝播においては、その伝播に伴い音圧の高い部分では音速が高くなり、音圧の低い部分では音速は遅くなる。この結果、波形の歪みが発生する。

放射する超音波帯域の信号（キャリア波）を可聴周波数帯の信号で変調（ＡＭ変調）しておいた場合には、上記波形歪みの結果により、変調時に用いた可聴周波数帯の信号波が超音波周波数帯のキャリア波と分離して自己復調する形で形成される。その際、再生信号の広がりは超音波の特性からビーム状となり、通常のスピーカとは全く異なる特定方向のみに音が再生される。

超音波スピーカを構成する超音波トランスデューサ４２４Ａ、４２４Ｂから出力されるビーム状の再生信号は、投影光学系４３３により映像が投影される投影面（スクリーン）に向けて放射され、投影面で反射され拡散する。この場合に、再生範囲設定部４１２に設定されるキャリア波の周波数に応じて、超音波トランスデューサ４２４Ａ、４２４Ｂの音波放射面からその放射軸方向（法線方向）においてキャリア波から再生信号が分離されるまでの距離、キャリア波のビーム幅（ビームの拡がり角）が異なるために、再生範囲は、変化する。

プロジェクタ４０１における超音波トランスデューサ４２４Ａ，４２４Ｂを含んで構成される超音波スピーカによる再生信号の再生時の状態を図２０に示す。プロジェクタ４０１において、キャリア波が音声信号により変調された変調信号により超音波トランスデューサが駆動される際に、再生範囲設定部４１２により設定されたキャリア周波数が低い場合は、超音波トランスデューサ４２４の音波放射面からその放射軸方向（音波放射面の法線方向）においてキャリア波から再生信号が分離されるまでの距離、すなわち、再生地点までの距離が長くなる。

したがって、再生された可聴周波数帯の再生信号のビームは、比較的拡がらずに投影面（スクリーン）４０２に到達することとなり、この状態で投影面４０２において反射するので、再生範囲は、図２０において点線の矢印で示す可聴範囲Ａとなり、投影面４０２から比較的に遠くかつ狭い範囲でのみ再生信号（再生音）が聞こえる状態となる。
これに対して、再生範囲設定部４１２により設定されたキャリア周波数が上述した場合より高い場合は、超音波トランスデューサ４２４の音波放射面から放射される音波は、キャリア周波数が低い場合より絞られているが、超音波トランスデューサ４２４の音波放射面からその放射軸方向（音波放射面の法線方向）においてキャリア波から再生信号が分離されるまでの距離、すなわち、再生地点までの距離が短くなる。

したがって、再生された可聴周波数帯の再生信号のビームは、投影面４０２に到達する前に拡がって投影面４０２に到達することとなり、この状態で投影面４０２において反射するので、再生範囲は、図２０において実線の矢印で示す可聴範囲Ｂとなり、投影面４０２から比較的に近くかつ広い範囲でのみ再生信号（再生音）が聞こえる状態となる。
以上説明したように、本発明の表示装置（プロジェクタ等）では、本発明のＤ級アンプの制御回路を有する超音波トランスデューサを備えており、Ｄ級アンプの出力段のスイッチングを開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑え、起動、停止時に発生するポップノイズを小さくすることができる。

［第７の実施の形態］
本発明の第７実施形態として、本発明の印刷装置の一実施形態について説明する。
図２１は、本実施形態の印刷装置の概略構成図であり、図２１ａは、その平面図、図２１ｂは正面図である。図２１において、印刷媒体５０１は、図の右から左に向けて矢印方向に搬送され、その搬送途中の印字領域で印字される、ラインヘッド型印刷装置である。

図中の符号５０２は、印刷媒体５０１の搬送方向上流側に設けられた第１液体噴射ヘッド、符号５０３は、同じく下流側に設けられた第２液体噴射ヘッドであり、第１液体噴射ヘッド５０２の下方には印刷媒体５０１を搬送するための第１搬送部５０４が設けられ、第２液体噴射ヘッド５０３の下方には第２搬送部５０５が設けられている。第１搬送部５０４は、印刷媒体５０１の搬送方向と交差する方向（以下、ノズル列方向とも称す）に所定の間隔をあけて配設された４本の第１搬送ベルト５０６で構成され、第２搬送部５０５は、同じく印刷媒体５０１の搬送方向と交差する方向（ノズル列方向）に所定の間隔をあけて配設された４本の第２搬送ベルト５０７で構成される。

４本の第１搬送ベルト５０６と同じく４本の第２搬送ベルト５０７とは、互いに交互に隣り合うように配設されている。本実施形態では、これらの搬送ベルト５０６，５０７のうち、ノズル列方向右側２本の第１搬送ベルト５０６及び第２搬送ベルト５０７と、ノズル列方向左側２本の第１搬送ベルト５０６及び第２搬送ベルト５０７とを区分する。即ち、ノズル列方向右側２本の第１搬送ベルト５０６及び第２搬送ベルト５０７の重合部に右側駆動ローラ５０８Ｒが配設され、ノズル列方向左側２本の第１搬送ベルト５０６及び第２搬送ベルト５０７の重合部に左側駆動ローラ５０８Ｌが配設され、それより上流側に右側第１従動ローラ５０９Ｒ及び左側第１従動ローラ５０９Ｌが配設され、下流側に右側第２従動ローラ５１０Ｒ及び左側第２従動ローラ５１０Ｌが配設されている。これらのローラは、一連のように見られるが、実質的には図２１ａの中央部分で分断されている。

そして、ノズル列方向右側２本の第１搬送ベルト５０６は右側駆動ローラ５０８Ｒ及び右側第１従動ローラ５０９Ｒに巻回され、ノズル列方向左側２本の第１搬送ベルト５０６は左側駆動ローラ５０８Ｌ及び左側第１従動ローラ５０９Ｌに巻回され、ノズル列方向右側２本の第２搬送ベルト５０７は右側駆動ローラ５０８Ｒ及び右側第２従動ローラ５１０Ｒに巻回され、ノズル列方向左側２本の第２搬送ベルト５０７は左側駆動ローラ５０８Ｌ及び左側第２従動ローラ５１０Ｌに巻回されており、右側駆動ローラ５０８Ｒには右側電動モータ５１１Ｒが接続され、左側駆動ローラ５０８Ｌには左側電動モータ５１１Ｌが接続されている。

従って、右側電動モータ５１１Ｒによって右側駆動ローラ５０８Ｒを回転駆動すると、ノズル列方向右側２本の第１搬送ベルト５０６で構成される第１搬送部５０４及び同じくノズル列方向右側２本の第２搬送ベルト５０７で構成される第２搬送部５０５は、互いに同期し且つ同じ速度で移動し、左側電動モータ５１１Ｌによって左側駆動ローラ５０８Ｌを回転駆動すると、ノズル列方向左側２本の第１搬送ベルト５０６で構成される第１搬送部５０４及び同じくノズル列方向左側２本の第２搬送ベルト５０７で構成される第２搬送部５０５は、互いに同期し且つ同じ速度で移動する。但し、右側電動モータ５１１Ｒと左側電動モータ５１１Ｌの回転速度を異なるものとすると、ノズル列方向左右の搬送速度を変えることができ、具体的には右側電動モータ５１１Ｒの回転速度を左側電動モータ５１１Ｌの回転速度よりも大きくすると、ノズル列方向右側の搬送速度を左側よりも大きくすることができ、左側電動モータ５１１Ｌの回転速度を右側電動モータ５１１Ｒの回転速度よりも大きくすると、ノズル列方向左側の搬送速度を右側よりも大きくすることができる。そして、このようにノズル列方向、即ち搬送方向と交差する方向の搬送速度を調整することにより、印刷媒体５０１の搬送姿勢を制御することが可能となる。

第１液体噴射ヘッド５０２及び第２液体噴射ヘッド５０３は、例えばイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、ブラック（Ｋ）の４色の各色毎に、印刷媒体５０１の搬送方向にずらして配設されている。各液体噴射ヘッド５０２，５０３には、図示しない各色の液体タンクから液体供給チューブを介してインク等の液体が供給される。各液体噴射ヘッド５０２，５０３には、印刷媒体５０１の搬送方向と交差する方向に、複数のノズルが形成されており（即ちノズル列方向）、それらのノズルから同時に必要箇所に必要量の液滴を噴射することにより、印刷媒体５０１上に微小なドットを出力する。これを各色毎に行うことにより、第１搬送部５０４及び第２搬送部５０５で搬送される印刷媒体５０１を一度通過させるだけで、所謂１パスによる印刷を行うことができる。

液体噴射ヘッドの各ノズルから液体を噴射する方法としては、静電方式、ピエゾ方式、膜沸騰液体噴射方式などがあり、本実施形態ではピエゾ方式を用いた。ピエゾ方式は、アクチュエータであるピエゾ素子に駆動信号を与えると、キャビティ内の振動板が変位してキャビティ内に圧力変化を生じ、その圧力変化によって液滴がノズルから噴射されるというものである。そして、駆動信号の波高値や電圧増減傾きを調整することで液滴の噴射量を調整することが可能となる。なお、ピエゾ素子からなるアクチュエータは容量性負荷である。

第１液体噴射ヘッド５０２のノズルは第１搬送部５０４の４本の第１搬送ベルト５０６の間にだけ形成されており、第２液体噴射ヘッド５０３のノズルは第２搬送部５０５の４本の第２搬送ベルト５０７の間にだけ形成されている。これは、後述するクリーニング部によって各液体噴射ヘッド５０２，５０３をクリーニングするためであるが、このようにすると、どちらか一方の液体噴射ヘッドだけでは、１パスによる全面印刷を行うことができない。そのため、互いに印字できない部分を補うために第１液体噴射ヘッド５０２と第２液体噴射ヘッド５０３とを印刷媒体１の搬送方向にずらして配設しているのである。

第１液体噴射ヘッド５０２の下方に配設されているのが当該第１液体噴射ヘッド５０２をクリーニングする第１クリーニングキャップ５１２、第２液体噴射ヘッド５０３の下方に配設されているのが当該第２液体噴射ヘッド５０３をクリーニングする第２クリーニングキャップ５１３である。各クリーニングキャップ５１２，５１３は、何れも第１搬送部５０４の４本の第１搬送ベルト５０６の間、及び第２搬送部５０５の４本の第２搬送ベルト５０７の間を通過できる大きさに形成してある。これらのクリーニングキャップ５１２，５１３は、例えば液体噴射ヘッド５０２，５０３の下面、即ちノズル面に形成されているノズルを覆い且つ当該ノズル面に密着可能な方形有底のキャップ体と、その底部に配設された液体吸収体と、キャップ体の底部に接続されたチューブポンプと、キャップ体を昇降する昇降装置とで構成されている。そこで、昇降装置によってキャップ体を上昇して液体噴射ヘッド５０２，５０３のノズル面に密着する。その状態で、チューブポンプによってキャップ体内を負圧にすると、液体噴射ヘッド５０２，５０３のノズル面に開設されているノズルから液体や気泡が吸い出され、液体噴射ヘッド５０２，５０３をクリーニングすることができる。クリーニングが終了したら、クリーニングキャップ５１２，５１３を下降する。

第１従動ローラ５０９Ｒ，５０９Ｌの上流側には、給紙部５１５から供給される印刷媒体５０１の給紙タイミングを調整すると共に当該印刷媒体５０１のスキューを補正する、二個一対のゲートローラ５１４が設けられている。スキューとは、搬送方向に対する印刷媒体１の捻れである。また、給紙部５１５の上方には、印刷媒体５０１を供給するためのピックアップローラ５１６が設けられている。なお、図中の符号５１７は、ゲートローラ５１４を駆動するゲートローラモータである。

駆動ローラ５０８Ｒ，５０８Ｌの下方にはベルト帯電装置が配設されている。このベルト帯電装置は、駆動ローラ５０８Ｒ，５０８Ｌを挟んで第１搬送ベルト５０６及び第２搬送ベルト５０７に当接する帯電ローラ５２０と、帯電ローラ５２０を第１搬送ベルト５０６及び第２搬送ベルト５０７に押し付けるスプリング５２１と、帯電ローラ５２０に電荷を付与する電源５２２とで構成されており、帯電ローラ５２０から第１搬送ベルト５０６及び第２搬送ベルト５０７に電荷を付与してそれらを帯電する。一般に、これらのベルト類は、中・高抵抗体又は絶縁体で構成されているので、ベルト帯電装置によって帯電すると、その表面に印加された電荷が、同じく高抵抗体又は絶縁体で構成される印刷媒体５０１に誘電分極を生じせしめ、その誘電分極によって発生する電荷とベルト表面の電荷との間に生じる静電気力でベルトに印刷媒体５０１を吸着することができる。なお、帯電手段としては、所謂電荷を降らせるコロトロンなどでもよい。

従って、この印刷装置によれば、ベルト帯電装置で第１搬送ベルト５０６及び第２搬送ベルト５０７の表面を帯電し、その状態でゲートローラ５１４から印刷媒体５０１を給紙し、図示しない拍車やローラで構成される紙押えローラで印刷媒体５０１を第１搬送ベルト５０６に押し付けると、前述した誘電分極の作用によって印刷媒体５０１は第１搬送ベルト５０６の表面に吸着される。この状態で、電動モータ５１１Ｒ，５１１Ｌによって駆動ローラ５０８Ｒ，５０８Ｌを回転駆動すると、その回転駆動力が第１搬送ベルト５０６を介して第１従動ローラ５０９Ｒ，５０９Ｌに伝達される。

このようにして印刷媒体５０１を吸着した状態で第１搬送ベルト５０６を搬送方向下流側に移動して印刷媒体５０１を第１液体噴射ヘッド５０２の下方に移動し、当該第１液体噴射ヘッド５０２に形成されているノズルから液滴を噴射して印刷を行う。この第１液体噴射ヘッド５０２による印刷が終了したら、印刷媒体５０１を搬送方向下流側に移動して第２搬送部５０５の第２搬送ベルト５０７に乗り移らせる。前述したように、第２搬送ベルト５０７もベルト帯電装置によって表面が帯電しているので、前述した誘電分極の作用によって印刷媒体５０１は第２搬送ベルト５０７の表面に吸着される。

この状態で、第２搬送ベルト５０７を搬送方向下流側に移動して印刷媒体５０１を第２液体噴射ヘッド５０３の下方に移動し、当該第２液体噴射ヘッド５０３に形成されているノズルから液滴を噴射して印刷を行う。この第２液体噴射ヘッド５０３による印刷が終了したら、印刷媒体５０１を更に搬送方向下流側に移動し、図示しない分離装置で印刷媒体５０１を第２搬送ベルト５０７の表面から分離しながら排紙部に排紙する。

また、第１及び第２液体噴射ヘッド５０２，５０３のクリーニングが必要なときには、前述したように第１及び第２クリーニングキャップ５１２，５１３を上昇して第１及び第２液体噴射ヘッド５０２，５０３のノズル面にキャップ体を密着し、その状態でキャップ体内を負圧にすることで第１及び第２液体噴射ヘッド５０２，５０３のノズルから液体や気泡を吸い出してクリーニングし、然る後、第１及び第２クリーニングキャップ５１２，５１３を下降する。

この印刷装置内には、自身を制御するための制御装置が設けられている。この制御装置は、例えばパーソナルコンピュータ、デジタルカメラ等のホストコンピュータから入力された印刷データに基づいて、印刷装置や給紙装置等を制御することにより印刷媒体に印刷処理を行うものである。図２２には、本実施形態の印刷装置の制御装置から液体噴射装置５０２、５０３に供給され、ピエゾ素子からなるアクチュエータを駆動するための駆動信号ＣＯＭの一例を示す。本実施形態では、０Ｖを中心に、＋側にも−側にも電位が変化するバイポーラ信号とした。この駆動信号ＣＯＭの立上がり部分がノズルに連通するキャビティ（圧力室）の容積を拡大して液体を引込む（液体の噴射面を考えればメニスカスを引き込むとも言える）段階であり、駆動信号ＣＯＭの立下がり部分がキャビティの容積を縮小して液体を押出す（液体の噴射面を考えればメニスカスを押出すとも言える）段階であり、液体を押出した結果、液滴がノズルから噴射される。

この電圧台形波からなる駆動信号ＣＯＭの電圧増減傾きや波高値を種々に変更することにより、液体の引込量や引込速度、液体の押出量や押出速度を変化させることができ、これにより液滴の噴射量を変化させて異なる大きさのドットを得ることができる。従って、複数の駆動信号ＣＯＭを時系列的に連結する場合でも、そのうちから単独の駆動信号ＣＯＭを選択してアクチュエータに供給し、液滴を噴射したり、複数の駆動信号ＣＯＭを選択してアクチュエータに供給し、液滴を複数回噴射したりすることで種々の大きさのドットを得ることができる。即ち、液体が乾かないうちに複数の液滴を同じ位置に着弾すると、実質的に大きな液滴を噴射するのと同じことになり、ドットの大きさを大きくすることできるのである。このような技術の組合せによって多階調化を図ることが可能となる。なお、図２２の左端の駆動信号ＣＯＭは、液体を引込むだけで押出していない。これは、微振動と呼ばれ、液滴を噴射せずに、例えばノズルの乾燥を抑制防止したりするのに用いられる。

図２３には、前記駆動信号ＣＯＭを創成出力するために制御装置内に構築された駆動信号出力回路の一例を示す。図中の符号５２２はピエゾ素子からなるアクチュエータであり、符号５２３は、各アクチュエータに接続されて、それらを駆動信号ＣＯＭに断続するためのトランスミッションゲートからなる選択スイッチである。選択スイッチ５２３は、ノズル選択回路５２４によってオン・オフされ、ノズル選択回路５２４は、ホストコンピュータから入力されたノズル選択データに応じて選択スイッチ５２３をオン・オフ制御する。

この駆動信号出力回路は、駆動信号ＣＯＭの元、つまりアクチュエータの駆動を制御する信号の基準となる駆動波形信号ＷＣＯＭを生成すると共にＨｉｇｈレベルでスイッチング起動指令、Ｌｏｗレベルでスイッチング停止指令となる起動指令信号ＳＷ＿ＯＮを出力する駆動波形信号発生回路５２５と、駆動波形信号発生回路５２５で生成された駆動波形信号ＷＣＯＭをパルス変調する変調回路５２６と、変調回路５２６でパルス変調された変調信号を電力増幅するデジタル電力増幅器、所謂Ｄ級アンプ５２８と、Ｄ級アンプ５２８で電力増幅された電力増幅変調信号を平滑化してアクチュエータ５２２に供給する平滑フィルタ５２９を備えて構成される。

駆動波形信号発生回路５２５は、予め設定されたデジタルデータを時系列に組み合わせて駆動波形信号ＷＣＯＭとして出力する。この駆動波形信号ＷＣＯＭをパルス変調する変調回路５２６には、一般的なパルス幅変調（ＰＷＭ）回路を用いた。なお、パルス幅変調回路に代えてパルス密度変調（ＰＤＭ）回路、パルス周波数変調（ＰＦＭ）回路、パルス位相変調（ＰＰＭ）回路などを用いてもよい。Ｄ級アンプ５２８は、前記第３実施形態の図６と同様に、実質的に電力を増幅するためのハイサイドのスイッチング素子Ｍ１及びローサイドのスイッチング素子Ｍ２からなるハーフブリッジＤ級出力段５３１と、変調回路５２６からの変調信号に基づいて、それらのスイッチング素子Ｍ１、Ｍ２のゲート−ソース間信号ＧＡＨ、ＧＡＬを調整するためのゲート駆動回路５３０とを備えて構成されている。平滑フィルタ５２９は、前記第１実施形態の図１と同様に、コイルＬ１とコンデンサＣ１の組合せからなるローパスフィルタで構成される。起動指令信号ＳＷ＿ＯＮに対する制御態様は、前記第１実施形態、第２実施形態、第４実施形態と同様である。

前述のようにハイサイド及びローサイドのスイッチング素子がデジタル駆動される場合には、ＯＮ状態のスイッチング素子に電流が流れるが、ドレイン−ソース間の抵抗値は非常に小さく、損失は殆ど発生しない。また、ＯＦＦ状態のスイッチング素子には電流が流れないので損失は発生しない。従って、このＤ級アンプ５２８の損失は極めて小さく、小型のＭＯＳＦＥＴ等のスイッチング素子を使用することができ、冷却用放熱板などの冷却手段も不要である。ちなみに、トランジスタをリニア駆動するときの効率が３０％程度であるのに対し、Ｄ級アンプの効率は９０％以上である。また、トランジスタの冷却用放熱板は、トランジスタ一つに対して６０ｍｍ角程度の大きさが必要になるので、こうした冷却用放熱板が不要になると、実際のレイアウト面で圧倒的に有利である。また、起動指令信号ＳＷ＿ＯＮに対する制御態様から、前記第１実施形態、第２実施形態、第４実施形態と同様の効果が得られる。

図２４には、本実施形態の印刷装置の更なる変形例を示す。この変形例では、前記第３実施形態の図８と同様に、Ｄ級アンプ５２８の出力をフィードバックする構成が付加されている。具体的には、Ｄ級アンプ５２８の出力（平滑フィルタ５２９の出力）をアッテネータ５３２で減衰させた後、増幅器５３３を介して出力電圧フィードバック信号ＦＢとして変調回路５２６にフィードバックする。この例の起動指令信号ＳＷ＿ＯＮに対する制御態様は、前記第３実施形態と同様であり、本実施形態でも、それらと同様の効果が得られる。

以上説明したように、本実施形態の印刷装置によれば、Ｄ級アンプの出力段のスイッチング開始、停止時に発生する出力電圧の発振（リンギング）を小さく抑えることができ、これにより負荷や素子を保護することができる。同時に、Ｄ級アンプ起動時の発振が減衰するまでに要する時間も短くなるため、Ｄ級アンプの起動後速やかに液体噴射動作（印刷動作）を開始することができる。特に、装置の低消費電力化のために頻繁にＤ級アンプの起動・停止を繰り返すような場合には、印刷のスループットを向上させることができる。
以上、本発明の実施の形態について説明したが、本発明の、Ｄ級アンプの制御回路、容量性負荷の駆動回路、静電型トランスデューサ、超音波スピーカ、表示装置、及び印刷装置は、上述の図示例にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。

本発明の基本的な回路構成を示すブロック図。第１の実施の形態におけるＰＷＭ変調回路の回路構成例を示す図。図２に示すＰＷＭ変調回路の動作を示すタイミングチャート。スイッチング起動時のスイッチング電圧、電流波形例を示す図。スイッチング起動時の出力電圧波形例を示す図。第２の実施の形態におけるＰＷＭ変調回路の回路構成例を示す図。図６に示すＰＷＭ変調回路の動作を示すタイミングチャート。本発明のＤ級アンプの他の回路構成を示すブロック図。第３の実施の形態におけるＰＷＭ変調回路の回路構成例を示す図。図９に示すＰＷＭ変調回路の動作を示すタイミングチャート。第４の実施の形態におけるＰＷＭ変調回路の回路構成例を示す図。図１１に示すＰＷＭ変調回路の動作を示すタイミングチャート。Ｄ級アンプで駆動する静電型トランスデューサの一例を示す図。超音波スピーカの構成例を示す図。プル型の静電型トランスデューサの駆動回路の構成例を示す図。圧電型超音波トランスデューサの駆動回路の構成例を示す図。プロジェクタの構成例を示す図。図１７に示すプロジェクタの概観構成を示す図。図１７に示したプロジェクタの電気的構成例を示す図。超音波トランスデューサによる再生信号の再生状態を示す図。印刷装置の構成例を示す図。アクチュエータ駆動信号を示す図。駆動信号出力回路の構成例を示す図。駆動信号出力回路の構成例を示す図。

符号の説明

１、２…Ｄ級アンプ、１１…ＰＷＭ変調回路、１２…ゲート駆動回路、１３…Ｄ級出力段、１４…低域通過フィルタ、１５…負荷、２１…クロック発振器、２２…分周器、２３…ＵＰ／ＤＯＷＮカウンタ、２４…コンパレータ、２５…フリップフロップ（ＦＦＡ）、２７…ＡＮＤ（１）ゲート、３１…レジスタ（１）、３２…レジスタ（２）、３３…ディレイタイマ（１）、３４…フリップフロップ（ＦＦＢ）、３５…マルチプレクサ、３６…ＡＮＤ（２）ゲート、３７…ＯＲ（１）ゲート３８…スイッチ回路、４１…アッテネータ、４２…増幅器、５１…出力振幅検出回路、５３…ＯＲ（２）ゲート、５４…ＡＮＤ（３）ゲート、５５…フリップフロップ（ＦＦＣ）、５６…ディレイタイマ（２）、１００…プッシュプル型の静電型トランスデューサ、１０１…固定電極、１０１Ａ…前面側固定電極、１０１Ｂ…背面側固定電極、１１１…支持部材、１１２…振動膜、１１４Ａ、１１４Ｂ…貫通孔、１１６…直流電源、１１８Ａ、１１８Ｂ…交流信号、１２０…絶縁膜、１２１…振動膜電極、１３１…可聴周波数波信号源、１３２…キャリア波信号源、１３３…変調器、２００…プル型の静電型トランスデューサ、２１１…誘電体（振動膜）、２１２…上側電極、２１３…下側電極、２３０…直流バイアス電源、２３１…信号源、３０１…圧電型トランスデューサ、３１１、３１２…圧電素子、４０１…プロジェクタ、４０２…スクリーン、４０２…投影面（スクリーン）、４１０…操作入力部、４１２…再生範囲設定部、４１３…再生範囲制御処理部、４１４…音声／映像信号再生部、４１６…キャリア波発振源、４１７Ａ，４１７Ｂ…ハイパスフィルタ、４１８Ａ，４１８Ｂ…変調器、４１９…ローパスフィルタ、４２０…プロジェクタ本体、４２１…ミキサ、４２２Ａ，４２２Ｂ…Ｄ級アンプ、４２２Ｃ…パワーアンプ、４２３…低音再生用スピーカ、４２４Ａ、４２４Ｂ…静電型超音波トランスデューサ、４３１…プロジェクタレンズ、４３２…映像生成部、４３３…投影光学系、５０１…印刷媒体、５０２、５０３…液体噴射ヘッド、５０４、５０５…搬送部、５２２…アクチュエータ、５２３…選択スイッチ、５２４…ノズル選択回路、５２５…駆動波形信号発生回路、５２６…変調回路、５２８…Ｄ級アンプ、５２９…平滑フィルタ、５３０…ゲート駆動回路、５３１…Ｄ級出力段、５３２…アッテネータ、５３３…増幅器

Claims

第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御方法であって、
Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さよりも短い期間に設定する第一の手順と、
Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さよりも短い期間に設定する第二の手順の
両方またはいずれか一方の手順を含むことを
特徴とするＤ級アンプの制御方法。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御方法であって、
Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手順と、
Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手順と、
を含むことを特徴とする請求項１に記載のＤ級アンプの制御方法。
Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、
スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順と、
を含むことを特徴とする請求項１または請求項２に記載のＤ級アンプの制御方法。
Ｄ級アンプの出力の振幅を検出する出力振幅検出手順と、
Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手順と、
スイッチングを開始した後、前記出力振幅検出手順において検出される振幅が略０に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手順と、
を含むことを特徴とする請求項１または請求項２に記載のＤ級アンプの制御方法。
Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、
前記第三の周波数に変更した後、所定時間経過後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、
を含むことを特徴とする請求項３または請求項４に記載のＤ級アンプの制御方法。
Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手順と、
前記第三の周波数に変更した後、前記出力振幅検出手順において検出される振幅が略０に収束した後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手順と、
を含むことを特徴とする請求項４に記載のＤ級アンプの制御方法。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、
Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とするＤ級アンプの制御回路。
Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、スイッチングを開始した後、所定時間経過後に前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段とを備えることを特徴とする請求項７に記載のＤ級アンプの制御回路。
Ｄ級アンプの出力の振幅を検出する出力振幅検出手段と、
Ｄ級アンプの出力段のスイッチングを開始する際のスイッチング周波数を第一の周波数に設定する手段と、
スイッチングを開始した後、前記出力振幅検出手段において検出される振幅が略０に収束した後に、前記スイッチング周波数を前記第一の周波数から、前記第一の周波数よりも低い第二の周波数に変更する手段と、
を備えることを特徴とする請求項７に記載のＤ級アンプの制御回路。
Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、
前記第三の周波数に変更した後、所定時間経過後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、
を備えることを特徴とする請求項７、８または請求項９に記載のＤ級アンプの制御回路。
Ｄ級アンプの出力段のスイッチングを停止する際、前記スイッチング周波数を前記第二の周波数から、前記第二の周波数よりも高い第三の周波数に変更する手段と、
前記第三の周波数に変更した後、前記出力振幅検出手段において検出される振幅が略０に収束した後に、Ｄ級アンプの出力段のスイッチングを停止するか、あるいは出力ミュート制御を行う手段と、
を備えることを特徴とする請求項１０に記載のＤ級アンプの制御回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、
回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、
前記クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、
前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、
入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、
スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持するフリップフロップと、
前記コンパレータの出力と前記フリップフロップの出力との論理積を出力するＡＮＤゲートと、
を備えることを特徴とするＤ級アンプの制御回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、
回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、
第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、
前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、
前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、
入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、
スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮの値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、
前記ＵＰ／ＤＯＷＮ信号をカウント基準として、前記第一のフリップフロップからの出力信号を所定カウント数遅延させた信号ＤＥＬＡＹを生成する遅延器と、
前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ信号との論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、
前記コンパレータの出力と前記第二のフリップフロップの出力との論理積を出力するＡＮＤゲートと、を備え、
前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、
前記スイッチは、前記第一のフリップフロップからの出力信号と前記遅延器からの出力信号ＤＥＬＡＹとの論理積の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とするＤ級アンプの制御回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、
回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、
第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、
前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、
前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、
入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、
Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路と、
スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮと、前記出力振幅検出回路からの出力信号ＤＥＬＡＹ１と、の論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、
前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するＡＮＤゲートと、
前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ１信号との論理積の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、
前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、
前記出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束（振幅約０の状態が所定時間継続）した時点で、前記ＳＷ＿ＯＮ信号の値が１であれば、前記ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆に前記ＳＷ＿ＯＮ信号の値が０であれば、前記ＤＥＬＡＹ１信号の値を１から０に遷移させるように構成され、
前記スイッチは、前記第二のフリップフロップから出力される信号の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていること
を特徴とするＤ級アンプの制御回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの制御回路であって、
回路内の動作基準クロック信号ＣＬＫを生成するクロック発振器と、
第一の分周比を格納する第一のレジスタと、第一の分周比よりも大きい第二の分周比を格納する第二のレジスタと、前記第一のレジスタから出力される第一の分周比と前記第二のレジスタから出力される第二の分周比とを切り換えて出力するスイッチと、
前記クロック信号ＣＬＫをカウントするプログラマブルカウンタを備え、前記スイッチから出力される分周比に応じて、クロック信号ＣＬＫを分周し、ＵＰ／ＤＯＷＮ信号として出力する分周器と、
前記クロック信号ＣＬＫをカウントするカウンタであって、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジ及び立ち下がりエッジに同期してカウント値が所定値にリセットされるか、もしくは前記ＵＰ／ＤＯＷＮ信号のレベルに応じてアップカウント、もしくはダウンカウントするように構成されているカウンタと、
入力信号のレベル値と、前記カウンタのカウント値とを比較し、その大小関係を二値に変換して出力するコンパレータと、
前記ＵＰ／ＤＯＷＮ信号をカウント基準として、スイッチング動作のオン、オフを指令する信号ＳＷ＿ＯＮを所定カウント数遅延させた信号ＤＥＬＡＹ２を生成する遅延器と、
前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ２信号との論理和の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第一のフリップフロップと、
前記コンパレータの出力と前記第一のフリップフロップの出力との論理積を出力するＡＮＤゲートと、
Ｄ級アンプの出力の振幅が０に収束しているかどうかを検出し、検出信号ＤＥＬＡＹ１として出力する出力振幅検出回路と、
前記ＳＷ＿ＯＮ信号と前記ＤＥＬＡＹ１信号との論理積の値を、前記ＵＰ／ＤＯＷＮ信号の立ち上がりエッジもしくは立ち下がりエッジに同期して出力し、保持する第二のフリップフロップと、を備え、
前記ＳＷ＿ＯＮ信号は、スイッチング動作がオンの時には１の値を、スイッチング動作がオフの時には０の値をとり、
前記出力振幅検出回路は、Ｄ級アンプの出力の振幅が略０に収束（振幅約０の状態が所定時間継続）した時点で、前記ＳＷ＿ＯＮ信号の値が１であれば、前記ＤＥＬＡＹ１信号の値を０から１に遷移させ、逆に前記ＳＷ＿ＯＮ信号の値が０であれば、前記ＤＥＬＡＹ１信号の値を１から０に遷移させるように構成され、
前記スイッチは、前記第二のフリップフロップからの出力信号の値が０の場合には前記第一の分周比を、１の場合には前記第二の分周比を、前記分周器に出力するように構成されていることを特徴とするＤ級アンプの制御回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に容量性の負荷が接続された容量性負荷の駆動回路であって、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とする容量性負荷の駆動回路。
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備えるとともに、入力信号をパルス変調した変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプによって駆動されるトランスデューサであって、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とするトランスデューサ。
前記トランスデューサは、
複数の孔が形成された第一の面側の固定電極と、
前記第一の面側の固定電極と対をなす複数の孔が形成された第二の面側の固定電極と、
前記一対の固定電極に挟まれるとともに導電層を有し、該導電層に直流バイアス電圧が印加される振動膜とで構成されている静電型トランスデューサであること
を特徴とする請求項１７に記載のトランスデューサ。
可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、
第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成する超音波スピーカであって、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とする超音波スピーカ。
音響ソースから供給される音声信号を再生し可聴周波数帯の信号音を再生する超音波スピーカと、映像を投影面に投影する投影光学系とを備える表示装置であって、
前記超音波スピーカは、
可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記Ｄ級アンプは、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とする表示装置。
音響ソースから供給される音声信号のうち第一の音域の信号を再生する超音波スピーカと、前記音響ソースから供給される音声信号のうち前記第一の音域よりも低い第二の音域の信号を再生する低音再生用スピーカと、を有する指向性音響システムであって、
前記超音波スピーカは、
可聴周波数帯の信号波を生成する可聴周波数信号源と、超音波周波数帯のキャリア波を生成し、出力するキャリア波信号源と、前記キャリア波を前記可聴周波数帯の信号波により変調する変調器と、前記変調器から出力される変調信号をさらにパルス変調するパルス変調器とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に超音波トランスデューサを接続して構成するとともに、前記Ｄ級アンプは、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とする指向性音響システム。
容量性負荷からなるアクチュエータで駆動される液体噴射装置の複数のノズルから印刷媒体に液体を噴射して印刷を行う印刷装置であって、
前記液体噴射装置は、
前記アクチュエータの駆動を制御する信号の基本となる駆動波形信号を生成する駆動波形信号発生回路と、前記駆動波形信号をパルス変調する変調回路とを備えるとともに、第一の電源に接続されたハイサイドのスイッチング素子と第二の電源もしくはグラウンドに接続されたローサイドのスイッチング素子とを接続したトーテムポール型の出力回路と、前記出力回路の出力端側に接続される低域通過フィルタとで構成される回路を一組以上備え、前記パルス変調器で変調された変調信号により前記出力回路の各スイッチング素子をオン、オフ制御することによって電力増幅を行うＤ級アンプの出力端子間に前記アクチュエータを接続して構成するとともに、前記Ｄ級アンプは、
前記Ｄ級アンプの出力段のスイッチングを開始する際、開始直後にハイサイドもしくはローサイドのスイッチング素子をオンさせる第一のスイッチング期間の長さを、前記第一のスイッチング期間に続いて、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第二のスイッチング期間の長さの１／２とする手段と、
前記Ｄ級アンプの出力段のスイッチングを停止する際、停止直前にハイサイドもしくはローサイドのスイッチング素子をオンさせる第四のスイッチング期間の長さを、前記第四のスイッチング期間の直前に、ローサイドもしくはハイサイドのスイッチング素子をオンさせる第三のスイッチング期間の長さの１／２とする手段と、
を備えることを特徴とする印刷装置。