JP2013235082A - 電気光学装置の製造方法、電気光学装置、電子機器 - Google Patents

電気光学装置の製造方法、電気光学装置、電子機器 Download PDF

Info

Publication number
JP2013235082A
JP2013235082A JP2012106490A JP2012106490A JP2013235082A JP 2013235082 A JP2013235082 A JP 2013235082A JP 2012106490 A JP2012106490 A JP 2012106490A JP 2012106490 A JP2012106490 A JP 2012106490A JP 2013235082 A JP2013235082 A JP 2013235082A
Authority
JP
Japan
Prior art keywords
electrode
electro
forming
insulating film
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2012106490A
Other languages
English (en)
Inventor
Takashi Egami
孝史 江上
Satoshi Ito
智 伊藤
Hisaaki Nakajima
寿明 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012106490A priority Critical patent/JP2013235082A/ja
Publication of JP2013235082A publication Critical patent/JP2013235082A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】画素ごとに所望の電気容量の蓄積容量を備えた電気光学装置の製造方法、電気光学装置、電子機器を提供すること。
【解決手段】本適用例の電気光学装置の製造方法は、蓄積容量16の一対の電極のうち一方の電極としての下容量電極16aを形成する工程と、下容量電極16aの外縁部を覆うスペーサー絶縁膜13を形成する工程と、下容量電極16aとスペーサー絶縁膜13とを覆って誘電体膜16cを形成する工程と、誘電体膜16cを介して下容量電極16aと重なり合うように他方の電極としての上容量電極16bを形成する工程と、を備え、スペーサー絶縁膜13を形成する工程は、下容量電極16aを覆う絶縁膜前駆体13aを形成する工程と、パターニングされたレジスト70を用いて、絶縁膜前駆体13aと下容量電極16aとを選択的にエッチングしてスペーサー絶縁膜13を形成し、下容量電極16aに凹部16adを形成する工程と、を含む。
【選択図】図9

Description

本発明は、電気光学装置の製造方法、電気光学装置、電子機器に関する。
電気光学装置として、一方の基板に形成された、画素電極と、該画素電極に対応して設けられたスイッチング素子としてのトランジスターと、他方の基板に形成され該画素電極に対向する対向電極と、一方の基板と他方の基板と間に挟持された電気光学素子としての液晶層とを備えるアクティブ駆動方式の液晶表示装置が知られている。
このような液晶表示装置では、画像情報に基づいた駆動電位がトランジスターを介して選択的に画素電極に与えられる。与えられた駆動電位は画素電極と対向電極との間に挟まれた液晶層からなる液晶容量によって保持される。また、液晶容量に保持された駆動電位のリークを防ぐ目的で、液晶容量とは別に蓄積容量が設けられる。
例えば特許文献1には、下側電極、誘電体膜、上側電極が順に積層され、下側電極の端面を被覆して上側電極との間に介挿されたスペーサー絶縁膜を含む蓄積容量の構成が開示されている。このような蓄積容量によれば、スペーサー絶縁膜によって下側電極の端面と上側電極の端面との層間距離が増大するので、端面リークが生じ難いとしている。
また、例えば特許文献2には、基板に溝(またはトレンチ凹部)を設け、溝の中に少なくとも一部が形成された保持容量素子が開示されている。この保持容量素子によれば、基板上において保持容量素子を形成する領域が小さくなっても、必要な容量値を確保することができるとしている。
特開2006−276118号公報 特開2003−152086号公報
上記特許文献1の蓄積容量は、下側電極の外縁がスペーサー絶縁膜で覆われているため、蓄積容量として寄与する電極面積が小さくなり、所望の電気容量を確保するのが難しいという課題がある。この課題を解決するために、上記特許文献2の保持容量素子の構造を採用することが考えられるが、予め基板に溝を形成する工程が増えるので、電気光学装置の製造工程が複雑になり、生産性が低下してしまうという課題があった。
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
[適用例1]本適用例に係る電気光学装置の製造方法は、複数の画素と、前記画素ごとに対応して設けられた蓄積容量とを有する電気光学装置の製造方法であって、前記蓄積容量の一対の電極のうち一方の電極を形成する工程と、前記一方の電極に凹部を形成する工程と、前記凹部が形成された前記一方の電極を覆って誘電体膜を形成する工程と、前記誘電体膜を介して前記一方の電極と重なり合うように前記一対の電極のうち他方の電極を形成する工程と、を備えたことを特徴とする。
この方法によれば、一方の電極に凹部を形成することより、蓄積容量として電気的に機能する電極面積を増やすことができるので、平面視で限られた領域に蓄積容量を形成する場合でも所望の電気容量を有する蓄積容量を備えた電気光学装置を製造することができる。
[適用例2]本適用例に係る電気光学装置の製造方法は、複数の画素と、前記画素ごとに対応して設けられた蓄積容量とを有する電気光学装置の製造方法であって、前記蓄積容量の一対の電極のうち一方の電極を形成する工程と、前記一方の電極の外縁部を覆うスペーサー絶縁膜を形成する工程と、前記一方の電極と前記スペーサー絶縁膜とを覆って誘電体膜を形成する工程と、前記誘電体膜を介して前記一方の電極と重なり合うように前記一対の電極のうち他方の電極を形成する工程と、を備え、前記スペーサー絶縁膜を形成する工程は、前記一方の電極を覆う絶縁膜前駆体を形成する工程と、前記絶縁膜前駆体をレジストで覆い、パターニングされた前記レジストを用いて、前記絶縁膜前駆体と前記一方の電極とを選択的にエッチングして、前記スペーサー絶縁膜を形成すると共に、前記一方の電極に凹部を形成する工程と、を含むことを特徴とする。
この方法によれば、スペーサー絶縁膜を形成する工程では、スペーサー絶縁膜が形成されると共に、一方の電極に凹部が形成される。一方の電極に凹部を形成することにより、蓄積容量として電気的に機能する電極面積を増やすことができる。また、一方の電極の外縁部がスペーサー絶縁膜で覆われるので、蓄積容量の外縁において一方の電極の端面と他方の電極の端面との距離が広がって、一方の電極の端面と他方の電極の端面との間における電気的なリークが低減される。すなわち、平面視で限られた領域に蓄積容量を形成する場合でも、所望の電気容量を有すると共に安定した電気特性を有する蓄積容量を備えた電気光学装置を効率よく製造することができる。
[適用例3]上記適用例に係る電気光学装置の製造方法において、前記一方の電極を形成する工程は、第1電極層に第2電極層を積層して前記一方の電極を形成し、前記凹部を形成する工程は、前記第2電極層に前記凹部を形成するとしてもよい。
この方法によれば、第1電極層には凹部が形成されないので、第1電極層と第2電極層に跨って凹部を形成する場合に比べて、電気的に安定した蓄積容量を形成することができる。
[適用例4]上記適用例に係る電気光学装置の製造方法において、前記第1電極層が金属層であり、前記第2電極層が金属窒化物層であることが好ましい。
この方法によれば、金属窒化物層は、金属層に比べて化学的に安定しているため、例えば、第1電極層の酸化や損傷を第2電極層によって保護することができる。
[適用例5]上記適用例に係る電気光学装置の製造方法において、前記絶縁膜前駆体及び前記一方の電極のエッチングはドライエッチングを用いて行われ、前記絶縁膜前駆体のエッチング用処理ガスと、前記一方の電極の前記第2電極層のエッチング用処理ガスとでは成分が異なることを特徴とする。
この方法によれば、絶縁膜前駆体をドライエッチングする場合と、一方の電極の第2電極層をドライエッチングする場合とで、それぞれ適切なエッチング用処理ガスを選択できる。同一のエッチング用処理ガスを用いて絶縁膜前駆体と金属窒化物層で構成された第2電極層とをドライエッチングすることは可能であるものの、とりわけ金属窒化物層のドライエッチングにおいて除去し難い残渣が発生するおそれがある。そこで、金属窒化物のドライエッチング時には残渣が発生し難いエッチング用処理ガスを用いることが好ましい。
[適用例6]本適用例に係る電気光学装置は、複数の画素と、前記画素ごとに対応して設けられた蓄積容量と、を備え、前記蓄積容量は、一対の電極と、前記一対の電極間に形成された誘電体膜と、前記一対の電極のうち一方の電極に形成された凹部と、を有することを特徴とする。
この構成によれば、一方の電極に凹部が形成されているので、蓄積容量として電気的に機能する電極面積が増え、平面視で限られた領域に蓄積容量が形成される場合でも所望の電気容量を有する蓄積容量を備えた電気光学装置を提供することができる。
[適用例7]上記適用例に係る電気光学装置において、前記蓄積容量は、前記一対の電極のうち前記一方の電極の外縁部と他方の電極との間に形成されたスペーサー絶縁膜を含み、前記凹部は、前記一方の電極の前記スペーサー絶縁膜で覆われていない部分に設けられていることを特徴とする。
この構成によれば、一方の電極の外縁部がスペーサー絶縁膜で覆われるので、蓄積容量の外縁において一方の電極の端面と他方の電極の端面との距離が広がって、一方の電極の端面と他方の電極の端面との間における電気的なリークが低減される。すなわち、平面視で限られた領域に蓄積容量が形成される場合でも、所望の電気容量を有すると共に安定した電気特性を有する蓄積容量を備えた電気光学装置を提供することができる。
[適用例8]上記適用例に係る電気光学装置において、前記凹部と前記スペーサー絶縁膜の端部との境界部分は、段差がない連続面を構成していることが好ましい。
この構成によれば、凹部とスペーサー絶縁膜の端部との境界部分にも誘電体膜を均一に成膜することができる。したがって、該境界部分における段差で誘電体膜が欠損して蓄積容量が電気的に短絡するなどの不具合を低減することができる。
[適用例9]上記適用例に係る電気光学装置において、前記一方の電極は、少なくとも第1電極層と前記第1電極層に積層された第2電極層とを含み、前記凹部は前記第2電極層に形成されているとしてもよい。
この構成によれば、第1電極層には凹部が形成されないので、第1電極層と第2電極層とに跨って凹部が形成される場合に比べて、電気的に安定した蓄積容量を備えた電気光学装置を提供することができる。
[適用例10]上記適用例に係る電気光学装置において、前記第1電極層が金属層であり、前記第2電極層が金属窒化物層であることを特徴とする。
この構成によれば、金属窒化物層は、金属層に比べて化学的に安定しているため、例えば、第1電極層の酸化や損傷が第2電極層によって保護される。
[適用例11]本適用例に係る電子機器は、上記適用例の電気光学装置の製造方法により製造された電気光学装置、または上記適用例の電気光学装置を備えたことを特徴とする。
この構成によれば、蓄積容量が限られた領域に形成されていたとしても所望の電気容量を確保可能なことから、小型で電気的に安定した特性を有する電子機器を提供することができる。
(a)は液晶装置の構成を示す概略平面図、(b)は(a)に示す液晶装置のH−H’線に沿う概略断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置における画素の配置を示す概略平面図。 (a)及び(b)は液晶装置における画素の構成を示す概略平面図。 図4(a)及び(b)に示すA−A’線に沿う画素の概略断面図。 図4(b)に示すB−B’線に沿う蓄積容量の概略断面図。 蓄積容量の他の構成例を示す概略断面図。 蓄積容量の形成方法を示すフローチャー。 (a)〜(f)は蓄積容量の形成方法を示す概略断面図。 電子機器としての投射型表示装置の構成を示す概略図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
(第1実施形態)
本実施形態では、薄膜トランジスター(Thin Film Transistor;TFT)を画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば後述する投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<液晶装置>
まず、本実施形態の電気光学装置としての液晶装置について、図1及び図2を参照して説明する。図1(a)は液晶装置の構成を示す概略平面図、同図(b)は同図(a)に示す液晶装置のH−H’線に沿う概略断面図である。図2は液晶装置の電気的な構成を示す等価回路図である。
図1(a)及び(b)に示すように、本実施形態の液晶装置100は、対向配置された素子基板10及び対向基板20と、これら一対の基板によって挟持された液晶層50とを有する。素子基板10の基材10s及び対向基板20の基材20sは、透明な例えば石英基板やガラス基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外縁沿って配置されたシール材40を介して貼り合わされ、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層50が構成されている。シール材40は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材40には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材40の内側に複数の画素Pが配列した画素領域Eが設けられている。また、シール材40と画素領域Eとの間に画素領域Eを取り囲んで見切り部21が設けられている。見切り部21は、例えば遮光性の金属あるいは金属酸化物などからなる。なお、画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1では図示を省略したが、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリックス;BM)が対向基板20に設けられている。
素子基板10の端子部に沿った第1の辺部とシール材40との間にデータ線駆動回路101が設けられている。また、第1の辺部に対向する第2の辺部に沿ったシール材40と画素領域Eとの間に検査回路103が設けられている。さらに、第1の辺部と直交し互いに対向する第3及び第4の辺部に沿ったシール材40と画素領域Eとの間に走査線駆動回路102が設けられている。第2の辺部のシール材40と検査回路103との間には、2つの走査線駆動回路102を繋ぐ複数の配線105が設けられている。
これらデータ線駆動回路101、走査線駆動回路102に繋がる配線は、第1の辺部に沿って配列した複数の外部接続端子104に接続されている。以降、第1の辺部に沿った方向をX方向とし、第3の辺部に沿った方向をY方向として説明する。なお、検査回路103の配置はこれに限定されず、データ線駆動回路101と画素領域Eとの間のシール材40の内側に沿った位置に設けてもよい。
図1(b)に示すように、素子基板10の液晶層50側の表面には、画素Pごとに設けられた透光性の画素電極15及びスイッチング素子である薄膜トランジスター(以降、TFTと呼称する)30と、信号配線と、これらを覆う配向膜18とが形成されている。また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。本発明における素子基板10は、少なくとも基材10sと、基材10s上に形成された画素電極15、TFT30、信号配線、配向膜18を含むものである。
素子基板10に対向配置される対向基板20は、少なくとも基材20sと、基材20s上に形成された見切り部21と、これを覆うように成膜された平坦化層22と、平坦化層22を覆うように設けられた共通電極23と、共通電極23を覆う配向膜24とを含むものである。
見切り部21は、図1(a)に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路102、検査回路103と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
平坦化層22は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して見切り部21を覆うように設けられている。このような平坦化層22の形成方法としては、例えばプラズマCVD法などを用いて成膜する方法が挙げられる。
共通電極23は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層22を覆うと共に、図1(a)に示すように対向基板20の四隅に設けられた上下導通部106により素子基板10側の配線に電気的に接続している。
画素電極15を覆う配向膜18及び共通電極23を覆う配向膜24は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。
このような液晶装置100は透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
次に図2を参照して、液晶装置100の電気的な構成について説明する。液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する信号線としての複数の走査線3a及び複数のデータ線6aと、データ線6aに沿って平行に配置された容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極15と、TFT30と、蓄積容量16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30の第1ソース・ドレイン領域に電気的に接続されている。画素電極15はTFT30の第2ソース・ドレイン領域に電気的に接続されている。
データ線6aはデータ線駆動回路101(図1参照)に接続されており、データ線駆動回路101から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは走査線駆動回路102(図1参照)に接続されており、走査線駆動回路102から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路101からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路102は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極15に書き込まれる構成となっている。そして、画素電極15を介して液晶層50に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極15と液晶層50を介して対向配置された共通電極23との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極15と共通電極23との間に形成される液晶容量と並列に蓄積容量16が接続されている。蓄積容量16は、TFT30の第2ソース・ドレイン領域と容量線3bとの間に設けられている。
なお、図1(a)に示した検査回路103には、データ線6aが接続されており、液晶装置100の製造過程において、上記画像信号を検出することで液晶装置100の動作欠陥などを確認できる構成となっているが、図2の等価回路では省略している。
また、検査回路103は、上記画像信号をサンプリングしてデータ線6aに供給するサンプリング回路、データ線6aに所定電圧レベルのプリチャージ信号を画像信号に先行して供給するプリチャージ回路を含むものとしてもよい。
次に、画素Pの平面的な配置と断面構造について、図3〜図7を参照して説明する。図3は液晶装置における画素の配置を示す概略平面図、図4(a)及び(b)は液晶装置における画素の構成を示す概略平面図、図5は図4(a)及び(b)に示すA−A’線に沿う画素の概略断面図である。また、図6は図4(b)に示すB−B’線に沿う蓄積容量の概略断面図であり、図7は蓄積容量の他の構成例を示す概略断面図である。
図3に示すように、液晶装置100における画素Pは、例えば平面的に略四角形の開口領域を有する。開口領域は、X方向とY方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
X方向に延在する非開口領域には、図2に示した走査線3aが設けられている。走査線3aは遮光性の導電部材が用いられており、走査線3aによって非開口領域の少なくとも一部が構成されている。
同じく、Y方向に延在する非開口領域には、図2に示したデータ線6aと容量線3bとが設けられている。データ線6aや容量線3bも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
非開口領域は、素子基板10側に設けられた上記信号線類によって構成されるだけでなく、対向基板20側において格子状にパターニングされた遮光部によっても構成することができる。
格子状の非開口領域の交差部付近には、図2に示したTFT30や蓄積容量16が設けられている。遮光性を有する非開口領域の交差部付近にTFT30を設けることにより、TFT30の光誤動作を防止すると共に、開口領域における開口率を確保している。非開口領域におけるX方向及びY方向に延在する部分の幅や交差部付近の幅をより小さくすれば開口率が向上する。一方で交差部付近にはTFT30や蓄積容量16が設けられるので、それぞれを小型化する必要がある。例えば、TFT30の半導体層を高温ポリシリコンにより構成すれば、アモルファスシリコンで構成する場合に比べて、スイッチング素子としての性能を低下させずに小型化が可能である。これに対して、蓄積容量16は一対の電極と、一対の電極間に挟まれた誘電体膜とにより構成されるため、一対の電極を設ける領域が小さくなると電気容量も小さくなってしまう。そこで、本実施形態では、蓄積容量16の一対の電極のうち一方の電極に凹部を形成することにより、有効な電極面積を増やして電気容量を確保している。蓄積容量16の詳しい構成や形成方法については、後述する。
画素電極15は外縁部が遮光性の非開口領域に掛かるように開口領域に平面的に重なって配置されている。画素電極15と前述したTFT30とを電気的に接続させるコンタクト部CNT4が非開口領域の交差部付近において画素電極15の外縁部と重なる位置に設けられている。
図4(a)は、基材10s上における走査線3aが設けられた層から、データ線6aが設けられた層までの各構成の平面的な配置を示している。図4(b)は、基材10s上におけるデータ線6aが設けられた層から、画素電極15が設けられた層までの各構成の平面的な配置を示している。
図4(a)に示すように、画素Pは、走査線3aとデータ線6aの交差部に設けられたTFT30を有している。TFT30は、第1ソース・ドレイン領域30sと、第2ソース・ドレイン領域30dと、チャネル領域30cと、第1ソース・ドレイン領域30sとチャネル領域30cとの間に設けられた接合領域30eと、チャネル領域30cと第2ソース・ドレイン領域30dとの間に設けられた接合領域30fとを有するLDD(Lightly Doped Drain)構造の半導体層30aを有している。半導体層30aは上記交差部を通過して、走査線3aと重なるように配置されている。
走査線3aはデータ線6aとの交差部において、X,Y方向に拡張された拡張部を有ししており、当該拡張部において他の部位と比して走査線3aの幅が広くなっている。当該拡張部の平面形状は四角形となっている。当該拡張部に平面的に重なると共に接合領域30f及び第2ソース・ドレイン領域30dと重ならない位置に、折れ曲がった形状のゲート電極30gが設けられている。
ゲート電極30gは、Y方向に延在した部分が平面的にチャネル領域30cと重なっている。また、チャネル領域30cと重なった部分から折り曲げられてX方向に延在し、互いに対向する部分がそれぞれ走査線3aの拡張部との間に設けられたコンタクトホールCNT5,CNT6によって、電気的に走査線3aと接続している。また、図4(a)に示すように、ゲート電極30gのチャネル領域30cと対向する部位は、コンタクトホールCNT5,CNT6のX方向における位置から左側にずれて配置されている。
コンタクトホールCNT5,CNT6は、平面視でX方向が長い矩形状(長方形)であって、半導体層30aのチャネル領域30cと接合領域30fとに沿って接合領域30fを挟むように両側に設けられている。
データ線6aは、Y方向に延在すると共に、走査線3aとの交差部において同じく拡張部を有し、該拡張部において他の部位と比してデータ線6aの幅が広くなっている。走査線3aとデータ線6aの交差部の右側では、データ線6aから離間した位置に中継電極6bが配置されている。また、データ線6aは、走査線3aとの交差部において、該拡張部からX方向に突出した突出部6a1を有している。突出部6a1の先端側に設けられたコンタクトホールCNT1によって第1ソース・ドレイン領域30sと電気的に接続している。コンタクトホールCNT1を含む部分がソース電極31となっている。一方、第2ソース・ドレイン領域30dの端部にもコンタクトホールCNT2が設けられており、コンタクトホールCNT2を含む部分がドレイン電極32となっている。
図4(b)に示すように、コンタクトホールCNT2と隣り合ってコンタクトホールCNT3が設けられている。コンタクトホールCNT2とコンタクトホールCNT3とは島状に設けられた中継電極6bによって電気的に接続している。画素電極15に電気的に接続されるコンタクト部CNT4は、走査線3aとデータ線6aとの交差部における角部の1つに平面的に重なるように設けられている。コンタクトホールCNT3とコンタクト部CNT4とは、蓄積容量16の一対の電極のうち上容量電極16bによって中継されて電気的に接続されている。
つまり、画素電極15は、走査線3aやデータ線6aと外縁部が重なるように設けられており、本実施形態では走査線3aと重なる位置に設けられたコンタクトホールCNT3とコンタクト部CNT4とを介してドレイン電極32に電気的に接続されている。コンタクトホールCNT1,CNT2,CNT3とコンタクト部CNT4の詳しい構造は後述する。
蓄積容量16は、一対の電極のうち一方の電極としての下容量電極16aと、下容量電極16aに対向配置された他方の電極としての上容量電極16bとを有している。下容量電極16aは、平面視でデータ線6aと重なりY方向に複数の画素Pに跨って延在して容量線3bとして機能する本線部分と、走査線3aと重なりX方向に突出した突出部16a3とを有している。
一方、上容量電極16bは、画素Pごとに独立して島状に設けられている。1つの画素Pを囲むようにして当該画素Pの上容量電極16bと隣り合う画素Pの上容量電極16bとが配置され、遮光性の非開口領域(図3参照)を構成している。
より具体的には、上容量電極16bは、データ線6aと走査線3aとの交差部における拡張部と平面的に重なる四角形部分16b1と、四角形部分16b1からデータ線6aに沿ってY方向に突出した突出部16b2と、同じく四角形部分16b1から走査線3aに沿って突出した突出部16b3とを有している。突出部16b3の一部はコンタクトホールCNT3と重なる位置まで延出され、コンタクトホールCNT3とコンタクト部CNT4とを電気的に接続させる中継層としても機能している。四角形部分16b1において、上容量電極16bのX方向の幅は突出部16b2よりも広く、上容量電極16bのY方向の幅は突出部16b3よりも広くなっている。
次に、図5を参照して、画素Pの構造について、さらに詳しく説明する。図5に示すように、素子基板10の基材10s上には、まず走査線3aが形成される。走査線3aは、例えばAl(アルミニウム)、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)などの金属のうちの少なくとも1つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
走査線3aを覆うように例えば酸化シリコンなどからなる第1絶縁膜(下地絶縁膜)11aが形成され、第1絶縁膜11a上に島状に半導体層30aが形成される。半導体層30aは例えば多結晶シリコン膜(ポリシリコン)からなり、不純物イオンが注入されて、前述した第1ソース・ドレイン領域30s、接合領域30e、チャネル領域30c、接合領域30f、第2ソース・ドレイン領域30dを有するLDD構造が形成されている。
半導体層30aを覆うように第2絶縁膜(ゲート絶縁膜)11bが形成される。さらに第2絶縁膜11bを挟んでチャネル領域30cに対向する位置にゲート電極30gが形成される。
ゲート電極30gと第2絶縁膜11bとを覆うようにして第3絶縁膜11cが形成され、半導体層30aのそれぞれの端部と重なる位置に第2絶縁膜11b、第3絶縁膜11cを貫通する2つのコンタクトホールCNT1,CNT2が形成される。
そして、2つのコンタクトホールCNT1,CNT2を埋めると共に第3絶縁膜11cを覆うようにAl(アルミニウム)などの遮光性の導電材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールCNT1を介して第1ソース・ドレイン領域30sに繋がるソース電極31ならびにデータ線6aが形成される。同時にコンタクトホールCNT2を介して第2ソース・ドレイン領域30dに繋がるドレイン電極32(中継電極6b)が形成される。
次に、データ線6a及び中継電極6bと第3絶縁膜11cを覆って第1層間絶縁膜12が形成される。第1層間絶縁膜12は、例えばシリコンの酸化物や窒化物からなり、TFT30が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理(Chemical Mechanical Polishing;CMP処理)やスピンコート処理などが挙げられる。
第1層間絶縁膜12を覆うように導電膜が形成され、これをデータ線6aに沿って複数の画素Pに跨るようにパターニングすることにより、下容量電極16aが形成される。
下容量電極16aのうち、後に形成される誘電体膜16cを介して上容量電極16bと対向する部分の外縁部を覆うようにスペーサー絶縁膜13が形成される。また、スペーサー絶縁膜13の形成時に、下容量電極16aのうちコンタクト部CNT4と重なる部分には柱状の絶縁部13bが形成される。
スペーサー絶縁膜13及び柱状の絶縁部13bを覆うと共に、下容量電極16aを覆って誘電体膜16cが成膜される。誘電体膜16cとしては、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いてもよい。
平面的に中継電極6bと重なる位置に第1層間絶縁膜12とスペーサー絶縁膜13と誘電体膜16cとを貫通するコンタクトホールCNT3が形成される。このコンタクトホールCNT3を被覆すると共に誘電体膜16cを覆う導電膜が形成され、これをパターニングすることにより、下容量電極16aに対向配置され、コンタクトホールCNT3を介して中継電極6bに繋がる上容量電極16bが形成される。
コンタクト部CNT4は、下容量電極16a上に形成された柱状の絶縁部13bと、誘電体膜16cを介して柱状の絶縁部13bの頭頂部を含む表面を覆う上容量電極16bによって構成されている。
次に、上容量電極16bと誘電体膜16cとを覆う第2層間絶縁膜14が形成される。第2層間絶縁膜14も例えばシリコンの酸化物や窒化物からなり、表面にコンタクト部CNT4の少なくとも頭頂部が露出するように形成される。
第2層間絶縁膜14を覆うようにITOなどの透明導電膜(電極膜)が成膜される。この透明導電膜(電極膜)をパターニングしてコンタクト部CNT4を介して上容量電極16bと繋がる画素電極15が形成される。
上述したように上容量電極16bはコンタクトホールCNT3及び中継電極6bを介してTFT30のドレイン電極32と電気的に接続すると共に、コンタクト部CNT4を介して画素電極15と電気的に接続している。
下容量電極16aの本線部はデータ線6aの延在方向(Y方向)において複数の画素Pに跨るように形成され、等価回路(図2参照)における容量線3bとしても機能している。これにより、TFT30のドレイン電極32を介して画素電極15に与えられた電位を下容量電極16aと上容量電極16bとの間において保持することができる。
図6に示すように、下容量電極16aは、例えば金属材料であるAl(アルミニウム)あるいはその合金などからなる第1電極層16a1と、例えばAl(アルミニウム)、Ti(チタン)、W(タングステン)などの金属のうちの少なくとも1つを含む合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層された導電層である第2電極層16a2とが積層されたものである。第2電極層16a2のスペーサー絶縁膜13によって覆われていない部分に凹部16adが形成されている。
本実施形態では、Al(アルミニム)を用いて第1電極層16a1を形成し、TiN(窒化チタン)を用いて第2電極層16a2を形成している。第1電極層16a1の厚みはおよそ200nm、第2電極層16a2の外縁部の厚みはおよそ300nm、凹部16adの深さはおよそ200nm、第2電極層16a2の電極として機能する部分の実質的な厚みはおよそ100nmである。つまり、外縁部を除く下容量電極16aの厚みはおよそ300nmである。
誘電体膜16cは、第2電極層16a2の凹部16adとスペーサー絶縁膜13とを覆うように形成され、その厚みは用いられる材料や単層か多層かの膜構造にも寄るが、およそ20nm〜30nmである。
上容量電極16bを構成する導電膜は、例えば、TiNを用いることができる。厚みはおよそ300nmである。
図6では、下容量電極16aの第1電極層16a1と第2電極層16a2とは端面が揃った状態で積層されているが、これに限定されるものではない。例えば、図7に示すように、第1電極層16a1の端面を覆って第1電極層16a1に第2電極層16a2を積層した構造としてもよい。
<電気光学装置の製造方法>
次に、本実施形態の電気光学装置の製造方法としての液晶装置の製造方法について、図8及び図9を参照して説明する。図8は蓄積容量の形成方法を示すフローチャート、図9(a)〜(f)は蓄積容量の形成方法を示す概略断面図である。
本実施形態の電気光学装置の製造方法としての液晶装置100の製造方法のうち、素子基板10側におけるTFT30や走査線3a、データ線6aなどの信号配線、配向膜18に関する製造方法、及び対向基板20側における見切り部21、平坦化層22、共通電極23、配向膜24に関する製造方法は、前述したように公知の方法を用いることができる。ここでは、液晶装置100の製造方法のうち、本発明の特徴部分である蓄積容量16の形成方法について説明する。
図8に示すように、蓄積容量16の形成方法は、下容量電極形成工程(ステップS1)と、スペーサー絶縁膜形成工程(ステップS2)と、誘電体膜形成工程(ステップS3)と、上容量電極形成工程(ステップS4)とを備えている。スペーサー絶縁膜形成工程(ステップS2)は、絶縁膜前駆体形成工程(ステップS2−1)と、絶縁膜前駆体エッチング工程(ステップS2−2)と、下容量電極エッチング工程(ステップS2−3)とを含んでいる。
ステップS1の下容量電極形成工程では、図9(a)に示すように、第1層間絶縁膜12上に第1電極層16a1と第2電極層16a2とを積層して下容量電極16aを形成する。具体的には、Al(アルミニウム)膜を成膜した後に、TiN膜を積層して成膜する。そして、得られた積層膜をパターニングして下容量電極16aとする方法が挙げられる。また、先に図7を用いて説明したように、Al(アルミニウム)膜を成膜した後に一旦パターニングして第1電極層16a1を形成する。そして、第1電極層16a1を覆ってTiN膜を成膜した後に、第1電極層16a1の端面を覆うようにTiN膜をパターニングして第2電極層16a2を形成する方法が挙げられる。本実施形態では、Al膜を厚みがおよそ200nmとなるように成膜して第1電極層16a1を形成した。第1電極層16a1上にTiN膜を厚みがおよそ300nmとなるように成膜して第2電極層16a2を形成した。そして、ステップS2−1へ進む。
ステップS2−1の絶縁膜前駆体形成工程では、図9(b)に示すように、下容量電極16aを覆う絶縁膜前駆体13aを形成する。絶縁膜前駆体13aは、例えばシリコンの酸化膜や窒化膜、あるいは酸窒化膜を用いることができ、CVD法で形成することができる。絶縁膜前駆体13aの膜厚は、少なくとも下容量電極16aを確実に被覆可能な例えば600nm〜800nmとすることが好ましい。そして、ステップS2−2へ進む。
ステップS2−2の絶縁膜前駆体エッチング工程では、図9(c)に示すように、絶縁膜前駆体13aをレジスト70で覆い、開口部70aを有するようにパターニングする。そして、パターニングされたレジスト70を用いて絶縁膜前駆体13aを選択的にエッチングして、下容量電極16aの外縁部を覆い、且つ外縁部以外の下容量電極16aが露出するように開口部13cを形成する。図9(c)では図示を省略したが、ステップS2−2では、開口部13cを形成するのと同時に柱状の絶縁部13b(図5参照)も形成する。本実施形態では、酸化シリコンからなる絶縁膜前駆体13aをドライエッチング(異方性エッチング)して柱状の絶縁部13bや開口部13cを形成した。エッチング用処理ガスとして、C48(オクタフルオロシクロブタン)を用いた。そして、ステップS2−3へ進む。
ステップS2−3の下容量電極エッチング工程では、図9(d)に示すように、パターニング形成されたレジスト70及びスペーサー絶縁膜13を用いて下容量電極16aのうち第2電極層16a2をエッチングして掘り下げることにより、下容量電極16aに凹部16adを形成する。本実施形態では、厚みがおよそ300nmのTiN膜からなる第2電極層16a2をドライエッチングして深さがおよそ200nmの凹部16adを形成した。エッチング用処理ガスとして、CF4(オクタフルオロメタン)とO2との混合ガスを用いた。つまり、ドライエッチング工程において、先に絶縁膜前駆体13aをドライエッチングし、次にエッチング用処理ガスを変えて第2電極層16a2を続けてドライエッチングした。C48(オクタフルオロシクロブタン)を用いれば、絶縁膜前駆体13aを構成する酸化シリコン膜だけでなく、第2電極層16a2を構成するTiN膜をもドライエッチングすることが可能である。しかしながら、C48(オクタフルオロシクロブタン)はプラズマ中でCF2やCF3に分解され、特にCF3がイオン化して加速され、スパッタリングによってTiN膜をエッチングする際に非水溶性の残渣が生成されて除去するのが困難となる。残渣が残った状態で誘電体膜16cを成膜すると蓄積容量16としての電気特性(耐圧、容量寿命など)が低下するおそれがある。
これに対して、CF4とO2との混合系エッチング用処理ガスを用いると、プラズマ中では以下のような化学反応が起ると考えられる。
CF4→CF2+F2
TiN+CF2+F2+O2→TiFx+N2↑+CO2
つまり、CF4とO2との混合系エッチング用処理ガスとTiNとの化学反応後には、揮発性の窒素ガスや炭酸ガスが生ずることとなり、化学反応による生成物(残渣)を除去し易い。そして、ステップS3へ進む。
ステップS3の誘電体膜形成工程では、図9(e)に示すように、下容量電極16aの凹部16adとスペーサー絶縁膜13とを覆って誘電体膜16cを形成する。前述したように、誘電体膜16cは、シリコン窒化膜や、酸化ハウニュウム(HfO2)、アルミナ(Al23)、酸化タンタル(Ta25)などの単層膜、またはこれらの単層膜のうち少なくとも2種の単層膜を積層した多層膜を用いることができ、例えばスパッタ法を用いてこれらの単層膜や多層膜を形成することができる。なお、誘電体膜16cを形成する前にレジスト70を除去しておく。そして、ステップS4へ進む。
ステップS4の上容量電極形成工程では、図9(f)に示すように、誘電体膜16cを介して下容量電極16aと対向するように上容量電極16bを形成する。具体的には、誘電体膜16cを覆ってTiN膜を例えばスパッタ法を用いて厚みがおよそ300nmとなるように成膜し、これをパターニングして上容量電極16bを形成する。下容量電極16aは外縁部がスペーサー絶縁膜13で覆われているので、上層のTiN膜をパターニングする際に下容量電極16aが外縁側からエッチングされるなどの不具合が生じない。
上記実施形態によれば、以下の効果が得られる。
(1)上記実施形態の蓄積容量16の形成方法によれば、下容量電極16aの第2電極層16a2に凹部16adが形成され、その後、誘電体膜16c、上容量電極16bが積層形成される。したがって、凹部16adを形成しない場合に比べて、蓄積容量16として機能する電極面積を増やすことができる。言い換えれば、蓄積容量16が形成される非開口領域が狭く(小さく)なっても、所望の電気容量を有する蓄積容量16を形成することができる。
(2)ステップS2のスペーサー絶縁膜形成工程は、絶縁膜前駆体13aのドライエッチングに対してエッチング用処理ガスを変えて下容量電極16aのうち第2電極層16a2をドライエッチングする。したがって、エッチング用処理ガス(CF4+O2)とTiN膜との化学反応後の生成物を容易に取り除くことができ、残渣を生じさせずに第2電極層16a2をドライエッチングすることができる。つまり、優れた電気特性を有する蓄積容量16を形成することができる。
(3)ステップS2のスペーサー絶縁膜形成工程において絶縁膜前駆体13aと下容量電極16aとが連続的にドライエッチングされているため、下容量電極16aの凹部16adとスペーサー絶縁膜13の開口部13cとの境界部分は連続面で構成され、段差が生じ難い。したがって、誘電体膜形成工程(ステップS3)では、当該境界部分で誘電体膜16cの段差による欠損や膜厚ムラなどが生じない。つまり、当該境界部分において下容量電極16aと上容量電極16bとが短絡する不良が発生せず、歩留まりよく蓄積容量16を形成することができる。
(4)下容量電極16aの端面はスペーサー絶縁膜13で覆われているので、上容量電極16bの端面との間の距離が広がって、電気的に端面リークが生じ難い蓄積容量16を形成することができる。つまり、所望の電気容量を有すると共に、端面リークが生じ難い蓄積容量16を備えた液晶装置100を提供することができる。
(第2実施形態)
<電子機器>
次に、本実施形態の電子機器について図10を参照して説明する。図10は電子機器としての投射型表示装置の構成を示す概略図である。
図10に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。
ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。
ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、画素Pごとに所望の電気容量の蓄積容量16が形成されていると共に、高い開口率を有する液晶装置100を液晶ライトバルブ1210,1220,1230として用いているので、表示ムラが低減され且つ明るい表示品位が実現されている。
本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置の製造方法ならびに該電気光学装置を適用する電子機器もまた本発明の技術的範囲に含まれるものである。上記実施形態以外にも様々な変形例が考えられる。以下、変形例を挙げて説明する。
(変形例1)蓄積容量16においてスペーサー絶縁膜13は必須な構成ではない。例えば、図7に示した蓄積容量16の構造では、第1電極層16a1の端面が第1電極層16a1に比べて化学的に安定な第2電極層16a2によって覆われているので、端面リークの影響が小さければ、スペーサー絶縁膜13を削除することができる。蓄積容量16の一対の電極間の端面リークは、一対の電極間に印加される電位の程度によって発生しないことも有り得るからである。すなわち、スペーサー絶縁膜13を用いずに例えばレジストによってマスクを構成し、下容量電極16aをエッチングして凹部16adを形成してもよい。
(変形例2)本発明を適用可能な液晶装置100は、透過型に限定されない。例えば、光反射性の導電膜を用いて画素電極15が形成される反射型の液晶装置にも適用できる。また、反射型の液晶装置の場合、素子基板10の基材10sは透光性を有することに限定されず、遮光性のシリコンなどの半導体ウェハーを用いてもよい。
(変形例3)本発明を適用可能な電気光学装置は、液晶装置100に限定されない。例えば、画素Pごとに有機エレクトロルミネッセンス(EL)素子を備えた有機EL装置や画素Pごとに電気泳動素子を備えた電気泳動表示装置にも適用することができる。
(変形例4)上記液晶装置100を適用可能な電子機器は、上記第2実施形態の投射型表示装置1000に限定されない。例えば、投射型のHUD(ヘッドアップディスプレイ)や直視型のHMD(ヘッドマウントディスプレイ)、または電子ブック、パーソナルコンピューター、デジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニター直視型のビデオレコーダー、カーナビゲーションシステム、電子手帳、POSなどの情報端末機器の表示部として好適に用いることができる。
13…スペーサー絶縁膜、13a…絶縁膜前駆体、16…蓄積容量、16a…一方の電極としての下容量電極、16a1…第1電極層、16a2…第2電極層、16ad…凹部、16b…他方の電極としての上容量電極、16c…誘電体膜、100…電気光学装置としての液晶装置、1000…電子機器としての投射型表示装置。

Claims (11)

  1. 複数の画素と、前記画素ごとに対応して設けられた蓄積容量とを有する電気光学装置の製造方法であって、
    前記蓄積容量の一対の電極のうち一方の電極を形成する工程と、
    前記一方の電極に凹部を形成する工程と、
    前記凹部が形成された前記一方の電極を覆って誘電体膜を形成する工程と、
    前記誘電体膜を介して前記一方の電極と重なり合うように前記一対の電極のうち他方の電極を形成する工程と、を備えたことを特徴とする電気光学装置の製造方法。
  2. 複数の画素と、前記画素ごとに対応して設けられた蓄積容量とを有する電気光学装置の製造方法であって、
    前記蓄積容量の一対の電極のうち一方の電極を形成する工程と、
    前記一方の電極の外縁部を覆うスペーサー絶縁膜を形成する工程と、
    前記一方の電極と前記スペーサー絶縁膜とを覆って誘電体膜を形成する工程と、
    前記誘電体膜を介して前記一方の電極と重なり合うように前記一対の電極のうち他方の電極を形成する工程と、を備え、
    前記スペーサー絶縁膜を形成する工程は、前記一方の電極を覆う絶縁膜前駆体を形成する工程と、前記絶縁膜前駆体をレジストで覆い、パターニングされた前記レジストを用いて、前記絶縁膜前駆体と前記一方の電極とを選択的にエッチングして、前記スペーサー絶縁膜を形成すると共に、前記一方の電極に凹部を形成する工程と、を含むことを特徴とする電気光学装置の製造方法。
  3. 前記一方の電極を形成する工程は、第1電極層に第2電極層を積層して前記一方の電極を形成し、
    前記凹部を形成する工程は、前記第2電極層に前記凹部を形成することを特徴とする請求項1または2に記載の電気光学装置の製造方法。
  4. 前記第1電極層が金属層であり、前記第2電極層が金属窒化物層であることを特徴とする請求項3に記載の電気光学装置の製造方法。
  5. 前記絶縁膜前駆体及び前記一方の電極のエッチングはドライエッチングを用いて行われ、
    前記絶縁膜前駆体のエッチング用処理ガスと、前記一方の電極の前記第2電極層のエッチング用処理ガスとでは成分が異なることを特徴とする請求項4に記載の電気光学装置の製造方法。
  6. 複数の画素と、
    前記画素ごとに対応して設けられた蓄積容量と、を備え、
    前記蓄積容量は、一対の電極と、前記一対の電極間に形成された誘電体膜と、
    前記一対の電極のうち一方の電極の一部に形成された凹部と、
    を有することを特徴とする電気光学装置。
  7. 前記蓄積容量は、前記一対の電極のうち前記一方の電極の外縁部と他方の電極との間に形成されたスペーサー絶縁膜を含み、
    前記凹部は、前記一方の電極の前記スペーサー絶縁膜で覆われていない部分に設けられていることを特徴とする請求項6に記載の電気光学装置。
  8. 前記凹部と前記スペーサー絶縁膜の端部との境界部分は、段差がない連続面を構成していることを特徴とする請求項6または7に記載の電気光学装置。
  9. 前記一方の電極は、少なくとも第1電極層と前記第1電極層に積層された第2電極層とを含み、
    前記凹部は前記第2電極層に形成されていることを特徴とする請求項6乃至8のいずれか一項に記載の電気光学装置。
  10. 前記第1電極層が金属層であり、前記第2電極層が金属窒化物層であることを特徴とする請求項9に記載の電気光学装置。
  11. 請求項1乃至5のいずれか一項に記載の電気光学装置の製造方法により製造された電気光学装置、または請求項6乃至10のいずれか一項に記載された電気光学装置を備えたことを特徴とする電子機器。
JP2012106490A 2012-05-08 2012-05-08 電気光学装置の製造方法、電気光学装置、電子機器 Withdrawn JP2013235082A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012106490A JP2013235082A (ja) 2012-05-08 2012-05-08 電気光学装置の製造方法、電気光学装置、電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012106490A JP2013235082A (ja) 2012-05-08 2012-05-08 電気光学装置の製造方法、電気光学装置、電子機器

Publications (1)

Publication Number Publication Date
JP2013235082A true JP2013235082A (ja) 2013-11-21

Family

ID=49761262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012106490A Withdrawn JP2013235082A (ja) 2012-05-08 2012-05-08 電気光学装置の製造方法、電気光学装置、電子機器

Country Status (1)

Country Link
JP (1) JP2013235082A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962880A (zh) * 2018-07-17 2018-12-07 昆山晔芯电子科技有限公司 一种高密度多层堆叠mim电容器及像素电路与成像装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337348A (ja) * 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
JP2003215635A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
JP2008147300A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 半導体装置およびその製造方法
JP2008145484A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001337348A (ja) * 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
JP2003215635A (ja) * 2002-01-21 2003-07-30 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法
JP2007108513A (ja) * 2005-10-14 2007-04-26 Koninkl Philips Electronics Nv 液晶表示装置およびその製造方法
JP2008145484A (ja) * 2006-12-06 2008-06-26 Seiko Epson Corp 電気光学装置及び電子機器
JP2008147300A (ja) * 2006-12-07 2008-06-26 Toshiba Corp 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108962880A (zh) * 2018-07-17 2018-12-07 昆山晔芯电子科技有限公司 一种高密度多层堆叠mim电容器及像素电路与成像装置
CN108962880B (zh) * 2018-07-17 2024-05-03 昆山思特威集成电路有限公司 一种高密度多层堆叠mim电容器及像素电路与成像装置

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP2013080040A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP6044358B2 (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP6891502B2 (ja) 電気光学装置、電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP5794013B2 (ja) 電気光学装置および電子機器
US8698967B2 (en) Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP2012078624A (ja) 電気光学装置、電子機器
US11081588B2 (en) Electro-optical device and electronic apparatus
JP2015094880A (ja) 電気光学装置、および電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2013073032A (ja) 液晶装置、液晶装置の製造方法、及び電子機器
JP2012103385A (ja) 電気光学装置、電子機器
JP5609583B2 (ja) 電気光学装置、電気光学装置の製造方法、電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP6403000B2 (ja) 電気光学装置、電子機器、及び電気光学装置の製造方法
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP2020034822A (ja) 電気光学装置、電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP2012208293A (ja) 液晶装置および電子機器
JP2013235082A (ja) 電気光学装置の製造方法、電気光学装置、電子機器
JP5975141B2 (ja) 電気光学装置および電子機器
JP2012252033A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160127

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20160302