CN108962880A - 一种高密度多层堆叠mim电容器及像素电路与成像装置 - Google Patents

一种高密度多层堆叠mim电容器及像素电路与成像装置 Download PDF

Info

Publication number
CN108962880A
CN108962880A CN201810787386.3A CN201810787386A CN108962880A CN 108962880 A CN108962880 A CN 108962880A CN 201810787386 A CN201810787386 A CN 201810787386A CN 108962880 A CN108962880 A CN 108962880A
Authority
CN
China
Prior art keywords
layer
metal
electric pole
pole plate
plate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810787386.3A
Other languages
English (en)
Other versions
CN108962880B (zh
Inventor
徐辰
李跃
戚德奎
石文杰
邵泽旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Yexin Electronic Technology Co Ltd
Original Assignee
Kunshan Yexin Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Yexin Electronic Technology Co Ltd filed Critical Kunshan Yexin Electronic Technology Co Ltd
Priority to CN201810787386.3A priority Critical patent/CN108962880B/zh
Publication of CN108962880A publication Critical patent/CN108962880A/zh
Application granted granted Critical
Publication of CN108962880B publication Critical patent/CN108962880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/642Capacitive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/75Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer

Abstract

本发明涉及一种高密度多层堆叠MIM电容器及像素电路与成像装置。该高密度多层堆叠MIM电容器包括:至少两层下电极板层;至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;至少一个下极板金属通孔,每个下极板金属通孔至少连接一层下电极板层;至少一个上极板金属通孔,每个上极板金属通孔至少连接一层上电极板层;至少一层下电极板层包括下极板互连金属层结构,下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,金属板层设置有多个沟槽,金属板层上表面的金属氮化物层具有与沟槽相应的沟槽形貌。该MIM电容器能够成倍提高单位面积的电容值。

Description

一种高密度多层堆叠MIM电容器及像素电路与成像装置
技术领域
本发明涉及半导体器件领域,尤其涉及一种高密度多层堆叠MIM电容器及像素电路与成像装置。
背景技术
CMOS图像传感器(CIS)是将光学图像转变为数字图像输出的半导体装置。为了实现能与CCD转换器相媲美的噪声指标和灵敏度水平,CMOS图像传感器应用了有源像素。同时,CMOS图像传感器采用CMOS集成电路工艺,将像素阵列光敏结构和其他CMOS模拟、数字电路集成到同一块芯片上,高度集成不但减少整机芯片数量,降低整机功耗和封装成本,而且芯片内部直接信号连接还有利于信号传输的质量和速度,从而提高图像转换的质量。近年来,CMOS图像传感器一方面进一步向着“更快、更小、更轻、更便宜”的发展方向不断发展,另一方面,消费者对图像质量的要求也越来越高。
决定CMOS图像传感器的图像质量关键一是暗电流,二是动态范围。CMOS图像传感器的动态范围由光电二极管PD所能够累积的电荷数量决定。但是由于电荷转换成电压信号时,可以检测到的电荷数量又取决于浮动扩散区FD的电压幅度及电容,因此浮动扩散区FD的电压幅度及电容决定了图像传感器的实际动态范围,电容值越大图像的质量越高。
金属-绝缘体-金属(MIM)电容是传统CMOS工艺通常采用的一种用于存储光生电荷的电容,其电容值大小与其面积成正比,但如果增加存储电容面积则需要减小光电二极管的感光面积,就会降低像素单元的灵敏度。
因此,如何在不影响光电二极管感光面积,不增加存储电容面积的条件下,增加MIM电容器的电容值,是目前业界急需解决的技术难题。
发明内容
针对现有技术中存在的问题,本发明的目的在于提供一种高密度多层堆叠MIM电容器及像素电路与成像装置。该高密度多层堆叠MIM电容器能够在不增加器件面积的条件下成倍提高电容值。
为了实现前述目的,本发明提供一种高密度多层堆叠MIM电容器,其包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
所述高密度多层堆叠MIM电容器通过在立体方向上增加一层下电极板层,通过下极板金属通孔连接第一和第二下电极板层,增大了MIM电容器的下电极板的面积;通过增加一层介质层,使上电极板层的上下两个侧面都得到利用,增大了上电极板的面积;第一下电极板层与上电极板层的下表面以及第二下电极板层与上电极板层的上表面分别形成第一电容和第二电容;通过下极板金属通孔连接第一和第二下电极板层,使所述第一电容和第二电容并联,增大了MIM电容器的电容值。需要注意的是,所述下极板金属通孔不接触所述上电极板层。由于所述高密度MIM是在立体方向上增加的第二下电极板层,因此在增大电容值的同时不会增加MIM电容器的面积;在至少一层下电极板层上设置有多个沟槽能够进一步增大所述第一下电极板的面积,进一步增大MIM电容器的电容值。为了进一步提高单位面积内MIM电容器的电容值,本发明在至少一层下电极板的金属板中设置多个沟槽结构,以提高下电极板的面积,从而提高MIM电容器的电容值。优选地,所述金属板层包括铝、铜和钨中的任一种。与沟槽相应的沟槽形貌是指金属氮化物层在所述金属板层上表面的厚度均匀,覆盖金属板层后在与金属板层沟槽对应的位置也具有沟槽形貌。所述金属板层下表面的金属氮化物层一般很薄,只有100nm-200nm左右,甚至更薄,因此不适合刻蚀沟槽,作为平层结构。在所述金属板层上直接刻蚀沟槽,可以获得比常规MIM电容器更高的密度,从而进一步提高MIM电容的电容值。
根据本发明的具体实施方式,优选地,具有多个沟槽的下电极板层上的第一介质层具有与所述沟槽相应的沟槽形貌,所述第一介质层上的上电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述上电极板层的上表面为平面。
根据本发明的具体实施方式,优选地,:所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层以及所述上电极板层上的第二介质层具有与所述沟槽相应的沟槽形貌,所述第二介质层上的第二下电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述第二下电极板层的上表面为平面。
根据本发明的具体实施方式,优选地,所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层、所述上电极板层上的第二介质层以及所述第二介质层上的第二下电极板层均具有与所述沟槽相应的沟槽形貌。
上述第二下电极板层包括钛、氮化钛、钽、氮化钽中的至少两种;该第二下电极板层可以直接沉积在所述第二介质层上表面,保持与所述沟槽相应的沟槽形貌或为平面结构;或者所述第二电极板层为与第一下电极板层类似的下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,该金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌;所述金属板层下表面的金属氮化物层或所述金属板的下表面具有填充在第二介质层沟槽内的凸起。
一般而言,第一下电极板层的金属板沟槽宽度为0.8μm-1.5μm,因此,根据具体工艺及可实施的方式,可以选择合适的具有沟槽结构的层数。沟槽层数越多,各层厚度越薄,影响各功能层尤其是介质层的厚度,影响电容值,甚至容易击穿。因此,上电极板层上表面以上的功能层优选平层结构。由于沟槽中只有一层金属氮化物层和第一介质层,层数较少,且金属氮化物层较薄,其厚度可控,一般控制在150nm-220nm左右,远远小于沟槽中填充的第一介质层厚度,因此可以有效防止第一介质层的电弧放电缺陷。
根据本发明的具体实施方式,优选地,,所述上电极板层包括金属层和/或上极板互连金属层;所述上极板互连金属层包括至少两层金属氮化物层及其间内夹的钛或钽。进一步地,上极板互连金属层包括氮化钽和/或氮化钛形成两层及其内夹的一层钛或钽。所述金属层包括铝、铜和钨中的任一种。
根据本发明的具体实施方式,所述第一介质层和/或所述第二介质层包括SiO2、SiN,高介电(high K)材料中的至少一种。
本发明还提供一种像素电路,其包括:
至少一个光电二极管;以及
至少一个高密度多层堆叠MIM电容器,所述高密度多层堆叠MIM电容器用于存储所述光电二极管产生的光生电荷或提高增益;
所述高密度多层堆叠MIM电容器包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
相比于等面积的MIM电容器,该高密度多层堆叠MIM电容器的电容值得到了成倍提高。因此,在像素电路中使用该高密度多层堆叠MIM电容器可以在不影响光电二极管的感光面积下提高增益效果,提高像素单元的动态范围,提高暗光下的图像质量;作为光生电荷的存储电容时尤其适合在全局快门状态下存储光电二极管感光后的光生电荷。由于该高密度多层堆叠MIM电容器的电容值成倍提高,而面积并没有增大,因此在提高图像质量的同时不会牺牲像素灵敏度。另外,由于该高密度多层堆叠MIM电容器的电容值得到了成倍提高,因此也降低了像素电路的读出噪声。
本发明还提供一种成像装置,其包括:
像素阵列,所述像素阵列包括设置成行和列的多个像素电路;以及
外围电路,其控制所述像素阵列,并对所述像素阵列输出的像素信号进行量化和处理;
所述像素电路包括:
至少一个光电二极管;以及
至少一个高密度多层堆叠MIM电容器,所述高密度多层堆叠MIM电容器用于存储所述光电二极管产生的光生电荷或提高增益;
所述高密度多层堆叠MIM电容器包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
根据本发明的具体实施方式,优选地,所述外围电路包括A/D转换单元、图像处理单元,所述像素阵列输出的像素信号耦合至所述A/D转换单元,所述图像处理单元对所述A/D转换单元输出的像素信息进行信号处理,输出图像信息。
与现有MIM电容器相比,本发明提供的高密度多层堆叠MIM电容器能够在不增大面积的条件下成倍增加电容值。在像素电路中使用该高密度多层堆叠MIM电容器作为光生电荷的存储电容可以在不影响光电二极管的感光面积下提高像素单元的动态范围,提高图像质量,同时不会牺牲像素电路的灵敏度。且由于高密度多层堆叠MIM电容器的电容值得到了成倍提升,像素电路的读出噪声也因此被大大降低,而成像装置的性能也变得更加优异。此外,本发明提供的成像装置通过使用该高密度多层堆叠MIM电容器,可以在不借助结构复杂的硬件条件下获取高质量的图像。
附图说明
下面,将结合附图对本发明的优选实施方式进行进一步详细的说明,其中:
图1是本发明第一实施例高密度多层堆叠MIM电容器的剖面结构示意图;
图2是本发明第一实施例高密度多层堆叠MIM电容器的制备流程图;
图3是本发明一种像素电路图;
图4是本发明另一种像素电路图;
图5是本发明一种成像装置的结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
在以下的详细描述中,可以参看作为本说明书一部分用来说明本说明书的特定实施例的各个说明书附图。在附图中的各个实例中可以重复参考数字和/或字母。这种重复仅是为了简明和清楚,其自身并不表示所论述的各个实施例和/或配置之间的关系。此外,为了便于描述,本说明书中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语,以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外,空间关系术语旨在包括器件在使用或操作过程中的不同方位。装置可以以其他方式定位(旋转90度或在其他方位),并且在本说明书中使用的空间关系描述符可以同样地作相应地解释。本说明书的各个特定实施例在以下进行了足够详细的描述,使得具备本领域相关知识和技术的普通技术人员能够实施本申请的技术方案。应当理解,还可以利用其它实施例或者对本说明书的实施例进行结构、逻辑或者电性的改变。
术语“像素”一词指含有感光器件或用于将电磁信号转换成电信号的其他器件的电子元件。为了说明本发明的目的,图1提供第一种实施方式的高密度多层堆叠MIM电容器100,其包括第一下电极板层10,该下电极板层10由氮化钛和/或氮化钽形成的两层金属氮化物层101和103及其间的一层金属Al层102构成,金属Al层102的厚度控制在2μm以上,金属氮化物层101和103的厚度控制在150nm-200nm之间,为了增大粘度,金属氮化物层101和103的上表面还可以镀一层8nm-10nm左右的金属钛或金属钽作为叠加层(图1中未标识)。在金属氮化物层103的上表面有沉积一层由介质材料形成的第一介质层11,该第一介质层的厚度根据需要可以调整,该第一介质层11上表面沉积有一层金属层作为上电极板层12;第二介质层13位于该上电极板层12的上表面,第二介质层13的上表面还设置有第二下电极板层14,该第二下电极板层14由氮化钛或氮化钽形成的金属氮化物层构成,进一步地,金属氮化物层的上表面还镀有一层金属钛或金属钽作为叠加层(图1中未标识)以共同形成第二下电极板层14。第一下电极板层10和第二下电极板层14由导通的两个金属通孔15和16连接,共同形成MIM电容器的下电极板,上电极板层12由金属通孔17导通,金属通孔15和16不导通上电极板层12,金属通孔17不导通下电极板层10和14。
其中,第一下电极板层10上设置有多个沟槽104,具体地,第一下电极板层10中的金属Al层102上开设多个沟槽104,金属氮化物层103覆盖在金属层102上,第一介质层11覆盖在金属氮化物层103上,并且均在沟槽104处形成相应的形貌,保留沟槽结构,金属氮化物层101为平层,上电极板12的下表面具有与沟槽104匹配的多个凸起结构121,每个凸起填充在一个沟槽104中,上电极板12的上表面以及以上的第二介质层13、第二下电极板层14均为平面结构。
由于金属通孔15和16的导通,第一下电极板层10和第二下电极板层14共同形成了MIM电容器的下电极板,而第一介质层11和第二介质层13的隔离也使上电极板层12的上下两个表面得到利用,分别与第二、第一下电极板层形成电容并联,从而在不增大MIM电容器面积的状态下提升了电容器的电容值。通过在第一下电极板层11中设置多个沟槽结构,增大了第一下电极板层的面积,通过在上电极板层12的下表面设置多个与沟槽结构对应的凸起,增大了上电极板下表面的面积,从而进一步提高了MIM电容器的电容值,等面积MIM电容器的电容值可以提高3倍以上。
进一步地,第一介质层11和第二介质层13中的介质材料包括但不限于SiO2,SiN,高介电材料(high K材料)。
进一步地,金属Al层102可以由其他高密度金属代替,包括但不限于Cu,Wu或AlCu合金等。
进一步地,上电极板层12可以由包括Al、Cu、Wu等金属形成,也可以由互连金属层构成,例如,由氮化钛和/或氮化钽形成的两层及其间夹的一层钛或钽形成的三层复合结构(图1中未标识)。
图2提供了上述图1所示MIM电容器的制备过程200,其包括以下步骤:
S1,在金属氮化物层101上沉积一层金属Al层102,并在所述金属Al层102上刻蚀出多个沟槽结构104,然后在金属Al层102上沉积一层金属氮化物层103,并保留沟槽结构,形成第一下电极板层10;
S2,在所述第一下电极板层10的表面沉积一层介质材料,形成第一介质层11,该第一介质层11完全覆盖其下表面的金属氮化物层103,并保留沟槽结构,且该第一介质层11的一侧边缘形成有与金属氮化物层103连接的第一下极板金属通孔15;
S3,在该第一介质层11的沟槽中沉积金属,使其完全填充沟槽,然后继续沉积金属,在第一介质层11的上表面形成一定厚度的层结构,经平坦化工艺后形成上电极板层12,该上电极板层12的下表面具有与沟槽104契合的多个凸起结构121,且该上电极板层12不完全覆盖第一介质层11,且不接触第一下极板金属通孔15;
S4,在该上电极板层12上沉积一层介质材料形成第二介质层13,该第二介质层13完全覆盖上电极板层12,且与第一介质层11接触,在该第二介质层13上形成与所述第一下极板金属通孔15对应的金属通孔,该第二介质层13与金属通孔15相对的一层上形成有与上电极板12接触的上极板金属通孔17,该金属通孔17不接触下第一介质层11和第一下电极板10;
S5,在该第二介质层的上表面沉积一层金属氮化物层作为第二下电极板层14,该第二下电极板层14不完全覆盖上电极板层12,不接触上极板金属通孔17;
S6,在第二上电极板层14的上表面再沉积一层介质材料形成保护层保护整个MIM电容器各部件,该保护层上形成有与金属通孔15、17对应的通孔,且该保护层上还形成有与第二下电极板层14接触的下极板金属通孔16,该保护层、第二介质层13以及第一介质层11相互连接,形成一体;将下极板金属通孔15,16注入外接电极并连接下极板外连线,将上极板金属通孔17注入外接电极连接上极板外连线。
采用类似的制备工艺,可以获得第二实施方式的高密度多层堆叠MIM电容器,其包括与图1所示MIM电容器相同的布层,与图1所示MIM电容器的区别在于,上电极板层的上表面及以上的第二介质层均保留沟槽结构;第二下电极板层的下表面具有与沟槽匹配的多个凸起结构,每个凸起填充在一个沟槽中,第二下电极板层的上表面为平面结构,该第二下电极板层为金属氮化物层。或者,第二下电极板层也可以保持沟槽结构,该第二下电极板层为沉积在第二介质层上的金属氮化物层,采用类似的制备工艺,使第二下电极板层与其上表面相邻的上电极板层形成电容结构,以此种方式循环堆叠,获得第三实施方式的高密度多层堆叠MIM电容器。
进一步地,上述第二下电极板层也可以采用与第一下电极板层类似的下极板互连金属层结构,该第二下电极板层的下表面可以为平层或者具有契合在沟槽结构内的凸起,在该第二下电极板层的金属板层上刻蚀沟槽结构,并以此种方式循环堆叠,形成第四实施方式的高密度多层堆叠MIM电容器。
上述第一至第四实施方式的形成高密度多层堆叠MIM电容器的方法可以相互交替,即在工艺允许的前提下,可以将第一实施方式至第四实施方式的单个MIM电容结构相互交替形成包含多种结构的高密度多层堆叠MIM电容器。
第一至第四实施方式提供的各高密度多层堆叠MIM电容器可以用于集成化电路芯片中。图3提供了一种采用本发明高密度多层堆叠MIM电容器作为DCG电容的像素电路300,该像素电路300包括光电二极管PD,转移晶体管TX,重置晶体管RST,源极跟随晶体管SF和行选择晶体管RS,进一步地,该像素电路还包括用作DCG电容的高密度MIM电容Cdcg。由于Cdcg的电容值得到了成倍提升,因此提高了双转换增益(Double Conversion Gain,DCG)增益效果,提高暗光下的图像质量。
图4提供了一种采用本发明高密度多层堆叠MIM电容器Csig用来存储signal信号的像素电路400,该像素电路400包括一光电二极管PD和一转移晶体管TX。转移晶体管TX连接至浮动扩散区域FD。所述浮动扩散区域FD连接一复位晶体管RST和第一源极跟随晶体管SF。进一步地,像素400进一步包括第二源极跟随晶体管GSF和一行选择晶体管GSW,其能够形成输出电路,提供输出信号。电容器Csig和Crst以及对应的开关GS_SIG和GS_RST连接在第一源极跟随晶体管SF和第二源极跟随晶体管GSF之间。
在全局快门状态下,光电二极管PD的光生电荷被传输到浮动扩散区FD,然后被存储在电容器Csig中。由于电容器Csig的电容值成倍提高,该像素电路读出时的噪声很小,大大提高了信噪比;此外,还可以继续增加像素电路中光电二极管的个数,以提高图像分辨率。
图3和图4所示的像素电路仅是一种可实施的方式,本发明的像素电路还可以包括其他结构。由于高密度多层堆叠MIM电容器在提高电容值的同时并没有增大其面积,因此,不会影响光电二极管的感光面积,在提高动态范围和图像质量的同时不会牺牲像素电路的灵敏度。
图5提供了一种采用本发明高密度MIM电容的成像装置500,尤其是一种图像传感器,如图5所示,还图像传感器包括像素阵列510。像素阵列510包含排列成行和列的多个像素单元。像素阵列510中每一列像素由列选择线选择性地接通,并由列驱动单元530驱动;每一行像素分别由行选择线选择性地输出,并由行驱动单元520驱动。具体而言,每个像素单元包括一个像素电路,其中至少一个像素电路采用本发明的高密度MIM电容作为存储电容,用于存储光电二极管的光生电荷。读出的图像信号经列A/D转换单元550传输到图像处理单元560进行信号处理,合成高动态图像。逻辑控制单元540对各功能单元包括行驱动单元520、列驱动单元530、列A/D转换单元550和图像处理单元560进行控制。
该图像传感器500可用于各种包含该图像传感器的处理系统中,在不加限制的情况下,此处理系统可包含计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动对焦系统、星体追踪仪系统、运动检测系统、图像稳定化系统和数据压缩系统。
上述实施例仅供说明本发明之用,而并非是对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明范围的情况下,还可以做出各种变化和变型,因此,所有等同的技术方案也应属于本发明公开的范畴。

Claims (12)

1.一种高密度多层堆叠MIM电容器,其包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
2.根据权利要求1所述的高密度多层堆叠MIM电容器,其特征在于:具有多个沟槽的下电极板层上的第一介质层具有与所述沟槽相应的沟槽形貌,所述第一介质层上的上电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述上电极板层的上表面为平面。
3.根据权利要求1所述的高密度多层堆叠MIM电容器,其特征在于:所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层以及所述上电极板层上的第二介质层具有与所述沟槽相应的沟槽形貌,所述第二介质层上的第二下电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述第二上电极板层的上表面为平面。
4.根据权利要求1所述的高密度多层堆叠MIM电容器,其特征在于:所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层、所述上电极板层上的第二介质层以及所述第二介质层上的第二下电极板层均具有与所述沟槽相应的沟槽形貌。
5.根据权利要求1所述的高密度多层堆叠MIM电容器,其特征在于,所述上电极板层包括金属层和/或上极板互连金属层;所述上极板互连金属层包括至少两层金属氮化物层及其间内夹的钛或钽。
6.一种像素电路,其包括:
至少一个光电二极管;以及
至少一个高密度多层堆叠MIM电容器,所述高密度多层堆叠MIM电容器用于存储所述光电二极管产生的光生电荷或提高增益;
所述高密度多层堆叠MIM电容器包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
7.根据权利要求6所述的像素电路,其特征在于:具有多个沟槽的下电极板层上的第一介质层具有与所述沟槽相应的沟槽形貌,所述第一介质层上的上电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述上电极板层的上表面为平面。
8.根据权利要求6所述的像素电路,其特征在于:所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层以及所述上电极板层上的第二介质层具有与所述沟槽相应的沟槽形貌,所述第二介质层上的第二下电极板层具有与所述沟槽对应的凸起,所述凸起填充在所述沟槽中,所述第二上电极板层的上表面为平面。
9.根据权利要求6所述的像素电路,其特征在于:所述高密度多层堆叠MIM电容器包括具有多个沟槽的第一下电极板层,所述第一下电极板层上的第一介质层、所述第一介质层上的上电极板层、所述上电极板层上的第二介质层以及所述第二介质层上的第二下电极板层均具有与所述沟槽相应的沟槽形貌。
10.根据权利要求6所述的像素电路,其特征在于:所述上电极板层包括金属层和/或上极板互连金属层;所述上极板互连金属层包括至少两层金属氮化物层及其间内夹的钛或钽。
11.一种成像装置,其包括:
像素阵列,所述像素阵列包括设置成行和列的多个像素电路;以及
外围电路,其控制所述像素阵列,并对所述像素阵列输出的像素信号进行量化和处理;
所述像素电路包括:
至少一个光电二极管;以及
至少一个高密度多层堆叠MIM电容器,所述高密度多层堆叠MIM电容器用于存储所述光电二极管产生的光生电荷或提高增益;
所述高密度多层堆叠MIM电容器包括:
至少两层下电极板层;
至少一层上电极板层,每层上电极板层位于相邻两层下电极板层之间;
至少两层介质层,每层介质层位于相邻的下电极板层和上电极板层之间;
至少一个下极板金属通孔,每个下极板金属通孔中均设置有外连电极,每个下极板金属通孔至少连接一层下电极板层,且全部下极板金属通孔连接至同一个下极板外连线;
至少一个上极板金属通孔,每个上极板金属通孔中均设置有外接电极,每个上极板金属通孔至少连接一层上电极板层,且全部上极板金属通孔连接至同一个上极板外连线;
其中,至少一层下电极板层包括下极板互连金属层结构,所述下极板互连金属层包括两层金属氮化物层及其间内夹的金属板层,所述金属板层设置有多个沟槽,所述金属板层上表面的金属氮化物层具有与所述沟槽相应的沟槽形貌。
12.根据权利要求11所述的成像装置,其特征在于,所述外围电路包括A/D转换单元、图像处理单元,所述像素阵列输出的像素信号耦合至所述A/D转换单元,所述图像处理单元对所述A/D转换单元输出的像素信息进行信号处理,输出图像信息。
CN201810787386.3A 2018-07-17 2018-07-17 一种高密度多层堆叠mim电容器及像素电路与成像装置 Active CN108962880B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810787386.3A CN108962880B (zh) 2018-07-17 2018-07-17 一种高密度多层堆叠mim电容器及像素电路与成像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810787386.3A CN108962880B (zh) 2018-07-17 2018-07-17 一种高密度多层堆叠mim电容器及像素电路与成像装置

Publications (2)

Publication Number Publication Date
CN108962880A true CN108962880A (zh) 2018-12-07
CN108962880B CN108962880B (zh) 2024-05-03

Family

ID=64496069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810787386.3A Active CN108962880B (zh) 2018-07-17 2018-07-17 一种高密度多层堆叠mim电容器及像素电路与成像装置

Country Status (1)

Country Link
CN (1) CN108962880B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110661990A (zh) * 2018-06-29 2020-01-07 格科微电子(上海)有限公司 像素输出信号隔直电容的设计方法
WO2021000304A1 (zh) * 2019-07-03 2021-01-07 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN113162578A (zh) * 2021-01-13 2021-07-23 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173148A (ja) * 1996-12-13 1998-06-26 Hitachi Ltd 半導体記憶装置
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US20020197844A1 (en) * 2001-06-07 2002-12-26 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US20070164359A1 (en) * 2006-01-18 2007-07-19 International Business Machines Corporation Area-efficient gated diode structure and method of forming same
KR20070109465A (ko) * 2006-05-11 2007-11-15 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
CN102024565A (zh) * 2009-09-15 2011-04-20 财团法人工业技术研究院 电容结构
JP2013235082A (ja) * 2012-05-08 2013-11-21 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、電子機器
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
CN208336220U (zh) * 2018-07-17 2019-01-04 昆山晔芯电子科技有限公司 一种高密度多层堆叠mim电容器及像素电路与成像装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10173148A (ja) * 1996-12-13 1998-06-26 Hitachi Ltd 半導体記憶装置
JP2002009248A (ja) * 2000-06-26 2002-01-11 Oki Electric Ind Co Ltd キャパシタおよびその製造方法
US20020197844A1 (en) * 2001-06-07 2002-12-26 Institute Of Microelectronics Single damascene method for RF IC passive component integration in copper interconnect process
US20070164359A1 (en) * 2006-01-18 2007-07-19 International Business Machines Corporation Area-efficient gated diode structure and method of forming same
KR20070109465A (ko) * 2006-05-11 2007-11-15 박영진 적층 커패시터 소자 및 적층 배리스터 소자와, 이의 제조방법
CN102024565A (zh) * 2009-09-15 2011-04-20 财团法人工业技术研究院 电容结构
JP2013235082A (ja) * 2012-05-08 2013-11-21 Seiko Epson Corp 電気光学装置の製造方法、電気光学装置、電子機器
EP2924730A1 (en) * 2014-03-25 2015-09-30 Ipdia Capacitor structure
CN208336220U (zh) * 2018-07-17 2019-01-04 昆山晔芯电子科技有限公司 一种高密度多层堆叠mim电容器及像素电路与成像装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110661990A (zh) * 2018-06-29 2020-01-07 格科微电子(上海)有限公司 像素输出信号隔直电容的设计方法
CN110661990B (zh) * 2018-06-29 2022-07-15 格科微电子(上海)有限公司 像素输出信号隔直电容的设计方法
WO2021000304A1 (zh) * 2019-07-03 2021-01-07 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN112449725A (zh) * 2019-07-03 2021-03-05 深圳市汇顶科技股份有限公司 电容器及其制作方法
US11362171B2 (en) 2019-07-03 2022-06-14 Shenzhen GOODIX Technology Co., Ltd. Capacitor and manufacturing method therefor
CN112449725B (zh) * 2019-07-03 2023-01-20 深圳市汇顶科技股份有限公司 电容器及其制作方法
CN113162578A (zh) * 2021-01-13 2021-07-23 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备
CN113162578B (zh) * 2021-01-13 2023-04-07 诺思(天津)微系统有限责任公司 滤波器、多工器以及电子设备

Also Published As

Publication number Publication date
CN108962880B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
JP7109286B2 (ja) イメージセンサ
CN105229791B (zh) 固态成像元件、其制造方法和电子设备
CN101939840B (zh) 具有红外线检测层的背面受光cmos成像传感器
Tsugawa et al. Pixel/DRAM/logic 3-layer stacked CMOS image sensor technology
US9978786B2 (en) Solid-state image-capturing device and production method thereof, and electronic appliance
KR20220025792A (ko) 반도체 장치, 및, 반도체 장치의 제조 방법
US8780255B2 (en) Solid-state imaging device, manufacturing method thereof, and electronic apparatus
KR100868629B1 (ko) 이미지 센서 및 그의 제조방법
EP1871091A2 (en) Camera Module
CN108962880A (zh) 一种高密度多层堆叠mim电容器及像素电路与成像装置
JP2019040897A (ja) 固体撮像素子及び電子機器
CN103258829A (zh) 固态成像装置、图像传感器及其制造方法以及电子设备
CN107039468A (zh) 影像感测器及其制作方法
CN104425536B (zh) 成像装置、设备及其生产方法以及电子设备
JP2018170471A (ja) 半導体装置および機器
CN108305885B (zh) 像素单元和形成像素单元的方法及数字相机的成像系统组件
US20200396388A1 (en) Image sensor
CN104541371B (zh) 固态成像单元和电子设备
CN103972257A (zh) 一种堆栈式图像传感器制备方法
CN107195648B (zh) 一种低噪声高灵敏度全局像素单元结构及其形成方法
CN209017168U (zh) 一种混合结构电容、像素电路以及成像装置
JP5002906B2 (ja) 固体撮像装置及びその製造方法
JP2013214616A (ja) 固体撮像装置、固体撮像装置の製造方法及び電子機器
US8420429B2 (en) Back side illumination image sensor reduced in size and method for manufacturing the same
US11233077B2 (en) Vertical board-type capacitor and image sensing device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 215002 No. 188, Jinshun Road, Jinxi Town, Kunshan City, Suzhou City, Jiangsu Province

Applicant after: Kunshan sitewei integrated circuit Co.,Ltd.

Address before: 215002 No. 338, Jinshun Road, Jinxi Town, Kunshan City, Suzhou City, Jiangsu Province

Applicant before: KUNSHAN YEXIN ELECTRONIC TECHNOLOGY Co.,Ltd.

GR01 Patent grant