CN110661990A - 像素输出信号隔直电容的设计方法 - Google Patents

Abstract

本发明提供一种像素输出信号隔直电容的设计方法，像素阵列中列输出信号通过隔直电容耦合至列信号处理模块，所述隔直电容采用像素阵列内的金属形成，减小隔直电容占用的芯片面积。

Description

像素输出信号隔直电容的设计方法

技术领域

本发明涉及图像传感器技术领域，尤其涉及一种像素输出信号与列信号处理模块间隔直电容的设计方法。

背景技术

图像传感器是数字摄像头的重要组成部分，是一种将光学图像转换成电学信号的设备，它被广泛地应用在数码相机、移动终端、便携式电子装置和其他电子光学设备中。图像传感器按照元件的不同，可分为CCD（Charge Coupled Device，电荷耦合元件）和CMOS（Complementary Metal oxide Semiconductor，互补型金属氧化物半导体元件）图像传感器两大类。CCD图像传感器除了大规模应用于数码相机外，还广泛应用于摄像机、扫描仪、以及工业领域等。而CMOS图像传感器由于其高度集成化、低功率损耗和局部像素可编程随即读取、速度快、成本低等优点，可适用于数码相机、PC摄像机、移动通信产品等领域。

CMOS图像传感器的像素依次产生复位电压和信号电压，在进行像素操作时首先将像素的感光单元复位，并将复位电压读出，然后开始对感光单元进行曝光，光电流会对感光单元进行放电，一段时间之后，感光单元会被放电到一个信号电压，信号电压与复位电压的差值代表了光信号的强度。CMOS图像传感器的列信号处理模块主要由比较器、计数器和存储单元构成。斜坡信号与复位电压或信号电压通过隔直电容连接到列信号处理模块，在斜坡信号开始下降时计数器开始计数，当复位电压或信号电压与斜坡信号大小相等时，输出端信号会发生翻转，系统将信号翻转时对应的计数器读数记录在存储器中，即可以完成复位电压和信号电压的模数转换，后续通过数字信号处理的方法得到二者的差值，从而完成像素曝光强度的模数转换。

图1所示的电路包括正相输入管M1、反相输入管M2、晶体管M3、晶体管M4,、晶体管M0。斜坡输入信号Ramp通过隔直电容C1连接正相输入管M1的栅极，像素列的输出信号PXD通过隔直电容C2连接反相输入管M2的栅极。现有技术的隔直电容往往放置在列信号处理模块中，并采用晶体管制作而成，需要占据较大的芯片面积，增加成本。

发明内容

本发明的目的在于提供一种像素输出信号隔直电容的设计方法，减小隔直电容占用的芯片面积。

为了解决上述技术问题，本发明提供一种像素输出信号隔直电容的设计方法：

像素阵列中列输出信号通过隔直电容耦合至列信号处理模块，所述隔直电容采用像素阵列内的金属形成，减小隔直电容占用的芯片面积。

可选的，所述隔直电容为同层金属的叉指结构形成的MOM电容。

可选的，同一列输出信号分别连接两条平行的金属线，将耦合至列信号处理模块的金属线置于所述两条平行金属线之间。

可选的，所述隔直电容为采用多层叉指结构的MOM金属叠层。

可选的，耦合至所述列输出信号的金属线包裹耦合至所述列信号处理模块的金属线。

可选的，所述MOM金属叠层的相邻金属层之间采用过孔连接。

可选的，通过减薄所述MOM金属叠层的相邻金属层之间介质层的厚度，增加隔直电容的容值。

可选的，所述隔直电容为相邻层金属叠加形成的MIM电容。

相对于现有技术，本发明的像素输出信号隔直电容的设计方法具有以下有益效果：

本发明中，所述隔直电容通过像素阵列内的金属形成，不必在列信号处理模块中形成隔直电容，减小隔直电容占用的芯片面积，降低成本。

附图说明

图1为本发明一实施例中的运算放大器的电路示意图

图2为本发明一实施例中MOM电容的示意图；

图3为本发明一实施例中MOM电容中金属线的连接示意图；

图4为本发明另一实施例MOM电容的示意图；

图5为本发明一实施例不同层MOM金属叠层的示意图；

图6为本发明另一实施例MIM电容的示意图。

具体实施方式

在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。

其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，所述示意图只是实例，其在此不应限制本发明保护的范围。

为使本发明的上述目的、特征和优点能够更为明显易懂，以下结合附图对本发明的像素输出信号隔直电容的设计方法进行详细描述。

实施例一

CMOS图像传感器包括具有像素阵列的感光区，以及位于感光区周围的外围电路。图像传感器采用列并行方式输出，外围电路包括用于处理列输出信号的列信号处理模块。参考图2所示，像素阵列10中列输出信号通过隔直电容12耦合至列信号处理模块，所述隔直电容12采用像素阵列内的金属形成，不必在列信号处理模块中再形成隔直电容，从而减小隔直电容占用的芯片面积，降低成本。

继续参考图2所示，所述隔直电容12为同层金属的叉指结构形成的MOM电容。其中，同层金属的制备过程中，分别形成梳状结构，梳状结构对应形成叉指结构，叉指结构的一端连接像素单元（Pixel）的列输出信号PXD，另一端连接列信号处理模块（图中未示出）。

参考图3所示，进一步的，像素阵列的同一列输出信号PXD分别连接两条平行的金属线，将耦合至列信号处理模块的金属线置于所述两条平行的金属线之间，耦合至列信号处理模块的金属线分别与两条平行的金属线形成两个并联的电容，增大隔直电容的容值。

此外，本发明的隔直电容还可以采用如图4中所示的结构，将两个对应的梳状结构连接并耦合至列输出信号，梳状结构之间形成一蛇形结构的金属线并耦合至列信号处理模块，可以进一步增大隔直电容的容值。当然，本发明的其他实施例中还可以将两个对应的梳状结构连接并耦合至列信号处理模块，蛇形结构的金属线耦合至列输出信号，此亦在本发明保护的思想范围之内。

实施例二

与实施例一中不同的是，本实施例中所述隔直电容为采用多层叉指结构的MOM金属叠层，形成并联的多个电容，增加隔直电容的容值。并且，耦合至所述列输出信号PXD的金属线包裹耦合至所述列信号处理模块的金属线，增加容值。

参考图5所示，图5（a）、（b）中为两层MOM金属叠层，图5（c）为三层MOM金属叠层。在MOM金属叠层制备过程中，所述MOM金属叠层的相邻金属层之间采用过孔（Via）30连接。具体的，所述MOM金属叠层耦合至同一信号的相邻金属层之间采用过孔（Via）30连接。并且，通过减薄所述MOM金属叠层的相邻金属层之间介质层（图中未示出）的厚度，减小电容极板之间的距离，增加隔直电容的容值。

实施例三

参考图6所示，像素阵列20中的金属形成隔直电容,，所述隔直电容22为相邻层金属叠加形成的MIM电容。相邻金属层中的一层金属耦合至像素21的列输出信号PXD，另一层金属耦合至列信号处理模块（图中未示出）。所述隔直电容22采用像素阵列内的金属形成，不必在列信号处理模块中再形成隔直电容，从而减小隔直电容占用的芯片面积，降低成本。

综上所述，本发明提供的隔直电容的设计方法中，所述隔直电容通过像素阵列内的金属形成，不必在列信号处理模块中形成隔直电容，减小隔直电容占用的芯片面积，降低成本。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种像素输出信号隔直电容的设计方法，其特征在于：

像素阵列中列输出信号通过隔直电容耦合至列信号处理模块，所述隔直电容采用像素阵列内的金属形成，减小隔直电容占用的芯片面积。

2.根据权利要求1所述的像素输出信号隔直电容的设计方法，其特征在于，所述隔直电容为同层金属的叉指结构形成的MOM电容。

3.根据权利要求2所述的像素输出信号隔直电容的设计方法，其特征在于，同一列输出信号分别连接两条平行的金属线，将耦合至列信号处理模块的金属线置于所述两条平行的金属线之间。

4.根据权利要求1所述的像素输出信号隔直电容的设计方法，其特征在于，所述隔直电容为采用多层叉指结构的MOM金属叠层。

5.根据权利要求4所述的像素输出信号隔直电容的设计方法，其特征在于，耦合至所述列输出信号的金属线包裹耦合至所述列信号处理模块的金属线。

6.根据权利要求4所述的像素输出信号隔直电容的设计方法，其特征在于，所述MOM金属叠层的相邻金属层之间采用过孔连接。

7.根据权利要求4所述的像素输出信号隔直电容的设计方法，其特征在于，通过减薄所述MOM金属叠层的相邻金属层之间介质层的厚度，增加隔直电容的容值。

8.根据权利要求1所述的像素输出信号隔直电容的设计方法，其特征在于，所述隔直电容为相邻层金属叠加形成的MIM电容。

Images