CN107948552B - 图像传感器及其形成方法 - Google Patents

图像传感器及其形成方法 Download PDF

Info

Publication number
CN107948552B
CN107948552B CN201711459021.XA CN201711459021A CN107948552B CN 107948552 B CN107948552 B CN 107948552B CN 201711459021 A CN201711459021 A CN 201711459021A CN 107948552 B CN107948552 B CN 107948552B
Authority
CN
China
Prior art keywords
row
column
auxiliary
equal
effective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711459021.XA
Other languages
English (en)
Other versions
CN107948552A (zh
Inventor
龚劲峰
常建光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hubei Eight Dimensional Yuan Technology Co.,Ltd.
Original Assignee
Huaian Imaging Device Manufacturer Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huaian Imaging Device Manufacturer Corp filed Critical Huaian Imaging Device Manufacturer Corp
Priority to CN201711459021.XA priority Critical patent/CN107948552B/zh
Publication of CN107948552A publication Critical patent/CN107948552A/zh
Application granted granted Critical
Publication of CN107948552B publication Critical patent/CN107948552B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

一种图像传感器及其形成方法，图像传感器包括：位于基底有效像素区上的有效像素阵列，有效像素阵列包括N行×M列的若干有效像素单元，M大于等于2，N大于等于2；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q大于等于1；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W大于等于1；位于基底负载区上的N个负载电容元件，N个负载电容元件分别位于每行有效像素单元的侧部。所述像素传感器的集成度得到提高。

Description

图像传感器及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种图像传感器及其形成方法。
背景技术
图像传感器是一种将光信号转化为电信号的半导体器件。
图像传感器分为互补金属氧化物(CMOS)图像传感器和电荷耦合器件(CCD)图像传感器。CMOS图像传感器具有工艺简单、易于其它器件集成、体积小、重量轻、功耗小和成本低等优点。因此，随着图像传感技术的发展，CMOS图像传感器越来越多地取代CCD图像传感器应用于各类电子产品中。目前，CMOS图像传感器已经广泛应用于静态数码相机、数码摄像机、医疗用摄像装置和车用摄像装置等。
然而，现有的CMOS图像传感器的性能有待提高。
发明内容
本发明解决的问题是提供一种图像传感器及其形成方法，以提高图像传感器的集成度。
为解决上述问题，本发明提供一种图像传感器，包括：基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；位于基底有效像素区上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；位于基底负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。
可选的，所述有效像素单元包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接。
可选的，还包括：第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。
可选的，还包括：第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。
可选的，所述全局列参考像素单元包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。
可选的，当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元至第N行有效像素单元中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于读出分别对应各行有效像素数据的全局参考数据。
可选的，所述W大于等于2；在对应每行有效像素数据的全局参考数据中，第M+a列至第M+b列读出线读出的全局参考数据的平均值为对应行有效像素单元的电源噪声大小；其中，a为大于等于1且小于W的整数，b为大于a且小于等于W的整数。
可选的，所述第一辅助像素单元包括第一光电二极管和与第一光电二极管连接的第一晶体管组，第一晶体管组包括第一传输晶体管，所述第一光电二极管被遮光，第一传输晶体管和第一光电二极管连接；所述第一辅助数据为第一光电二极管的暗电流的大小。
可选的，所述负载电容包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的电容介质层。
本发明还提供一种图像传感器的形成方法，包括：提供基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；在基底有效像素区上形成有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；在基底第一辅助像素区上形成第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；在基底第二辅助像素区上形成第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；在基底负载区上形成N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容。
可选的，还包括：形成第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。
可选的，还包括：形成第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的图像传感器中，在第一辅助像素单元和第二辅助像素单元存在的情况下，每个负载电容元件为对应行的有效像素单元上施加的控制信号提供负载，使有效像素单元上施加的控制信号、以及第一辅助像素单元和第二辅助像素单元上施加的控制信号遵守一定的时序要求。所述负载电容元件由负载电容构成，而负载电容由第一导电层、第二导电层以及电容介质层构成，负载电容在单位面积的电容大小大于像素单元在单位面积的电容大小，因此在负载电容元件占需要提供一定的电容大小的情况下，能够使得负载电容元件占据负载区的实际面积减小，负载区上除负载电容元件占据的区域可以为其它元件提供空间。综上，提高了图像传感器的集成度。
本发明技术方案提供的图像传感器的形成方法中，在基底负载区上形成N个负载电容元件，所述负载电容元件由负载电容构成，而负载电容由第一导电层、第二导电层以及电容介质层构成，负载电容在单位面积的电容大小大于像素单元在单位面积的电容大小，因此在负载电容元件占需要提供一定的电容大小的情况下，能够使得负载电容元件占据负载区的实际面积减小，负载区上除负载电容元件占据的区域可以为其它元件提供空间。综上，提高了图像传感器的集成度。
附图说明
图1是一种图像传感器的结构示意图；
图2至图3是本发明一实施例中图像传感器形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的图像传感器的集成度较低。
一种图像传感器，参考图1，包括：基底100，所述基底100包括有效像素区A、负载区B、第一辅助像素区C和第二辅助像素区D，所述有效像素区A具有相对的第一侧和第二侧、以及相对的第三侧和第四侧，所述第一辅助像素区C位于有效像素区A的第一侧，所述负载区B位于有效像素区A的第三侧，所述第二辅助像素区D位于由负载区B边缘和第一辅助像素区C边缘构成的拐角处；位于基底100有效像素区A上的有效像素阵列，所述有效像素阵列包括N行M列排列的若干有效像素单元110；位于基底100第一辅助像素区C上的第一辅助像素阵列，第一辅助像素阵列包括Q行M列排列的若干第一辅助像素单元120；位于基底100第二辅助像素区D上的第二辅助像素阵列，第二辅助像素阵列包括Q行W列排列的若干第二辅助像素单元；位于基底100负载区B上的负载像素阵列，所述负载像素阵列包括M行W列排列的若干负载像素单元140。
第一辅助像素单元用于读出光电二极管中的暗电流信号。第二辅助像素单元为全局列参考像素单元130。在每一行有效像素单元110的有效像素信号被逐行读出时，所述全局列参考像素单元用于读出对应各行有效像素信号的电源噪声信号。这样读出的有效像素信号扣除暗电流信号和电源噪声信得到的信号作为本征有效像素信号。
在第一辅助像素单元和第二辅助像素单元存在的情况下，每行负载像素单元为对应行的有效像素单元上施加的控制信号提供负载，使有效像素单元上施加的控制信号、以及第一辅助像素单元和第二辅助像素单元上施加的控制信号遵守一定的时序要求。
由于负载像素单元140包括负载光电二极管和负载晶体管组。负载光电二极管被遮光层遮挡，且负载光电二极管和负载晶体管组是始终断开的，即负载光电二极管的信号不被读出。这样负载光电二极管提供给控制信号负载的贡献较小。负载像素单元140中主要由负载晶体管组为控制信号提供负载。在此基础上，由于负载光电二极管占据负载像素单元140中较大的面积，因此导致负载像素阵列需要占据负载区的面积较大，进而导致图像传感器的集成度较低。
为了解决上述问题，本发明提供一种图像传感器，包括：位于基底有效像素区上的有效像素阵列，有效像素阵列包括N行×M列的若干有效像素单元；位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元；位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元；位于基底负载区上的N个负载电容元件，负载电容元件包括一个或多个负载电容。所述像素传感器的集成度得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图3是本发明一实施例中图像传感器形成过程的结构示意图。
参考图2，提供基底200，所述基底200包括有效像素区S0、负载区S3、第一辅助像素区S1和第二辅助像素区S2，所述有效像素区S0具有相邻的第一侧和第三侧，所述第一辅助像素区S1位于有效像素区S0的第一侧，所述负载区S3位于有效像素区S0的第三侧，所述第二辅助像素区S2位于由负载区S3边缘和第一辅助像素区S1边缘构成的拐角处。
本实施例中，所述有效像素区S0的形状为矩形状或方形状。
本实施例中，所述有效像素区S0具有相对的第一侧和第二侧、以及相对的第三侧和第四侧。有效像素区S0的第一侧的第三侧相邻，有效像素区S0的第一侧和第四侧相邻，有效像素区S0的第二侧和第三侧相邻，有效像素区S0的第二侧和第四侧相邻。
本实施例中，所述第一辅助像素区S1位于有效像素区S0的第一侧且和有效像素区S0邻接，所述负载区S3位于有效像素区S0的第三侧且和有效像素区S0临接，第二辅助像素区S2位于由负载区边缘和第一辅助像素区S1边缘构成的拐角处，且第二辅助像素区S2和第一辅助像素区S1邻接且和负载区S3邻接。
在其它实施例中，所述第一辅助像素区和有效像素区之间、负载区和有效像素区之间、第一辅助像素区和第二辅助像素区之间、第二辅助像素区和负载区之间具有隔离区。隔离区使第一辅助像素区和有效像素区之间具有相对较大的距离，负载区和有效像素区之间具有相对较大的距离。避免第一辅助像素区和第二辅助像素区上的遮光环境和有效像素区上的遮光环境相互干扰。
本实施例中，所述基底200的材料为单晶硅。所述基底200还可以是多晶硅或非晶硅。所述基底200的材料还可以是锗、锗化硅、砷化镓等半导体材料。
参考图3，在基底200有效像素区S0上形成有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元210，M为大于等于2的整数，N为大于等于2的整数；在基底200第一辅助像素区S1上形成第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元211，Q为大于等于1的整数；在基底200第二辅助像素区S2上形成第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；在基底200负载区S3上形成N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元210的侧部，所述负载电容元件包括一个或多个负载电容213。
所述负载电容213包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的电容介质层。
所述有效像素单元210包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接。所述有效光电二极管不被遮光，所述有效光电二极管进行光电转换。所述有效传输晶体管用于传输有效光电二极管的电荷信息。
所述第一辅助像素单元211包括第一光电二极管和与第一光电二极管连接的第一晶体管组，第一晶体管组包括第一传输晶体管，所述第一光电二极管被遮光，第一传输晶体管和第一光电二极管连接，所述第一传输晶体管用于传输第一光电二极管的暗电流。
所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元212，q为大于等于1且小于等于Q的整数。所述全局列参考像素单元212包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。
所述第二光电二极管和第二传输晶体管始终断开，指的是，第二光电二极管与第二传输晶体管的源极、漏极和栅极均不连接。
所述第二光电二极管被遮光，避免第二光电二极管不断积累光生电荷，避免较多的光生电荷溢出至周围的有效像素单元中，避免干扰有效像素单元的成像。
本实施例中，以q等于Q为示例进行说明。
在其它实施例中，Q大于等于2，q小于Q，这样若干第二辅助像素单元中，全局列参考像素单元212之外的第二辅助像素单元为负载像素单元。所述负载像素单元包括第三光电二极管和与第三光电二极管连接的第三晶体管组，第三晶体管组包括第三传输晶体管，所述第三传输晶体管被遮光，第三传输晶体管和第三光电二极管始终断开。负载像素单元为对应行的第一辅助像素单元上施加的控制信号提供负载，使有效像素单元上施加的控制信号、以及第一辅助像素单元和第二辅助像素单元上施加的控制信号遵守一定的时序要求。
在其它实施例中国，当基底包括隔离区时，还包括：在基底隔离区上形成若干伪像素单元。伪像素单元按照有效像素单元、第一辅助像素单元和第二辅助像素单元的行和列的排列方向进行排布，这样方便工艺的制作。伪像素单元上不连接控制信号且不被读出数据。
本实施例中，还包括：形成第一行控制线至第Q+N行控制线(未图示)。
在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元211以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元211以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数。
在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元210以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元210以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。本实施例中，还包括：形成第一列读出线至第M+W列读出线(未图示)。
在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元211和第k3列各有效像素单元210电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元211的第一辅助数据和第k3列各有效像素单元210的有效像素数据，k3为大于等于1且小于等于M的整数。
第M+k4列读出线仅分别与第k4列的全局列参考像素单元212电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元212的全局参考数据，k4为大于等于1且小于等于W的整数。
第M+k4列读出线不和负载电容元件连接。
当q小于Q时，第M+k4列读出线不和第三晶体管组连接。
所述第一辅助数据为第一光电二极管的暗电流的大小。
当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元210至第N行有效像素单元210中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于分别读出对应各行有效像素数据的全局参考信号。
在一个实施例中，所述W大于等于2；在对应每行有效像素数据的全局参考数据中，第M+a列至第M+b列读出线读出的全局参考数据的平均值为对应行有效像素单元的电源噪声大小；其中，a为大于等于1且小于W的整数，b为大于a且小于等于W的整数。
这样读出的有效像素信号扣除暗电流信号和电源噪声信得到的信号作为本征有效像素信号，使得获得的本征有效像素信号的行噪声较小。
在第一辅助像素单元211和第二辅助像素单元存在的情况下，每行负载电容元件为对应行的有效像素单元210上施加的控制信号提供负载，使有效像素单元210上施加的控制信号、以及第一辅助像素单元211和第二辅助像素单元上施加的控制信号遵守一定的时序要求。
需要说明的是，全局列参考像素单元212需要位于在第二辅助像素区S2上，原因包括：全局列参考像素单元212需要在每行有效像素单元210的有效像素数据读出时，均读出全局参考信号，而每一列由于共用一个读出电路，因此全局列参考像素单元212不能和有效像素单元210排布在同一列；全局列参考像素单元212中第二光电二极管需要被遮盖层遮盖，全局列参考像素单元212要求其周围环境为遮光环境，因此全局列参考像素单元212不会选择排布在和有效像素单元210排布在同一行。综上，全局列参考像素单元212需要位于在第二辅助像素区S2上。
需要说明的是，第一行控制线包括若干条第一子控制线，第Q+1行控制线包括若干条第Q+1子控制线，第Q+N行控制线包括若干条第Q+N子控制线。第Q+k2行控制线包括若干条第Q+k2子控制线。
为了方便说明，将若干负载电容元件称为第一负载电容元件至第N负载电容元件，第一负载电容元件位于第1行有效像素单元的侧部，第N负载电容元件位于第N行有效像素单元的侧部。第Q+k2行控制线与第k2负载电容元件连接。
第一负载电容元件中的负载电容称为第一负载电容。第N负载电容元件中的负载电容称为第N负载电容。第k2负载电容元件中的负载电容称为第k2负载电容。
具体的，每条第Q+k2子控制线均分别连接有第k2负载电容，如，每条第Q+1子控制线均分别连接有第一负载电容，每条第Q+N子控制线均分别连接有第N负载电容。
对于施加相同类型信号的第Q+1子控制线至第Q+N子控制线，第Q+1子控制线连接的第一负载电容至第Q+N子控制线连接的第N负载电容相同。例如，提供复位信号的第Q+1子控制线至第Q+N子控制线，第Q+1子控制线连接的第一负载电容至第Q+N子控制线连接的第N负载电容相同。
与全局列参考像素单元212连接的q行控制线分别为第X行控制线至第X+q-1行控制线，X为大于等于1且小于等于Q-q+1的整数。第X行控制线包括若干条第X子控制线，第X+q-1行控制线包括若干条第X+q-1子控制线。
对于施加相同类型信号的第X子控制线至第X+q-1子控制线，第X行全局列参考像素单元作为第X子控制线的总电容至第X+q-1行全局列参考像素单元作为第X+q子控制线的总电容相等。
且，对于施加相同类型信号的第X子控制线和第Q+1子控制线，第Q+1子控制线连接的第一负载电容和第X行全局列参考像素单元作为第X子控制线的总电容相等。
相应的，本实施例还提供采用上述方法形成的图像传感器，参考图3，包括：
基底200，所述基底200包括有效像素区S0、负载区S3、第一辅助像素区S1和第二辅助像素区S2，所述有效像素区S0具有相邻的第一侧和第三侧，所述第一辅助像素区S1位于有效像素区S0的第一侧，所述负载区S3位于有效像素区S0的第三侧，所述第二辅助像素区S2位于由负载区边缘和第一辅助像素区S1边缘构成的拐角处；
位于基底200有效像素区S0上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元210，M为大于等于2的整数，N为大于等于2的整数；位于基底200第一辅助像素区S1上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元211，Q为大于等于1的整数；位于基底200第二辅助像素区S2上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；位于基底200负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元210的侧部，所述负载电容元件包括一个或多个负载电容213。
所述负载电容213包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的电容介质层。
所述有效像素单元210包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接。
所述图像传感器还包括：第一行控制线至第Q+N行控制线；在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元211以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元211以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元210以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元210以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。
所述的图像传感器还包括：第一列读出线至第M+W列读出线；在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元211和第k3列各有效像素单元210电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元211的第一辅助数据和第k3列各有效像素单元210的有效像素数据，k3为大于等于1且小于等于M的整数；所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。
所述全局列参考像素单元包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。
当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元210至第N行有效像素单元210中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于读出分别对应各行有效像素数据的全局参考数据。
在一个实施例中，所述W大于等于2；在对应每行有效像素数据的全局参考数据中，第M+a列至第M+b列读出线读出的全局参考数据的平均值为对应行有效像素单元的电源噪声大小；其中，a为大于等于1且小于W的整数，b为大于a且小于等于W的整数。
所述第一辅助像素单元211包括第一光电二极管和与第一光电二极管连接的第一晶体管组，第一晶体管组包括第一传输晶体管，所述第一光电二极管被遮光，第一传输晶体管和第一光电二极管连接；所述第一辅助数据为第一光电二极管的暗电流的大小。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种图像传感器，其特征在于，包括：
基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；
位于基底有效像素区上的有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；
位于基底第一辅助像素区上的第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；
位于基底第二辅助像素区上的第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；
位于基底负载区上的N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容；所述有效像素单元包括有效光电二极管和与有效光电二级管电学连接的有效晶体管组，有效晶体管组包括有效传输晶体管，所述有效传输晶体管与有效光电二极管连接，所述有效光电二极管进行光电转换；
第一行控制线至第Q+N行控制线；
在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；
在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。
2.根据权利要求1所述的图像传感器，其特征在于，还包括：第一列读出线至第M+W列读出线；
在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；
所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；
第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。
3.根据权利要求2所述的图像传感器，其特征在于，所述全局列参考像素单元包括第二光电二极管和第二晶体管组，所述第二晶体管组包括第二传输晶体管，所述第二光电二极管和第二传输晶体管始终断开。
4.根据权利要求2所述的图像传感器，其特征在于，当第一列读出线至第M列读出线用于逐行读出第1行有效像素单元至第N行有效像素单元中每行的有效像素数据时，所述第M+1列读出线至第M+W列读出线用于读出分别对应各行有效像素数据的全局参考数据。
5.根据权利要求4所述的图像传感器，其特征在于，所述W大于等于2；在对应每行有效像素数据的全局参考数据中，第M+a列至第M+b列读出线读出的全局参考数据的平均值为对应行有效像素单元的电源噪声大小；其中，a为大于等于1且小于W的整数，b为大于a且小于等于W的整数。
6.根据权利要求2所述的图像传感器，其特征在于，所述第一辅助像素单元包括第一光电二极管和与第一光电二极管连接的第一晶体管组，第一晶体管组包括第一传输晶体管，所述第一光电二极管被遮光，第一传输晶体管和第一光电二极管连接；所述第一辅助数据为第一光电二极管的暗电流的大小。
7.根据权利要求1所述的图像传感器，其特征在于，所述负载电容包括第一导电层、第二导电层和位于第一导电层和第二导电层之间的电容介质层。
8.一种形成权利要求1至7任意一项图像传感器的方法，其特征在于，包括：
提供基底，所述基底包括有效像素区、负载区、第一辅助像素区和第二辅助像素区，所述有效像素区具有相邻的第一侧和第三侧，所述第一辅助像素区位于有效像素区的第一侧，所述负载区位于有效像素区的第三侧，所述第二辅助像素区位于由负载区边缘和第一辅助像素区边缘构成的拐角处；
在基底有效像素区上形成有效像素阵列，所述有效像素阵列包括N行×M列的若干有效像素单元，M为大于等于2的整数，N为大于等于2的整数；
在基底第一辅助像素区上形成第一辅助像素阵列，第一辅助像素阵列包括Q行×M列的若干第一辅助像素单元，Q为大于等于1的整数；
在基底第二辅助像素区上形成第二辅助像素阵列，第二辅助像素阵列包括Q行×W列的若干第二辅助像素单元，W为大于等于1的整数；
在基底负载区上形成N个负载电容元件，所述N个负载电容元件分别位于每行有效像素单元的侧部，所述负载电容元件包括一个或多个负载电容；形成第一行控制线至第Q+N行控制线；
在第一行控制线至第Q行控制线中，第k1行控制线分别与第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元电学连接，第k1行控制线用于给第k1行的各第一辅助像素单元以及第k1行的第二辅助像素单元提供控制信号，k1为大于等于1且小于等于Q的整数；
在第Q+1行控制线至第Q+N行控制线中，第Q+k2行控制线分别与第k2行的各有效像素单元以及第k2行的负载电容元件电学连接，第Q+k2行控制线用于给第k2行的各有效像素单元以及第k2行的负载电容元件提供控制信号，k2为大于等于1且小于等于N的整数。
9.根据权利要求8所述的图像传感器的形成方法，其特征在于，还包括：形成第一列读出线至第M+W列读出线；
在第一列读出线至第M列读出线中，第k3列读出线分别与第k3列的第一辅助像素单元和第k3列各有效像素单元电学连接，第k3列读出线用于逐行读出第k3列第一辅助像素单元的第一辅助数据和第k3列各有效像素单元的有效像素数据，k3为大于等于1且小于等于M的整数；
所述若干第二辅助像素单元包括q行W列排列的若干全局列参考像素单元，q为大于等于1且小于等于Q的整数；
第M+k4列读出线仅分别与第k4列的全局列参考像素单元电学连接，第M+k4列读出线用于仅读出第k4列的全局列参考像素单元的全局参考数据，k4为大于等于1且小于等于W的整数。
CN201711459021.XA 2017-12-28 2017-12-28 图像传感器及其形成方法 Active CN107948552B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711459021.XA CN107948552B (zh) 2017-12-28 2017-12-28 图像传感器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711459021.XA CN107948552B (zh) 2017-12-28 2017-12-28 图像传感器及其形成方法

Publications (2)

Publication Number Publication Date
CN107948552A CN107948552A (zh) 2018-04-20
CN107948552B true CN107948552B (zh) 2020-03-31

Family

ID=61939581

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711459021.XA Active CN107948552B (zh) 2017-12-28 2017-12-28 图像传感器及其形成方法

Country Status (1)

Country Link
CN (1) CN107948552B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112261322B (zh) * 2020-10-19 2023-05-23 北京思比科微电子技术股份有限公司 一种图像传感器
CN112422859B (zh) * 2020-10-26 2023-10-20 格科微电子（上海）有限公司 一种图像传感器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808677A (en) * 1994-01-31 1998-09-15 Sony Corporation Solid-state imaging device having a reset switch for resetting potential of capacitor
CN1366343A (zh) * 2000-12-18 2002-08-28 佳能株式会社 图像拾取设备
CN1574879A (zh) * 2003-05-27 2005-02-02 精工电子有限公司 图像传感器
CN1722458A (zh) * 2004-07-12 2006-01-18 索尼株式会社 固态图像拾取装置
CN103545333A (zh) * 2009-10-30 2014-01-29 索尼公司 固体摄像器件和电子设备
CN103595930A (zh) * 2012-08-16 2014-02-19 索尼公司 固态成像设备、驱动方法及电子设备

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808677A (en) * 1994-01-31 1998-09-15 Sony Corporation Solid-state imaging device having a reset switch for resetting potential of capacitor
CN1366343A (zh) * 2000-12-18 2002-08-28 佳能株式会社 图像拾取设备
CN1574879A (zh) * 2003-05-27 2005-02-02 精工电子有限公司 图像传感器
CN1722458A (zh) * 2004-07-12 2006-01-18 索尼株式会社 固态图像拾取装置
CN103545333A (zh) * 2009-10-30 2014-01-29 索尼公司 固体摄像器件和电子设备
CN103595930A (zh) * 2012-08-16 2014-02-19 索尼公司 固态成像设备、驱动方法及电子设备

Also Published As

Publication number Publication date
CN107948552A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
US11303857B2 (en) Imaging device including pixel array and addition circuit
TWI694724B (zh) 具有提供高動態範圍之雙轉換增益之小像素
CN206993236U (zh) 一种图像传感器及系统
CN110099229B (zh) 摄像装置
US10854649B2 (en) Image sensor including unit pixel block having common selection transistor
US10090341B2 (en) Solid-state imaging device
KR20160137953A (ko) 고체 촬상 소자 및 촬상 장치
US11961855B2 (en) Image sensing device
WO2012144196A1 (ja) 固体撮像装置
CN212572732U (zh) 图像传感器和放大电路
US20210242257A1 (en) Image sensing device
CN108124110A (zh) 图像传感器
US20210272993A1 (en) Image sensor including a pixel array having pixel blocks arranged in a zigzag form
CN107948552B (zh) 图像传感器及其形成方法
US10194104B2 (en) Imaging device and imaging module
JPH04281681A (ja) Ｘ‐ｙアドレス型固体撮像装置
KR102747643B1 (ko) 이미지 센서 및 이의 동작 방법
US8094214B2 (en) Image sensor and related CDS circuit and CDS layout method
US11222918B1 (en) Image sensor
EP3809693B1 (en) Image sensor having reduced parasitic capacitance
US20220068987A1 (en) Image sensing device
US20200404207A1 (en) Pixel array and image sensor
US11227883B2 (en) Image sensing device having a shared pixel structure including MOS transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230712

Address after: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee after: Huaian Xide Industrial Design Co.,Ltd.

Address before: No. 599, East Changjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: HUAIAN IMAGING DEVICE MANUFACTURER Corp.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20251030

Address after: 443000 Hubei Province, Yichang City, Wujia Gang District, Jucheng Road No. 6, Building 31, Room 1810

Patentee after: Hubei Eight Dimensional Yuan Technology Co.,Ltd.

Country or region after: China

Address before: 223001 Room 318, Building 6, east of Zhenda Steel Pipe Company, south of Qianjiang Road, Huaiyin District, Huai'an City, Jiangsu Province

Patentee before: Huaian Xide Industrial Design Co.,Ltd.

Country or region before: China

TR01 Transfer of patent right