JP2013222879A - 不揮発性記憶装置及び不揮発性記憶装置の検査方法 - Google Patents
不揮発性記憶装置及び不揮発性記憶装置の検査方法 Download PDFInfo
- Publication number
- JP2013222879A JP2013222879A JP2012094527A JP2012094527A JP2013222879A JP 2013222879 A JP2013222879 A JP 2013222879A JP 2012094527 A JP2012094527 A JP 2012094527A JP 2012094527 A JP2012094527 A JP 2012094527A JP 2013222879 A JP2013222879 A JP 2013222879A
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- floating gate
- memory device
- nonvolatile memory
- memory cells
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【解決手段】 フローティングゲートFGを含み半導体基板上に積層された層構造のメモリーセルMCが、第1の方向Xおよび前記第1の方向と直交する第2の方向Yにアレイ状に配置された不揮発性記憶装置1であって、前記第1の方向に隣接して配置された第1のメモリーセルMC1および第2のメモリーセルMC2と、前記第1のメモリーセルと前記第2のメモリーセルとの間に配置された信号線であって、前記フローティングゲートと同じ層で構成された信号線20とを有する。
【選択図】図2
Description
図1は、本実施形態の不揮発性記憶装置の回路図である。本実施形態の不揮発性記憶装置1は、半導体基板上に積層されて製造されるFAMOS(Floating gate Avalanche-injection MOS)の記憶装置である。不揮発性記憶装置1は、メモリーセルMCをX方向(本発明の第1の方向に対応)、およびY方向(本発明の第2の方向に対応)にアレイ状に配置している。なお、図1は不揮発性記憶装置1の一部を示したものであり、不揮発性記憶装置1は図示した以外のメモリーセルMCを含んでいてもよいし、図示したメモリーセルMCの一部を削ってもよい。
図2は、本実施形態の不揮発性記憶装置のレイアウト図である。図2は、図1のメモリーセルMC1〜MC3を含む一部の回路に対応するものである。また、説明の都合上、金属配線層より下の層だけを示しているが、金属配線層においては図1の回路図の通りに電気的な接続がなされているものとする。また、図1と同じ要素には同じ符号を付しており説明を省略する。
ここで、本実施形態の不揮発性記憶装置1のレイアウトの特徴を示すために、比較例のレイアウトと比較する。図5は、比較例の不揮発性記憶装置のレイアウト図である。比較例の不揮発性記憶装置100は、従来の手法でレイアウトがされている。なお、図1〜図2と同じ要素には同じ符号が付されており、異なる部分のみ説明する。
また、図5の不揮発性記憶装置100のレイアウトでは、X方向に隣接するメモリーセルの間にポリシリコン層の信号線は存在しない(領域40参照)。逆に言えば、本実施形態の不揮発性記憶装置1のレイアウトでは、X方向に隣接するメモリーセルの間にポリシリコン層の信号線20が存在する(図2参照)。そして、信号線20はワード線WLと電気的に接続されており、制御部(不図示)によって電圧制御可能である。
本実施形態の不揮発性記憶装置の検査方法について説明する。ここで、最初に比較例の不揮発性記憶装置の検査方法について図6を用いて説明した後に、本実施形態の不揮発性記憶装置の検査方法について図7を用いて説明する。
本実施形態の不揮発性記憶装置の変形例について図8を用いて説明する。図8は、変形例の不揮発性記憶装置のメモリーセルのレイアウト図である。図1〜図7と同じ要素には同じ符号を付しており、異なる部分のみについて説明する。
本発明は、実施形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。
Claims (6)
- フローティングゲートを含み半導体基板上に積層された層構造のメモリーセルが、第1の方向および前記第1の方向と直交する第2の方向にアレイ状に配置された不揮発性記憶装置であって、
前記第1の方向に隣接して配置された第1のメモリーセルおよび第2のメモリーセルと、前記第1のメモリーセルと前記第2のメモリーセルとの間に配置された信号線であって、前記フローティングゲートと同じ層で構成された信号線とを有する不揮発性記憶装置。 - フローティングゲートを含み半導体基板上に積層された層構造のメモリーセルが、第1の方向および前記第1の方向と直交する第2の方向にアレイ状に配置された不揮発性記憶装置であって、
前記第1のメモリーセルと前記第2の方向に隣接して配置された第3のメモリーセルを有し、前記第1のメモリーセルの拡散領域と前記第3のメモリーセルの拡散領域とが分離されている不揮発性記憶装置。 - 請求項2に記載の不揮発性記憶装置において、
前記第2の方向に隣接する前記第1のメモリーセルと前記第3のメモリーセルの間に、前記フローティングゲートと同じ層で構成された信号線を配置した不揮発性記憶装置。 - 請求項1又は3に記載の不揮発性記憶装置において、
前記信号線はアレイ状に配置された前記メモリーセルの選択を行うワード線と電気的に接続されている不揮発性記憶装置。 - 請求項4に記載の不揮発性記憶装置において、
前記メモリーセルは、前記フローティングゲートを含むFAMOSトランジスタと、前記ワード線によって選択される選択トランジスタと、が直列に接続されている不揮発性記憶装置。 - 請求項1乃至5のいずれか1項に記載の不揮発性記憶装置の検査方法であって、
前記メモリーセルのうち検査対象となる全てのメモリーセルについて前記フローティングゲートに電荷を注入するステップと、
前記検査対象となるメモリーセルのそれぞれについて読み出しを行い、読み出した値が期待値と異なるメモリーセルのフローティングゲートは前記信号線と短絡していると判断するステップと、を含む不揮発性記憶装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012094527A JP6051574B2 (ja) | 2012-04-18 | 2012-04-18 | 不揮発性記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012094527A JP6051574B2 (ja) | 2012-04-18 | 2012-04-18 | 不揮発性記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013222879A true JP2013222879A (ja) | 2013-10-28 |
JP6051574B2 JP6051574B2 (ja) | 2016-12-27 |
Family
ID=49593635
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012094527A Active JP6051574B2 (ja) | 2012-04-18 | 2012-04-18 | 不揮発性記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6051574B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106997857B (zh) * | 2016-01-25 | 2019-10-25 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其检测结构、电子装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189439A (ja) * | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
JP2009088090A (ja) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
JP2011049402A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2011199124A (ja) * | 2010-03-23 | 2011-10-06 | Renesas Electronics Corp | 半導体装置 |
JP2012038403A (ja) * | 2010-08-11 | 2012-02-23 | Pa Net Gijutsu Kenkyusho:Kk | 不揮発性半導体メモリのスクリーニング方法および書き込み装置 |
-
2012
- 2012-04-18 JP JP2012094527A patent/JP6051574B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001189439A (ja) * | 2000-01-05 | 2001-07-10 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置の製造方法及び不揮発性半導体記憶装置 |
JP2009088090A (ja) * | 2007-09-28 | 2009-04-23 | Renesas Technology Corp | 半導体装置 |
JP2011049402A (ja) * | 2009-08-27 | 2011-03-10 | Renesas Electronics Corp | 半導体装置及びその製造方法 |
JP2011199124A (ja) * | 2010-03-23 | 2011-10-06 | Renesas Electronics Corp | 半導体装置 |
JP2012038403A (ja) * | 2010-08-11 | 2012-02-23 | Pa Net Gijutsu Kenkyusho:Kk | 不揮発性半導体メモリのスクリーニング方法および書き込み装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6051574B2 (ja) | 2016-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI828370B (zh) | 記憶體 | |
KR101289213B1 (ko) | 안티퓨즈 프로그램 가능한 메모리 어레이 | |
JP5657521B2 (ja) | 未プログラムotpメモリアレイ用のテスト回路 | |
TWI521526B (zh) | 用於未編程之一次編程記憶體陣列的測試格 | |
JP4764142B2 (ja) | 半導体記憶装置 | |
TW201818419A (zh) | 包括在一記憶體單元中建立一負主體電位的裝置及方法 | |
US9947620B2 (en) | Semiconductor memory device | |
US10514860B2 (en) | Memory system and operation method for the same | |
JP5596467B2 (ja) | 半導体装置及びメモリ装置への書込方法 | |
JP2008227267A (ja) | 抵抗変化メモリのフォーミング方法、抵抗変化メモリ、及び、抵抗変化メモリの製造方法 | |
JP6051574B2 (ja) | 不揮発性記憶装置 | |
US20150146471A1 (en) | Anti-fuse array of semiconductor device and method for operating the same | |
US8514602B2 (en) | Nonvolatile semiconductor memory device | |
TW202320232A (zh) | 半導體裝置 | |
US9640269B2 (en) | Semiconductor memory device | |
KR102044546B1 (ko) | 싱글 폴리형 이이피롬의 셀 어레이 및 그 동작방법 | |
JP6335895B2 (ja) | 漏れ低減書き込みライン荷電保護回路 | |
US9123396B2 (en) | Semiconductor apparatus | |
JP2004259320A (ja) | オプションフューズ回路 | |
JP2009302425A (ja) | 半導体記憶装置 | |
CN117636924A (zh) | 闪存的上电校验方法和装置 | |
JP2014021994A (ja) | 不揮発性記憶装置及び不揮発性記憶装置の検査方法 | |
JP2013080549A (ja) | メモリのプログラミング方法及びメモリアレイ | |
TW202415257A (zh) | 裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150107 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150326 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160202 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160329 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20160609 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20160617 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160817 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161101 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6051574 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |