JP2014021994A - 不揮発性記憶装置及び不揮発性記憶装置の検査方法 - Google Patents

Abstract

【課題】 特殊な構造とすることなく、検査のために書き込んだ値を紫外線照射で消去する工程を省略でき、製造コストを抑えることができる不揮発性記憶装置等を提供する。
【解決手段】 フローティングゲートＦＧを含むメモリーセルＭＣと、カップリング容量部ＦＣと、フローティングゲートとカップリング容量部を介して接続され、メモリーセルに所定の電位を印加できる制御線ＣＬと、を含み、メモリーセルに対して第１の条件による書き込みに比べてフローティングゲートへの電荷の注入量の少ない第２の条件による書き込みが行われた場合に、制御線に第１の電位が印加される第１の読み出し動作では、第１の値を出力し、制御線に第２の電位が印加される第２の読み出し動作では、第２の値を出力する。
【選択図】図１

Description

本発明は、不揮発性記憶装置及び不揮発性記憶装置の検査方法等に関する。

近年、フラッシュメモリーのような大容量の不揮発性記憶装置を利用することが可能である。その一方で、製品によりばらつきが生じ得るアナログ回路のキャリブレーションの用途等で、小容量で安価なＯＴＰ（One Time Programmable）メモリーへの需要がある。

ＯＴＰメモリーは１回だけ書き込みが可能な不揮発性メモリーである。例えば、ＦＡＭＯＳ（Floating gate Avalanche-injection MOS）は、不揮発性メモリーの一種であって、紫外線により書き込み情報の消去が可能である。しかし、紫外線照射用窓のない一般に用いられるＩＣパッケージで覆われた後は、小容量のＯＴＰメモリーとして使用可能である。

例えば特許文献１の発明は、フローティングゲートの上に絶縁膜を介してコントロールゲートが形成されるＦＡＭＯＳを開示している。このとき、コントロールゲートから測定した閾値電圧が一方の記憶状態で負、他方の記憶状態で正になるように設定し、２Ｖ程度の定電圧でも動作可能にしている。そのため、開発時にＦＡＭＯＳを用いて、量産時には同一特性のマスクＲＯＭで置き換えることが可能である。

特開平８−２２６９５号公報

しかし、特許文献１の発明では、コントロールゲートをフローティングゲートよりも上の階層に形成する必要があり、２つの層の電極が必要な特殊な構造となる。そのため、設計の上での制約が大きく、トータルの製造コストを上昇させてしまう。また、特許文献１に開示されたＦＡＭＯＳについても、例えば出荷検査において、検査のために書き込んだ値は紫外線照射を行って完全に消去する必要がある。そのため、出荷検査に時間がかかり、トータルの製造コストを上昇させてしまう。

本発明はこのような問題点に鑑みてなされたものである。本発明のいくつかの態様によれば、特殊な構造が不要であるにもかかわらず、出荷検査等において、検査のために書き込んだ値を紫外線照射によって消去するステップを省略でき、製造コストを抑えることができる不揮発性記憶装置及び不揮発性記憶装置の検査方法を提供することができる。

（１）本発明は、フローティングゲートを含む不揮発性記憶装置であって、前記フローティングゲートを含むメモリーセルと、カップリング容量部と、前記フローティングゲートと前記カップリング容量部を介して接続され、前記メモリーセルに所定の電位を印加できる制御線と、を含み、前記メモリーセルに対して第１の条件による書き込みに比べて前記フローティングゲートへの電荷の注入量の少ない第２の条件による書き込みが行われた場合に、前記制御線に第１の電位が印加される第１の読み出し動作では、第１の値を出力し、前記制御線に第２の電位が印加される第２の読み出し動作では、第２の値を出力する。

（２）この不揮発性記憶装置において、前記第１の値は前記メモリーセルに対して前記第１の条件による書き込みが行われていないことに相当する値であり、前記第２の値は前記メモリーセルに対して前記第１の条件による書き込みが行われていることに相当する値であってもよい。

本発明の不揮発性記憶装置では、フローティングゲートを含むメモリーセルと、カップリング容量部と、メモリーセルの外部から所定の電位を印加することでカップリング容量部を介してフローティングゲートの電位を制御できる制御線と、を含む。このとき、フローティングゲートの電位を直接に与えることはできないが、制御線に印加される電位を変化させることで間接的な調整が可能になる。

そして、本発明の不揮発性記憶装置は、メモリーセルに対して第１の条件による書き込みに比べてフローティングゲートへの電荷注入量の少ない第２の条件による書き込みが行われた場合に、その扱いが異なる２つの読み出し動作を行うことが可能である。つまり、制御線に印加する電圧を変えることで、フローティングゲートの電位を操作して、一方の読み出し動作では“０”が、他方の読み出し動作では“１”が出力されるようにする。

より具体的には、制御線に第１の電位（例えば０Ｖ）が印加される第１の読み出しでは第１の値（例えば“１”）を出力し、制御線に第２の電位（例えば−３Ｖ）が印加される第２の読み出しでは第２の値（例えば“０”）を出力する。

ここで、第１の値は、メモリーセルに対して第１の条件による書き込みが行われていないことに相当する値であり、第２の値は、メモリーセルに対して第１の条件による書き込みが行われていることに相当する値であってもよい。

このとき、動作モードを第２の読み出しとしておけば、第２の条件による書き込みを用いてのメモリーセルの検査が可能である。そして、検査で異常がないことを確認した後に動作モードが第１の読み出しとなるように制御線の電位を変化させることができる。第１の読み出しにおいて、第２の条件による書き込みは、第１の条件による書き込みが行われていない初期状態と同じように扱われるため、検査のために書き込んだ値を紫外線照射によって消去するステップを省略することができる。

さらに、異なる２つの読み出し動作は制御線に印加する電圧を変えるだけで切り換え可能であり、例えば引用文献１の発明のような２つの異なる階層に電極を設けるといった特殊構造を必要としない。そのため、特殊な構造が不要であるにもかかわらず、出荷検査等において検査のために書き込んだ値を紫外線照射で消去するステップ（工程）を省略でき、製造コストを抑えることが可能な不揮発性記憶装置を実現できる。

（３）この不揮発性記憶装置において、前記メモリーセルは、半導体基板上に積層される層構造を有し、前記カップリング容量部を、前記フローティングゲートと同じ層で構成してもよい。

（４）この不揮発性記憶装置において、前記メモリーセルは、前記フローティングゲートを挟み、対称的に配置された２つのキャパシタを含んでもよい。

これらの発明の不揮発性記憶装置では、カップリング容量部を、フローティングゲートと同じ層で構成する。そして、フローティングゲートに対応する部分とカップリング容量部であるキャパシタに対応する部分の面積比の調整により、キャパシタの容量を所望の値にすることができる。従って、制御線の電位の変化により、第１の条件による書き込みと第２の条件による書き込みとを適切に切り換えることができ、正確な検査を実行可能とす
る。

ここで、キャパシタは２つの部分で構成されており、フローティングゲートを挟んで対称的に配置されてもよい。２つのキャパシタを配置する方向は特定の方向に限られない。このとき、製造時におけるマスクずれが生じたとしても、フローティングゲートを含む１つの層全体がずれるために、フローティングゲートに対応する部分とキャパシタに対応する部分の面積比を一定に保つことができる。従って、正確な検査を実行可能とする不揮発性記憶装置を容易に製造することができる。

（５）この不揮発性記憶装置において、前記メモリーセルを第１の方向及び前記第１の方向と直交する第２の方向にアレイ状に配置し、前記第１の方向又は前記第２の方向に隣接して配置された第１のメモリーセルと第２のメモリーセルとの間に、前記フローティングゲートと同じ層で構成された信号線を配置してもよい。

（６）この不揮発性記憶装置において、前記信号線がアレイ状に配置された前記メモリーセルの選択を行うワード線と電気的に接続されてもよい。

（７）この不揮発性記憶装置において、前記メモリーセルは、直列に接続された２つのトランジスタを含み、前記２つのトランジスタは、前記フローティングゲートを含むＦＡＭＯＳトランジスタと、前記ワード線によって選択される選択トランジスタであってもよい。

これらの発明の不揮発性記憶装置では、フローティングゲートを含むメモリーセルが、第１の方向及び第１の方向と直交する第２の方向にアレイ状に配置されている。一般に、メモリーセルは行アドレスと列アドレスで選択されるが、第１の方向は行方向であってもよいし、列方向であってもよい。第１の方向が行方向であれば第２の方向は列方向であり、第１の方向が列方向であれば第２の方向は行方向である。

これらの発明の不揮発性記憶装置は積層構造をとる。フローティングゲートも１つの層（例えば、ポリシリコン層）で構成されるが、基本的に周囲を酸化層（例えばＳｉＯ_２層）によって絶縁されているため、一般に加工不良等によって隣接するフローティングゲートとの短絡が生じても検出は困難である。

これらの発明の不揮発性記憶装置は、メモリーセルのレイアウト構造として、第１の方向及び第２の方向の少なくとも一方の隣接するメモリーセル間に、フローティングゲートと同じ層の電圧制御可能な信号線を配置している。従って、例えば隣接するフローティングゲートとの短絡が生じても、フローティングゲート間に配置された同層の信号線とも短絡することになり短絡の検出が容易にできる。

なお、この信号線は電圧制御可能であるため、フローティングゲートに電荷が注入されているメモリーセルについても、電荷が注入されていないメモリーセルについても、短絡の検出が可能である。そして、この信号線を設けることで、隣接するメモリーセル間の短絡を検査する特殊なテストパターン（例えば、チェッカーパターン）が不要になる。

また、これらの発明の不揮発性記憶装置において、メモリーセルの間に配置される信号線は、アレイ状に配置されたメモリーセルの選択を行うワード線と電気的に接続されていてもよい。このとき、隣接するメモリーセルの間に配置される信号線の電圧制御をワード線の制御と共用できるので、別途制御回路を設ける必要がない。そのため、回路を単純化でき、回路規模を小さくすることができる。

さらに、不揮発性記憶装置はＦＡＭＯＳであってもよい。前記の通りＦＡＭＯＳはＯＴＰメモリーとして使用可能である。このとき、隣接するメモリーセルのフローティングゲート間の短絡を特殊なテストパターンを使用せずとも容易に検出できる。そのため、出荷検査にかかる時間を短縮でき、トータルの製造コストを抑えることができる。

（８）本発明は、前記のいずれかの不揮発性記憶装置の検査方法であって、検査対象である前記メモリーセルに対して、前記第２の条件による書き込みを行うステップと、検査対象である前記メモリーセルのそれぞれについて、前記第２の読み出し動作を行い、前記第２の値が出力されない場合に異常であると判断する故障判断ステップと、を含む。

（９）この不揮発性記憶装置の検査方法において、前記故障判断ステップにおいて異常がないと判断した場合に、前記制御線を第１の電位に固定するステップを含んでもよい。

これらの発明は、前記のいずれかの不揮発性記憶装置の検査方法である。まず、検査対象となるメモリーセルの全てについて、第２の条件による書き込みによってフローティングゲートに電荷を注入するステップを含む。そして、故障判断ステップとして、制御線に第２の電位を印加して第２の読み出しを行い、第１の条件による書き込みが行われていることに相当する第２の値が出力されない場合に異常であると判断する。つまり、第２の条件による書き込みを用いながらも、メモリーセルに対する書き込みを検査できる。

そして、故障判断ステップにおいて異常がないことを確認した後に、制御線を第１の電位に固定するステップをさらに含んでいてもよい。このステップにおいては、以後の読み出し動作モードが第１の読み出しとなるように制御線の電位を変化させる。第１の読み出しにおいては、第２の条件による書き込みは、第１の条件による書き込みが行われていない初期状態と同じように扱われる。そのため、検査のために書き込んだ値を紫外線照射によって消去するステップ、完全に消去されたことを確認するステップ等を省略することができる。

第１実施形態の不揮発性記憶装置の回路図。 第１実施形態の不揮発性記憶装置のバルク層のレイアウト図。 第１実施形態の不揮発性記憶装置の金属配線層のレイアウト図。 第１実施形態の不揮発性記憶装置の他の金属配線層のレイアウト図。 第１実施形態の不揮発性記憶装置の書き込み動作モードと信号線の電位との関係図。 第１実施形態の不揮発性記憶装置の電流値に関する特性曲線の図。 第１実施形態の不揮発性記憶装置の読み出し動作モードと信号線の電位との関係図。 比較例のフローティングゲートの寄生容量を示す図。 第１実施形態の不揮発性記憶装置のフローティングゲートにおける寄生容量を示す図。 第１実施形態の不揮発性記憶装置のメモリーセルにおけるゲート電位の変化を示す図。 第１実施形態の不揮発性記憶装置のメモリーセルにおけるドレイン電流の変化を示す図。 比較例の出荷検査を表すフローチャート。 本実施形態の不揮発性記憶装置の出荷検査を表すフローチャート。 変形例の不揮発性記憶装置のバルク層のレイアウト図。 比較例の不揮発性記憶装置の別の出荷検査を表すフローチャート。

以下、本発明の好適な実施形態について図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。

１．第１実施形態
１．１．不揮発性記憶装置の回路図
図１は、本実施形態の不揮発性記憶装置の回路図である。本実施形態の不揮発性記憶装置１は、半導体基板上に積層されて製造されるＦＡＭＯＳ（Floating gate Avalanche-injection MOS）の記憶装置である。不揮発性記憶装置１は、メモリーセルＭＣをＸ方向（本発明の第１の方向に対応）、及びＹ方向（本発明の第２の方向に対応）にアレイ状に配置している。なお、図１は不揮発性記憶装置１の一部を示したものであり、不揮発性記憶装置１は図示した以外のメモリーセルＭＣを含んでいてもよいし、図示したメモリーセルＭＣの一部を削ってもよい。

メモリーセルは、ワード線ＷＬとビット線ＢＬとによって選択されて、書き込み及び読み出しが行われる。ワード線ＷＬとビット線ＢＬとは、制御部（不図示）によって電圧制御される。ワード線ＷＬとビット線ＢＬとは直交しているが、ワード線ＷＬはＸ軸に平行に、ビット線ＢＬはＹ軸に平行に配線されている。例えば行と列とで表現すると、Ｙ方向を行方向に、Ｘ方向を列方向に対応させることができる。

メモリーセルＭＣは、フローティングゲートＦＧを含むＦＡＭＯＳトランジスタＦＴｒとワード線ＷＬによって選択される選択トランジスタＣＴｒが直列に接続された構造となっている。そして、図１のように、ＦＡＭＯＳトランジスタＦＴｒはキャパシタＦＣ（本発明のカップリング容量部に対応）を含み、キャパシタＦＣには制御線ＣＬが接続されている。フローティングゲートの電位を直接制御することはできないが、制御線ＣＬに印加される電位を変化させることで間接的な調整が可能になる。なお、制御線ＣＬは例えば不揮発性記憶装置１の端子に割り当てられて不揮発性記憶装置１の外部から制御されてもよいし、制御部（不図示）によって電圧制御されてもよい。

ここで、フローティングゲートＦＧに電荷が注入された状態では、読み出しされた時に電流が流れるので、このことを検出してメモリーセルＭＣの値が“０”であるとする。“０”は本発明の第２の値に対応する。また、フローティングゲートＦＧに電荷が注入されていない状態では、読み出しされた時に電流が流れないので、このことを検出してメモリーの値が“１”であるとする。例えば、書き込み（すなわち、フローティングゲートＦＧへの電荷の注入）をしていない、初期のメモリーセルＭＣを読み出すときの期待値は“１”である。そして、“１”は本発明の第１の値に対応する。

図１のように、メモリーセルＭＣにおいて、ＦＡＭＯＳトランジスタＦＴｒ、選択トランジスタＣＴｒはＰ型トランジスタであり、基板の電位を制御する電源線ＰＬと接続されている。なお、Ｐ型トランジスタでなくＮ型トランジスタで構成することもできる。また、ソース線ＳＬは、ＦＡＭＯＳトランジスタＦＴｒのソースと接続される。

１．２．不揮発性記憶装置のレイアウト図
図２〜図４は、本実施形態の不揮発性記憶装置のレイアウト図である。図２〜図４は、図１の一部の４つのメモリーセルＭＣに対応するものである。また、図２は金属配線層より下のバルク層を、図３は第１〜第２金属配線層を、図４は第２〜第３金属配線層をそれぞれ示している。そして、図２〜図４は、図１の回路図の通りに電気的な接続がなされていることを示すものである。なお、図１と同じ要素には同じ符号を付しており詳細な説明を省略する。

図２において、斜線で示された部分は同一の層であり、本実施形態ではポリシリコン層であるとする。図２のように、本実施形態ではフローティングゲートＦＧ、ワード線ＷＬは同じポリシリコン層にある。

白色で示された拡散領域ＤＬは例えばソース／ドレイン拡散領域であり、図２のようにＦＡＭＯＳトランジスタＦＴｒ、選択トランジスタＣＴｒを構成する。また、拡散領域ＤＬはポリシリコン層の一部との間でキャパシタＦＣａ、ＦＣｂを構成する。キャパシタＦＣａ、ＦＣｂはフローティングゲートＦＧを挟んでＸ軸方向に対称的に配置されている。２つのキャパシタＦＣａ、ＦＣｂは図１のキャパシタＦＣを構成する。

なお、本実施形態のように拡散領域ＤＬとポリシリコン層とではなく、ポリシリコン層と金属配線層（図３の第１金属配線が対応）との間でキャパシタＦＣａ、ＦＣｂが構成されてもよい。

ここで、キャパシタＦＣａ、ＦＣｂがフローティングゲートＦＧと同じポリシリコン層で形成されるので、フローティングゲートＦＧとの面積比を調整することで、所望のカップリング容量を得ることが可能になる。カップリング容量が所望の値となることで、フローティングゲートＦＧの電位を計算により正確に求めることができる。そして、計算の結果に基づいて、制御線ＣＬの電位を制御して「通常の書き込み」（本発明の「第１の条件による書き込み」に対応）と「弱い書き込み」（本発明の「第２の条件による書き込み」に対応）とを適切に切り換えることが可能になる。そのため、不揮発性記憶装置１の正確な検査が可能になる。

また、図２のようにキャパシタＦＣａ、ＦＣｂはフローティングゲートＦＧを中心に左右対称に形成される。このとき、フローティングゲートＦＧの寄生容量を減らして、制御線によって効果的にフローティングゲートＦＧの電位を制御できる。また、製造時にマスクずれ、すなわちポリシリコン層全体がある方向にずれる事態が生じても、キャパシタＦＣａ、ＦＣｂとフローティングゲートＦＧとの面積比を保つことができるので、結果として容量比を一定に保つことが可能である。

例えば、ポリシリコン層全体がＸ軸正方向にずれた場合には、キャパシタＦＣａの面積の減少分がキャパシタＦＣｂの面積の増加分となる。フローティングゲートＦＧの面積は変わらず、キャパシタＦＣａ、ＦＣｂの面積の合計は変わらないので容量比を一定に保つことができる。

なお、図２のＣＴはコンタクトである。そのうち、コンタクトＣＴＢと表したものはビット線ＢＬ（図１参照）と電気的に接続され、コンタクトＣＴＳと表したものはソース線ＳＬ（図１参照）と電気的に接続されることを示す。

図４の上位の金属配線層ではビット線ＢＬはＹ軸方向に配線されており、図３のメモリーセルＭＣの紙面下部のコンタクトを介して、図２のコンタクトＣＴＢと電気的に接続される。そして、図４の上位の金属配線層でもソース線ＳＬはＹ軸方向に配線されており、１つ下の階層の金属配線層ではＸ軸方向に配線されている。そして、図３のメモリーセルＭＣの紙面上部のコンタクトを介して、図２のコンタクトＣＴＳと電気的に接続される。

なお、図３の斜線で示された金属配線と図４の斜線で示された金属配線は同じ第２金属配線を表す。また、図３の白色で示された金属配線は第２金属配線よりも下位の第１金属配線であり、図４の白色で示された金属配線は第２金属配線よりも上位の第３金属配線である。

図３及び図４のように、他にも電源線ＰＬ、制御線ＣＬ、ワード線ＷＬが配線されており、コンタクトを介して図２の所定の部分と電気的に接続されて、図１に示したような回路を構成する。電源線ＰＬは、ＦＡＭＯＳトランジスタＦＴｒ、選択トランジスタＣＴｒの基板の電位を制御する。制御線ＣＬは図１のキャパシタＦＣ（図２のキャパシタＦＣａ及びキャパシタＦＣｂ）と接続され、間接的にフローティングゲートＦＧの電位を制御する。そして、ワード線ＷＬは選択トランジスタＣＴｒと接続され、メモリーセルの選択を制御する。

１．３．不揮発性記憶装置の動作モード
図１〜図４を用いて構成を説明した本実施形態の不揮発性記憶装置１の動作について、図５〜図１１を参照して下記に説明する。不揮発性記憶装置の動作は大別して、書き込み、読み出し、消去がある。ここで、本実施形態の不揮発性記憶装置１はＦＡＭＯＳであって、消去は外部からの紫外線照射によって行われるものであるため説明を省略する。

図５は本実施形態の不揮発性記憶装置１の書き込み動作モードと信号線の電位との関係を示す図である。不揮発性記憶装置１の書き込み動作モードは、「通常の書き込み」以外に「弱い書き込み」がある。弱い書き込みは、通常の書き込みに比べてフローティングゲートへの電荷注入量の少ない書き込み動作である。

具体的には、図５に示すように、通常の書き込みの場合にはソース線ＳＬをＨＶＤＤ（例えば−６．０Ｖ）、ビット線ＢＬ及び電源線ＰＬをＧＮＤ（例えば０Ｖ）にすることで行う。なお、ワード線ＷＬについては表記を省略しているが、対象のメモリーセルが選択されるように適宜必要な電位が設定されるものとする。

一方、弱い書き込みの場合には、ＨＶＤＤよりも電位差が小さくなるような電位を用いるためフローティングゲートへの電荷注入量が少なくなる。この電位として、図５の例ではＨＶＤＤの８割程度の電位が使用されるが、例えばメモリーセルの特性曲線（図６参照）によって適宜選択されるものであり、これに限るものではない。本実施形態では、弱い書き込みは、ソース線ＳＬを０．８×ＨＶＤＤ（例えば−４．８Ｖ）、ビット線ＢＬ及び電源線ＰＬをＧＮＤ（例えば０Ｖ）にすることで行う。

なお、これらの書き込みは、制御線ＣＬを持たないメモリーセル（図８参照）に対して行うこともできる。本実施形態では、通常の書き込みの場合にも、弱い書き込みの場合にも、制御線ＣＬがＧＮＤ（例えば０Ｖ）に設定されるものとする。

図６は、本実施形態の不揮発性記憶装置の電流値に関する特性曲線を示す図である。図６を用いて弱い書き込みが行われたメモリーセルを読み出した場合のメモリーセル電流について説明する。なお、制御線ＣＬはＧＮＤであるとする。

本実施形態の不揮発性記憶装置のメモリーセルは、初期状態ではフローティングゲートＦＧに電子が注入されておらず、図６の（Ａ）の状態にある。図６に示すように、この初期状態のメモリーセルの読み出しをした場合、電流は流れないため“１”が期待値となる。

通常の書き込み又は弱い書き込みが行われると、アバランシェ電流が流れ、フローティングゲートＦＧに電子が注入され始める。図６では（Ｂ）の状態になる。

ここで、弱い書き込みの場合には、図６では（Ｃ）の状態から印加電圧が上昇することはない。そのため、図６の点線で示される特性曲線を有することになる。つまり、印加電
圧（０〜０．８×ＨＶＤＤ）の変化に応じて、点線で示される曲線に従ってメモリーセル電流が変化する。このとき、読み出し電圧（図６のＶＤＤ）では、“１”に対応するメモリーセル電流しか流れない。すなわち、制御線ＣＬをＧＮＤとする読み出し（後述する第１の読み出しに対応）において、弱い書き込みを行ったメモリーセルを読み出しても初期状態（書き込みを行っていない状態）と同じ“１”が読み出される。

一方、通常の書き込みの場合には、図６の（Ｄ）の状態に達し、その後は印加電圧（０〜ＨＶＤＤ）の変化に応じて、実線で示される曲線に従ってメモリーセル電流が変化する。このとき、読み出し電圧（図６のＶＤＤ）では、“０”に対応するメモリーセル電流が流れる。つまり、初期状態とは異なる値が読み出される。

例えば、その後に制御線ＣＬをＧＮＤとする読み出しだけが行われるとするならば、メモリーセルに対して弱い書き込みを実行したとしても、初期状態と同じ“１”が読み出されるので紫外線照射によって消去する必要がない。すなわち、動作モードとして弱い書き込みを用いて不揮発性記憶装置のメモリーセルを検査し、その後に制御線ＣＬをＧＮＤに固定すれば、紫外線照射や完全に消去されたかをチェックするステップを省略でき、製造コストを抑えることが可能である。

ここで、弱い書き込みが行われたメモリーセルを擬似的な書き込み状態と扱うような、通常とは異なる読み出し動作を備えていれば弱い書き込みを利用した適切な検査が可能である。本実施形態の不揮発性記憶装置１は、２つの読み出し動作を備えており、弱い書き込みを用いた検査を可能にする。

図７は、本実施形態の不揮発性記憶装置１の読み出し動作モードと信号線の電位との関係を示す図である。不揮発性記憶装置１の読み出し動作モードは、「第１の読み出し」と「第２の読み出し」がある。

具体的には、図７に示すように、第１の読み出しの場合には制御線ＣＬをＧＮＤ（例えば０Ｖ、本発明の第１の電位に対応）、ソース線ＳＬ及び電源線ＰＬをＧＮＤ（例えば０Ｖ）、ビット線ＢＬをＶＤＤ（例えば−１．８Ｖ）にすることで行う。なお、ワード線ＷＬについては表記を省略しているが、対象のメモリーセルが選択されるように適宜必要な電位が設定されるものとする。

一方、第２の読み出しの場合には、第１の読み出しと比べて制御線ＣＬをＧＮＤではなくＶａ（例えば−３．０Ｖ、本発明の第２の電位に対応）にする点が異なる。このとき、フローティングゲートＦＧの電位を変化させて、弱い書き込みがされたメモリーセルの電流量を増やすことができ、メモリーセルを擬似的な書き込み状態と扱って検査することが可能になる。

第２の読み出しについて図８〜図１１を参照に詳しく説明する。図８は、キャパシタＦＣを持たない比較例のフローティングゲートＦＧの寄生容量を説明する図である。フローティングゲートＦＧの電位ＶＧを計算するには、ソースドレイン間の電位差ＶＤＳと寄生容量を考慮する必要がある。

図８のように、フローティングゲートＦＧ（以下、単にゲートとも表す）について、ゲート・ソース間の寄生容量ＣＧＳ、ゲート・基板間の寄生容量ＣＧＢ、ゲート・ドレイン間の寄生容量ＣＧＤがある。そして、書き込みによってフローティングゲートＦＧに注入された電荷を電荷ＱＦＧとする。このとき、フローティングゲートＦＧの電位ＶＧは、以下の式（１）で表される。

ここで、電荷ＱＦＧ及び電位差ＶＤＳは負の値である。

一方、図９は本実施形態の不揮発性記憶装置１のフローティングゲートＦＧの寄生容量を説明する図である。図８と異なり、キャパシタＦＣａ、ＦＣｂ（図２参照）が形成されており、フローティングゲートＦＧのカップリング容量ＣＦＣを考慮する必要がある。また、図９の電位ＶＦは制御線ＣＬによって制御可能である。

本実施形態の不揮発性記憶装置１のフローティングゲートＦＧの電位ＶＧは、以下の式（２）で表される。

ここで、式（２）を式（１）と比較すると、本実施形態の不揮発性記憶装置１では電位ＶＦに負の電位を与えることで電位ＶＧが大きく変化することがわかる。図７を用いて説明したように、本実施形態の不揮発性記憶装置１は、制御線ＣＬをＧＮＤ（すなわち、電位ＶＦを０Ｖ）にする第１の読み出しと、制御線ＣＬをＶａ（すなわち、電位ＶＦを−３．０Ｖ）にする第２の読み出しとの２つの読み出し動作モードを有する。第１の読み出しでは、式（２）においてＶＦを０Ｖとした場合に対応するため、分子の“ＣＦＣ×ＶＦ”の項の影響はなく、式（１）とほぼ同じ電位ＶＧの変化になる。一方、第２の読み出しでは、式（２）においてＶＦを−３Ｖとした場合に対応するため、分子の“ＣＦＣ×ＶＦ”の項の影響により、電位ＶＧは式（１）と大きく異なる。

図１０は、本実施形態の不揮発性記憶装置１のメモリーセルにおける電位ＶＧの変化を示す図であり、シミュレーション結果に基づくものである。ＶＦが０Ｖの場合、通常の書き込みをしたメモリーセルの電位ＶＧの変化は点線で示す直線１１０Ａのようになる。一方、弱い書き込みをしたメモリーセルの電位ＶＧの変化は実線で示す直線１００Ａのようになる。これは、通常の書き込みをした場合のフローティングゲートＦＧへの電荷注入量が弱い書き込みをした場合に比べて大きく、式（２）における電荷ＱＦＧが異なるためである。

図１１は、図１０の縦軸をメモリーセル電流に置き換えたものである。すなわち、図１１は本実施形態の不揮発性記憶装置１のメモリーセルにおけるメモリーセル電流（具体的にはドレイン電流）の変化を示すものであり、シミュレーション結果に基づくものである。本実施形態の不揮発性記憶装置１では、選択したメモリーセルを読み出した時に流れる電流のレベルによって、“１”又は“０”を出力する。この閾値が図１１の状態判定レベルであり、メモリーセル電流が状態判定レベル以上であれば“０”を、同レベル未満であれば“１”を出力する。

図１１において、点線で示されたメモリーセル電流の変化を表す曲線１１０Ｂは、図１０の直線１１０Ａに対応する。そして、実線で示されたメモリーセル電流の変化を表す曲
線１００Ｂは図１０の直線１００Ａに対応する。図１１の曲線１１０Ｂ、曲線１００Ｂから読み取れるように、ＶＦが０Ｖ（第１の読み出し）の場合、通常の書き込みをしたメモリーセルを読み出すと“０”が、弱い書き込みをしたメモリーセルを読み出すと“１”が出力されることを表している。前記の通り“１”は初期状態のメモリーセルの読み出し値に対応するので、ＶＦが０Ｖの場合には弱い書き込みをしたメモリーセルは初期状態と同じ扱いになる。なお、読み出しを行う動作電圧は図１１の例では−１．８Ｖ（図７のＶＤＤ）である。

ここで、ＶＦを−３Ｖとして読み出し動作モードを第２の読み出しとした場合について検討する。再び図１０を参照すると、ＶＦが−３Ｖの場合、弱い書き込みをしたメモリーセルの電位ＶＧの変化は直線１０２Ａのようになる。ＶＦを０Ｖから−３Ｖに変化させると、電位ＶＧは直線１００Ａから直線１０２Ａに従うように変化する（図１０の矢印参照）。これは、式（２）の分子の“ＣＦＣ×ＶＦ”の項が影響するためである。そのため、ＶＦが−３Ｖ（第２の読み出し）の場合、弱い書き込みをしたメモリーセルの電位ＶＧは、通常の書き込み（直線１１０Ａ）に近い変化を示す。

図１１において、メモリーセル電流の変化を表す曲線１０２Ｂは図１０の直線１０２Ａに対応する。図１１に示すように、ＶＦを０Ｖではなく−３Ｖとすると、弱い書き込みをしたメモリーセルについて“０”が読み出される。つまり、読み出し動作モードを第２の読み出しとすると、弱い書き込みが行われたメモリーセルを擬似的な書き込み状態と扱うような、通常とは異なる読み出し動作が可能になる。

そこで、本実施形態の不揮発性記憶装置１では、メモリーセルに弱い書き込みを行い、動作モードを第２の読み出し（図７参照）にして検査し、その後に制御線を操作して第１の読み出しだけが行われるようにする。第１の読み出しでは、弱い書き込みがされたメモリーセルを読み出しても初期状態と同じ値が出力されるので、紫外線照射や完全に消去されたかをチェックするステップを省略でき、製造コストを抑えることが可能である。また、このとき、２つの異なる階層に電極を設けるような特殊構造を要することもなく、制御線に印加する電位を変えるだけで読み出し動作モードの切り換えが可能である。

１．４．検査方法
本実施形態の不揮発性記憶装置の検査方法について説明する。ここで、最初に比較例の不揮発性記憶装置の検査方法について図１２を用いて説明した後に、本実施形態の不揮発性記憶装置の検査方法について図１３を用いて説明する。

比較例の不揮発性記憶装置では、読み出し動作モードを切り換える制御線ＣＬを持たないため（図８参照）、ただ１つの読み出し動作モードしか持たない。そのため、検査においても通常の書き込みを行い、検査のために書き込んだ値は紫外線照射を行って完全に消去する必要がある。

図１２は、比較例の不揮発性記憶装置の出荷検査を表すフローチャートである。比較例の不揮発性記憶装置の検査では、まず初期データの読み出しが全てのメモリーセルに対して行われ、期待値と照合される（Ｓ１０）。このとき、フローティングゲートＦＧへの電荷の注入がされていないため、全てのメモリーセルの期待値は“１”である。

その後、全てのメモリーセルに対して一律に書き込み（フローティングゲートＦＧへの電荷の注入）が行われる（Ｓ１２）。比較例では、このときの書き込みは弱い書き込みではなく、通常の書き込みである。そして、保持能力を確認するために、高温ベーク（Ｓ１４）が行われる。高温ベークは例えば２４時間高温の状態にすることで、フローティングゲートＦＧに電荷が保持されるかを見る加速度試験である。

その後、メモリーセル毎に読み出され、期待値“０”との照合が行われる（Ｓ１６）。ここでは、全てのメモリーセルが検査対象であり、全てのメモリーセルの期待値が“０”である。なお、一部のメモリーセルだけが検査対象であってもよい。そして、検査のために書き込んだ値を消去するために、紫外線が照射され（Ｓ１８）、消去を確認するための消去確認試験が行われる（Ｓ１９）。ここで、消去確認試験はＳ１０と同じように期待値である“１”との照合を行う。

このように、比較例の不揮発性記憶装置の出荷検査では、検査のために書き込んだ値を消去するための紫外線照射（Ｓ１８）と消去確認試験（Ｓ１９）が必要である。そのため、検査に時間がかかり、検査コストが増大して安価なＯＴＰメモリーとして使用されることが困難になる可能性がある。

一方、本実施形態の不揮発性記憶装置の検査方法では、図１３に示すように、比較例の不揮発性記憶装置の検査におけるステップＳ１８〜Ｓ１９が不要である。なお、図１２と同じステップについては同じ符号を付しており、重複する説明は省略する。

本実施形態の不揮発性記憶装置１の検査方法では、初期データの読み出しと期待値との照合（Ｓ１０）の後で、比較例の場合と異なり、弱い書き込みによってＦＧに一律に電荷を注入する（Ｓ１２Ａ）。その後、高温ベーク（Ｓ１４）が行われる。

次に、本実施形態の不揮発性記憶装置の出荷検査では、制御線ＣＬにＶａを印加（図９を用いて説明すると、ＶＦをＶａすなわち−３Ｖに設定）して、読み出し動作モードを第２の読み出しにする（Ｓ１６Ａ）。そして、弱い書き込みが行われたメモリーセルを擬似的な書き込み状態と扱い、全てのメモリーセルの検査、すなわち期待値“０”との照合をする（Ｓ１６Ａ）。このとき、読み出したメモリーセルの値が期待値“０”と違う場合には、メモリーセルの故障（異常）であると判断する。

そして、制御線ＣＬをＧＮＤ（図９を用いて説明すると、ＶＦをＧＮＤすなわち０Ｖ）に設定して、読み出し動作モードを第１の読み出しにする（Ｓ２０）。このとき、弱い書き込みは、動作モードが第１の読み出しの場合、書き込みが行われていない初期状態と同じように扱われる。そのため、紫外線照射（Ｓ１８）と消去確認試験（Ｓ１９）のステップが不要になる。

このように、本実施形態の不揮発性記憶装置の検査方法では、紫外線照射や完全に消去されたかをチェックするステップを省略でき、製造コストを抑えることが可能である。また、このとき、検査対象の不揮発性記憶装置に対して、２つの異なる階層に電極を設けるような特殊構造を要することもない。

なお、読み出し動作モードを第１の読み出しにするステップ（Ｓ２０）は、故障判断ステップにおいて異常がないことを確認できた場合にだけ実行されてもよい。ここで、故障判断ステップとは、弱い書き込みが行われたメモリーセルを擬似的な書き込み状態と扱って期待値“０”との照合をするステップ（Ｓ１６Ａ）が対応する。

２．変形例
第１実施形態の不揮発性記憶装置の変形例について図１４を用いて説明する。また、本変形例の不揮発性記憶装置の検査方法について図１５を用いて説明する。図１４は、変形例の不揮発性記憶装置１のメモリーセルのレイアウト図である。図１４は、第１実施形態の図２に対応し、金属配線層より下のバルク層を示している。なお、金属配線層については第１実施形態の図３〜４と同じであり、回路図についても図１と同じである。なお、図
１４において、図１〜図１３と同じ要素には同じ符号を付しており、異なる部分のみについて説明する。

近年の微細化の進展に伴って隣接するメモリーセル（図１４では第１のメモリーセルＭＣ１、第２のメモリーセルＭＣ２が対応）のフローティングゲート（図１４ではフローティングゲートＦＧ１、ＦＧ２が対応）で短絡が発生する可能性がある。このような短絡を検出するために、出荷検査で隣接するメモリーセルの書き込み状態が互いに異なる特殊なテストパターン（例えばチェッカーパターン）を用いる必要があった。

しかし、本変形例の不揮発性記憶装置１では、図１４のようにＸ方向に隣接するメモリーセル間に、ポリシリコン層の信号線２０が存在する。もし、仮に隣接するフローティングゲートＦＧ１、ＦＧ２が短絡しても、これらの間に配置された同じポリシリコン層の信号線２０とも短絡することになるので短絡を容易に検出できる。そのため、チェッカーパターンを用いた検査を行っていた場合には、そのステップが不要になり、製造コストを抑えることができる。

このとき、図１４のように、信号線２０はワード線ＷＬと電気的に接続されていることが好ましい。信号線２０の電圧制御をワード線の制御と共用できるので、別途制御回路を設ける必要がない。そのため、回路を単純化でき、回路規模を小さくすることができる。

なお、図１４ではＸ軸方向に隣接するメモリーセル間に信号線２０が配置されているが、Ｙ軸方向に隣接するメモリーセル間にも信号線２０が配置されていてもよい。このとき、隣接するフローティングゲート間のＹ軸方向の短絡も容易に検出することができる。

図１５は、比較例（図８参照）の不揮発性記憶装置１のチェッカーパターンを用いる出荷検査を表すフローチャートである。なお、図１２と同じステップには同じ符号を付しており説明を省略する。

隣接するフローティングゲート間の短絡を検出するために、図１５の出荷検査のフローチャートでは紫外線照射（Ｓ１８）の後に、チェッカーパターンの書き込み（Ｓ２２）を行う。これにより、隣接するメモリーセルで書き込み状態が互いに異なるようにできる。そして、高温ベークを行い（Ｓ２４）、データ（値）を読み出してチェッカーパターンに対応した期待値との照合が行われる（Ｓ２６）。その後に再び紫外線照射（Ｓ２８）してから、消去を確認するための消去確認試験が行われる（Ｓ２９）。なお、消去確認試験（Ｓ２９）は図１２の同じ名称のステップ（Ｓ１９）に対応する。

本変形例の不揮発性記憶装置の検査方法では、前記のようにフローティングゲート間の短絡は、信号線２０とも短絡することになるので容易に検出できる。つまり、第１実施形態と同じように図１３のフローチャートに従う出荷検査を実行するだけで、例えばワード線ＷＬの動作の異常として短絡が検出され得る。このとき、比較例の不揮発性記憶装置の検査（図１５）におけるステップＳ１８〜Ｓ２９が不要である。

以上のように、本変形例の不揮発性記憶装置及びその検査方法では、フローティングゲート間の短絡をチェックするための特殊なパターンを必要とせず、製造コストを抑えることが可能である。また、本変形例の不揮発性記憶装置についても、２つの異なる階層に電極を設けるような特殊構造は必要ない。

３．その他
本発明は、実施形態及び変形例で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明
は、実施形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施形態で説明した構成に公知技術を付加した構成を含む。

１ 不揮発性記憶装置、２０ 信号線、ＢＬ ビット線、ＣＦＣ カップリング容量、ＣＧＢ 寄生容量、ＣＧＤ 寄生容量、ＣＧＳ 寄生容量、ＣＬ 制御線、ＣＴ コンタクト、ＣＴＢ コンタクト、ＣＴＳ コンタクト、ＣＴｒ 選択トランジスタ、ＤＬ 拡散領域、ＦＣ キャパシタ、ＦＣａ キャパシタ、ＦＣｂ キャパシタ、ＦＧ フローティングゲート、ＦＧ１ フローティングゲート、ＦＧ２ フローティングゲート、ＦＴｒ ＦＡＭＯＳトランジスタ、ＭＣ メモリーセル、ＭＣ１ 第１のメモリーセル、ＭＣ２ 第２のメモリーセル、ＰＬ 電源線、ＱＦＧ 電荷、ＳＬ ソース線、ＶＤＳ 電位差、ＶＦ 電位、ＶＧ 電位、ＷＬ ワード線

Claims (9)

1. フローティングゲートを含む不揮発性記憶装置であって、
   前記フローティングゲートを含むメモリーセルと、
   カップリング容量部と、
   前記フローティングゲートと前記カップリング容量部を介して接続され、前記メモリーセルに所定の電位を印加できる制御線と、を含み、
   前記メモリーセルに対して第１の条件による書き込みに比べて前記フローティングゲートへの電荷の注入量の少ない第２の条件による書き込みが行われた場合に、
   前記制御線に第１の電位が印加される第１の読み出し動作では、第１の値を出力し、
   前記制御線に第２の電位が印加される第２の読み出し動作では、第２の値を出力する、不揮発性記憶装置。
2. 請求項１に記載の不揮発性記憶装置において、
   前記第１の値は前記メモリーセルに対して前記第１の条件による書き込みが行われていないことに相当する値であり、前記第２の値は前記メモリーセルに対して前記第１の条件による書き込みが行われていることに相当する値である、不揮発性記憶装置。
3. 請求項１乃至２のいずれか１項に記載の不揮発性記憶装置において、
   前記メモリーセルは、
   半導体基板上に積層される層構造を有し、
   前記カップリング容量部を、前記フローティングゲートと同じ層で構成する、不揮発性記憶装置。
4. 請求項３に記載の不揮発性記憶装置において、
   前記メモリーセルは、
   前記フローティングゲートを挟み、対称的に配置された２つのキャパシタを含む、不揮発性記憶装置。
5. 請求項１乃至４のいずれか１項に記載の不揮発性記憶装置において、
   前記メモリーセルを第１の方向及び前記第１の方向と直交する第２の方向にアレイ状に配置し、
   前記第１の方向又は前記第２の方向に隣接して配置された第１のメモリーセルと第２のメモリーセルとの間に、前記フローティングゲートと同じ層で構成された信号線を配置した、不揮発性記憶装置。
6. 請求項５に記載の不揮発性記憶装置において、
   前記信号線がアレイ状に配置された前記メモリーセルの選択を行うワード線と電気的に接続されている、不揮発性記憶装置。
7. 請求項１乃至６のいずれか１項に記載の不揮発性記憶装置において、
   前記メモリーセルは、
   直列に接続された２つのトランジスタを含み、
   前記２つのトランジスタは、
   前記フローティングゲートを含むＦＡＭＯＳトランジスタと、前記ワード線によって選択される選択トランジスタである、不揮発性記憶装置。
8. 請求項１乃至７のいずれか１項に記載の不揮発性記憶装置の検査方法であって、
   検査対象である前記メモリーセルに対して、前記第２の条件による書き込みを行うステップと、
   検査対象である前記メモリーセルのそれぞれについて、前記第２の読み出し動作を行い、前記第２の値が出力されない場合に異常であると判断する故障判断ステップと、を含む不揮発性記憶装置の検査方法。
9. 請求項８に記載の不揮発性記憶装置の検査方法であって、
   前記故障判断ステップにおいて異常がないと判断した場合に、前記制御線を第１の電位に固定するステップを含む不揮発性記憶装置の検査方法。

Images