JP2013201558A - 同期装置及びフィールド機器 - Google Patents

Abstract

【課題】互いに接続された複数の処理部を高精度に同期させることができる同期装置、及び当該装置を備えるフィールド機器を提供する。
【解決手段】同期装置は、信号処理回路２２における前処理のタイミングを規定する基準クロックＣＫ１の周期よりも十分に短い周期で動作し、設定された目標カウント値をカウントした場合に、流量演算部３２における後処理のタイミングを規定する基準クロックＣＫ２を出力するカウンタ４３と、基準クロックＣＫ１（基準クロックＣＫ１１）が入力されたときのカウンタ４３のカウント値Ｃ１に応じて、基準クロックＣＫ１１に対する基準クロックＣＫ２の位相差を制御するための制御値Ｃ２を生成する位相制御部３３と、位相制御部３３で生成された制御値Ｃ２に対するフィルタ処理を行って、カウンタ４３に設定すべき目標カウント値を求めるフィルタ演算部３４とを備える。
【選択図】図１

Description

本発明は、信号処理を行う複数の処理部の動作を同期させる同期装置、及び当該装置を備えるフィールド機器に関する。

従来から、プラントや工場等においては、高度な自動操業を実現すべく、フィールド機器と呼ばれる現場機器（測定器、操作器）と、これらを制御する制御装置とが通信手段を介して接続された分散制御システム（ＤＣＳ：Distributed Control System）が構築されている。この分散制御システムでは、フィールド機器で測定された流量、圧力、温度、湿度等（物理量）の測定データを制御装置が収集し、収集した測定データに応じて制御装置がフィールド機器を操作（制御）することによって流量等の調整が行われる。

上記のフィールド機器のうち、流量等の測定が可能なフィールド機器は、大別すると、流体等の検出を行う検出部と、検出部からの検出信号に対する信号処理を行って流量等を求める信号処理部と、信号処理部の処理結果を測定データとして外部に出力する出力部とを備える構成である。尚、上記の信号処理部は、検出部からの検出信号に対してフィルタ処理等の前処理を行う前処理部と、前処理部で処理された信号に対して後処理を行って流量等を求めるとともに出力部の制御を行う後処理部とに分けられることが多い。

従来のフィールド機器は、出力部がアナログ伝送線（例えば、「４〜２０ｍＡ」信号の伝送に使用される伝送線）に接続されており、信号処理部の処理結果をアナログ信号に変換してアナログ伝送線に出力するアナログ伝送方式のものが一般的であった。これに対し、近年においては、アナログ信号に対してディジタル信号を重畳し、これらアナログ信号とディジタル信号とをアナログ伝送線を介して伝送可能なハイブリッド伝送方式（スマート伝送方式）のフィールド機器も普及してきている。以下の特許文献１には、アナログ伝送方式とハイブリッド伝送方式との切り替えが可能なフィールド機器が開示されている。

特開２０１０−１３４７５２号公報

ところで、フィールド機器は、検出部が検出対象（例えば、流体或いは流体が流れる配管）と電気的に接続されるため、外部の装置（例えば、制御装置）に接続される出力部と検出部との間を電気的に絶縁する必要がある。上述したアナログ伝送方式のフィールド機器は、信号処理部（後処理部）の処理結果に応じたアナログ信号を出力部からアナログ伝送線に出力するだけであるため、信号処理部（後処理部）と出力部との間が電気的に絶縁されることが殆どである。

これに対し、上述したハイブリッド伝送方式のフィールド機器は、信号処理部（後処理部）の処理結果に応じたアナログ信号に対してディジタル信号を重畳して出力している。このため、ハイブリッド伝送方式のフィールド機器において、信号処理部（後処理部）と出力部との間を電気的に絶縁する場合には、出力部に信号処理部（後処理部）の処理結果が入力される経路に加えて、出力部にディジタル信号（アナログ信号に重畳されるディジタル信号）が入力される経路を絶縁する必要があり、コストが上昇してしまうという問題がある。

ここで、上述したハイブリッド伝送方式のフィールド機器において、信号処理部の前処理部と後処理部との間を電気的に絶縁してしまえば、上述したコストの上昇は生じないと考えられる。しかしながら、フィールド機器では、流量等の測定を行うタイミングに同期して、検出部における流体の検出が行われ、信号処理部における信号処理が行われ、出力部における出力が行われる必要がある。信号処理部の前処理部と後処理部とを電気的に絶縁してしまうと、絶縁回路を介して混入するノイズや、絶縁回路で生ずる信号の欠落等によって信号処理部の前処理部と後処理部との同期精度が悪化してしまうという問題がある。以上の問題は、前処理部と後処理部とが絶縁回路を介して接続されている場合のみならず、ノイズの重畳や信号の欠落が生じ得る伝送線路等の接続線を介して接続されている場合にも生じ得る。

本発明は上記事情に鑑みてなされたものであり、互いに接続された複数の処理部を高精度に同期させることができる同期装置、及び当該装置を備えるフィールド機器を提供することを目的とする。

上記課題を解決するために、本発明の同期装置は、入力信号の前処理を行う第１処理部（２２、６１）と、前記第１処理部からの信号に対して後処理を行う第２処理部（３２）とを同期させる同期装置（２６）であって、前記第１処理部における前処理のタイミングを規定する第１基準信号（ＣＫ１）の周期よりも十分に短い周期で動作し、設定された目標計数値を計数した場合に前記第２処理部における後処理のタイミングを規定する第２基準信号（ＣＫ２）を出力する計数部（４３）と、前記第１基準信号が入力されたときの前記計数部の計数値（Ｃ１）に応じて、前記第１基準信号に対する前記第２基準信号の位相差を制御するための制御値（Ｃ２）を生成する位相制御部（３３）と、前記位相制御部で生成された制御値に対するフィルタ処理を行って、前記計数部に設定すべき前記目標計数値を求めるフィルタ部（３４）とを備えることを特徴としている。
この発明によると、第１基準信号と第２基準信号との位相差を示す計数部の計数値に応じて、第１基準信号に対する第２基準信号の位相差を制御するための制御値が位相制御部で生成され、この制御値に対するフィルタ処理がフィルタ部で行われて計数部に設定すべき前記目標計数値が求められることによって、第１基準信号に対する第２基準信号の位相差が調整される。
また、本発明の同期装置は、前記フィルタ部が、前記計数部に設定すべき前記目標計数値として、前記第１基準信号に対する前記第２基準信号の位相差を徐々に予め規定された位相差に近づける値を求めることを特徴としている。
また、本発明の同期装置は、前記第１基準信号が入力されたときの前記計数部の計数値である第１計数値と、次に前記第１基準信号が入力されたときの前記計数部の計数値である第２計数値との差が予め規定された閾値よりも小さい場合に、前記第２計数値を前記計数部の目標計数値に設定する起動制御部（５１）を備えることを特徴としている。
また、本発明の同期装置は、前記第１処理部と前記第２処理部との間を電気的に絶縁する第１絶縁回路（２３ａ）と、前記第１基準信号を生成する生成回路（２５）と前記同期装置との間を電気的に絶縁する第２絶縁回路（２３ｂ）とを備えることを特徴としている。
或いは、本発明の同期装置は、前記同期装置が、前記第１処理部と前記第２処理部とを接続する接続線に接続されており、前記第１処理部が、前記第１基準信号が入力された場合に、予め規定されたデータからなる同期データ（Ｄ１）を、前記接続線を介して前記同期装置に送信することを特徴としている。
本発明のフィールド機器は、物理量の検出を行う検出部（１１）を備えており、該検出部から出力される検出信号（Ｓ１）に対する信号処理を行って前記検出部で検出を行っている物理量を求めるフィールド機器（１〜３）において、前記検出部から出力される検出信号に対する前処理を行う第１処理部（２２、６１）と、前記第１処理部からの信号に対して後処理を行う第２処理部（３２）と、前記第１処理部と前記第２処理部とを同期させる上記の何れかに記載の同期装置（２６）とを備えることを特徴としている。

本発明によれば、第１基準信号と第２基準信号との位相差を示す計数部の計数値に応じて、第１基準信号に対する第２基準信号の位相差を制御するための制御値を位相制御部で生成し、この制御値に対するフィルタ処理をフィルタ部で行って計数部に設定すべき前記目標計数値を求めることによって、第１基準信号に対する第２基準信号の位相差を調整しているため、入力される第１基準信号にノイズが混入し、或いは欠落が生じていても、互いに接続された第１，第２処理部を高精度に同期させることができるという効果がある。

本発明の第１実施形態によるフィールド機器の要部構成を示すブロック図である。 本発明の第１実施形態における位相制御部の入出力関係を示す図である。 本発明の第１実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。 本発明の第１実施形態において基準クロックが同期する様子を示す図である。 本発明の第１実施形態によるフィールド機器の第１変形例を説明するための図である。 本発明の第１実施形態によるフィールド機器の第２変形例を説明するための図である。 本発明の第１実施形態によるフィールド機器の第２変形例を説明するための図である。 本発明の第２実施形態によるフィールド機器の要部構成を示すブロック図である。 本発明の第２実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。 本発明の第２実施形態において起動時にノイズ混入等が生じた場合の動作を示すタイミングチャートである。 本発明の第３実施形態によるフィールド機器の要部構成を示すブロック図である。 本発明の第３実施形態において信号処理回路で授受されるデータのフォーマットを示す図である。 本発明の第３実施形態において信号処理部から送信される同期データ及び前処理データを模式的に示す図である。 本発明の第３実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。 本発明の第３実施形態によるフィールド機器の第１変形例を説明するためのタイミングチャートである。 本発明の第３実施形態によるフィールド機器の第２変形例を説明するためのタイミングチャートである。

以下、図面を参照して本発明の実施形態による同期装置及びフィールド機器について詳細に説明する。尚、以下では、理解を容易にするために、フィールド機器が配管内を流れる流体の流量を測定する流量計である場合を例に挙げて説明する。但し、本発明は、流量を測定するフィールド機器以外に、圧力、温度、湿度等（物理量）を測定するフィールド機器にも適用可能である。

〔第１実施形態〕
図１は、本発明の第１実施形態によるフィールド機器の要部構成を示すブロック図である。図１に示す通り、本実施形態のフィールド機器１は、検出部１１、信号処理部１２、及び出力部１３を備えており、配管内を流れる流体（図示省略）の流量を測定し、その測定結果を示す測定信号Ｓ３を出力する。

検出部１１は、検出対象の流体が流れる配管に取り付けられており、信号処理部１２に設けられるＣＰＵ２４の制御の下で、配管を流れる流体の流量を測定する上で必要な検出を行う。例えば、流体の流れに沿う向きに超音波信号を送信したときの透過信号（流体を透過した超音波信号）と、流体の流れに逆らう向きに超音波信号を送信したときの透過信号とを検出し、各々の検出結果を検出信号Ｓ１として出力する。この検出部１１は、流体或いは流体が流れる配管と電気的に接続されているため電気的に接地されている。

信号処理部１２は、ＡＤＣ（Analog to Digital Converter：アナログ／ディジタル変換器）２１、信号処理回路２２（第１処理部）、絶縁回路２３ａ（第１絶縁回路）、絶縁回路２３ｂ（第２絶縁回路）、ＣＰＵ（中央処理装置）２４、タイマ２５（生成回路）、及び同期回路２６（同期装置）を備えており、検出部１１からの検出信号Ｓ１に対する信号処理を行って配管を流れる流体の流量を求め、その流量を示す流量信号Ｓ２を出力する。ここで、信号処理部１２は、ＡＤＣ２１、信号処理回路２２、及びタイマ２５と、ＣＰＵ２４及び同期回路２６との間が絶縁回路２３ａ，２３ｂによって電気的に絶縁されている。これは、コストの上昇を招くことなく接地される検出部１１と出力部１３との間を電気的に絶縁する必要があるからである。

ＡＤＣ２１は、検出部１１から出力される検出信号Ｓ１（アナログ信号）をディジタル信号に変換する。信号処理回路２２は、ＡＤＣ２１から出力される信号に対し、流体の流量を求める上で必要となる前処理を行う。例えば、流体の流れに沿う向きに超音波信号が送受信された場合における超音波信号の伝播時間と、流体の流れに逆らう向きに超音波信号が送受信された場合における超音波信号の伝播時間との差を求める処理を行う。この信号処理回路２２は、タイマ２５からの基準クロックＣＫ１（第１基準信号）が入力されるタイミングで上記の前処理を行う。

絶縁回路２３ａは、信号処理回路２２とＣＰＵ２４との間に設けられ、これらの間を電気的に絶縁する。具体的に、絶縁回路２３ａは、一端が信号処理回路２２に接続されたシリアルバスの他端と、一端がＣＰＵ２４に接続されたシリアルバスの他端とにそれぞれ接続されており、これらシリアルバスを電気的に絶縁することによって、信号処理回路２２とＣＰＵ２４との間を電気的に絶縁する。尚、上記のシリアルバスは、ＵＡＲＴ（Universal Asynchronous Receiver Transmitter）、Ｉ^２Ｃ（登録商標）（Inter-Integrated Circuit）バス、ＳＰＩ（登録商標）（Serial Peripheral Interface）バス等である。絶縁回路２３ｂは、タイマ２５と同期回路２６との間に設けられ、これらの間を電気的に絶縁する。これら絶縁回路２３ａ，２３ｂとしては、例えばフォトカプラを用いることができる。

ＣＰＵ２４は、信号処理回路２２の前処理結果を用いて流体の流量を求めるとともに、フィールド機器１の動作を統括的に制御する。このＣＰＵ２４には、通信部３１、流量演算部３２（第２処理部）、位相制御部３３、及びフィルタ演算部３４（フィルタ部）が実現される。これらは、ＣＰＵ２４が不図示のメモリに格納されているプログラムを読み出して実行することによって実現される。

通信部３１は、信号処理回路２２との間で絶縁回路２３ａを介した通信（シリアル通信）を行う。流量演算部３２は、信号処理回路２２からの信号（絶縁回路２３ａ及び通信部３１を介した信号）に対して後処理を行って流体の流量を求め、その流量を示す流量信号Ｓ２を出力する。例えば、流量演算部３２は、信号処理回路２２の前処理結果から配管内を流れる流体の平均流速を求める処理（演算）を行い、求めた平均流速に対して配管の断面積を掛ける処理（演算）を行うことによって流体の流量を求める。この流量演算部３２は、同期回路２６からの基準クロックＣＫ２（第２基準信号）が入力されるタイミングで上記の後処理を行う。

位相制御部３３は、同期回路２６から出力されるカウント値Ｃ１に応じて、基準クロックＣＫ１（信号処理回路２２における前処理のタイミングを規定する基準クロック）に対する基準クロックＣＫ２（流量演算部３２における後処理のタイミングを規定する基準クロック）の位相差を制御するための制御値Ｃ２を生成する。ここで、同期回路２６から出力されるカウント値Ｃ１は、基準クロックＣＫ１と基準クロックＣＫ２との位相差を示すものである。

図２は、本発明の第１実施形態における位相制御部の入出力関係を示す図である。尚、図２においては、同期回路２６からのカウント値Ｃ１を横軸にとり、位相制御部３３から出力される制御値Ｃ２を縦軸にとっている。また、図２中の値「ｋ」は、信号処理回路２２における前処理のタイミングを規定する基準クロックＣＫ１の１周期の長さと、同期回路２６のカウンタ４３（詳細は後述する）の動作周期とによって規定される値である。具体的に、値「ｋ」は、基準クロックＣＫ１の１周期の間にカウンタ４３によってカウントされるカウント値である。

図２に示す通り、位相制御部３３は、同期回路２６から出力されるカウント値Ｃ１が「０」の場合には値が「ｋ」になり、カウント値Ｃ１が「０」から「ｋ／２」の間はカウント値Ｃ１が大きくなるにつれて値が徐々に大きくなる制御値Ｃ２を出力する。また、同期回路２６から出力されるカウント値Ｃ１が「ｋ」の場合には値が「ｋ」になり、カウント値Ｃ１が「ｋ」から「ｋ／２」の間はカウント値Ｃ１が小さくなるにつれて値が徐々に小さくなる制御値Ｃ２を出力する。尚、カウント値Ｃ１が「０」から「ｋ／２」の間は、基準クロックＣＫ１に対する基準クロックＣＫ２の位相が進んでいる状態であり、カウント値Ｃ１が「ｋ」から「ｋ／２」の間は、基準クロックＣＫ１に対する基準クロックＣＫ２の位相が遅れている状態である。

フィルタ演算部３４は、位相制御部３３から出力される制御値Ｃ２に対するフィルタ処理（例えば、時定数が１０ｓｅｃ程度に設定されたローパスフィルタ処理）を行う。ここで、フィルタ演算部３４を設けて制御値Ｃ２に対するローパスフィルタ処理を行うのは、基準クロックＣＫ１，ＣＫ２の位相差が予め規定された位相差（本実施形態では零）からずれている場合に、その位相差のずれを徐々に解消する（予め規定された位相差に徐々に近づける）ためである。尚、詳細は後述するが、フィルタ演算部３４の出力値は、同期回路２６に設けられるカウンタ４３でカウントすべき目標カウント値として用いられる。

タイマ２５は、信号処理回路２２における前処理のタイミングを規定する基準クロックＣＫ１を出力する。具体的に、タイマ２５は、例えば１０〜１００ｍｓｅｃ程度の周期で基準クロックＣＫ１を出力する。同期回路２６は、割込制御部４１、レジスタ４２ａ，４２ｂ、カウンタ４３（計数部）、及びレジスタ４４を備えており、絶縁回路２３ａを介した基準クロックＣＫ１を用いて基準クロックＣＫ２を生成し、信号処理回路２２と流量演算部３２との動作を同期させる。

ここで、タイマ２５から出力された基準クロックＣＫ１は、絶縁回路２３ｂを介することによってノイズが混入し、或いは欠落が生ずる場合がある。このため、以下では、絶縁回路２３ｂを介してノイズ混入や欠落等の可能性のあるものを「基準クロックＣＫ１１」といい、タイマ２５から出力される基準クロックＣＫ１と区別することにする。

割込制御部４１は、基準クロックＣＫ１１に基づいてＣＰＵ２４に対する割り込み制御を行う。具体的に、割込制御部４１は、基準クロックＣＫ１１が入力された場合に、ＣＰＵ２４に対して割込信号ＩＰ１を出力するとともに、一定期間だけ基準クロックＣＫ１１による割り込みを禁止する。ここで、基準クロックＣＫ１１による割り込みが禁止されるのは、ＣＰＵ２４から割込解除信号ＩＰ２が出力されるまでの間である。尚、割込制御部４１からの割込信号ＩＰ１が入力されてから割込解除信号ＩＰ２が出力されるまでの時間は任意に設定することができる。

レジスタ４２ａは、ＣＰＵ２４のフィルタ演算部３４から出力される値を一時的に保持する。レジスタ４２ｂは、カウンタ４３でカウントすべき目標カウント値（目標計数値）を保持する。具体的に、レジスタ４２ｂは、カウンタ４３から基準クロックＣＫ２が出力されるタイミングでレジスタ４２ａに保持されている値を目標カウント値として取り込んで保持する。

カウンタ４３は、基準クロックＣＫ１の周期よりも十分に短い周期で動作し、レジスタ４２ｂに保持された目標カウント値をカウントした場合に、ＣＰＵ２４の流量演算部３２における後処理のタイミングを規定する基準クロックＣＫ２を出力する。また、カウンタ４３は、目標カウント値をカウントした場合には、カウント値をクリアしてレジスタ４２ｂから目標カウント値を取り込んでカウントを開始する。このカウンタ４３は、例えば１〜１０μｓｅｃ程度の周期でカウント動作を行う。レジスタ４４は、割込制御部４１から割込信号ＩＰ１が出力されたときのカウンタ４３のカウント値を取り込んで保持するとともに、カウント値Ｃ１として出力する。

出力部１３は、アナログ伝送線（例えば、「４〜２０ｍＡ」信号の伝送に使用される伝送線）に接続されており、信号処理部１２の流量演算部３２から出力される流量信号Ｓ２をアナログ信号に変換してアナログ伝送線に出力する。尚、出力部１３は、アナログ信号のみを出力するものであっても、アナログ信号にディジタル信号を重畳して出力するものであっても良い。

次に、上記構成におけるフィールド機器１の動作について説明する。図３は、本発明の第１実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。まず、信号処理部１２に設けられたＣＰＵ２４によって検出部１１が制御されると、検出部１１によって配管を流れる流体の検出が行われ、検出部１１からは検出信号Ｓ１が出力される。具体的には、流体の流れに沿う向きに超音波信号を送信したときの透過信号と、流体の流れに逆らう向きに超音波信号を送信したときの透過信号とが検出され、各々の検出結果が検出信号Ｓ１として順次出力される。

検出部１１から出力された検出信号Ｓ１は、信号処理部１２のＡＤＣ２１でディジタル信号に変換されて信号処理回路２２に順次入力され、タイマ２５からの基準クロックＣＫ１が入力されるタイミングで前処理が行われる。具体的には、基準クロックＣＫ１のタイミングで、流体の流れに沿う向きに超音波信号が送受信された場合における超音波信号の伝播時間と、流体の流れに逆らう向きに超音波信号が送受信された場合における超音波信号の伝播時間との差を求める処理が行われる。

信号処理回路２２で前処理された信号は、絶縁回路２３ａを介してＣＰＵ２４の通信部３１で受信されて流量演算部３２に入力され、同期回路２６からの基準クロックＣＫ２が入力されるタイミングで後処理が行われる。具体的には、基準クロックＣＫ２のタイミングで、信号処理回路２２の前処理結果から配管内を流れる流体の平均流速を求め、この平均流量に対して配管の断面積を掛けて流体の流量を求める処理が行われる。流体の流量が求められると、流量演算部３２から出力部１３に対して流量信号Ｓ２が出力される。この流量信号Ｓ２は出力部１３においてアナログ信号に変換されて、測定信号Ｓ３としてアナログ伝送線に出力される。

上述した信号処理回路２２における前処理のタイミングを規定する基準クロックＣＫ１は、一定の周期（例えば、１０〜１００ｍｓｅｃ程度の周期）でタイマ２５から出力される。これに対し、上述した流量演算部３２における後処理のタイミングを規定する基準クロックＣＫ２は、基準クロックＣＫ１１（絶縁回路２３ｂを介した基準クロックＣＫ１）に基づいて同期回路２６によって生成される。同期回路２６は、基準クロックＣＫ２を生成するタイミングを制御して、信号処理回路２２の動作と流量演算部３２の動作とを同期させる。以下、同期回路２６の動作について詳細に説明する。

図３に示す通り、同期回路２６では、カウンタ４３がレジスタ４２ｂに保持された目標カウント値をカウントする動作が繰り返し行われる。時刻ｔ１１において基準クロックＣＫ１１が同期回路２６に入力されると、割込制御部４１からＣＰＵ２４に対して割込信号ＩＰ１が出力され、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値「ＣＮＴ２」がレジスタ４４に保持されるとともにカウント値Ｃ１としてＣＰＵ２４に出力される。尚、割込信号ＩＰ１を出力すると、割込制御部４１は、ＣＰＵ２４からの割込解除信号ＩＰ２が入力されるまで基準クロックＣＫ１１による割り込みを禁止する状態になる。

同期回路２６からのカウント値Ｃ１がＣＰＵ２４に入力されると、位相制御部３３からはカウント値Ｃ１に応じた制御値Ｃ２が出力される。ここで、時刻ｔ１１で同期回路２６からカウント値Ｃ１として出力されるカウント値「ＣＮＴ２」は、時刻ｔ１０で同期回路２６から出力された基準クロックＣＫ２と、時刻ｔ１１で同期回路２６に入力された基準クロックＣＫ１１との位相差を示すものであり、図３に示す通り、基準クロックＣＫ２は基準クロックＣＫ１１よりも位相が進んでいる。このため、位相制御部３３からは、図２中の値「ｋ」よりも大きく、基準クロックＣＫ２の周期を長くする制御値Ｃ２が出力される。

位相制御部３３から上記の制御部Ｃ２が出力されると、フィルタ演算部３４において、制御値Ｃ２に対するフィルタ処理（例えば、時定数が１０ｓｅｃ程度に設定されたローパスフィルタ処理）が行われる。フィルタ演算部３４におけるフィルタ処理によって得られた値は、同期回路２６のレジスタ４２ａに一時的に保持される。図３に示す例では、値「Ｎ３」がレジスタ４２ａに保持される。

いま、時刻ｔ１２において、カウンタ４３がレジスタ４２ｂに保持された目標カウント値（図３に示す例では、値「Ｎ２」）のカウントを終了したとすると、カウンタ４３からＣＰＵ２４に対して基準クロックＣＫ２が出力される。この基準クロックＣＫ２がＣＰＵ２４に入力されると、流量演算部３２において前述した後処理が行われる。また、基準クロックＣＫ２がカウンタ４３から出力されると、レジスタ４２ａに保持されている値（図３に示す例では、値「Ｎ３」）がレジスタ４２ｂに取り込まれて保持される。そして、カウンタ４３のカウント値がクリアされ、カウンタ４３でレジスタ４２ｂに保持された目標カウント値「Ｎ３」をカウントする動作が開始される。

次いで、時刻ｔ１３において基準クロックＣＫ１１が同期回路２６に入力されると、時刻ｔ１１で基準クロックＣＫ１１が入力された場合と同様に、割込制御部４１からＣＰＵ２４に対して割込信号ＩＰ１が出力される。そして、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値「ＣＮＴ３」がレジスタ４４に保持されるとともにカウント値Ｃ１としてＣＰＵ２４に出力される。

ここで、前述した通り、割込制御部４１は、割込信号ＩＰ１を出力するとＣＰＵ２４からの割込解除信号ＩＰ２が入力されるまで基準クロックＣＫ１１による割り込みを禁止する状態になる。このため、図３に示す通り、ＣＰＵ２４からの割込解除信号ＩＰ２が入力される前の時刻ｔ１４において、ノイズの混入によって基準クロックＣＫ１１の立ち下がりが生じたとしても、これによる割り込みは禁止される。

同期回路２６からのカウント値Ｃ１がＣＰＵ２４に入力されると、位相制御部３３からはカウント値Ｃ１に応じた制御値Ｃ２が出力される。ここで、時刻ｔ１３で同期回路２６からカウント値Ｃ１として出力されるカウント値「ＣＮＴ３」は、時刻ｔ１２で同期回路２６から出力された基準クロックＣＫ２と、時刻ｔ１３で同期回路２６に入力された基準クロックＣＫ１１との位相差を示すものであり、図３に示す通り、基準クロックＣＫ２は基準クロックＣＫ１１よりも位相が進んでいる。このため、位相制御部３３からは、基準クロックＣＫ２の周期を長くする制御値Ｃ２が出力される。

位相制御部３３から上記の制御部Ｃ２が出力されると、フィルタ演算部３４において、制御値Ｃ２に対するフィルタ処理（例えば、時定数が１０ｓｅｃ程度に設定されたローパスフィルタ処理）が行われる。フィルタ演算部３４におけるフィルタ処理によって得られた値は、同期回路２６のレジスタ４２ａに一時的に保持される。図３に示す例では、値「Ｎ３」がレジスタ４２ａに保持される。

以下同様に、同期回路２６において基準クロックＣＫ２の周期を調整する制御が繰り返し行われることによって、基準クロックＣＫ２の位相は基準クロックＣＫ１１の位相に徐々に一致する。基準クロックＣＫ１１は、ノイズ混入や欠落等がなければ基準クロックＣＫ１と同じものと考えられるため、以上説明した同期回路２６の動作によって基準クロックＣＫ２の位相が基準クロックＣＫ１の位相に一致することになる。

図４は、本発明の第１実施形態において基準クロックが同期する様子を示す図である。図４に示す通り、同期回路２６からは、基準クロックＣＫ１と基準クロックＣＫ２との位相差に応じたカウント値Ｃ１が出力され、ＣＰＵ２４の位相制御部３３及びフィルタ演算部３４においてカウント値Ｃ１に応じた目標カウント値が求められてレジスタ４２ｂに保持される。これにより、カウンタ４３によってカウントされる時間（基準クロック信号ＣＫ２）の周期が調整され、図４に示す通り、基準クロックＣＫ１と基準クロックＣＫ２との位相差が徐々に零になって両者の位相が一致する。基準クロックＣＫ１と基準クロックＣＫ２との位相が一致することによって、信号処理回路２２の動作と流量演算部３２の動作とが同期する。

以上の通り、本実施形態では、基準クロックＣＫ１１（絶縁回路２３ｂを介した基準クロックＣＫ１）と基準クロックＣＫ２との位相差をカウンタ４３のカウント値から求め、その位相差を制御するための制御値Ｃ２を位相制御部３３で生成し、制御値Ｃ２に対するローパスフィルタ処理を行ってカウンタ４３の目標カウント値（基準クロックＣＫ２の出力タイミングを規定する値）をフィルタ演算部３４で求めるようにしている。このため、絶縁回路２３ａを介して接続され、基準クロックＣＫ１で前処理のタイミングが規定される信号処理回路２２と、基準クロックＣＫ２で後処理のタイミングが規定される流量演算部３２とを高精度に同期させることができる。

また、本実施形態では、フィルタ演算部３４が位相制御部３３からの制御値Ｃ２に対してローパスフィルタ処理を行ってカウンタ４３に設定すべき目標カウント値を求めている。このため、絶縁回路２３ｂからの基準クロックＣＫ１１にノイズが混入し、或いは欠落が生じていたとしても、同期回路２６で生成される基準クロックＣＫ２は基準クロックＣＫ１１と同様のノイズ混入や欠落が生じたものとはならないため、基準クロックＣＫ１１と基準クロックＣＫ２との同期精度を大幅に損ねることはない。

〈第１変形例〉
図５は、本発明の第１実施形態によるフィールド機器の第１変形例を説明するための図であって、（ａ）は本変形例で用いられる位相制御部の入出力関係を示す図であり、（ｂ）は本変形例におけるフィールド機器の動作を説明するためのタイミングチャートである。図２に示す入出力関係を有する位相制御部３３は、同期回路２６から出力されるカウント値Ｃ１の各々に対して互いに異なる制御値Ｃ２を出力するものであった。これに対し、本変形例では、同期回路２６から出力されるカウント値Ｃ１が、予め設定されたマスク範囲（図５（ａ）に示す範囲Ｒ）内の値である場合に、カウント値Ｃ１をマスクして制御値Ｃ２を出力しないものを位相制御部３３として用いている。

フィールド機器が正常に動作している定常状態では、基準クロックＣＫ１と基準クロックＣＫ２とは位相がほぼ一致しているため、同期回路２６から出力されるカウント値Ｃ１は殆ど「０」又は「ｋ」に近い値になる。このため、カウント値Ｃ１の値が、「０」又は「ｋ」から大幅にずれている場合には、ノイズの影響によるものであると考えることができる。そこで、本変形例では、図５（ａ）に示す通り、同期回路２６から出力されるカウント値Ｃ１が「０」又は「ｋ」に近い値である場合には制御値Ｃ２を出力し、カウント値Ｃ１がマスク範囲Ｒ内の値である場合にはカウント値Ｃ１をマスクして制御値Ｃ２を出力しないものを位相制御部３３として用いている。

ここで、図５（ｂ）に示す通り、ノイズＱ１１，Ｑ１２が重畳された基準クロックＣＫ１１（絶縁回路２３ｂを介した基準クロックＣＫ１）が同期回路２６に入力された場合を考える。基準クロックＣＫ１１に重畳されたノイズＱ１１，Ｑ１２によって割込制御部４１からは割込信号ＩＰ１がそれぞれ出力され、同期回路２６からＣＰＵ２４の位相制御部３３に対し、各々の割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値がカウント値Ｃ１としてそれぞれ出力される。

図５（ｂ）に示す通り、基準クロックＣＫ１１に重畳されたノイズＱ１１は、基準クロックＣＫ１１の立ち下がりエッジから離れた部分に現れているため、ノイズＱ１１に起因して同期回路２６から位相制御部３３に出力されるカウント値Ｃ１は、位相制御部３３に設定されたマスク範囲Ｒ内の値になる。これにより、位相制御部３３のマスクが「有効」になってカウント値Ｃ１がマスクされ、位相制御部３３からは制御値Ｃ２は出力されない。つまり、フィールド機器１の動作がノイズＱ１１に全く影響されない。

これに対し、基準クロックＣＫ１１に重畳されたノイズＱ１２は、基準クロックＣＫ１１の立ち下がりエッジに近い部分に現れているため、ノイズＱ１１に起因して同期回路２６から位相制御部３３に出力されるカウント値Ｃ１は、位相制御部３３に設定されたマスク範囲Ｒ外の値になる。これにより、位相制御部３３のマスクが「無効」になってカウント値Ｃ１がマスクされず、位相制御部３３からはカウント値Ｃ１に応じた制御値Ｃ２が出力される。ここで、フィールド機器１の動作はノイズＱ１２によって多少の影響を受けるものの、基準クロックＣＫ１１と基準クロックＣＫ２との同期精度を大幅に損ねることはない。

以上の通り、本変形例では、同期回路２６から出力されるカウント値Ｃ１が「０」又は「ｋ」に近い値である場合には制御値Ｃ２を出力し、カウント値Ｃ１がマスク範囲Ｒ内の値である場合にはカウント値Ｃ１をマスクして制御値Ｃ２を出力しないものを位相制御部３３として用いている。このため、基準クロックＣＫ１で前処理のタイミングが規定される信号処理回路２２と、基準クロックＣＫ２で後処理のタイミングが規定される流量演算部３２とをより安定して同期させることができる。

〈第２変形例〉
図６，図７は、本発明の第１実施形態によるフィールド機器の第２変形例を説明するための図であって、（ａ）は本変形例で用いられる位相制御部の入出力関係を示す図であり、（ｂ）は本変形例におけるフィールド機器の動作を説明するためのタイミングチャートである。図２に示す入出力関係を有する位相制御部３３は、基準クロックＣＫ２を基準クロックＣＫ１の位相に一致させる制御を行うものであった。これに対し、本変形例では、基準クロックＣＫ１と基準クロックＣＫ２とを予め規定された位相差にする制御を行うものを位相制御部３３として用いている。

図６（ａ）に示す入出力関係を有する位相制御部は、基準クロックＣＫ２の位相を基準クロックＣＫ１よりも進めて基準クロックＣＫ１と基準クロックＣＫ２との位相差をΔ１にする制御を行うものである。この位相制御部は、図２に示す位相制御部の入出力関係を、基準クロックＣＫ１と基準クロックＣＫ２との位相差Δ１に相当するカウント値Ｍ１だけ、いわば横軸右方向にシフトさせた入出力関係を有する。かかる入出力関係を有する位相制御部を用いることにより、図６（ｂ）に示す通り、位相差Δ１の分だけ基準クロックＣＫ２の位相が進んだ状態で、基準クロックＣＫ１と基準クロックＣＫ２とを同期させることができる。

図７（ａ）に示す入出力関係を有する位相制御部は、基準クロックＣＫ２の位相を基準クロックＣＫ１よりも遅らせて基準クロックＣＫ１と基準クロックＣＫ２との位相差をΔ２にする制御を行うものである。この位相制御部は、図２に示す位相制御部の入出力関係を、基準クロックＣＫ１と基準クロックＣＫ２との位相差Δ２に相当するカウント値Ｍ２だけ、いわば横軸左方向にシフトさせた入出力関係を有する。かかる入出力関係を有する位相制御部を用いることにより、図７（ｂ）に示す通り、位相差Δ２の分だけ基準クロックＣＫ２の位相が遅れた状態で、基準クロックＣＫ１と基準クロックＣＫ２とを同期させることができる。

〔第２実施形態〕
図８は、本発明の第２実施形態によるフィールド機器の要部構成を示すブロック図である。尚、図８においては、図１に示したブロックと同じブロックについては同一の符号を付してある。図８に示す通り、本実施形態のフィールド機器２は、図１に示すフィールド機器１が備えるＣＰＵ２４に起動制御部５１を新たに実現した構成である。尚、この起動制御部５１も、ＣＰＵ２４が不図示のメモリに格納されているプログラムを読み出して実行することによって実現される。

前述した第１実施形態のフィールド機器１は、基準クロックＣＫ１と基準クロックＣＫ２との位相を徐々に一致させて基準クロックＣＫ１と基準クロックＣＫ２とを同期させるものであった。このフィールド機器１は、電源投入時（起動時）に基準クロックＣＫ１と基準クロックＣＫ２との位相が大幅にずれていると、基準クロックＣＫ１と基準クロックＣＫ２との位相が一致するまで（起動するまで）に長時間を要する。本実施形態のフィールド機器２は、起動に要する時間を短縮するものである。

起動制御部５１は、基準クロックＣＫ１１（絶縁回路２３ｂを介した基準クロックＣＫ１）が入力されたときのカウンタ４３のカウント値Ｃ１（第１計数値）と、次に基準クロックＣＫ１１が入力されたときのカウンタ４３のカウント値Ｃ１（第２計数値）との差を求める。そして、この差が予め規定された閾値よりも小さい場合に、後者のカウント値Ｃ１を目標カウント値として同期回路２６のレジスタ４２ａに出力する制御を行うものである。尚、後者のカウント値Ｃ１に代えて前者のカウント値Ｃ１を目標カウント値として出力しても良い。

ここで、タイマ２５は、基準クロックＣＫ１を生成するために水晶振動子、セラミック振動子、その他の振動子を備える。一般的な水晶振動子の精度は、１００ｐｐｍ（０．０１％）以下である。フィールド機器２の起動時における基準クロックＣＫ１と基準クロックＣＫ２との位相差は不定であるが、水晶振動子を備えるタイマ２５を用いた場合には、０．０２％以下の精度で周期が一致する。このため、起動制御部５１で用いられる上記の閾値は、レジスタ４２ｂに保持される目標カウント値の初期値、タイマ２５に設けられる水晶振動子の精度、マージン等を考慮して設定される。

次に、上記構成におけるフィールド機器２の動作について説明する。図９は、本発明の第２実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。フィールド機器２が起動されると、まず起動制御部５１から同期回路２６のレジスタ４２ａに対し、基準クロックＣＫ２の周期を基準クロックＣＫ１の周期と等しくさせるための初期値「Ｎｉｎｉｔ」が出力される。この初期値「Ｎｉｎｉｔ」は、カウンタ４３のカウントが終了した時点で目標カウント値として同期回路２６のレジスタ４２ｂに設定され、これによりカウンタ４３によるカウントが開始される（時刻ｔ２１）。

カウンタ４３のカウントが行われている最中に基準クロックＣＫ１１が入力されると、同期回路２６の割込制御部４１から割込信号ＩＰ１が出力され、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値（ここでは「Ｎ１」とする）がカウント値Ｃ１としてＣＰＵ２４の起動制御部５１に入力される（時刻ｔ２２）。カウンタ４３が上記の初期値「Ｎｉｎｉｔ」のカウントを終えると、起動制御部５１から出力されて同期回路２６のレジスタ４２ａに保持された初期値「Ｎｉｎｉｔ」がレジスタ４２ｂに取り込まれて、カウンタ４３によるカウントが開始される（時刻ｔ２３）。

カウンタ４３のカウントが行われている最中に基準クロックＣＫ１１が再び入力されると、同期回路２６の割込制御部４１から割込信号ＩＰ１が出力され、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値（ここでは「Ｎ２」とする）がカウント値Ｃ１としてＣＰＵ２４の起動制御部５１に入力される（時刻ｔ２４）。すると、起動制御部５１において、入力された２つのカウント値Ｃ１（時刻ｔ２２で入力されたカウント値「Ｎ１」、及び時刻ｔ２４で入力されたカウント値「Ｎ２」）の差が求められ、この差が予め規定された閾値よりも小さいか否かが判断される。

ここで、上記のカウント値「Ｎ１」，「Ｎ２」の差が上記の閾値よりも小さいと判断した場合には、起動制御部５１は、時刻ｔ２４で入力されたカウント値「Ｎ２」をレジスタ４２ａに出力する。尚、上記のカウント値「Ｎ１」，「Ｎ２」の差が上記の閾値以上であると判断した場合には、起動制御部５１は、上記の初期値「Ｎｉｎｉｔ」をレジスタ４２ａに出力する。

カウント値「Ｎ１」，「Ｎ２」の差が上記の閾値よりも小さいと起動制御部５１で判断された場合において、カウンタ４３が上記の初期値「Ｎｉｎｉｔ」のカウントを終えると、レジスタ４２ａに保持された値「Ｎ２」がレジスタ４２ｂに取り込まれて、カウンタ４３によるカウントが開始される（時刻ｔ２５）。ここで、上記の値「Ｎ２」は、基準クロックＣＫ１１と基準クロックＣＫ２との位相差を示すものであるため、カウンタ４３が値「Ｎ２」をカウントすれば、カウントが終了した時点でカウンタ４３から出力される基準クロックＣＫ２と基準クロックＣＫ１１とは位相がほぼ一致することになる（時刻ｔ２６）。基準クロックＫＣ１１と基準クロックＣＫ２との位相がほぼ一致すると、位相制御部３３による通常の制御（第１実施形態で説明した制御）が行われる。

図１０は、本発明の第２実施形態において起動時にノイズ混入等が生じた場合の動作を示すタイミングチャートであって、（ａ）は基準クロックにノイズが混入した場合の動作を示すものであり、（ｂ）は基準クロックの欠落が生じた場合の動作を示すものである。図１０（ａ）に示す例では、時刻ｔ３２において基準クロックＣＫ１１にノイズＱ２１が重畳されており、図１０（ｂ）に示す例では、時刻ｔ４２において基準クロックＣＫ１１の欠落Ｑ２２が生じている。

図１０（ａ）に示す通り、レジスタ４２ａに保持される目標カウント値が値「Ｎｉｎｉｔ」に固定されている間は、カウンタ４３は、値「Ｎｉｎｉｔ」を繰り返しカウントすることになる。また、基準クロックＣＫ１は、一定の周期でタイマ２５から出力される。このため、基準クロックＣＫ１から生成される基準クロックＣＫ１１にノイズＱ２１が重畳されていなければ、基準クロックＣＫ１１が入力される度に起動制御部５１に入力されるカウント値Ｃ１はほぼ同じ値になる。具体的には、図１０（ａ）中の時刻ｔ３１で入力されるカウント値「Ｎ１」、時刻ｔ３３で入力されるカウント値「Ｎ３」、及び時刻ｔ３４で入力されるカウント値「Ｎ４」はほぼ同じ値になる。

これに対し、基準クロックＣＫ１１に重畳されたノイズＱ２１に起因して時刻ｔ３２で入力されるカウント値「Ｎ２」は、上記のカウント値「Ｎ１」，「Ｎ３」，「Ｎ４」とは大きく異なるものになる。このため、起動制御部５１では、カウント値「Ｎ１」，「Ｎ２」の差、及びカウント値「Ｎ２」，「Ｎ３」の差は閾値以上であると判断されるものの、カウント値「Ｎ３」，「Ｎ４」の差は閾値よりも小さいと判断される。これにより、起動制御部５１から同期回路２６のレジスタ４２ａに対して値「Ｎ４」が出力されて、時刻ｔ３５においてレジスタ４２ｂに目標カウント値として取り込まれる。このように、ノイズＱ２１が重畳された基準クロックＣＫ１１が起動時に入力された場合であっても、フィールド機器２の起動に要する時間を短縮することができる。

図１０（ｂ）に示す通り、基準クロックＣＫ１１の欠落Ｑ２２が生じていない時刻ｔ４１及び時刻ｔ４３では、基準クロックＣＫ１１が入力される時点におけるカウンタ４３のカウント値がカウント値Ｃ１として起動制御部５１にそれぞれ入力される。これに対し、基準クロックＣＫ１１の欠落Ｑ２２が生じている時刻ｔ４２では、カウント値Ｃ１が起動制御部５１に入力されない。このため、起動制御部５１では、時刻ｔ４１で入力されたカウント値「Ｎ１」と、時刻ｔ４３で入力されたカウント値「Ｎ２」との差が閾値よりも小さいかが判断される。

このカウント値「Ｎ１」，「Ｎ２」の差が閾値よりも小さいと判断された場合には、起動制御部５１から同期回路２６のレジスタ４２ａに対して値「Ｎ２」が出力されて、時刻ｔ４４においてレジスタ４２ｂに目標カウント値として取り込まれる。このように、欠落が生じている基準クロックＣＫ１１が起動時に入力された場合であっても、フィールド機器２の起動に要する時間を短縮することができる。

以上の通り、本実施形態では、起動制御部５１が、基準クロックＣＫ１１が入力されたときのカウンタ４３のカウント値Ｃ１と、次に基準クロックＣＫ１１が入力されたときのカウンタ４３のカウント値Ｃ１との差を求め、この差が予め規定された閾値よりも小さい場合に、後者のカウント値Ｃ１を目標カウント値に設定している。このため、起動時に基準クロックＣＫ１と基準クロックＣＫ２との位相が大幅にずれていても起動に要する時間を短縮することができる。また、ノイズが重畳された基準クロックや欠落が生じている基準クロックが起動時に同期回路２６に入力されたとしても、起動に要する時間を短縮することができる。

尚、上述した第２実施形態では、基準クロックＣＫ１１が入力されたときに得られる２つのカウント値Ｃ１の差が閾値よりも小さいか否かを判断して起動制御を行う起動制御部５１を例に挙げて説明した。しかしながら、起動制御部５１は、閾値を用いずに、３つ以上のカウント値Ｃ１を比較し、その比較結果に基づいて起動制御を行うものであっても良い。例えば、図１０（ａ）に示す例において、カウント値「Ｎ１」，「Ｎ２」，「Ｎ３」のうち、カウント値「Ｎ１」，「Ｎ３」はほぼ同じ値であるが、カウント値「Ｎ２」はカウント値「Ｎ１」，「Ｎ３」とは大きく異なる値である。このため、カウント値「Ｎ２」を省いてカウント値「Ｎ１」，「Ｎ３」を用いて起動制御を行っても良い。

〔第３実施形態〕
図１１は、本発明の第３実施形態によるフィールド機器の要部構成を示すブロック図である。尚、図１１においては、図１，図８に示したブロックと同じブロックについては同一の符号を付してある。図１１に示す通り、本実施形態のフィールド機器３は、図１に示すフィールド機器１が備える絶縁回路２３ｂを省略し、一端がＣＰＵ２４に接続されて他端が絶縁回路２３ｂに接続されたシリアルバスに同期回路２６を接続している。

尚、フィールド機器３は、図１に示す信号処理回路２２及び割込制御部４１に代えて信号処理回路６１及び割込制御部６３をそれぞれ備えており、ＣＰＵ２４に判定部６２を新たに実現している。この判定部６２は、ＣＰＵ２４が不図示のメモリに格納されているプログラムを読み出して実行することによって実現されるものである。

前述した第１，第２実施形態のフィールド機器１，２は、信号処理回路２２とＣＰＵ２４との間を絶縁回路２３ａで絶縁し、タイマ２５と同期回路２６との間を絶縁回路２３ｂで絶縁するものであった。本実施形態のフィールド機器３は、絶縁回路２３ｂを省略するとともに、信号処理回路２２に代えて設けられた信号処理回路６１とＣＰＵ２４とを接続するシリアルバスに同期回路２６を接続することにより、コストを低減するとともに信号線の数を減らすものである。

信号処理回路６１は、図１，図８に示す信号処理回路２２と同様に、ＡＤＣ２１から出力される信号に対し、タイマ２５からの基準クロックＣＫ１が入力されるタイミングで流体の流量を求める上で必要となる前処理を行う。これに加えて、信号処理回路６１は、タイマ２５からの基準クロックＣＫ１のタイミングを示すデータであって同期回路２６に送信すべきデータ（以下、「同期データ」という）と、前処理の処理結果を示すデータであってＣＰＵ２４に送信すべきデータ（以下、「前処理データ」という）とを生成する処理を行う。

図１２は、本発明の第３実施形態において信号処理回路で授受されるデータのフォーマットを示す図である。図１３に示す通り、信号処理回路６１は、１ビットのスタートビットＢ１、８ビットのデータビットＢ２、１ビットのパリティビットＢ３、及び１ビットのストップビットＢ４からなる計１１ビットのデータを単位として絶縁回路２３ａを介したデータの授受を行う。

ここで、信号処理回路６１で授受されるデータは、図１２に示す通り、データの先頭部分にスタートビットＢ１が配置されるため、データの先頭部分において必ず立ち下がることになる。信号処理回路６１は、このスタートビットＢ１の性質を利用して、上記の同期データを生成する。具体的には、スタートビットＢ１と、予め規定された特定の値が設定されたデータビットＢ２と、パリティビットＢ３と、ストップビットＢ４とからなる１１ビットのデータを同期データとして生成する。

また、信号処理回路６１は、上記の前処理データとして、前処理の前処理結果を示すデータに対して前処理データであることを示す識別データが付加されたものを生成する。具体的には、前処理の前処理結果を示すデータの前に、スタートビットＢ１と、同期データのデータビットＢ２に設定された値とは異なる特定の値が設定されたデータビットＢ２と、パリティビットＢ３と、ストップビットＢ４とからなる１１ビットの識別データが付加された前処理データを生成する。

図１３は、本発明の第３実施形態において信号処理部から送信される同期データ及び前処理データを模式的に示す図である。尚、図１３では、理解を容易にするために、同期データＤ１を「Ａ」で示しており、前処理データＤ２を「Ｂ」及び「Ｄａｔａ」で示している。ここで、前処理データＤ２の「Ｂ」は識別データＤ２１を示しており、「Ｄａｔａ」は前処理の処理結果を示すデータＤ２２を示している。

信号処理回路６１は、タイマ２５の基準クロックＣＫ１が入力されるタイミングで前処理を行い、基準クロックＣＫ１が入力されたタイミングから一定時間だけ遅延したタイミングで同期データＤ１（基準クロックＣＫ１と同期した同期データＤ１）を送信する。但し、基準クロックＣＫ１が信号処理回路６１に入力されてから前処理が完了するまでにはある程度の処理時間を要し、しかもこの処理時間にはバラツキがあることがある。このため、信号処理回路６１は、基準クロックＣＫ１が入力されてから上記のバラツキのある処理時間が経過したタイミングで前処理データＤ２を送信する。

判定部６２は、信号処理回路６１から送信されて通信部３１で受信されたデータが、同期データＤ１であるか前処理データＤ２であるかを判定する。通信部３１で受信されたデータが前処理データＤ２であると判定した場合には、判定部６２は前処理データＤ２の一部をなす前処理の処理結果を示すデータＤ２２を流量演算部３２に出力する。この、判定部６２の判定結果は、割込解除信号ＩＰ２の出力制御にも用いられる。

割込制御部６３は、信号処理回路６１からの同期データＤ１に基づいてＣＰＵ２４に対する割り込み制御を行う。具体的に、割込制御部６３は、信号処理回路６１からの同期データＤ１及び前処理データＤ２を受信したタイミング（スタートビットＢ１の立ち下がりのタイミング）で、ＣＰＵ２４に対して割込信号ＩＰ１をそれぞれ出力する。そして、ＣＰＵ２４から割込解除信号ＩＰ２が出力されるまでの間、基準クロックＣＫ１１による割り込みを禁止する。

次に、上記構成におけるフィールド機器３の動作について説明する。図１４は、本発明の第３実施形態によるフィールド機器の動作を説明するためのタイミングチャートである。まず、第１実施形態と同様に、信号処理部１２に設けられたＣＰＵ２４によって検出部１１が制御されて配管を流れる流体の検出が行われ、信号処理回路６１においてタイマ２５からの基準クロックＣＫ１が入力されるタイミングで検出部１１からの検出信号Ｓ１に対する前処理が行われる。

ここで、上記の信号処理回路６１に対する基準クロックＣＫ１の入力タイミングが図１４中の時刻ｔ５１であるとする。すると、信号処理回路６１から同期データＤ１（図１４中の「Ａ」）が通信信号ＲＸとして送信され、ＣＰＵ２４の通信部３１及び同期回路２６の割込制御部６３でそれぞれ受信される。ＣＰＵ２４の通信部３１で受信された通信信号ＲＸは、判定部６２において同期データＤ１であると判定される。

また、同期回路２６の割込制御部６３で同期データＤ１が受信されると、割込制御部６３からＣＰＵ２４に対して割込信号ＩＰ１が出力され、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値がレジスタ４４に保持されるとともにカウント値Ｃ１としてＣＰＵ２４に出力される。尚、割込信号ＩＰ１を出力すると、割込制御部６３は、割り込みを禁止する状態になり、ＣＰＵ２４は、判定部６２における判定結果に基づいて、同期データＤ１の受信が完了した後に割込解除信号ＩＰ２を出力する。

同期回路２６からのカウント値Ｃ１がＣＰＵ２４に入力されると、第１実施形態と同様に、位相制御部３３からはカウント値Ｃ１に応じた制御値Ｃ２が出力され、フィルタ演算部３４において制御値Ｃ２に対するフィルタ処理が行われる。このフィルタ処理によって得られた値は、同期回路２６のレジスタ４２ａに一時的に保持される。図１４に示す例では、値「Ｎ３」がレジスタ４２ａに保持される。

次に、時刻ｔ５１（信号処理回路６１から同期データＤ１が出力された時刻）から前処理の処理時間が経過した時刻ｔ５２になると、信号処理回路６１から前処理データＤ２（図１４中の「Ｂ」及び「Ｄａｔａ」）が通信信号ＲＸとして送信され、ＣＰＵ２４の通信部３１及び同期回路２６の割込制御部６３でそれぞれ受信される。ＣＰＵ２４の通信部３１で受信された通信信号ＲＸは、判定部６２に出力されて前処理データＤ２であると判定され、前処理の処理結果を示すデータ「Ｄａｔａ」が流量演算部３２に出力される。

また、同期回路２６の割込制御部６３で前処理データＤ２が受信されると、割込制御部６３からＣＰＵ２４に対して割込信号ＩＰ１が出力され、割込信号ＩＰ１が出力された時点におけるカウンタ４３のカウント値がレジスタ４４に保持されるとともにカウント値Ｃ１としてＣＰＵ２４に出力される。尚、割込信号ＩＰ１を出力すると、割込制御部６３は、割り込みを禁止する状態になり、ＣＰＵ２４は、判定部６２における判定結果に基づいて、前処理データＤ２の受信が完了した後に割込解除信号ＩＰ２を出力する。

ここで、同期データＤ１が同期回路２６に入力された場合と同様に、前処理データＤ２が同期回路２６に入力された場合にも、同期回路２６からのカウント値Ｃ１（時刻ｔ５２におけるカウント値）がＣＰＵ２４に入力される。但し、時刻ｔ５２で受信された通信信号ＲＸは前処理データＤ２であるとＣＰＵ２４の判定部６２で判定されているため、位相制御部３３からの制御値Ｃ２（時刻ｔ５２で同期回路２６から出力されたカウント値Ｃ１に応じた制御値Ｃ２）の出力は行われない。

いま、時刻ｔ５３において、カウンタ４３がレジスタ４２ｂに保持された目標カウント値（図１４に示す例では、値「Ｎ２」）のカウントを終了したとすると、カウンタ４３からＣＰＵ２４に対して基準クロックＣＫ２が出力される。この基準クロックＣＫ２がＣＰＵ２４に入力されると、流量演算部３２で後処理が行われて流体の流量が求められ、流量演算部３２から出力部１３に対して流量信号Ｓ２が出力される。この流量信号Ｓ２は出力部１３においてアナログ信号に変換されて、測定信号Ｓ３としてアナログ伝送線に出力される。

また、基準クロックＣＫ２がカウンタ４３から出力されると、レジスタ４２ａに保持されている値（図１４に示す例では、値「Ｎ３」）がレジスタ４２ｂに取り込まれて保持される。そして、カウンタ４３のカウント値がクリアされ、カウンタ４３でレジスタ４２ｂに保持された目標カウント値「Ｎ３」をカウントする動作が開始される。以下、第１実施形態と同様に、同期回路２６において基準クロックＣＫ２の周期を調整する制御が繰り返し行われることによって、基準クロックＣＫ２の位相は基準クロックＣＫ１１の位相に徐々に一致する。

以上の通り、本実施形態では、基準クロックＣＫ１のタイミングで信号処理回路６１から出力された同期データＤ１と基準クロックＣＫ２との位相差をカウンタ４３のカウント値から求め、その位相差を制御するための制御値Ｃ２を位相制御部３３で生成し、制御値Ｃ２に対するローパスフィルタ処理を行ってカウンタ４３の目標カウント値（基準クロックＣＫ２の出力タイミングを規定する値）をフィルタ演算部３４で求めるようにしている。このため、基準クロックＣＫ１で前処理のタイミングが規定される信号処理回路６１と、基準クロックＣＫ２で後処理のタイミングが規定される流量演算部３２とを高精度に同期させることができる。

また、本実施形態では、図１に示すフィールド機器１が備える絶縁回路２３ｂを省略するとともに、ＣＰＵ２４と絶縁回路２３ｂとを接続するシリアルバスに同期回路２６を接続し、信号処理回路６１から絶縁回路２３ａを介してＣＰＵ２４及び同期回路２６に対し、同期データＤ１と前処理データＤ２とを送信している。このため、コストを低減することができるとともに、信号線の数を減らすことができる。

〈第１変形例〉
図１５は、本発明の第３実施形態によるフィールド機器の第１変形例を説明するためのタイミングチャートである。上述した実施形態によるフィールド機器３では、信号処理回路６１から送信された同期データＤ１を受信した場合、及び前処理データＤ２を受信した場合の何れの場合にも、同期回路２６の割込制御部６３からＣＰＵ２４に対して割込信号ＩＰ１が出力されていた。ＣＰＵ２４に対する割り込みが多くなると、負荷が増えてＣＰＵ２４の処理能力の低下に繋がる。本変形例は、ＣＰＵ２４に対する割り込みを低減して、ＣＰＵ２４の処理能力の低下を防止するものである。

具体的に、本変形例では、基準クロックＣＫ２の位相を基準クロックＣＫ１よりも進め、基準クロックＣＫ２が入力された場合に割り込みを許可し、同期データＤ１（図１４中の「Ａ」）が入力された場合に割り込みを禁止することによって、ＣＰＵ２４に対する割り込みを低減している。つまり、図６（ａ）に示す入出力関係を有する位相制御部を位相制御部３３として用い、図６（ｂ）を用いて説明した第１実施形態の第２変形例と同様に、基準クロックＣＫ２の位相を基準クロックＣＫ１よりも進めている。そして、ＣＰＵ２４から出力される割込解除信号ＩＰ２に代えて基準クロックＣＫ２を割り込み制御部６３に入力している。

これにより、図１５に示す通り、時刻ｔ６１において信号処理回路６１からの同期データＤ１が同期回路２６の割込制御部６３で受信されると、割込制御部６３からＣＰＵ２４に対して割込信号ＩＰ１が出力されて、割込制御部６３がＣＰＵ２４に対する割り込みを禁止する状態になる。これにより、信号処理回路６１からの前処理データＤ２（図１５中の「Ｂ」及び「Ｄａｔａ」）が同期回路２６の割込制御部６３で受信されても割込制御部６３からＣＰＵ２４に対する割込信号ＩＰ１は出力されない。そして、その後の時刻ｔ６２において、基準クロックＣＫ２が同期回路２６から出力されると、割り込み制御部６３が割り込みを許可する状態になる。

ここで、基準クロックＣＫ１に対する基準クロックＣＫ２の位相を進め過ぎると、信号処理回路６１からの前処理データＤ２（正確には、前処理の処理結果を示すデータ「Ｄａｔａ」）が流量演算部３２に入力されるタイミングと、同期回路２６から基準クロックＣＫ２が出力されるタイミングとが重なってしまい、正常な演算が行われない可能性がある。このため、基準クロックＣＫ１に対する基準クロックＣＫ２の位相は、信号処理回路６１からの前処理データＤ２が流量演算部３２に入力されるタイミングと重ならない範囲にする必要がある。

〈第２変形例〉
図１６は、本発明の第３実施形態によるフィールド機器の第２変形例を説明するためのタイミングチャートである。上述した実施形態によるフィールド機器３では、信号処理回路６１からＣＰＵ２４及び同期回路２６に対して一定の時間間隔をもって同期データＤ１が送信されていた。信号処理回路６１における処理時間のバラツキが十分小さい場合には同期データＤ１は不要である。本変形では、同期データＤ１と前処理データＤ２の識別データＤ２１とを省略し、信号処理回路６１からＣＰＵ２４及び同期回路２６に対して前処理の処理結果を示すデータ「Ｄａｔａ」のみを送信するものである。

図１６に示す通り、信号処理回路６１は、基準クロックＣＫ１が入力されるタイミング（時刻ｔ７１，ｔ７３，ｔ７５）から前処理に要する一定時間だけ遅れたタイミング（時刻ｔ７２，ｔ７４，ｔ７６）で前処理の処理結果を示すデータ「Ｄａｔａ」をそれぞれ送信する。そして、割込制御部６３は、前処理の処理結果を示すデータ「Ｄａｔａ」を受信したタイミング（スタートビットＢ１の立ち下がりのタイミング）で、ＣＰＵ２４に対して割込信号ＩＰ１をそれぞれ出力する。尚、本変形例では、図１１中の判定部６２を省略することができる。

以上、本発明の実施形態による同期装置及びフィールド機器について説明したが、本発明は上述した実施形態に制限されることなく、本発明の範囲内で自由に変更が可能である。例えば、上述した第１〜第３実施形態では、同期回路２６に設けられるカウンタ４３が、初期値「０」からカウント値を順次インクリメントして目標カウント値までカウントするアップカウンタである場合を例に挙げて説明した。しかしながら、カウンタ４３は、目標カウント値を初期値とし、カウント値を順次デクリメントして値「０」までカウントするダウンカウンタであっても良い。

カウンタ４３としてダウンカウンタを用いる場合には、位相制御部３３として、いわば図２に示す横軸を反転させた入出力関係を有するものを用いる必要がある。つまり、同期回路２６から出力されるカウント値Ｃ１が「０」，「ｋ」である場合には値が「ｋ」になる点は図２に示すものと同じであるが、カウント値Ｃ１が「０」から「ｋ／２」の間はカウント値Ｃ１が大きくなるにつれて値が徐々に小さくなる制御値Ｃ２を出力し、カウント値Ｃ１が「ｋ」から「ｋ／２」の間はカウント値Ｃ１が小さくなるにつれて値が徐々に大きくなる制御値Ｃ２を出力するものを用いる必要がある。

また、上記第１〜第３実施形態では、絶縁回路２３ａを介して接続され、基準クロックＣＫ１で前処理のタイミングが規定される１つの信号処理回路２２（信号処理回路６１）と、基準クロックＣＫ２で後処理のタイミングが規定される１つの流量演算部３２と同期させる例について説明した。しかしながら、本発明は、１つの信号処理回路２２（信号処理回路６１）に対して複数の流量演算部３２を並列に接続し、信号処理回路２２（信号処理回路６１）と複数の流量演算部３２とを同期させることもできる。

また、上記実施形態では、位相制御部３３及びフィルタ演算部３４は、ＣＰＵ２４がプログラムを実行することによってソフトウェア的に実現されるものであるものとして説明した。しかしながら、これら位相制御部３３及びフィルタ演算部３４は、同期回路２６内にハードウェアによって実現されていても良い。

更に、上記実施形態では、フィールド機器に設けられた信号処理回路２２（信号処理回路６１）と流量演算部３２とを同期させる例について説明した。しかしながら、本発明の同期装置は、フィールド機器に設けられた信号処理回路２２（信号処理回路６１）と流量演算部３２とを同期させる場合に限られず、入力信号の前処理を行う第１処理部と、第１処理部からの信号に対して後処理を行う第２処理部とを同期させる場合一般について適用可能である。ここで、上記の第１，第２処理部は、上述した実施形態のように絶縁回路を介して接続されていても良く、ノイズの重畳や信号の欠落が生じ得る伝送線路等の接続線を介して接続されていても良い。

１〜３ フィールド機器
１１ 検出部
２２ 信号処理回路
２３ａ，２３ｂ 絶縁回路
２５ タイマ
２６ 同期装置
３２ 流量演算部
３３ 位相制御部
３４ フィルタ演算部
４３ カウンタ
５１ 起動制御部
６１ 信号処理回路
Ｃ１ カウント値
Ｃ２ 制御値
ＣＫ１ 基準クロック
ＣＫ２ 基準クロック
Ｄ１ 同期データ
Ｓ１ 検出信号

Claims (6)

1. 入力信号の前処理を行う第１処理部と、前記第１処理部からの信号に対して後処理を行う第２処理部とを同期させる同期装置であって、
   前記第１処理部における前処理のタイミングを規定する第１基準信号の周期よりも十分に短い周期で動作し、設定された目標計数値を計数した場合に前記第２処理部における後処理のタイミングを規定する第２基準信号を出力する計数部と、
   前記第１基準信号が入力されたときの前記計数部の計数値に応じて、前記第１基準信号に対する前記第２基準信号の位相差を制御するための制御値を生成する位相制御部と、
   前記位相制御部で生成された制御値に対するフィルタ処理を行って、前記計数部に設定すべき前記目標計数値を求めるフィルタ部と
   を備えることを特徴とする同期装置。
2. 前記フィルタ部は、前記計数部に設定すべき前記目標計数値として、前記第１基準信号に対する前記第２基準信号の位相差を徐々に予め規定された位相差に近づける値を求めることを特徴とする請求項１記載の同期装置。
3. 前記第１基準信号が入力されたときの前記計数部の計数値である第１計数値と、次に前記第１基準信号が入力されたときの前記計数部の計数値である第２計数値との差が予め規定された閾値よりも小さい場合に、前記第２計数値を前記計数部の目標計数値に設定する起動制御部を備えることを特徴とする請求項１又は請求項２記載の同期装置。
4. 前記第１処理部と前記第２処理部との間を電気的に絶縁する第１絶縁回路と、
   前記第１基準信号を生成する生成回路と前記同期装置との間を電気的に絶縁する第２絶縁回路と
   を備えることを特徴とする請求項１から請求項３の何れか一項に記載の同期装置。
5. 前記同期装置は、前記第１処理部と前記第２処理部とを接続する接続線に接続されており、
   前記第１処理部は、前記第１基準信号が入力された場合に、予め規定されたデータからなる同期データを、前記接続線を介して前記同期装置に送信する
   ことを特徴とする請求項１から請求項３の何れか一項に記載の同期装置。
6. 物理量の検出を行う検出部を備えており、該検出部から出力される検出信号に対する信号処理を行って前記検出部で検出を行っている物理量を求めるフィールド機器において、
   前記検出部から出力される検出信号に対する前処理を行う第１処理部と、
   前記第１処理部からの信号に対して後処理を行う第２処理部と、
   前記第１処理部と前記第２処理部とを同期させる請求項１から請求項５の何れか一項に記載の同期装置と
   を備えることを特徴とするフィールド機器。

Images