CN1140973C - 数字通信设备中时钟输出信号的同步处理方法 - Google Patents
数字通信设备中时钟输出信号的同步处理方法 Download PDFInfo
- Publication number
- CN1140973C CN1140973C CNB01132239XA CN01132239A CN1140973C CN 1140973 C CN1140973 C CN 1140973C CN B01132239X A CNB01132239X A CN B01132239XA CN 01132239 A CN01132239 A CN 01132239A CN 1140973 C CN1140973 C CN 1140973C
- Authority
- CN
- China
- Prior art keywords
- voltage
- controlled oscillator
- digital
- magnitude
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明涉及数字通信设备中时钟输出信号的同步处理方法，它包括利用数字锁相环将时钟输出信号调至与时钟输入信号同频，在将时钟输出信号与时钟输入信号的目标相位差值记入数字锁相环中数字环路滤波控制器的存储器中，将数字锁相环中压控振荡器在时钟输出信号与时钟输入信号同频后的控制电压值VD记入数字环路滤波控制器的存储器中后，再将时钟输出信号调至与时钟输入信号同相。本发明在不增添设备的前提下，对时钟输出信号进行同步处理，使时钟输出信号在任何情况下都能与时钟输入信号同频同相，从而保证通信的可靠。
Description
技术领域
本发明涉及数字通信中的信号处理领域。
背景技术
目前，在数字通信设备中，采用数字锁相环对时钟输出信号与时钟输出信号进行同频处理，使之同频。但实际上，因周围环境及内部稳定性等因素，每次锁频完成后，时钟输出信号与时钟输入信号的相位差始终处于一个随机状态，这对高要求的数字通信是不利的。
发明内容
本发明所要解决的技术问题是提供一种简单易行的数字通信设备中时钟输出信号的同步处理方法，使之克服时钟输出信号与时钟输出信号的相位差始终处于一个随机状态的问题。为此，本发明采用以下技术方案：它包括利用数字锁相环将时钟输出信号调至与时钟输入信号同频，它将时钟输出信号与时钟输入信号的目标相位差值记入数字锁相环中数字环路滤波控制器的存储器中，将数字锁相环中压控振荡器在时钟输出信号与时钟输入信号同频后的控制电压值VD记入数字环路滤波控制器的存储器中，并还依次包括以下循环步骤：
(1)、数字环路滤波控制器读取数字锁相环中鉴相器所测定的时钟输出信号与时钟输入信号的当前相位差值，并存入其存储器中，
(2)、数字环路滤波控制器将当前相位差值与目标相位差值比较，
如不等，数字环路滤波控制器将压控振荡器的当前控制电压值设为0-压控振荡器的最高额定控制电压值中不等于压控振荡器的控制电压值VD的一个数值VC，
如相等，数字环路滤波控制器将压控振荡器的当前控制电压值设为控制电压值VD，
(3)、数字环路滤波控制器将压控振荡器的当前控制电压值写入数字锁相环中数模转换器的存储单元中，数模转换器将压控振荡器的当前控制电压值变换为当前模拟控制电压，
(4)、压控振荡器根据当前模拟控制电压调节时钟输出信号频率，
(5)、时钟输出信号反馈回鉴相器。
数值VC在当前相位差值与目标相位差值相等之前保持不变。
由于采用以上技术方案，本发明在不增添设备的前提下，对时钟输出信号进行同步处理，使时钟输出信号在任何情况下都能与时钟输入信号同频同相，从而保证通信的可靠。不仅如此，目前的大多数通信设备，为了增加时钟单元的可靠性，采用主备用热备份机制。当主用的时钟单元出故障时，立即让备用的时钟单元的信号输出，主/备用切换时其输出信号往往会有一个极大达到相位跳变，无法满足高稳定通信设备的要求。采用本发明的方法，能保证主/备用切换前后输出信号频率相位的连续性，实现平滑切换。
本发明还可同时采用以下进一步的技术方案：
步骤(2)中所述将压控振荡器的当前控制电压值设为0-压控振荡器的最高额定控制电压值中不等于压控振荡器的控制电压值VD的一个数值VC是指：当当前相位差值大于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于等于0小于压控振荡器的控制电压值VD的一个数值；当当前相位差值小于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于压控振荡器的控制电压值VD小于等于压控振荡器的最高额定控制电压值的一个数值。
前述大于等于0小于压控振荡器的控制电压值VD的一个数值是指0，前述大于压控振荡器的控制电压值VD小于等于压控振荡器的最高额定控制电压值的一个数值是指压控振荡器的最高额定控制电压值。
附图说明
图1为本发明数字锁相环的方框图。
图2为本发明控制数字锁相环运行的程序流程图。
图3为本发明压控振荡器的当前控制电压值按照当前相位差值大于或小于目标相位差值而定取值范围时的部分程序流程图。
图4为本发明压控振荡器的当前控制电压值按照当前相位差值大于或小于目标相位差值而定取值时的部分程序流程图。
具体实施方式
参照附图。本发明所述的数字通信设备中时钟输出信号的同步处理方法，它先利用数字锁相环将时钟输出信号Sout调至与时钟输入信号Sin同频，数字锁相环由鉴相器1、数字环路滤波控制器2、数模转换器3、压控振荡器4组成。在将时钟输出信号与时钟输入信号的目标相位差值，比如180度，以及将压控振荡器在时钟输出信号与时钟输入信号同频后的控制电压值VD记入数字锁相环中数字环路滤波控制器的存储器中后，再依次执行以下循环步骤：
(1)、数字环路滤波控制器读取数字锁相环中鉴相器所测定的时钟输出信号与时钟输入信号的当前相位差值，并存入其存储器中。
(2)、数字环路滤波控制器将当前相位差值与目标相位差值比较。
如不等，数字环路滤波控制器将压控振荡器的当前控制电压值设为0-压控振荡器的最高额定控制电压值中不等于压控振荡器的控制电压值VD的一个数值VC；
在上述情况下，作为一个更快速的调节方案，当当前相位差值大于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于等于0小于压控振荡器的控制电压值VD的一个数值，以0为最佳；
当当前相位差值小于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于压控振荡器的控制电压值VD小于等于压控振荡器的最高额定控制电压值的一个数值，以最高额定控制电压值为最佳；
如相等，数字环路滤波控制器将压控振荡器的当前控制电压值设为控制电压值VD。
(3)、数字环路滤波控制器将压控振荡器的当前控制电压值写入数字锁相环中数模转换器的存储单元中，数模转换器将压控振荡器的当前控制电压值变换为当前模拟控制电压。
(4)、压控振荡器根据当前模拟控制电压调节时钟输出信号频率。
(5)、时钟输出信号反馈回鉴相器。
数值VC在当前相位差值与目标相位差值相等之前保持不变。
Claims (3)
1、数字通信设备中时钟输出信号的同步处理方法，包括利用数字锁相环将时钟输出信号调至与时钟输入信号同频，其特征在于它将时钟输出信号与时钟输入信号的目标相位差值记入数字锁相环中数字环路滤波控制器的存储器中，将数字锁相环中压控振荡器在时钟输出信号与时钟输入信号同频后的控制电压值VD记入数字环路滤波控制器的存储器中，并还依次包括以下循环步骤：
(1)、数字环路滤波控制器读取数字锁相环中鉴相器所测定的时钟输出信号与时钟输入信号的当前相位差值，并存入其存储器中，
(2)、数字环路滤波控制器将当前相位差值与目标相位差值比较，
如不等，数字环路滤波控制器将压控振荡器的当前控制电压值设为0-压控振荡器的最高额定控制电压值中不等于压控振荡器的控制电压值VD的一个数值VC，
如相等，数字环路滤波控制器将压控振荡器的当前控制电压值设为控制电压值VD，
(3)、数字环路滤波控制器将压控振荡器的当前控制电压值写入数字锁相环中数模转换器的存储单元中，数模转换器将压控振荡器的当前控制电压值变换为当前模拟控制电压，
(4)、压控振荡器根据当前模拟控制电压调节时钟输出信号频率，
(5)、时钟输出信号反馈回鉴相器，
数值VC在当前相位差值与目标相位差值相等之前保持不变。
2、如权利要求1所述的数字通信设备中时钟输出信号的同步处理方法，其特征在于步骤(2)中所述将压控振荡器的当前控制电压值设为0-压控振荡器的最高额定控制电压值中不等于压控振荡器的控制电压值VD的一个数值VC是指：
当当前相位差值大于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于等于0小于压控振荡器的控制电压值VD的一个数值，
当当前相位差值小于目标相位差值时，数字环路滤波控制器将压控振荡器的当前控制电压值设为大于压控振荡器的控制电压值VD小于等于压控振荡器的最高额定控制电压值的一个数值。
3、如权利要求2所述的数字通信设备中时钟输出信号的同步处理方法，其特征在于所述大于等于0小于压控振荡器的控制电压值VD的一个数值是指0，所述大于压控振荡器的控制电压值VD小于等于压控振荡器的最高额定控制电压值的一个数值是指压控振荡器的最高额定控制电压值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB01132239XA CN1140973C (zh) | 2001-11-15 | 2001-11-15 | 数字通信设备中时钟输出信号的同步处理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB01132239XA CN1140973C (zh) | 2001-11-15 | 2001-11-15 | 数字通信设备中时钟输出信号的同步处理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1377156A CN1377156A (zh) | 2002-10-30 |
| CN1140973C true CN1140973C (zh) | 2004-03-03 |
Family
ID=4671277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB01132239XA Expired - Lifetime CN1140973C (zh) | 2001-11-15 | 2001-11-15 | 数字通信设备中时钟输出信号的同步处理方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1140973C (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100525071C (zh) * | 2005-02-03 | 2009-08-05 | 中国科学院半导体研究所 | 具有工艺误差补偿的数模混合信号环路压控振荡器 |
| CN100525072C (zh) * | 2005-02-03 | 2009-08-05 | 中国科学院半导体研究所 | 高精度高线性度数模混合信号环路压控振荡器 |
| CN101183927B (zh) * | 2007-12-03 | 2010-06-16 | 中兴通讯股份有限公司 | 时钟同步装置及其同步方法 |
| CN101694998B (zh) | 2009-10-23 | 2014-12-31 | 中兴通讯股份有限公司 | 一种锁定系统及方法 |
| CN103404031B (zh) * | 2010-12-01 | 2016-01-20 | 爱立信(中国)通信有限公司 | 锁相环控制电压确定 |
| JP5655806B2 (ja) * | 2012-03-23 | 2015-01-21 | 横河電機株式会社 | 同期装置及びフィールド機器 |
| CN107741919B (zh) * | 2017-09-26 | 2019-12-17 | 深圳市亿维自动化技术有限公司 | 应用在控制系统中的数据通信装置 |
-
2001
- 2001-11-15 CN CNB01132239XA patent/CN1140973C/zh not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| CN1377156A (zh) | 2002-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1140973C (zh) | 数字通信设备中时钟输出信号的同步处理方法 | |
| US9190909B2 (en) | Control device for multiphase interleaved DC-DC converter and control method thereof | |
| CN1266873C (zh) | 同步电路 | |
| CN1278420C (zh) | 半导体器件内的延迟锁定回路 | |
| CN101075809A (zh) | 时钟生成电路和时钟生成方法 | |
| CN1130585C (zh) | 用于自动控制液晶显示器屏幕状态的装置和方法 | |
| CN1748368A (zh) | 使用2－pi滑动检测粗调锁相环(pll)合成器的系统和方法 | |
| CN1284672A (zh) | 补偿监视器时钟相位的装置和方法 | |
| CN1770632A (zh) | 最小化pll内由滤波器电容泄漏引起的抖动的装置和方法 | |
| JP2003514411A (ja) | 基準クロック信号に周波数同期されたクロック信号を生成する回路装置 | |
| CN1250313A (zh) | 使用复合同步信号的外同步系统和用该系统的摄像机系统 | |
| CN1035595A (zh) | Nπ鉴相/鉴频器 | |
| CN113495188A (zh) | 电压波动检测电路 | |
| CN105610436A (zh) | 一种具备自适应加速锁定结构的电荷泵锁相环 | |
| CN2517201Y (zh) | Led频闪灯同步脉冲发生器 | |
| CN1581715A (zh) | 对同步数字体系设备主备时钟相位进行控制的方法 | |
| CN1494217A (zh) | 低稳态误差的锁相回路及其校正电路 | |
| CN1097963C (zh) | 数字频率自动调节电路 | |
| CN1277363C (zh) | 主备时钟互锁控制方法 | |
| CN1126255C (zh) | 器件组的同步装置 | |
| CN1585273A (zh) | 一种实现时钟互同步的方法 | |
| CN1208285A (zh) | 具有相位调节功能的半导体集成电路及使用其的系统 | |
| CN1212707C (zh) | 使用二分法的延迟锁定电路及相关方法 | |
| CN1066303C (zh) | 同步分离电路及监控器 | |
| CN102570945B (zh) | 永磁同步陀螺马达控制方法及设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CX01 | Expiry of patent term |
Granted publication date: 20040303 |
|
| CX01 | Expiry of patent term |