JP2013201442A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2013201442A JP2013201442A JP2013102117A JP2013102117A JP2013201442A JP 2013201442 A JP2013201442 A JP 2013201442A JP 2013102117 A JP2013102117 A JP 2013102117A JP 2013102117 A JP2013102117 A JP 2013102117A JP 2013201442 A JP2013201442 A JP 2013201442A
- Authority
- JP
- Japan
- Prior art keywords
- source
- film transistor
- thin film
- gate
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 229910052751 metal Inorganic materials 0.000 claims abstract description 34
- 239000002184 metal Substances 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 12
- 238000002425 crystallisation Methods 0.000 claims abstract description 12
- 230000008025 crystallization Effects 0.000 claims abstract description 12
- 239000010408 film Substances 0.000 claims description 57
- 238000000034 method Methods 0.000 claims description 23
- 230000005684 electric field Effects 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910000838 Al alloy Inorganic materials 0.000 claims description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011651 chromium Substances 0.000 claims description 6
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 229910001182 Mo alloy Inorganic materials 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000002093 peripheral effect Effects 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 43
- 238000010438 heat treatment Methods 0.000 description 24
- 239000000463 material Substances 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004151 rapid thermal annealing Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical class C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000013532 laser treatment Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Geometry (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】金属膜の伝導熱により非晶質シリコン層を結晶化する過程で発生するアークの問題を解決する薄膜トランジスタの製造方法を提供すること。
【解決手段】画素部と配線部とを含む基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置し、前記画素部に位置するゲート電極及び前記配線部に位置するゲート配線と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート電極上に位置する半導体層と、前記半導体層に電気的に接続するソース／ドレイン電極とを含み、前記ゲート配線上には金属パターンが位置することを特徴とする薄膜トランジスタの製造方法に関する。
【選択図】図１Ｅ
【解決手段】画素部と配線部とを含む基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置し、前記画素部に位置するゲート電極及び前記配線部に位置するゲート配線と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート電極上に位置する半導体層と、前記半導体層に電気的に接続するソース／ドレイン電極とを含み、前記ゲート配線上には金属パターンが位置することを特徴とする薄膜トランジスタの製造方法に関する。
【選択図】図１Ｅ
Description
本発明は、薄膜トランジスタの製造方法（Ｔｈｅ ｍｅｔｈｏｄ ｆｏｒ Ｕｓｉｎｇ Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）に関する。
に関する。
に関する。
一般の熱処理方法には、熱処理炉を用いる炉熱処理（ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ）、ハロゲンランプなどの放射熱を用いるＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、レーザを用いるレーザアニーリング（ｌａｓｅｒ ａｎｎｅａｌｉｎｇ）、ジュール加熱を用いる熱処理方法などと多様な方法がある。これらの熱処理方法は、熱処理の温度範囲、熱処理温度の均一性、昇温速度、冷却速度、購入価格、維持費用などによって材料及び工程の特性に合わせて選択される。特に、高温熱処理の要求や、材料及び工程の特定上に材料の局所領域に高速熱処理が必要な場合、選択される熱処理方法は極めて限定される。
上記の熱処理方法のうち、レーザアニーリング方法は材料表面に急速熱処理が可能であるが、レーザの波長及び熱処理が必要な物質の種類によって熱処理できるか否かが決まるので、熱処理できる材料が限定される。特に、大面積を熱処理する場合は、ラインビームタイプのレーザを重畳してスキャニングしなければならないので、レーザビーム強度の不均一性やレーザビーム自体の時間による照射量の不均一性などの問題が発生する。さらに、装備価格や維持費用が非常に高いという短所がある。
ＲＴＡ法は、半導体の製造工程によく用いられるが、いまの技術では、直径３００ｍｍシリコンウエハのみに適用されており、それよりも大きな基板を均一に熱処理するのには限界がある。また、熱処理の最大昇温速度は４００℃／ｓｅｃであって、それよりも大きな昇温速度を必要とする工程の場合には用いることができない。
したがって、上記問題点を解決し、そして工程上の制約から自由な熱処理方法について多くの研究が行われている。そのうち、導電層に電界を印加してジュール加熱する急速熱処理方法があって、このような熱処理方法は発生した高熱の熱伝導により所望する素材を選択的に急速熱処理することができ、上記ＲＴＡ工程の昇温速度よりもさらに大きな昇温速度を期待することができる。
しかしながら、上述のように、電界印加によるジュール加熱を用いた熱処理方法において、ジュール加熱中で発生するアークなどの物理的現象による不良を解決することができないという問題があった。
そこで、本発明は、素子に用いられる電極用金属を利用して電界印加で結晶化した半導体層を含む薄膜トランジスタの製造方法を提供して、従来の金属膜の伝導熱により非晶質シリコン層を結晶化する過程で発生するアークの問題を解決することにその目的がある。
本発明は、薄膜トランジスタの製造方法に関するものであって、画素部と配線部を含む基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置し、上記画素部に位置するゲート電極及び上記配線部に位置するゲート配線と、上記基板全面にわたって位置するゲート絶縁膜と、上記ゲート電極上に位置する半導体層と、上記半導体層に電気的に接続するソース／ドレイン電極とを含み、上記ゲート配線上には金属パターンが位置することを特徴とする薄膜トランジスタの製造方法を提供する。
以上説明したように本発明によれば、電極を形成する際に用いるソース／ドレイン電極用薄膜に電界を印加して用いる非晶質シリコン層を多結晶シリコン層に結晶化することによって、従来のジュール熱（Ｊｏｕｌｅ ｈｅａｔｉｎｇ）による多結晶シリコン層製造時に発生するアークの問題点を解決することができ、これによって、不良を減少して生産歩留まりを向上することができる。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
＜実施形態＞
図１Ａないし図１Ｄは，本発明の一実施形態に係る薄膜トランジスタに関する断面図である。
図１Ａないし図１Ｄは，本発明の一実施形態に係る薄膜トランジスタに関する断面図である。
図１Ａに示すように、画素部ａと配線部ｂを含む基板１００を用意し、上記基板１００上にバッファ層１１０を形成する。上記基板１００はガラスまたはプラスチックなどとすることができ、上記バッファ層１１０は、上記基板１００から発生する水分または不純物の拡散を防止するか、結晶化時に熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が好ましく行われるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成される。
その後、上記バッファ層上にゲート電極用金属膜１２０ａを形成する。上記ゲート電極用金属膜１２０ａは、アルミニウム（Ａｌ）またはアルミニウム−ネオジム（Ａｌ−Ｎｄ）のようなアルミニウム合金の単一層や、クロム（Ｃｒ）またはモリブデン（Ｍｏ）合金の上にアルミニウム合金が積層された多重層とすることができる。
図１Ｂに示すように、上記ゲート電極用金属膜１２０ａをパターニングして、上記基板１００の画素部ａに位置するゲート電極１２０及び配線部ｂに位置するゲート配線１２５を形成する。
次に、上記基板１００上にゲート絶縁膜１３０を全面にわたって形成する。上記ゲート絶縁膜１３０はシリコン酸化膜、シリコン窒化膜またはこれらの二重層とすることができる。また、ゲート絶縁膜１３０上部には、絶縁層をさらに含んでいてもよい。
図１Ｃに示すように、上記のようにゲート電極１２０が形成された基板１００上に非晶質シリコン層１４０ａを形成した後、パターニングして上記ゲート電極１２０に対応する非晶質シリコン層パターン１４０ａを形成する。
その後、図１Ｄに示すように、上記非晶質シリコン層パターン１４０ａ及びドーピングされたシリコン膜（図示せず）が形成された基板１００の配線部ｂのゲート絶縁膜１３０の一部を除去してゲート配線１２５の一部を開口する。
次に、上記基板１００全面にわたってソース／ドレイン電極用金属膜１５０ａを全面に形成した後に電界を印加する。その後、上記ソース／ドレイン電極用金属膜１５０ａに電界を印加して上記ソース／ドレイン電極用金属膜を加熱することによって、上記加熱されたソース／ドレイン電極用金属膜の熱伝導によって下部に位置する非晶質シリコン層からなる非晶質シリコン層パターン１４０ａが結晶化して多結晶シリコン層からなる半導体層１４０が完成される。
上述のように、ソース／ドレイン電極用金属膜１５０ａが上記半導体層１４０と直接接続しているため結晶化にもっとも好ましく、また上記ゲート配線１４０と直接接続しているので結晶化時に発生するアークを防止し、不良を減少する効果がある。
このとき、上記結晶化を好適に進行するために、約１００〜１００００Ｖ／ｃｍ２の電界で１μｓ〜１ｓｅｃ間加える。その理由は、１００Ｖ以下の電界では結晶化を進行するのには不十分なジュール熱であり、１００００Ｖ以上の電界では局所的なアークを発生するからである。そして、１μｓ以下で電界を加えるとジュール熱が不十分となり結晶化進行が難しく、１ｓｅｃ以上を加えると、基板が曲がったり、熱伝導による端部の結晶化不良となったりして素子に悪影響を与えるからである。
図１Ｅに示すように、結晶化の多結晶シリコン層からなる半導体層１４０を完成させた後、上記ソース／ドレイン電極用金属膜１５０ａをパターニングして、ソース／ドレイン電極１５０ｓ、１５０ｄを形成する。このとき、上記配線部ｂのゲート配線１２５上には金属パターン１５０ｃが残る場合もある。なお、上記の多結晶シリコン層については、多様な多結晶シリコン系の材料を用いて形成することができる。
この場合、上記半導体層１４０と上記ソース／ドレイン電極１５０ｓ、１５０ｄとの間には、Ｎ型半導体又はＰ型半導体の形成時に用いるＮ型またはＰ型の不純物がドーピングされたシリコン膜（図示せず）をさらに含む。
上記ソース／ドレイン電極用金属膜１５０ａは、一般的に上記ソース／ドレイン電極１５０ｓ、１５０ｄを形成することができる厚さで形成すればよく、好ましくは５０〜２００ｎｍである。その理由は、５０ｎｍよりも薄く形成した場合は、ソース／ドレイン電極用金属膜１５０ａが不均一であるため熱伝導が均一ではなく、不均一な結晶化が形成されるからであり、その後、パターニングしてソース／ドレイン電極を形成するために２００ｎｍ以下の厚さが電極として無理もなく、薄膜素子としても適当な厚さであるからである。
上記ソース／ドレイン電極用金属膜１５０ａは、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）のうちから選択されるいずれか１つで形成することができる。また、上記ソース／ドレイン電極と、ゲート配線上の金属パターンは、同一物質で形成されることができる。上記の金属パターンは、電極用の金属膜とゲート配線とが直接接触されており、かかる構成により熱伝導を向上させることができる。また、上記のような材料によって、ソース／ドレイン電極と金属パターンとは同時にパターニングすることができる。
したがって、上述のように本発明の一実施形態に係る薄膜トランジスタが完成される。
図２は、上記本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の断面図であって、ここでは、上記説明の薄膜トランジスタを含めて、有機電界発光表示装置を説明する。
図２に示すように、本発明の図１Ａ〜図１Ｅの実施形態に係る薄膜トランジスタを含む上記基板１００の全面に絶縁膜１７０を形成する。上記絶縁膜１７０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスのうちから選択されるいずれか１つ、または有機膜であるポリイミド（ｐｏｌｙｉｍｉｄｅ）、ベンゾサイクルロブチン系収支（ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ）またはアクリレイト（ａｃｒｙｌａｔｅ）のうちから選択されるいずれか１つで形成することができる。また、上記無機膜と上記有機膜の積層構造として形成することもできる。
上記絶縁膜１７０をエッチングして上記ソースまたはドレイン電極１５０ｓ、１５０ｄを露出するビアホール（図示せず）を形成する。上記ビアホールを介して上記ソースまたはドレイン電極１５０ｓ、１５０ｄのうちいずれか１つと接続する第１電極１８０を形成する。上記第１電極１８０は、アノードまたはカソードで形成することができる。上記第１電極１８０がアノードの場合、上記アノードは、ＩＴＯ、ＩＺＯまたはＩＴＺＯのうちいずれか１つからなる透明導電膜で形成することができ、カソードの場合、上記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
続いて、上記第１電極１８０上に、上記第１電極１８０の表面の一部を露出する開口部を有する画素定義膜１８５を形成し、上記露出した第１電極１８０上に発光層を含む有機膜層１９０を形成する。上記有機膜層１９０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数の層をさらに含むことができる。続いて、上記有機膜層１９０上に第２電極１９５を形成する。これにより、本発明の一実施形態に係る有機電界発光表示装置が完成される。
本発明は、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ， Ｔｈｅ ｍｅｔｈｏｄ ｆｏｒ Ｕｓｉｎｇ Ｔｈｅ Ｓａｍｅ ａｎｄ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ Ｃｏｍｐｒｉｓｉｎｇ ｔｈｅ ＴＦＴ）に関し、特に、ゲート電極用金属を用いて従来の電界印加を用いるジュール熱（ｊｏｕｌｅ ｈｅａｔｉｎｇ）による結晶化過程において発生するアークの発生を解決して素子不良を最小化し、生産歩留まりを向上させる方法を提供する。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１００ 基板
１１０ バッファ層
１２０ ゲート電極
１２０ａ ゲート電極用金属膜
１２５ ゲート配線
１３０ ゲート絶縁膜
１４０ 半導体層
１４０ａ シリコン層パターン
１５０ａ ソース／ドレイン電極用金属膜
１５０ｄ 金属パターン
１５０ｓ 金属パターン
１７０ 絶縁膜
１８０ 第１電極
１８５ 画素定義膜
１９０ 有機膜層
１９５ 第２電極
１１０ バッファ層
１２０ ゲート電極
１２０ａ ゲート電極用金属膜
１２５ ゲート配線
１３０ ゲート絶縁膜
１４０ 半導体層
１４０ａ シリコン層パターン
１５０ａ ソース／ドレイン電極用金属膜
１５０ｄ 金属パターン
１５０ｓ 金属パターン
１７０ 絶縁膜
１８０ 第１電極
１８５ 画素定義膜
１９０ 有機膜層
１９５ 第２電極
Claims (7)
- 画素部と周辺部を含む基板を用意する工程と、
前記基板全面にバッファ層を形成する工程と、
前記バッファ層上に位置し、画素部に位置するゲート電極及び周辺部に位置するゲート配線を形成する工程と、
前記基板ゲート電極及び前記ゲート配線上にゲート絶縁膜を形成する工程と、
前記画素部のゲート電極上部に位置するように非晶質シリコン層を形成する工程と、
前記基板全面にわたって、前記非晶質シリコン層及び前記ゲート配線に電気的に接続するソース／ドレイン電極用金属膜を形成する工程と、
前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層を結晶化して半導体層に形成する工程と、
前記ソース／ドレイン電極用金属膜を前記画素部の半導体層に電気的に接続するソース／ドレイン電極及び前記ゲート配線上部に位置する金属パターンを形成するようにパターニングする工程と、
を含むことを特徴とする、薄膜トランジスタの製造方法。 - 前記金属パターンは、前記ゲート配線に直接接触するように形成することを特徴とする、請求項１に記載の薄膜トランジスタの製造方法。
- 前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍ２の電界を印加して進行することを特徴とする、請求項１又は２に記載の薄膜トランジスタの製造方法。
- 前記ソース／ドレイン電極用金属膜は、基板全面にわたって５０〜２００ｎｍの厚さに形成することを特徴とする、請求項１〜３のいずれかに記載の薄膜トランジスタの製造方法。
- 前記ソース／ドレイン電極用金属膜は、モリブデン（Ｍｏ）、クロム（Ｃｒ）、タングステン（Ｗ）、モリブデンタングステン（ＭｏＷ）、アルミニウム（Ａｌ）、アルミニウム−ネオジム（Ａｌ−Ｎｄ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、銅（Ｃｕ）、モリブデン合金（Ｍｏ ａｌｌｏｙ）、アルミニウム合金（Ａｌ ａｌｌｏｙ）、及び銅合金（Ｃｕ ａｌｌｏｙ）のうちいずれか１つからなることを特徴とする、請求項１〜４のいずれかに記載の薄膜トランジスタの製造方法。
- 前記半導体層と前記ソース／ドレイン電極との間に、不純物がドーピングされたシリコン膜をさらに形成することを特徴とする、請求項１〜５のいずれかに記載の薄膜トランジスタの製造方法。
- 前記ドーピングされたシリコン膜は、非晶質シリコン膜に不純物をドーピングして形成することを特徴とする、請求項６に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080109044A KR101041139B1 (ko) | 2008-11-04 | 2008-11-04 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| KR10-2008-0109044 | 2008-11-04 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009106650A Division JP2010114412A (ja) | 2008-11-04 | 2009-04-24 | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013201442A true JP2013201442A (ja) | 2013-10-03 |
Family
ID=42130307
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009106650A Pending JP2010114412A (ja) | 2008-11-04 | 2009-04-24 | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
| JP2013102117A Pending JP2013201442A (ja) | 2008-11-04 | 2013-05-14 | 薄膜トランジスタの製造方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009106650A Pending JP2010114412A (ja) | 2008-11-04 | 2009-04-24 | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US20100109013A1 (ja) |
| JP (2) | JP2010114412A (ja) |
| KR (1) | KR101041139B1 (ja) |
| CN (1) | CN101740565A (ja) |
| TW (1) | TWI462301B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101056427B1 (ko) * | 2009-08-13 | 2011-08-11 | 삼성모바일디스플레이주식회사 | 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법 |
| KR101041144B1 (ko) * | 2009-08-13 | 2011-06-13 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 |
| KR20120063746A (ko) | 2010-12-08 | 2012-06-18 | 삼성모바일디스플레이주식회사 | 유기 발광 디스플레이 장치 및 이의 제조 방법 |
| KR101874048B1 (ko) * | 2011-01-14 | 2018-07-06 | 삼성디스플레이 주식회사 | 유기 발광 표시장치 |
| KR101982073B1 (ko) * | 2012-10-12 | 2019-05-27 | 삼성디스플레이 주식회사 | 유기 발광 소자 및 유기 발광 표시 장치 |
| US9419181B2 (en) * | 2013-05-13 | 2016-08-16 | Infineon Technologies Dresden Gmbh | Electrode, an electronic device, and a method for manufacturing an optoelectronic device |
| US20150147839A1 (en) * | 2013-11-26 | 2015-05-28 | Infineon Technologies Dresden Gmbh | Method for manufacturing a semiconductor device |
| US9698173B2 (en) * | 2014-08-24 | 2017-07-04 | Royole Corporation | Thin film transistor, display, and method for fabricating the same |
| CN105140178B (zh) * | 2015-07-24 | 2018-03-27 | 深圳市华星光电技术有限公司 | 有机薄膜晶体管阵列基板及其制作方法 |
| TWI601301B (zh) * | 2015-07-31 | 2017-10-01 | 友達光電股份有限公司 | 光學偵測裝置及其製作方法 |
| KR102708594B1 (ko) * | 2016-09-07 | 2024-09-23 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR20200089789A (ko) * | 2019-01-17 | 2020-07-28 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007100233A1 (en) * | 2006-03-03 | 2007-09-07 | Jae-Sang Ro | Method for crystallization of amorphous silicon by joule heating |
| JP2007316110A (ja) * | 2006-05-23 | 2007-12-06 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| WO2007142399A1 (en) * | 2006-06-09 | 2007-12-13 | Ensiltech Corporation | Method of preventing generation of arc during rapid annealing by joule heating |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4933296A (en) * | 1985-08-02 | 1990-06-12 | General Electric Company | N+ amorphous silicon thin film transistors for matrix addressed liquid crystal displays |
| JPH01259322A (ja) * | 1988-04-11 | 1989-10-17 | Hitachi Ltd | 薄膜半導体スイッチング素子マトリックス基板とその製造方法及びそれを用いた画像表示装置 |
| US5156986A (en) * | 1990-10-05 | 1992-10-20 | General Electric Company | Positive control of the source/drain-gate overlap in self-aligned TFTS via a top hat gate electrode configuration |
| US5198694A (en) * | 1990-10-05 | 1993-03-30 | General Electric Company | Thin film transistor structure with improved source/drain contacts |
| JP3573778B2 (ja) * | 1993-03-12 | 2004-10-06 | 株式会社東芝 | 液晶表示装置 |
| US5602047A (en) * | 1996-06-13 | 1997-02-11 | Industrial Technology Research Institute | Process for polysilicon thin film transistors using backside irradiation and plasma doping |
| JPH10319438A (ja) * | 1997-05-23 | 1998-12-04 | Sharp Corp | アクティブマトリクス基板、その製造方法およびその欠陥修正方法 |
| JP3031300B2 (ja) * | 1997-06-20 | 2000-04-10 | 日本電気株式会社 | 液晶表示装置の製造方法 |
| US6197624B1 (en) * | 1997-08-29 | 2001-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Method of adjusting the threshold voltage in an SOI CMOS |
| KR100729942B1 (ko) * | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| WO2006098513A1 (ja) * | 2005-03-18 | 2006-09-21 | National University Corporation Tokyo University Of Agriculture And Technology | 熱処理方法及び半導体の結晶化方法 |
| JP5100070B2 (ja) * | 2005-09-22 | 2012-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR100730151B1 (ko) * | 2005-09-30 | 2007-06-19 | 삼성에스디아이 주식회사 | 평판 표시 장치 |
| JP5416881B2 (ja) * | 2005-10-18 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR101245225B1 (ko) * | 2006-06-22 | 2013-03-19 | 엘지디스플레이 주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
| JP5578509B2 (ja) * | 2006-09-06 | 2014-08-27 | ザ ボード オブ トラスティーズ オブ ザ ユニヴァーシティー オブ イリノイ | エラストマ基板に伸縮性コンポーネントを接着する方法 |
| KR100822216B1 (ko) * | 2007-04-09 | 2008-04-16 | 삼성에스디아이 주식회사 | 박막 트랜지스터 기판, 이를 포함한 유기 발광 표시장치 및유기 발광 표시장치의 제조방법 |
-
2008
- 2008-11-04 KR KR1020080109044A patent/KR101041139B1/ko active IP Right Grant
-
2009
- 2009-04-24 JP JP2009106650A patent/JP2010114412A/ja active Pending
- 2009-11-04 TW TW098137379A patent/TWI462301B/zh active
- 2009-11-04 CN CN200910209384A patent/CN101740565A/zh active Pending
- 2009-11-04 US US12/588,973 patent/US20100109013A1/en not_active Abandoned
-
2012
- 2012-03-27 US US13/431,630 patent/US8404529B2/en active Active
-
2013
- 2013-05-14 JP JP2013102117A patent/JP2013201442A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007100233A1 (en) * | 2006-03-03 | 2007-09-07 | Jae-Sang Ro | Method for crystallization of amorphous silicon by joule heating |
| JP2009528696A (ja) * | 2006-03-03 | 2009-08-06 | ジェーサング ロ | 非晶質シリコンのジュール加熱結晶化方法（ＭｅｔｈｏｄｆｏｒＣｒｙｓｔａｌｌｉｚａｔｉｏｎｏｆＡｍｏｒｐｈｏｕｓＳｉｌｉｃｏｎｂｙＪｏｕｌｅＨｅａｔｉｎｇ） |
| JP2007316110A (ja) * | 2006-05-23 | 2007-12-06 | Epson Imaging Devices Corp | 電気光学装置、電子機器、および電気光学装置の製造方法 |
| WO2007142399A1 (en) * | 2006-06-09 | 2007-12-13 | Ensiltech Corporation | Method of preventing generation of arc during rapid annealing by joule heating |
| JP2009540560A (ja) * | 2006-06-09 | 2009-11-19 | エンシルテック株式会社 | ジュール加熱による急速熱処理時にアーク発生を防止する方法（ｍｅｔｈｏｄｏｆｐｒｅｖｅｎｔｉｎｇｇｅｎｅｒａｔｉｏｎｏｆａｒｃｄｕｒｉｎｇｒａｐｉｄａｎｎｅａｌｉｎｇｂｙｊｏｕｌｅｈｅａｔｉｎｇ） |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120184074A1 (en) | 2012-07-19 |
| JP2010114412A (ja) | 2010-05-20 |
| US20100109013A1 (en) | 2010-05-06 |
| KR101041139B1 (ko) | 2011-06-13 |
| US8404529B2 (en) | 2013-03-26 |
| CN101740565A (zh) | 2010-06-16 |
| TW201027755A (en) | 2010-07-16 |
| KR20100049978A (ko) | 2010-05-13 |
| TWI462301B (zh) | 2014-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2013201442A (ja) | 薄膜トランジスタの製造方法 | |
| JP5700724B2 (ja) | 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法 | |
| US8420513B2 (en) | Method of fabricating thin film transistor | |
| JP5497324B2 (ja) | 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| JP5527874B2 (ja) | 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 | |
| JP5266282B2 (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| KR101002665B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 | |
| KR101023127B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 | |
| KR101002667B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치 | |
| KR101784995B1 (ko) | 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법 | |
| JP2010157674A (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140512 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140520 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140814 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141104 |