JP2013200466A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法 Download PDFInfo
- Publication number
- JP2013200466A JP2013200466A JP2012069153A JP2012069153A JP2013200466A JP 2013200466 A JP2013200466 A JP 2013200466A JP 2012069153 A JP2012069153 A JP 2012069153A JP 2012069153 A JP2012069153 A JP 2012069153A JP 2013200466 A JP2013200466 A JP 2013200466A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- shift register
- inverter
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】画素12のそれぞれが、1フレームを構成するサブフレーム毎に、第1行走査線GAを介して供給された第1行選択信号に応じて、列データ線Dを介して連続して供給された互いに逆論理値である第1及び第2データを順次反転して出力する第1シフトレジスタ21と、第2行走査線GBを介して供給された第2行選択信号に応じて、第1シフトレジスタ21から出力された第1及び第2データを順次反転して出力する第2シフトレジスタ22と、共通信号線TRGを介して供給されたトリガパルスに応じて、第2シフトレジスタ22から出力された第1及び第2データを順次反転して出力する第3シフトレジスタ23と、第3シフトレジスタ23から出力された第1及び第2データに応じて諧調表示を行う液晶表示素子24とを備える。
【選択図】図1
Description
本発明の実施の形態に係る液晶表示装置は、図1に示すように、j本の列データ線D1〜Djと複数(2×k)本からなり2本で一組の行走査線GA1〜GAk,GB1〜GBkとの各交差部にマトリクス状に配置された複数(j×k個)の画素回路(以下、単に「画素」という。)12を有する表示部11と、列データ線D1〜Djに接続された水平走査回路13と、行走査線GA1〜GAk,GB1〜GBkに接続された垂直走査回路14と、各画素12に共通に接続された共通信号線TRGに接続されたトリガパルス発生回路15とを備えるデジタル駆動方式の液晶表示装置である。
次に、本発明の実施の形態に係る液晶表示装置の画素12の書き込み及び読み出し(表示)を含む駆動方法の一例を、図3〜図5のタイミングチャートを参照しながら説明する。図3の上部に付されたB0,B1,B2,B3はサブフレームをそれぞれ示し、4つのサブフレームB0,B1,B2,B3により1フレームが構成される。図3(a)は、表示部11内の全画素12に対する書き込みと読み出し(表示)を模式的に示しており、斜線部分が書き込みを示し、斜線部分の下の横線部分が読み出し(表示)を示す。図3(a)の横線部分に付されたTb0、Tnb0、Tb1、Tnb1、Tb2、Tnb2、Tb3、Tnb3は、サブフレームB0、B1、B2、B3の第1及び第2データに対応する表示期間をそれぞれ示す。
最初にサブフレームB0における書き込みについて説明する。例えば、画素12Aの画素部24へ論理値「0」を出力する場合には、図3(b)及び詳細には図4(a)に示すように、時刻t1〜t4において、画素12Aに接続された列データ線Dに対して水平走査回路13から第1データとして論理値「1」であるハイレベル(VDD)が供給される。このとき、画素12Aと同じ1行の他の画素12にそれぞれ接続された列データ線にも第1データが供給される。その状態で、図3(c)及び図3(d)、詳細には図4(b)及び図4(c)に示すように、時刻t1の直後の時刻t2から時刻t4の直前の時刻t3までの期間、垂直走査回路14から一組の行走査線GA、GBを介してハイレベル(VDD)の行選択信号が、画素12Aを含む1行のj個の画素12に供給されてそれらの画素12が選択される。これにより、画素12Aにおいて第1スイッチングトランジスタTr1及び第2スイッチングトランジスタTr2がオン状態となり、列データ線Dから供給されたハイレベルが第1インバータINV1へ転送され、第1インバータINV1がハイレベルを反転してローレベルを第2インバータINV2へ転送する。
次に、読み出し(表示)動作へ移行する。図3(e)に示すように、全画素12への書き込み終了後に時刻t8において共通信号線TRGをハイレベルとすることで、第3スイッチングトランジスタTr3がオン状態となる。第2インバータINV2に第1データとしてローレベルが保持されていた場合には、第2インバータINV2が保持されていたローレベルを反転してハイレベルを第3インバータINV3に転送するとともに、第3インバータINV3がハイレベルを反転してローレベルを画素部24の画素電極PEに印加する。これとは逆に、第2インバータINV2に第1データとしてハイレベルが保持されていた場合には、第2インバータINV2が保持されていたハイレベルを反転してローレベルを第3インバータINV3に転送するとともに、第3インバータINV3がローレベルを反転してハイレベルを画素部24の画素電極PEに印加する。
(TB0+TnB0):(TB1+TnB1):(TB2+TnB2):(TB3+TnB3)=1:2:4:8
となっており、各サブフレームB0、B1、B2、B3のサブフレームデータの値を変えることで、4ビットのPWM方式での階調表現が可能となっている。すなわち、1フレーム期間内の4つのサブフレームB0、B1、B2、B3の組み合わせによって所望の階調表示を行うことができる。
次に、比較例に係る画素を説明する。比較例に係る画素12Bは、図6に示すように、水平走査回路(図示せず)に接続された列データ線D1〜Djのうちの任意の1本の列データ線Dと、垂直走査回路(図示せず)に接続された行走査線G1〜Gkのうちの任意の1本の行走査線Gとの交差部に配置された一画素で、保持部31、出力部32及び液晶表示素子33より構成されている。
(TB0+TnB0):(TB1+TnB1):(TB2+TnB2):(TB3+TnB3)=1:2:4:8
となっており、各サブフレームデータB0〜B3(nB0〜nB3)の各値を変えることで、4ビットのPWM方式での階調表現が可能となっている。すなわち、1フレーム期間内の8つのサブフレームB0、nB0、B1、nB1、B2、nB2、B3、nB3の組み合わせによって所望の階調表示を行う。
本発明の実施の形態の変形例として、液晶表示装置の画素の構成が異なる一例を説明する。本発明の実施の形態の変形例に係る画素12Cは、図9に示すように、第1保持部21、第2保持部22及び出力部23のそれぞれが、前段に第1〜第3トランスファゲート41,42,43を有する点が、図2に示した画素12Aと異なる。
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
12,12A,12B,12C…画素(画素回路)
13…水平走査回路
14…垂直走査回路
15…トリガパルス発生回路
21…第1シフトレジスタ(第1保持部)
22…第2シフトレジスタ(第2保持部)
23…第3シフトレジスタ(出力部)
24,33…液晶表示素子(画素部)
31…シフトレジスタ(保持部)
32…シフトレジスタ(出力部)
41…第1トランスファゲート
42…第2トランスファゲート
43…第3トランスファゲート
Claims (4)
- 複数本の列データ線と、複数本からなり2本で一組の第1及び第2行走査線とが交差する複数の交差部のそれぞれに画素が配置されており、各フレームを1フレーム期間より短時間である表示期間をもつ複数のサブフレームにより構成し、当該複数のサブフレームを表示すべき階調に応じて1ビットのデジタルデータにより選択的にオン、オフにして1フレームの画像を表示すべき階調に応じたサブフレームの組み合わせで前記画素が駆動されて表示を行う表示部と、
前記複数本の第1行走査線及び複数本の第2行走査線に対して第1及び第2行選択信号をそれぞれ出力する垂直走査回路と、
前記複数本の列データ線に対して、前記サブフレーム単位で互いに逆論理値である第1及び第2データを順次出力する水平走査回路と、
前記複数の画素に共通に接続された共通信号線に対してトリガパルスを出力するトリガパルス発生回路とを備え、
前記複数の画素のそれぞれが、
前記第1行選択信号に応じて、前記列データ線を介して供給された前記第1及び第2データを順次反転して出力する第1シフトレジスタと、
前記第2行選択信号に応じて、前記第1シフトレジスタから出力された前記第1及び第2データを順次反転して出力する第2シフトレジスタと、
前記トリガパルスに応じて、前記第2シフトレジスタから出力された前記第1及び第2データを順次反転して出力する第3シフトレジスタと、
前記第3シフトレジスタから出力された前記第1及び第2データに応じて諧調表示を行う液晶表示素子
とを備えることを特徴とする液晶表示装置。 - 前記第1シフトレジスタが、前記行走査線にゲートが接続され、前記列データ線にドレインが接続された第1スイッチングトランジスタと、前記第1スイッチングトランジスタのソースに入力端子が接続された第1インバータとを備え、
前記第2シフトレジスタが、前記第1インバータの出力端子にドレインが接続され、行走査線にゲートが接続された第2スイッチングトランジスタと、
前記第2スイッチングトランジスタのソースに入力端子が接続された第2インバータとを備え、
前記第3シフトレジスタが、前記共通信号線にゲートが接続され、前記第2インバータの出力端子にドレインが接続された第3スイッチングトランジスタと、前記第3スイッチングトランジスタのソースに入力端子が接続され、前記画素電極に出力端子が接続された第3インバータとを備える
ことを特徴とする請求項1に記載の液晶表示装置。 - 前記第1のシフトレジスタが、前記列データ線に入力端子が接続され、互いに逆論理値の第1行選択信号が供給される2本の前記第1行走査線に制御端子が接続された第1トランスファゲートと、前記第1トランスファゲートの出力端子に入力端子が接続された第1インバータとを備え、
前記第2のシフトレジスタが、前記第1インバータの出力端子に入力端子が接続され、互いに逆論理値の第2行選択信号が供給される2本の前記第2行走査線に制御端子が接続された第2トランスファゲートと、前記第2トランスファゲートの出力端子に入力端子が接続された第2インバータとを備え、
前記第3シフトレジスタが、前記第2インバータの出力端子に入力端子が接続され、互いに逆論理値のトリガパルスが供給される2本の前記共通信号線に制御端子が接続された第3トランスファゲートと、前記第3トランスファゲートの出力端子に入力端子が接続され、前記画素電極に出力端子が接続された第3インバータとを備える
ことを特徴とする請求項1に記載の液晶表示装置。 - 複数本の列データ線と、複数本からなり2本で一組の第1及び第2行走査線とが交差する複数の交差部のそれぞれに画素が配置されており、各フレームを1フレーム期間より短時間である表示期間をもつ複数のサブフレームにより構成し、当該複数のサブフレームを表示すべき階調に応じて1ビットのデジタルデータにより選択的にオン、オフにして1フレームの画像を表示すべき階調に応じたサブフレームの組み合わせで前記画素が駆動されて表示を行う液晶表示装置の駆動方法において、
第1シフトレジスタが、前記第1行走査線を介して供給された第1行選択信号に応じて、前記列データ線を介して前記サブフレーム単位で順次供給された互いに逆論理値である第1及び第2データを順次反転して出力するステップと、
第2シフトレジスタが、前記第2行走査線を介して供給された第2行選択信号に応じて、前記第1シフトレジスタから出力された前記第1及び第2データを反転して出力するステップと、
第3シフトレジスタが、前記複数の画素に共通に接続された共通信号線に応じて、前記第2シフトレジスタから出力された前記第1及び第2データを順次反転して出力するステップと、
液晶表示素子が、前記第3シフトレジスタから出力された前記第1及び第2データに応じて諧調表示を行うステップ
とを含むことを特徴とする液晶表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069153A JP2013200466A (ja) | 2012-03-26 | 2012-03-26 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012069153A JP2013200466A (ja) | 2012-03-26 | 2012-03-26 | 液晶表示装置及びその駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013200466A true JP2013200466A (ja) | 2013-10-03 |
Family
ID=49520750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012069153A Pending JP2013200466A (ja) | 2012-03-26 | 2012-03-26 | 液晶表示装置及びその駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013200466A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272657A (ja) * | 2000-03-27 | 2001-10-05 | Canon Inc | 液晶素子 |
JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
JP2005352457A (ja) * | 2004-05-11 | 2005-12-22 | Victor Co Of Japan Ltd | 液晶画像表示装置 |
JP2007034095A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
-
2012
- 2012-03-26 JP JP2012069153A patent/JP2013200466A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001272657A (ja) * | 2000-03-27 | 2001-10-05 | Canon Inc | 液晶素子 |
JP2002207453A (ja) * | 2001-01-04 | 2002-07-26 | Hitachi Ltd | 画像表示装置およびその駆動方法 |
JP2004309669A (ja) * | 2003-04-04 | 2004-11-04 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型表示装置とその駆動方法 |
JP2005352457A (ja) * | 2004-05-11 | 2005-12-22 | Victor Co Of Japan Ltd | 液晶画像表示装置 |
JP2007034095A (ja) * | 2005-07-29 | 2007-02-08 | Hitachi Displays Ltd | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102383363B1 (ko) | 게이트 구동 회로 및 이를 포함하는 표시 장치 | |
JP4912000B2 (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
JP4912023B2 (ja) | シフトレジスタ回路 | |
JP5733154B2 (ja) | 液晶表示装置 | |
US7190342B2 (en) | Shift register and display apparatus using same | |
US10204545B2 (en) | Gate driver and display device including the same | |
JP6255709B2 (ja) | 液晶表示装置 | |
US20140320482A1 (en) | Liquid crystal display (lcd) device | |
JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
JP5765205B2 (ja) | 液晶表示装置及びその画素検査方法 | |
US11145267B2 (en) | Liquid crystal display device and driving method therefor | |
JP2009134814A (ja) | シフトレジスタおよびそれを備える画像表示装置 | |
WO2013042622A1 (ja) | 表示装置およびその駆動方法 | |
JP3764733B2 (ja) | 低電圧クロック信号を用いる連続パルス列発生器 | |
JP6256059B2 (ja) | 液晶表示装置 | |
JP2013101285A (ja) | 液晶表示装置 | |
JP2008225494A (ja) | 表示ドライバ及び電気光学装置 | |
JP2004109824A (ja) | 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器 | |
JP4147480B2 (ja) | データ転送回路及びフラットディスプレイ装置 | |
JP2013200466A (ja) | 液晶表示装置及びその駆動方法 | |
JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
JP6115056B2 (ja) | 液晶表示装置 | |
TWI385626B (zh) | 位移暫存器及液晶顯示器 | |
JP2015179138A (ja) | 液晶表示装置 | |
JP2009211732A (ja) | シフトレジスタ回路および表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140829 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150618 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150831 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160119 |