JP2013196730A - 半導体記憶装置の駆動方法および半導体記憶装置 - Google Patents
半導体記憶装置の駆動方法および半導体記憶装置 Download PDFInfo
- Publication number
- JP2013196730A JP2013196730A JP2012064458A JP2012064458A JP2013196730A JP 2013196730 A JP2013196730 A JP 2013196730A JP 2012064458 A JP2012064458 A JP 2012064458A JP 2012064458 A JP2012064458 A JP 2012064458A JP 2013196730 A JP2013196730 A JP 2013196730A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- signal
- logic
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
Abstract
【解決手段】選択された第1の記憶素子MCに格納された対象データの読出し動作において、信号保持部SSCは、対象データに応じた第1の電圧をゲートノードNG1とNG2に保持する。第1の記憶素子に第1論理の第1のサンプルデータを書き込む。信号保持部は、第1のサンプルデータに応じた第2の電圧をゲートノードNG3に保持する。第2の記憶素子に第1論理とは逆論理である第2論理の第2のサンプルデータを書き込む。信号保持部は、第2のサンプルデータに応じた第3の電圧をゲートノードNG4に保持する。センスアンプSAは、第1の電圧に基づいた読出し信号と第2および第3の電圧に基づいて生成された参照信号とを比較することによって、第1の記憶素子MCに格納された対象データの論理を検出する。
【選択図】図3
Description
Claims (8)
- 抵抗変化型の複数の記憶素子と、前記記憶素子に格納されたデータに応じた複数の電圧を保持する信号保持部と、前記信号保持部に保持された電圧に基づいて前記記憶素子に格納されたデータを検出するセンスアンプとを備えた半導体記憶装置の駆動方法であって、
前記複数の記憶素子のうち選択された第1の記憶素子に格納された対象データの読出し動作において、
前記対象データに応じた第1の電圧を前記信号保持部において保持し、
前記第1の記憶素子に第1論理の第1のサンプルデータを書き込み、
前記第1のサンプルデータに応じた第2の電圧を前記信号保持部において保持し、
前記第2の記憶素子に前記第1論理とは逆論理である第2論理の第2のサンプルデータを書き込み、
前記第2のサンプルデータに応じた第3の電圧を前記信号保持部において保持し、
前記センスアンプにおいて、前記第1の電圧に基づいた読出し信号と前記第2および前記第3の電圧に基づいて生成された参照信号とを比較することによって、前記第1の記憶素子に格納された対象データの論理を検出することを具備した半導体記憶装置の駆動方法。 - 前記信号保持部は、互いに並列に接続され、前記第1の電圧をゲート電極で受ける第1および第2のトランジスタと、互いに並列に接続され、前記第2の電圧および前記第3の電圧をそれぞれゲート電極で受ける第3および第4のトランジスタとを備え、
前記第1の電圧は、前記第1および前記第2のトランジスタのゲート電極に保持され、
前記第2の電圧は、前記第3のトランジスタのゲート電極に保持され、
前記第3の電圧は、前記第4のトランジスタのゲート電極に保持されることを特徴とする請求項1に記載の半導体記憶装置の駆動方法。 - 前記第1および前記第2のトランジスタは、前記第1の電圧に基づいて前記読出し信号を前記センスアンプに与え、
前記第3および前記第4のトランジスタは、前記第2の電圧および前記第3の電圧に基づいて前記参照信号を前記センスアンプに与えることを特徴とする記載の半導体記憶装置の駆動方法。 - 前記参照信号は、前記第2の電圧および前記第3の電圧の中間電圧によって前記第3および前記第4のトランジスタから得られた信号であることを特徴とする請求項2または請求項3に記載の半導体記憶装置の駆動方法。
- 前記第2のサンプルデータの論理が前記対象データの論理と異なる場合、前記対象データと同一論理のデータを前記第1の記憶素子に書き込むことをさらに備えたことを特徴とする請求項1から請求項4のいずれかに記載の半導体記憶装置の駆動方法。
- 抵抗変化型の複数の記憶素子と、
前記記憶素子に格納されたデータに応じた複数の電圧を保持する信号保持部と、
前記信号保持部に保持された電圧に基づいて前記記憶素子に格納されたデータを検出するセンスアンプとを備え、
前記信号保持部は、前記複数の記憶素子のうち選択された第1の記憶素子に格納された対象データに応じた第1の電圧を保持し、前記第1の記憶素子に書き込まれた第1論理の第1のサンプルデータに応じた第2の電圧を保持し、前記第1の記憶素子に書き込まれた前記第1論理とは逆論理である第2論理の第2のサンプルデータに応じた第3の電圧を前記信号保持部において保持し、
前記センスアンプは、前記第1の電圧に基づいた読出し信号と前記第2および前記第3の電圧に基づいて生成された参照信号とを比較することによって、前記記憶素子に格納された対象データの論理を検出することを特徴とする半導体記憶装置。 - 前記信号保持部は、
互いに並列に接続され、前記第1の電圧をゲート電極で受ける第1および第2のトランジスタと、
互いに並列に接続され、前記第2の電圧および前記第3の電圧をそれぞれゲート電極で受ける第3および第4のトランジスタとを備え、
前記第1および前記第2のトランジスタが前記センスアンプへ前記読出し信号を与え、
前記第3および前記第4のトランジスタが前記センスアンプへ前記参照信号を与えることを特徴とする請求項6に記載の半導体記憶装置。 - 前記信号保持部は、
前記第1の電圧を前記第1のトランジスタのゲート電極へ転送する第1のトランスファゲートと、
前記第1の電圧を前記第2のトランジスタのゲート電極へ転送する第2のトランスファゲートと、
前記第2の電圧を前記第3のトランジスタのゲート電極へ転送する第3のトランスファゲートと、
前記第3の電圧を前記第4のトランジスタのゲート電極へ転送する第4のトランスファゲートとを備えたことを特徴とする請求項7に記載の半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064458A JP5603895B2 (ja) | 2012-03-21 | 2012-03-21 | 半導体記憶装置の駆動方法および半導体記憶装置 |
US13/601,492 US9058884B2 (en) | 2012-03-21 | 2012-08-31 | Driving method of semiconductor storage device and semiconductor storage device |
US13/780,791 US9064590B2 (en) | 2012-03-02 | 2013-02-28 | Driving method of semiconductor storage device and semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064458A JP5603895B2 (ja) | 2012-03-21 | 2012-03-21 | 半導体記憶装置の駆動方法および半導体記憶装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013196730A true JP2013196730A (ja) | 2013-09-30 |
JP2013196730A5 JP2013196730A5 (ja) | 2014-03-20 |
JP5603895B2 JP5603895B2 (ja) | 2014-10-08 |
Family
ID=49211662
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064458A Expired - Fee Related JP5603895B2 (ja) | 2012-03-02 | 2012-03-21 | 半導体記憶装置の駆動方法および半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9058884B2 (ja) |
JP (1) | JP5603895B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10186316B2 (en) | 2017-03-15 | 2019-01-22 | Toshiba Memory Corporation | Semiconductor memory device |
CN112530492A (zh) * | 2019-09-19 | 2021-03-19 | 铠侠股份有限公司 | 存储装置 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9373393B2 (en) * | 2014-06-05 | 2016-06-21 | Integrated Silicon Solution, Inc. | Resistive memory device implementing selective memory cell refresh |
US9691463B1 (en) | 2016-05-03 | 2017-06-27 | International Business Machines Corporation | Spin hall effect MRAM with self-reference read |
JP2019040470A (ja) | 2017-08-25 | 2019-03-14 | 東芝メモリ株式会社 | メモリシステム |
JP2019045910A (ja) | 2017-08-29 | 2019-03-22 | 東芝メモリ株式会社 | 半導体記憶装置 |
JP2020155168A (ja) * | 2019-03-19 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
GB202006520D0 (en) | 2020-05-04 | 2020-06-17 | Univ College Cardiff Consultants Ltd | Local control of an electricity distribution network |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184857A (ja) * | 1999-10-29 | 2001-07-06 | Hewlett Packard Co <Hp> | Mramデバイス内のメモリセルの抵抗状態を感知する回路 |
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2003346473A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6781895B1 (en) | 1991-12-19 | 2004-08-24 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
JP2647321B2 (ja) | 1991-12-19 | 1997-08-27 | 株式会社東芝 | 不揮発性半導体記憶装置及びこれを用いた記憶システム |
US5361227A (en) | 1991-12-19 | 1994-11-01 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and memory system using the same |
KR100399436B1 (ko) | 2001-03-28 | 2003-09-29 | 주식회사 하이닉스반도체 | 마그네틱 램 및 그 형성방법 |
JP4052829B2 (ja) | 2001-12-12 | 2008-02-27 | 株式会社ルネサステクノロジ | 薄膜磁性体記憶装置 |
US6760266B2 (en) | 2002-06-28 | 2004-07-06 | Freescale Semiconductor, Inc. | Sense amplifier and method for performing a read operation in a MRAM |
JP2004103104A (ja) | 2002-09-09 | 2004-04-02 | Renesas Technology Corp | 薄膜磁性体記憶装置 |
KR100809339B1 (ko) * | 2006-12-20 | 2008-03-05 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
US8116122B2 (en) | 2008-06-27 | 2012-02-14 | Seagate Technology Llc | Spin-transfer torque memory self-reference read method |
EP2363862B1 (en) * | 2010-03-02 | 2016-10-26 | Crocus Technology | MRAM-based memory device with rotated gate |
US8493776B1 (en) * | 2012-02-02 | 2013-07-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM with current-based self-referenced read operations |
US8687412B2 (en) * | 2012-04-03 | 2014-04-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Reference cell configuration for sensing resistance states of MRAM bit cells |
-
2012
- 2012-03-21 JP JP2012064458A patent/JP5603895B2/ja not_active Expired - Fee Related
- 2012-08-31 US US13/601,492 patent/US9058884B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001184857A (ja) * | 1999-10-29 | 2001-07-06 | Hewlett Packard Co <Hp> | Mramデバイス内のメモリセルの抵抗状態を感知する回路 |
JP2002032983A (ja) * | 2000-06-20 | 2002-01-31 | Hewlett Packard Co <Hp> | 磁気ランダムアクセスメモリデバイスのための基準信号生成 |
JP2003151262A (ja) * | 2001-11-15 | 2003-05-23 | Toshiba Corp | 磁気ランダムアクセスメモリ |
JP2003346473A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10186316B2 (en) | 2017-03-15 | 2019-01-22 | Toshiba Memory Corporation | Semiconductor memory device |
CN112530492A (zh) * | 2019-09-19 | 2021-03-19 | 铠侠股份有限公司 | 存储装置 |
US11386944B2 (en) | 2019-09-19 | 2022-07-12 | Kioxia Corporation | Memory device with switching element connected in series to resistance change memory element |
CN112530492B (zh) * | 2019-09-19 | 2024-04-23 | 铠侠股份有限公司 | 存储装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5603895B2 (ja) | 2014-10-08 |
US20130250653A1 (en) | 2013-09-26 |
US9058884B2 (en) | 2015-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5603895B2 (ja) | 半導体記憶装置の駆動方法および半導体記憶装置 | |
JP5643230B2 (ja) | スピン注入トルク磁気抵抗ランダムアクセスメモリでのビットラインの電圧制御 | |
US8315090B2 (en) | Pseudo page mode memory architecture and method | |
JP5190499B2 (ja) | 半導体記憶装置 | |
JP2011501342A (ja) | ビット線をグランドレベルにプリチャージする構成のスピントランスファートルク磁気ランダムアクセスメモリにおける読み出し動作 | |
KR101068573B1 (ko) | 반도체 메모리 장치 | |
JP2012221546A (ja) | 磁気メモリ装置のためのライトドライバー回路、磁気メモリ装置及びそのレイアウト構造 | |
JP2014179155A (ja) | ソースラインフローティング回路、それを含むメモリ装置及びメモリ装置の読み出し方法 | |
KR20110022088A (ko) | 감소된 비트 셀 크기를 갖는 스핀 전달 토크 자기저항 랜덤 액세스 메모리에 대한 기록 동작 | |
US9245609B2 (en) | Semiconductor storage device | |
JP2011192345A (ja) | スピン注入型mram、並びにその書き込み方法及び読み出し方法 | |
KR20200003732A (ko) | 소형 자기 저장 메모리 셀 | |
US20110305067A1 (en) | Semiconductor memory device in which resistance state of memory cell is controllable | |
TWI635488B (zh) | 存儲器單元和存儲裝置 | |
US10446739B2 (en) | Semiconductor memory device | |
US20160064059A1 (en) | Semiconductor memory device | |
JP2013196740A (ja) | 半導体記憶装置およびその駆動方法 | |
TW201916025A (zh) | 半導體記憶裝置 | |
US9437270B2 (en) | Nonvolatile memory apparatus for controlling a voltage level of enabling a local switch | |
JP2015185179A (ja) | 抵抗変化メモリ | |
JP2012190515A (ja) | 半導体記憶装置 | |
US9601176B2 (en) | Nonvolatile memory | |
JP6139623B2 (ja) | 不揮発性半導体メモリ | |
KR101057724B1 (ko) | 반도체 메모리 장치와 그의 구동 방법 | |
JP2011204287A (ja) | 記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140203 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140425 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140623 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140822 |
|
LAPS | Cancellation because of no payment of annual fees |