JP2013183051A - 電気光学装置、及び電子機器 - Google Patents

電気光学装置、及び電子機器 Download PDF

Info

Publication number
JP2013183051A
JP2013183051A JP2012046259A JP2012046259A JP2013183051A JP 2013183051 A JP2013183051 A JP 2013183051A JP 2012046259 A JP2012046259 A JP 2012046259A JP 2012046259 A JP2012046259 A JP 2012046259A JP 2013183051 A JP2013183051 A JP 2013183051A
Authority
JP
Japan
Prior art keywords
light
liquid crystal
film
pixel electrode
electro
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012046259A
Other languages
English (en)
Other versions
JP5919890B2 (ja
Inventor
Tatsuya Ishii
達也 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2012046259A priority Critical patent/JP5919890B2/ja
Publication of JP2013183051A publication Critical patent/JP2013183051A/ja
Application granted granted Critical
Publication of JP5919890B2 publication Critical patent/JP5919890B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】表示品質を向上させることが可能な電気光学装置、及び電子機器を提供する。
【解決手段】第1基材10a上に設けられたゲート電極30gと、ゲート電極30gを覆うように設けられたゲート絶縁膜11gと、ゲート絶縁膜11g及び第1基材10a上を覆うように設けられた画素電極側LDD領域30d1を有する半導体層30aと、半導体層30aと電気的に接続された画素電極と、少なくとも画素電極側LDD領域30d1を覆うように設けられた遮光膜17と、遮光膜17と半導体層30aとの間に配置された絶縁膜12と、を備える。
【選択図】図5

Description

本発明は、電気光学装置、及び電子機器に関する。
上記電気光学装置として、例えば、画素電極をスイッチング制御する素子としてトランジスターを画素ごとに備えたアクティブ駆動方式の液晶装置が知られている。液晶装置は、例えば、直視型ディスプレイやライトバルブなどにおいて用いられている。
特に、液晶装置をライトバルブに用いる場合、光源からの強い光が液晶ライトバルブに入射されるため、この光によって液晶ライトバルブに設けられた薄膜トランジスター(TFT:Thin Film Transistor)がリーク電流の増大や誤動作が生じないよう、液晶装置に入射光を遮る遮光膜が設けられている。
例えば、特許文献1には、容量線を用いてLDD(Lightly Doped Drain)構造を有する薄膜トランジスターを遮光し、薄膜トランジスターに入射する入射光を極力低減する技術が開示されている。
特開2004−4722号公報
しかしながら、薄膜トランジスターと容量線(遮光膜)とが層間絶縁膜を介して配置されているため、層間絶縁膜の厚みに相当する隙間から薄膜トランジスターに光が入射する(斜めから光が入射する)恐れがあった。つまり、遮光効果が十分ではなかった。これにより、リーク電流が増大したり誤動作が生じたりするという課題があった。
本発明の態様は、上記課題の少なくとも一部を解決するためになされたものであり、以下の形態又は適用例として実現することが可能である。
[適用例1]本適用例に係る電気光学装置は、ゲート電極と、前記ゲート電極を覆うように設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられた半導体層と、少なくとも前記半導体層のLDD領域を覆うように設けられた遮光膜と、前記遮光膜と前記半導体層との間に配置された絶縁膜と、を備えることを特徴とする。
本適用例によれば、LDD領域を覆うように遮光膜が設けられているので、LDD領域に光が入射することを抑えることができる。これにより、リーク電流が増大したり誤動作することを防ぐことができる。つまり、上記構造のようなボトムゲート構造において、遮光効果を十分に得ることができる。
[適用例2]上記適用例に係る電気光学装置において、前記絶縁膜の膜厚は、前記ゲート絶縁膜の膜厚と同等、又は前記ゲート絶縁膜の膜厚より薄いことが好ましい。
本適用例によれば、絶縁膜の膜厚がゲート絶縁膜の膜厚と比較して同等、又はそれより薄いので、半導体層と遮光膜との距離を従来と比較して小さくすることが可能となる。よって、遮光膜と半導体層との間に入射する光の量を少なくすることができ、半導体層に光が入射することを抑えることができる。これにより、リーク電流が増大したり誤動作することを防ぐことができる。
[適用例3]上記適用例に係る電気光学装置において、前記半導体層は、画素電極と電気的に接続されるソースドレイン領域と、チャネル領域と、前記ソースドレイン領域と前記チャネル領域との間に配置されたLDD領域とを有し、前記遮光膜は、少なくとも前記LDD領域を覆うように設けられていることが好ましい。
本適用例によれば、少なくとも画素電極側のLDD領域を覆うように遮光膜が設けられているので、リーク電流が増大したり誤動作することを防ぐことができる。
[適用例4]上記適用例に係る電気光学装置において、前記遮光膜は、前記ソースドレイン領域と電気的に接続されていることが好ましい。
本適用例によれば、画素電極側のソースドレイン領域と遮光膜とが電気的に接続されているので、遮光膜を介して画素電極と電気的に接続させることが可能となり、比較的容易に、かつシンプルな構造で形成することができる。
[適用例5]上記適用例に係る電気光学装置において、前記遮光膜は、前記ソースドレイン領域と電気的に接続されていないことが好ましい。
本適用例によれば、画素電極側のソースドレイン領域と遮光膜とが電気的に接続されていないので、上記に記載の画素電極側のソースドレインと電気的に接続されている場合と比較して、構造が複雑になるものの、従来と比較してリーク電流が増大したり誤動作することを防ぐことができる。
[適用例6]本適用例に係る電子機器は、上記に記載の電気光学装置を備えることを特徴とする。
本適用例によれば、上記に記載の電気光学装置を備えているので、高性能な動作が得られる電子機器を提供することができる。
液晶装置の構成を示す模式平面図。 図1に示す液晶装置のH−H’線に沿う模式断面図。 液晶装置の電気的な構成を示す等価回路図。 液晶装置の構造を示す模式断面図。 (a)は液晶装置を構成するTFTの構造を示す模式平面図であり、(b)は(a)に示す液晶装置のA−A’線に沿う模式断面図。 液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図。 (a)は変形例の液晶装置を構成するTFTの構造を示す模式平面図であり、(b)は(a)に示す液晶装置のB−B’線に沿う模式断面図。
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大または縮小して表示している。
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、または基板の上に他の構成物を介して配置される場合、または基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
本実施形態では、薄膜トランジスターを画素のスイッチング素子として備えたアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、投射型表示装置(液晶プロジェクター)の光変調素子(液晶ライトバルブ)として好適に用いることができるものである。
<電気光学装置としての液晶装置>
まず、本実施形態の液晶装置について図1〜図3を参照して説明する。図1は、液晶装置の構成を示す模式平面図である。図2は、図1に示す液晶装置のH−H’線に沿う模式断面図である。図3は、液晶装置の電気的な構成を示す等価回路図である。
図1及び図2に示すように、本実施形態の液晶装置100は、対向配置された素子基板10および対向基板20と、これら一対の基板によって挟持された液晶層15とを有する。素子基板10を構成する基板としての第1基材10a、および対向基板20を構成する第2基材20aは、例えば、ガラス基板、石英基板などの透明基板が用いられている。
素子基板10は対向基板20よりも大きく、両基板は、対向基板20の外周に沿って配置されたシール材14を介して接合されている。その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層15を構成している。シール材14は、例えば熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材14には、一対の基板の間隔を一定に保持するためのスペーサー(図示省略)が混入されている。
シール材14の内側には、複数の画素Pが配列した画素領域Eが設けられている。画素領域Eは、表示に寄与する複数の画素Pに加えて、複数の画素Pを囲むように配置されたダミー画素を含むとしてもよい。また、図1及び図2では図示省略したが、画素領域Eにおいて複数の画素Pをそれぞれ平面的に区分する遮光部(ブラックマトリックス;BM)が対向基板20に設けられている。
素子基板10の1辺部に沿ったシール材14と該1辺部との間に、データ線駆動回路22が設けられている。また、該1辺部に対向する他の1辺部に沿ったシール材14と画素領域Eとの間に、検査回路25が設けられている。さらに、該1辺部と直交し互いに対向する他の2辺部に沿ったシール材14と画素領域Eとの間に走査線駆動回路24が設けられている。該1辺部と対向する他の1辺部に沿ったシール材14と検査回路25との間には、2つの走査線駆動回路24を繋ぐ複数の配線29が設けられている。
対向基板20側における額縁状に配置されたシール材14の内側には、同じく額縁状に遮光部18(見切り部)が設けられている。遮光部18は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光部18の内側が複数の画素Pを有する画素領域Eとなっている。なお、図1では図示省略したが、画素領域Eにおいても複数の画素Pを平面的に区分する遮光部が設けられている。
データ線駆動回路22、走査線駆動回路24に繋がる配線は、該1辺部に沿って配列した複数の外部接続用端子61に接続されている。以降、該1辺部に沿った方向をX方向とし、該1辺部と直交し互いに対向する他の2辺部に沿った方向をY方向として説明する。なお、検査回路25の配置はこれに限定されず、データ線駆動回路22に沿ったシール材14と画素領域Eとの間に設けてもよい。
図2に示すように、第1基材10aの液晶層15側の表面には、画素Pごとに設けられた透光性の画素電極27およびスイッチング素子である薄膜トランジスター(TFT:Thin Film Transistor、以降、「TFT30」と呼称する)と、信号配線と、これらを覆う第1配向膜28とが形成されている。
また、TFT30における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。具体的な構造についての説明は後述する。本発明における素子基板10は、少なくとも画素電極27、TFT30、信号配線、第1配向膜28を含むものである。
対向基板20の液晶層15側の表面には、遮光部18と、これを覆うように成膜された平坦化層33と、平坦化層33を覆うように設けられた共通電極31と、共通電極31を覆う第2配向膜32とが設けられている。本発明における対向基板20は、少なくとも遮光部18、共通電極31、第2配向膜32を含むものである。
遮光部18は、図1に示すように画素領域Eを取り囲むと共に、平面的に走査線駆動回路24、検査回路25と重なる位置に設けられている。これにより対向基板20側からこれらの駆動回路を含む周辺回路に入射する光を遮蔽して、周辺回路が光によって誤動作することを防止する役目を果たしている。また、不必要な迷光が画素領域Eに入射しないように遮蔽して、画素領域Eの表示における高いコントラストを確保している。
平坦化層33は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光部18を覆うように設けられている。このような平坦化層33の形成方法としては、例えばプラズマCVD(Chemical Vapor Deposition)法などを用いて成膜する方法が挙げられる。
共通電極31は、例えばITO(Indium Tin Oxide)などの透明導電膜からなり、平坦化層33を覆うと共に、図1に示すように対向基板20の四隅に設けられた上下導通部26により素子基板10側の配線に電気的に接続している。
画素電極27を覆う第1配向膜28および共通電極31を覆う第2配向膜32は、液晶装置100の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、正の誘電異方性を有する液晶分子に対して略水平配向処理が施された有機配向膜や、気相成長法を用いてSiOx(酸化シリコン)などの無機材料を成膜して、負の誘電異方性を有する液晶分子に対して略垂直配向させた無機配向膜が挙げられる。本実施形態では、第1配向膜28および第2配向膜32として上記無機配向膜が採用されている。
このような液晶装置100は、例えば透過型であって、画素Pが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。本実施形態ではノーマリーブラックモードが採用されている。
図3に示すように、液晶装置100は、少なくとも画素領域Eにおいて互いに絶縁されて直交する複数の走査線3aおよび複数のデータ線6aと、容量線3bとを有する。走査線3aが延在する方向がX方向であり、データ線6aが延在する方向がY方向である。
走査線3aとデータ線6aならびに容量線3bと、これらの信号線類により区分された領域に、画素電極27と、TFT30と、容量素子16とが設けられ、これらが画素Pの画素回路を構成している。
走査線3aはTFT30のゲートに電気的に接続され、データ線6aはTFT30のデータ線側ソースドレイン領域(ソース領域)に電気的に接続されている。画素電極27は、TFT30の画素電極側ソースドレイン領域(ドレイン領域)に電気的に接続されている。
データ線6aは、データ線駆動回路22(図1参照)に接続されており、データ線駆動回路22から供給される画像信号D1,D2,…,Dnを画素Pに供給する。走査線3aは、走査線駆動回路24(図1参照)に接続されており、走査線駆動回路24から供給される走査信号SC1,SC2,…,SCmを各画素Pに供給する。
データ線駆動回路22からデータ線6aに供給される画像信号D1〜Dnは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線6a同士に対してグループごとに供給してもよい。走査線駆動回路24は、走査線3aに対して、走査信号SC1〜SCmを所定のタイミングでパルス的に線順次で供給する。
液晶装置100は、スイッチング素子であるTFT30が走査信号SC1〜SCmの入力により一定期間だけオン状態とされることで、データ線6aから供給される画像信号D1〜Dnが所定のタイミングで画素電極27に書き込まれる構成となっている。そして、画素電極27を介して液晶層15に書き込まれた所定レベルの画像信号D1〜Dnは、画素電極27と液晶層15を介して対向配置された共通電極31との間で一定期間保持される。
保持された画像信号D1〜Dnがリークするのを防止するため、画素電極27と共通電極31との間に形成される液晶容量と並列に容量素子16が接続されている。容量素子16は、TFT30の画素電極側ソースドレイン領域と容量線3bとの間に設けられている。容量素子16は、2つの容量電極の間に誘電体層を有するものである。
図4は、液晶装置の構造を示す模式断面図である。以下、液晶装置の構造を、図4を参照しながら説明する。なお、図4は、各構成要素の断面的な位置関係を示すものであり、明示可能な尺度で表されている。
図4に示すように、液晶装置100は、一対の基板の一方である素子基板10と、これに対向配置される一対の基板の他方である対向基板20とを備えている。素子基板10を構成する第1基材10a、及び対向基板20を構成する第2基材20aは、上記したように、例えば、石英基板等によって構成されている。
第1基材10a上には、チタン(Ti)やクロム(Cr)等からなる下側遮光膜3cが形成されている。下側遮光膜3cは、平面的に格子状にパターニングされており、各画素の開口領域を規定している。なお、下側遮光膜3cは、走査線3aの一部として機能するようにしてもよい。第1基材10a及び下側遮光膜3c上には、シリコン酸化膜等からなる下地絶縁層11aが形成されている。
下地絶縁層11a上には、TFT30及び走査線3a等が形成されている。TFT30は、例えば、LDD(Lightly Doped Drain)構造を有しており、ポリシリコン膜等からなる走査線30gと、走査線30gを覆うように形成されたゲート絶縁膜11g(図5(b)参照)と、ゲート絶縁膜11g及び第1基材10a上を覆うように形成されたポリシリコン等からなる半導体層30aとを有する。上記したように、走査線30gは、ゲート電極としても機能する。
半導体層30aは、例えば、リン(P)イオン等のN型の不純物イオンが注入されることにより、N型のTFT30として形成されている。具体的には、半導体層30aは、チャネル領域30cと、データ線側LDD領域30s1と、データ線側ソースドレイン領域30sと、画素電極側LDD領域30d1と、画素電極側ソースドレイン領域30dとを備えている。
チャネル領域30cには、ボロン(B)イオン等のP型の不純物イオンがドープされている。その他の領域(30s1,30s,30d1,30d)には、リン(P)イオン等のN型の不純物イオンがドープされている。このように、TFT30は、N型のTFTとして形成されている。
ゲート電極30g、下地絶縁層11a、及び走査線3a上には、シリコン酸化膜等からなる第1層間絶縁層11bが形成されている。第1層間絶縁層11b上には、蓄積容量70が設けられている。具体的には、TFT30の画素電極側ソースドレイン領域30d及び画素電極27に電気的に接続された画素電位側容量電極としての中継層71と、固定電位側容量電極としての容量線3bの一部とが、誘電体膜72を介して対向配置されることにより、蓄積容量70が形成されている。
容量線3bは、例えば、Ti(チタン)、Cr(クロム)、W(タングステン)、Ta(タンタル)、Mo(モリブデン)等の高融点金属のうち少なくとも一つを含む、金属単体、合金、金属シリサイド、ポリシリサイド、これらを積層したもの等からなる。或いは、Al(アルミニウム)膜から形成することも可能である。
中継層71は、例えば、導電性のポリシリコン膜からなり蓄積容量70の画素電位側容量電極として機能する。ただし、中継層71は、容量線3bと同様に、金属又は合金を含む単一層膜又は多層膜から構成してもよい。中継層71は、画素電位側容量電極としての機能のほか、コンタクトホールCNT51及びCNT52を介して、画素電極27とTFT30の画素電極側ソースドレイン領域30d(ドレイン領域)とを中継接続する機能を有する。
蓄積容量70上には、第2層間絶縁層11cを介してデータ線6aが形成されている。データ線6aは、第1層間絶縁層11b及び第2層間絶縁層11cに開孔されたコンタクトホールCNT53を介して、半導体層30aのデータ線側ソースドレイン領域30s(ソース領域)に電気的に接続されている。
データ線6a上には、第3層間絶縁層11dを介して画素電極27が形成されている。画素電極27は、第2層間絶縁層11c及び第3層間絶縁層11dに開孔されたコンタクトホールCNT52を介して中継層71に接続されることにより、半導体層30aの画素電極側ソースドレイン領域30d(ドレイン領域)に電気的に接続されている。なお、画素電極27は、例えば、ITO(Indium Tin Oxide)膜等の透明導電性膜から形成されている。
画素電極27及び第3層間絶縁層11d上には、ラビング処理等の所定の配向処理が施された第1配向膜28が設けられている。第1配向膜28は、例えば、ポリイミド膜等の透明な有機膜からなる。第1配向膜28上には、シール材14(図2参照)により囲まれた空間に液晶等の電気光学物質が封入された液晶層15が設けられている。
一方、第2基材20a上には、その全面に渡って共通電極31が設けられている。共通電極31上(図4では下側)には、ラビング処理等の所定の配向処理が施された第2配向膜32が設けられている。共通電極31は、上述の画素電極27と同様に、例えばITO膜等の透明導電性膜からなる。第2配向膜32も、上述の第1配向膜28と同様に、例えば、ポリイミド膜等の透明な有機膜からなる。
液晶層15は、画素電極27からの電界が印加されていない状態で第1配向膜28及び第2配向膜32によって所定の配向状態をとる。シール材14は、素子基板10及び対向基板20をそれらの周辺で貼り合わせるための、例えば光硬化性樹脂や熱硬化性樹脂からなる接着剤であり、両基板間の距離を所定値とするためのグラスファイバー或いはガラスビーズ等のスペーサーが混入されている。
図5(a)は、液晶装置を構成するTFTの構造を示す模式平面図である。図5(b)は、図5(a)に示す液晶装置のA−A’線に沿う模式断面図である。以下、TFTの構造を、図5を参照しながら説明する。
図5に示すように、TFT30は、ボトムゲート構造となっており、半導体層30a、ゲート電極30gを有して構成されている。半導体層30aは、チャネル長を有するチャネル領域30c、データ線側LDD領域30s1、画素電極側LDD領域30d1、データ線側ソースドレイン領域30s、画素電極側ソースドレイン領域30dを有している。
具体的には、第1基材10a側から下地絶縁層11aを介してゲート電極30gが設けられており、ゲート電極30gを覆うようにゲート絶縁膜11gが設けられている。更に、ゲート絶縁膜11gを覆うように半導体層30aが設けられており、半導体層30aを覆うように絶縁膜12が設けられている。
絶縁膜12上において少なくとも画素電極側LDD領域30d1と平面的に重なる領域には、遮光膜17が設けられている。遮光膜17は、コンタクトホールCNT54を介して、画素電極側ソースドレイン領域30dと電気的に接続されている。半導体層30a及び遮光膜17上には、層間絶縁層11b,11cに設けられたコンタクトホールCNT53を介して、データ線側ソースドレイン領域30sと電気的に接続されたデータ線6aが設けられている。なお、半導体層30aは、データ線6aの延在方向に沿うように設けられている。
遮光膜17は、上記したように、少なくとも画素電極側LDD領域30d1を覆うように設けられており、更に、画素電極側ソースドレイン領域30d、ゲート電極30gの一部を覆うように設けられている。遮光膜17は、図5(a)に示すように、平面的にデータ線6aと重ならない領域まで延在する延設部17aを有する。遮光膜17は、延設部17aと接続されたコンタクトホールCNT51を介して画素電極27と電気的に接続されている。
遮光膜17の材料としては、光を反射、あるいは吸収する機能を有する膜であり、例えば、窒化チタン(TiN)、タングステンシリサイド(WSi)、アモルファスタングステンシリサイド、アルミニウムなどが挙げられる。
このように設けられた遮光膜17により、それよりも上層から入射する光を遮光することが可能となっている。遮光膜17は、平面的に画素電極側LDD領域30d1と重なるように配置されるため、入射光が画素電極側LDD領域30d1を照射することを防ぐことが可能となり、TFT30におけるリーク電流が増大したり、誤動作したりすることを抑えることができる。
また、本実施形態では、画素電極側LDD領域30d1に対して、ピンポイントで遮光性を高めることができる。よって、各画素Pの開口領域が小さくなることを抑えることができる。これにより、各画素Pを微細化しても、開口率が極端に小さくなることを防ぐことができる。
なお、遮光膜17と半導体層30aとの間の絶縁膜12の膜厚は、ゲート絶縁膜11gの膜厚と同等、又はそれ以下に設けられている。具体的には、ゲート絶縁膜11gの厚みは、例えば、70nmである。このような膜厚にすることにより、画素電極側LDD領域30d1と遮光膜17との距離を、従来と比較して小さくすることが可能となるので、画素電極側LDD領域30d1に光が入射することを抑えることができる。
<電子機器>
次に、本実施形態の電子機器としての投射型表示装置について、図6を参照して説明する。図6は、上記した液晶装置を備えた投射型表示装置の構成を示す概略図である。
図6に示すように、本実施形態の電子機器としての投射型表示装置1000は、システム光軸Lに沿って配置された偏光照明装置1100と、光分離素子としての2つのダイクロイックミラー1104,1105と、3つの反射ミラー1106,1107,1108と、5つのリレーレンズ1201,1202,1203,1204,1205と、3つの光変調手段としての透過型の液晶ライトバルブ1210,1220,1230と、光合成素子としてのクロスダイクロイックプリズム1206と、投射レンズ1207とを備えている。
偏光照明装置1100は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット1101と、インテグレーターレンズ1102と、偏光変換素子1103とから概略構成されている。
ダイクロイックミラー1104は、偏光照明装置1100から射出された偏光光束のうち、赤色光(R)を反射させ、緑色光(G)と青色光(B)とを透過させる。もう1つのダイクロイックミラー1105は、ダイクロイックミラー1104を透過した緑色光(G)を反射させ、青色光(B)を透過させる。
ダイクロイックミラー1104で反射した赤色光(R)は、反射ミラー1106で反射した後にリレーレンズ1205を経由して液晶ライトバルブ1210に入射する。ダイクロイックミラー1105で反射した緑色光(G)は、リレーレンズ1204を経由して液晶ライトバルブ1220に入射する。ダイクロイックミラー1105を透過した青色光(B)は、3つのリレーレンズ1201,1202,1203と2つの反射ミラー1107,1108とからなる導光系を経由して液晶ライトバルブ1230に入射する。
液晶ライトバルブ1210,1220,1230は、クロスダイクロイックプリズム1206の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ1210,1220,1230に入射した色光は、映像情報(映像信号)に基づいて変調されクロスダイクロイックプリズム1206に向けて射出される。
このプリズムは、4つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって3つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ1207によってスクリーン1300上に投射され、画像が拡大されて表示される。
液晶ライトバルブ1210は、上述した液晶装置100が適用されたものである。液晶装置100は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ1220,1230も同様である。
このような投射型表示装置1000によれば、液晶ライトバルブ1210,1220,1230として、スイッチング素子の動作性能が向上された液晶装置100を用いているので、高い信頼性が実現されている。
以上詳述したように、本実施形態の液晶装置100及び電子機器によれば、以下に示す効果が得られる。
(1)本実施形態の液晶装置100によれば、少なくとも画素電極側LDD領域30d1を覆うように遮光膜17が設けられているので、画素電極側LDD領域30d1に光が入射することを抑えることができる。これにより、リーク電流が増大したり誤動作することを防ぐことができる。つまり、ボトムゲート構造のTFT30において、遮光効果を十分に得ることができる。
(2)本実施形態の液晶装置100によれば、絶縁膜12の膜厚がゲート絶縁膜11gの膜厚と比較して同等、又はそれより薄いので、半導体層30aと遮光膜17との距離を従来と比較して小さくすることが可能となる。よって、遮光膜17と半導体層30aとの間に入射する光の量を少なくすることができ、半導体層30a(30d1)に光が入射することを抑えることができる。つまり、遮光性を向上させることができる。これにより、リーク電流が増大したり誤動作することを防ぐことができる。
(3)本実施形態の液晶装置100によれば、画素電極側ソースドレイン領域30dと遮光膜17とが電気的に接続されているので、遮光膜17の延設部17aを介して画素電極27と電気的に接続させることが可能となり、比較的容易に、かつシンプルな構造で形成することができる。
(4)本実施形態の電子機器によれば、上記に記載の液晶装置100を備えているので、高性能な動作が得られる電子機器を提供することができる。
なお、本発明の態様は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の態様の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
(変形例1)
上記したように、遮光膜17は、画素電極側ソースドレイン領域30dと電気的に接続されていることに限定されず、例えば、電気的に接続されていない、つまり、フローティングの状態で設けられていてもよい。具体的には、図7を参照しながら説明する。
図7(a)は、変形例の液晶装置を構成するTFTの構造を示す模式平面図である。図7(b)は、図7(a)に示す液晶装置のB−B’線に沿う模式断面図である。図7に示すTFT130は、概ね上記実施形態と同様に形成されており、ボトムゲート構造になっている。異なる点として、変形例の遮光膜117は、画素電極側ソースドレイン領域30dに電気的に接続されていない。
また、遮光膜117が画素電極側ソースドレイン領域30dと電気的に接続されていないので、遮光膜117を介して画素電極27と画素電極側ソースドレイン領域30dと電気的に接続することができないため、以下の様にして接続させる。
具体的には、走査線3cに沿うように半導体層30aが設けられている。また、データ線6aの一部と平面的に重なるようにゲート電極30gが設けられている。このゲート電極30gの両端は、コンタクトホールCNT55、CNT56を介してゲート電極30gの下方に配置された走査線3cと電気的に接続されている。
このようにすることにより、画素電極側ソースドレイン領域30dの上方に配線を無くすことが可能となり、画素電極側ソースドレイン領域30dと画素電極27とをコンタクトホールを用いて電気的に接続させることができる。
なお、上記実施形態と同様に、半導体層30a上の絶縁膜12上には、少なくとも画素電極側LDD領域30d1と平面的に重なる領域に遮光膜117が設けられている。これにより、入射光が画素電極側LDD領域30d1を照射することを防ぐことが可能となり、TFT130におけるリーク電流が増大したり、誤動作したりすることを抑えることができる。加えて、プッシュダウン現象の発生を抑えることができる。
(変形例2)
上記したように、薄膜トランジスターとしてTFT30(130)に用いることに限定されず、例えば、その他のTFTに用いるようにしてもよい。また、このTFT30を透過型の液晶装置100に適用することに限定されず、反射型や半透過型の液晶装置に適用するようにしてもよい。
(変形例3)
上記したTFT30は、液晶装置100以外にも、例えば、有機EL装置、電子ペーパーなどに適用するようにしてもよい。
(変形例4)
上記したように、液晶装置100を投射型表示装置1000に用いることに限定されず、例えば、スマートフォン、携帯電話機、ヘッドマウントディスプレイ、EVF(Electrical View Finder)、小型プロジェクター、モバイルコンピューター、デジタルカメラ、デジタルビデオカメラ、ディスプレイ、車載機器、オーディオ機器、露光装置や照明機器など各種電子機器に用いることができる。
3a…走査線、3b…容量線、3c…走査線、6a…データ線、10…素子基板、10a…基板としての第1基材、11a…下地絶縁層、11b…第1層間絶縁層、11c…第2層間絶縁層、11d…第3層間絶縁層、11g…ゲート絶縁膜、12…絶縁膜、14…シール材、15…液晶層、16…容量素子、17,117…遮光膜、17a…延設部、18…遮光部、20…対向基板、20a…第2基材、22…データ線駆動回路、24…走査線駆動回路、25…検査回路、26…上下導通部、27…画素電極、28…第1配向膜、29…配線、30,130…TFT、30a…半導体層、30c…チャネル領域、30d…画素電極側ソースドレイン領域、30d1…画素電極側LDD領域、30g…走査線、30s…データ線側ソースドレイン領域、30s1…データ線側LDD領域、31…共通電極、32…第2配向膜、33…平坦化層、CNT51,52,53,54,55,56…コンタクトホール、61…外部接続用端子、70…蓄積容量、71…中継層、72…誘電体膜、100…液晶装置、1000…投射型表示装置、1100…偏光照明装置、1101…ランプユニット、1102…インテグレーターレンズ、1103…偏光変換素子、1104,1105…ダイクロイックミラー、1106,1107,1108…反射ミラー、1201,1202,1203,1204,1205…リレーレンズ、1206…クロスダイクロイックプリズム、1207…投射レンズ、1210,1220,1230…液晶ライトバルブ、1300…スクリーン。

Claims (6)

  1. ゲート電極と、
    前記ゲート電極を覆うように設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられた半導体層と、
    少なくとも前記半導体層のLDD領域を覆うように設けられた遮光膜と、
    前記遮光膜と前記半導体層との間に配置された絶縁膜と、
    を備えることを特徴とする電気光学装置。
  2. 請求項1に記載の電気光学装置であって、
    前記絶縁膜の膜厚は、前記ゲート絶縁膜の膜厚と同等、又は前記ゲート絶縁膜の膜厚より薄いことを特徴とする電気光学装置。
  3. 請求項1又は請求項2に記載の電気光学装置であって、
    前記半導体層は、画素電極と電気的に接続されるソースドレイン領域と、チャネル領域と、前記ソースドレイン領域と前記チャネル領域との間に配置されたLDD領域とを有し、
    前記遮光膜は、少なくとも前記LDD領域を覆うように設けられていることを特徴とする電気光学装置。
  4. 請求項3に記載の電気光学装置であって、
    前記遮光膜は、前記ソースドレイン領域と電気的に接続されていることを特徴とする電気光学装置。
  5. 請求項3又は請求項4に記載の電気光学装置であって、
    前記遮光膜は、前記ソースドレイン領域と電気的に接続されていないことを特徴とする電気光学装置。
  6. 請求項1乃至請求項5のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
JP2012046259A 2012-03-02 2012-03-02 電気光学装置、及び電子機器 Active JP5919890B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012046259A JP5919890B2 (ja) 2012-03-02 2012-03-02 電気光学装置、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012046259A JP5919890B2 (ja) 2012-03-02 2012-03-02 電気光学装置、及び電子機器

Publications (2)

Publication Number Publication Date
JP2013183051A true JP2013183051A (ja) 2013-09-12
JP5919890B2 JP5919890B2 (ja) 2016-05-18

Family

ID=49273500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012046259A Active JP5919890B2 (ja) 2012-03-02 2012-03-02 電気光学装置、及び電子機器

Country Status (1)

Country Link
JP (1) JP5919890B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107606A1 (ja) * 2014-01-15 2015-07-23 株式会社Joled 表示装置及び薄膜トランジスタ基板
US11424274B2 (en) 2020-01-30 2022-08-23 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11662640B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus
US11664387B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device having openings with inner walls and electronic apparatus

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333655A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型表示装置
JP2008098653A (ja) * 1998-08-21 2008-04-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07333655A (ja) * 1994-06-10 1995-12-22 Sony Corp アクティブマトリクス型表示装置
JP2008098653A (ja) * 1998-08-21 2008-04-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2009122253A (ja) * 2007-11-13 2009-06-04 Seiko Epson Corp 電気光学装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015107606A1 (ja) * 2014-01-15 2015-07-23 株式会社Joled 表示装置及び薄膜トランジスタ基板
JPWO2015107606A1 (ja) * 2014-01-15 2017-03-23 株式会社Joled 表示装置及び薄膜トランジスタ基板
US10204973B2 (en) 2014-01-15 2019-02-12 Joled Inc. Display device and thin-film transistors substrate
US11424274B2 (en) 2020-01-30 2022-08-23 Seiko Epson Corporation Electro-optical device and electronic apparatus
US11662640B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device with interlayer insulating layers and contact holes, and electronic apparatus
US11664387B2 (en) 2020-01-30 2023-05-30 Seiko Epson Corporation Electro-optical device having openings with inner walls and electronic apparatus

Also Published As

Publication number Publication date
JP5919890B2 (ja) 2016-05-18

Similar Documents

Publication Publication Date Title
JP5834705B2 (ja) 電気光学装置、及び電子機器
JP5794013B2 (ja) 電気光学装置および電子機器
JP2014212191A (ja) 半導体装置、電気光学装置、半導体装置の製造方法、電気光学装置の製造方法、及び電子機器
JP2018101067A (ja) 電気光学装置、電子機器
JP2014137526A (ja) 電気光学装置用基板、電気光学装置、および電子機器
JP2012078624A (ja) 電気光学装置、電子機器
JP6251955B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP5919890B2 (ja) 電気光学装置、及び電子機器
JP2018136477A (ja) 電気光学装置、電子機器
JP2015094880A (ja) 電気光学装置、および電子機器
JP5978919B2 (ja) 液晶装置、及び電子機器
JP2013182144A (ja) 電気光学装置、及び電子機器
JP6303748B2 (ja) 電気光学装置、光学ユニット、及び電子機器
JP6044700B2 (ja) 電気光学装置、及び電子機器
JP2014142390A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2012181308A (ja) 電気光学装置および電子機器
JP5849605B2 (ja) 電気光学装置、及び電子機器
JP5754207B2 (ja) 液晶装置および電子機器
JP2017083679A (ja) 表示装置および電子機器
JP5975141B2 (ja) 電気光学装置および電子機器
JP2014182251A (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器
JP2015055816A (ja) 電気光学装置用基板、電気光学装置用基板の製造方法、電気光学装置、及び電子機器
JP2017097086A (ja) 液晶装置、及び電子機器
JP2014119683A (ja) 液晶装置、及び電子機器
JP6236827B2 (ja) 電気光学装置、電気光学装置の製造方法、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141024

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20150107

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151005

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151013

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160315

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160328

R150 Certificate of patent or registration of utility model

Ref document number: 5919890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150