JP2013179261A - スイッチング素子ユニット - Google Patents

スイッチング素子ユニット Download PDF

Info

Publication number
JP2013179261A
JP2013179261A JP2012263052A JP2012263052A JP2013179261A JP 2013179261 A JP2013179261 A JP 2013179261A JP 2012263052 A JP2012263052 A JP 2012263052A JP 2012263052 A JP2012263052 A JP 2012263052A JP 2013179261 A JP2013179261 A JP 2013179261A
Authority
JP
Japan
Prior art keywords
switching element
arrangement surface
terminal
connection electrode
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012263052A
Other languages
English (en)
Other versions
JP2013179261A5 (ja
JP5935672B2 (ja
Inventor
Hirohisa Toya
浩久 戸谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin AW Co Ltd
Original Assignee
Aisin AW Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2012263052A priority Critical patent/JP5935672B2/ja
Application filed by Aisin AW Co Ltd filed Critical Aisin AW Co Ltd
Priority to CN201380004115.1A priority patent/CN104160501B/zh
Priority to US14/359,486 priority patent/US9177948B2/en
Priority to PCT/JP2013/052429 priority patent/WO2013115395A1/en
Priority to KR1020147014786A priority patent/KR101691707B1/ko
Priority to EP13706754.2A priority patent/EP2766930B1/en
Publication of JP2013179261A publication Critical patent/JP2013179261A/ja
Publication of JP2013179261A5 publication Critical patent/JP2013179261A5/ja
Application granted granted Critical
Publication of JP5935672B2 publication Critical patent/JP5935672B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/12—Arrangements for reducing harmonics from ac input or output
    • H02M1/126—Arrangements for reducing harmonics from ac input or output using passive filters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】ユニット全体の小型化を図りつつ、平滑コンデンサを備えることが可能なスイッチング素子ユニットを実現する。
【解決手段】平滑コンデンサ５０の外面に形成された素子配置面Ｓ１が、平滑コンデンサ５０の電極の間に介在する誘電体部分５３と一体的に形成されており、素子配置面Ｓ１に、平滑コンデンサ５０の端子５１，５２に電気的に接続される電極であるコンデンサ接続電極Ｐ１，Ｐ２が形成されている。スイッチング素子１０は、当該スイッチング素子１０の端子とコンデンサ接続電極Ｐ１，Ｐ２とが電気的に接続された状態で、素子配置面Ｓ１に配置されている。
【選択図】図４

Description

本発明は、スイッチング素子を備えたスイッチング素子ユニットに関する。
半導体集積回路においては、スイッチングノイズにより誤動作が生じるのを防止する必要がある。このような誤動作の防止に関して、例えば特開平８−１８１４４５号公報（特許文献１）に記載された技術がある。なお、この背景技術の欄の説明では、〔〕内に特許文献１における符号を引用して説明する。特許文献１の図１には、ＬＳＩチップ〔１１〕が、セラミックス多層基板〔２０〕を介してプリント配線基板〔１４〕に配置される構成において、セラミックス多層基板〔２０〕の内部にコンデンサ部〔２３〕が内蔵される構成が記載されている。これにより、当該文献の段落００１６〜００１７に記載のように、スイッチングノイズをコンデンサ部〔２３〕によりフィルタリングして、ＬＳＩチップ〔１１〕に誤動作が生じるのを防止することが可能とされている。
ところで、スイッチング素子を備えたスイッチング素子ユニットにおいて、当該スイッチング素子に供給される直流電圧の変動を抑制する平滑コンデンサが備えられる場合がある。しかしながら、上記特許文献１に記載のコンデンサ部〔２３〕は、ＬＳＩチップ〔１１〕に誤動作が生じるのを防止することを目的として備えられるものであり、特許文献１には平滑コンデンサに言及した記載はない。
特開平８−１８１４４５号公報（段落００１６〜００１７、図１等）
そこで、ユニット全体の小型化を図りつつ、平滑コンデンサを備えることが可能なスイッチング素子ユニットの実現が望まれる。
本発明に係る、スイッチング素子と、当該スイッチング素子に供給される直流電圧の変動を抑制する平滑コンデンサと、を備えたスイッチング素子ユニットの特徴構成は、前記平滑コンデンサの外面に形成された素子配置面が、前記平滑コンデンサの電極の間に介在する誘電体部分と、一体的に形成されており、前記素子配置面に、前記平滑コンデンサの端子に電気的に接続される電極であるコンデンサ接続電極が形成されており、前記スイッチング素子は、当該スイッチング素子の端子と前記コンデンサ接続電極とが電気的に接続された状態で、前記素子配置面に配置されている点にある。
上記の特徴構成によれば、スイッチング素子が平滑コンデンサとは分離して配置される場合に比べて、スイッチング素子と平滑コンデンサとを電気的に接続する電気的接続経路の長さを短く抑えることができる。これにより、当該電気的接続経路のインダクタンスを小さく抑えて、スイッチング素子のスイッチング動作に伴うサージ電圧（一時的な電圧上昇分）を低く抑えることができる。この結果、サージ電圧の低下に応じてスイッチング素子の発熱量を低下させることができ、放熱のために必要な冷却機構を簡素なものとしてユニット全体の小型化を図ることができる。
また、サージ電圧の低下に応じてスイッチング素子及び周辺部品に要求される耐電圧性能を低く抑えることができるため、ユニット全体のコストの低減を図ることもできる。
さらに、上記の特徴構成によれば、素子配置面が平滑コンデンサの誘電体部分と一体的に形成されるため、素子配置面を当該誘電体部分と同時に形成して、スイッチング素子ユニットの製造工程の簡素化を図ることができる。
ここで、前記スイッチング素子は、前記素子配置面に対向する対向配置面を有し、前記対向配置面と前記素子配置面とが直接又は接合部材を介して当接するように、前記素子配置面に前記スイッチング素子が配置されている構成とすると好適である。
この構成によれば、スイッチング素子と平滑コンデンサとを電気的に接続する電気的接続経路の長さを短く抑えることが容易となる。また、スイッチング素子を素子配置面に対して面で当接させることができるため、スイッチング素子を安定的に配置することができる。
上記のように、前記対向配置面と前記素子配置面とが直接又は接合部材を介して当接する構成において、前記スイッチング素子は、前記対向配置面に、前記直流電圧の供給源に電気的に接続される主端子を備え、前記主端子が、前記コンデンサ接続電極に電気的に接続されている構成とすると好適である。
この構成によれば、スイッチング素子の主端子とコンデンサ接続電極との電気的接続構造を簡素なものとすることができる。
上記の各構成のスイッチング素子ユニットにおいて、前記スイッチング素子は、前記素子配置面に対向する対向配置面を有し、前記対向配置面に、前記スイッチング素子の制御用の制御端子が形成され、前記素子配置面に、前記制御端子に電気的に接続される制御用電極が形成されている構成とすると好適である。
この構成によれば、素子配置面に制御用電極が形成されるため、スイッチング素子が配置される素子配置面を有効に利用して、制御端子とスイッチング素子を制御する制御ユニットとの間の制御信号の経路を形成することができ、当該経路を形成するために必要となる空間を小さく抑えることができる。更に、制御端子が対向配置面に形成されるため、制御端子と制御用電極との電気的接続構造を簡素なものとすることができる。また、素子配置面に制御用抵抗が配置される場合に、制御端子と制御用抵抗との間の電気的接続経路の長さを短く抑えて、サージ電圧を低く抑えることができる。
また、前記スイッチング素子に対して電気的に並列に接続されるダイオード素子を更に備え、前記ダイオード素子が、前記素子配置面に配置されている構成とすると好適である。
この構成によれば、ダイオード素子が、素子配置面とは異なる面や平滑コンデンサとは異なる部材に配置される場合に比べて、スイッチング素子とダイオード素子とを電気的に並列に接続するための電気的接続構造を簡素なものとすることができ、結果、ユニット全体の小型化を図ることが容易となる。
上記のように、前記ダイオード素子が前記素子配置面に配置される構成において、前記スイッチング素子の前記素子配置面に対向する対向配置面が、第一対向配置面であり、前記ダイオード素子は、前記素子配置面に対向する第二対向配置面に、前記コンデンサ接続電極と電気的に接続される端子を備え、前記第二対向配置面と前記素子配置面とが直接又は接合部材を介して当接するように、前記素子配置面に前記ダイオード素子が配置されている構成とすると好適である。
この構成によれば、ダイオード素子と平滑コンデンサとを電気的に接続するための電気的接続構造を簡素なものとすることができる。また、ダイオード素子を素子配置面に対して面で当接させることができるため、ダイオード素子を安定的に配置することができる。
上記の各構成のスイッチング素子ユニットにおいて、電気的に互いに直列に接続されてスイッチング素子直列回路を形成する２つの前記スイッチング素子が、前記素子配置面に配置されており、前記素子配置面に、前記スイッチング素子直列回路の第一端部と前記平滑コンデンサの第一端子とを電気的に接続する第一コンデンサ接続電極と、前記スイッチング素子直列回路の第二端部と前記平滑コンデンサの第二端子とを電気的に接続する第二コンデンサ接続電極と、２つの前記スイッチング素子間を電気的に接続する素子間接続電極と、が形成されている構成とすると好適である。
この構成によれば、スイッチング素子直列回路を構成する２つのスイッチング素子として、同じ構成のものを用いる場合に、これら２つのスイッチング素子の向きを揃えて素子配置面に配置することが可能となる。よって、２つのスイッチング素子の向きを異ならせて素子配置面に配置する必要がある場合に比べて、製造工程の簡素化を図ることができる。
上記のように、前記素子配置面に、前記第一コンデンサ接続電極、前記第二コンデンサ接続電極、及び素子間接続電極が形成されている構成において、素子間接続電極が、前記素子配置面の延在方向における前記第一コンデンサ接続電極と前記第二コンデンサ接続電極との間に配置されている構成とすると好適である。
この構成によれば、第一コンデンサ接続電極、第二コンデンサ接続電極、及び素子間接続電極の素子配置面の延在方向における並び順が、スイッチング素子直列回路の第一端部と第二端部との間を結ぶ電気的経路における各電極の配置順と一致する。よって、各電極間に必要となる絶縁距離を短く抑えることができるとともに、電極以外に設けられる配線構造の簡素化を図ることができる。
また、前記スイッチング素子直列回路を形成する２つの前記スイッチング素子の内、前記第一端部側に配置されるスイッチング素子が第一スイッチング素子であり、前記第二端部側に配置されるスイッチング素子が第二スイッチング素子であり、前記第一コンデンサ接続電極と前記第一スイッチング素子とを電気的に接続する第一接続部材と、前記素子間接続電極と前記第二スイッチング素子とを電気的に接続する第二接続部材と、を更に備え、前記第一接続部材は、前記第一コンデンサ接続電極に直接又は接合部材を介して当接する第一部分と、前記第一スイッチング素子に直接又は接合部材を介して当接する第二部分とを有し、前記第二接続部材は、前記素子間接続電極に直接又は接合部材を介して当接する第一部分と、前記第二スイッチング素子に直接又は接合部材を介して当接する第二部分とを有する構成とすると好適である。
この構成によれば、第一接続部材や第二接続部材の構成を簡素なものとして、第一コンデンサ接続電極と第一スイッチング素子とを電気的に接続する電気的接続経路の長さや、素子間接続電極と第二スイッチング素子とを電気的に接続する電気的接続経路の長さを短く抑えることが容易となる。
上記の各構成のスイッチング素子ユニットにおいて、直流電圧を交流電圧に変換する直流交流変換回路を構成する６個の前記スイッチング素子が、前記素子配置面に配置されている構成とすると好適である。
この構成によれば、本発明に係るスイッチング素子ユニットを、直流電圧と三相交流電圧との間の変換を行う直流交流変換回路に適用する場合において、ユニット全体の小型化を図るとともにユニット全体のコストの低減を図るのが容易となる。
また、前記誘電体部分がセラミック材料で形成されている構成とすると好適である。
この構成によれば、平滑コンデンサの耐サージ電圧性能を高めることが容易となる。
本発明の実施形態に係るスイッチング素子ユニットの斜視図である。 本発明の実施形態に係るスイッチング素子ユニットの図１とは異なる方向から見た斜視図である。 本発明の実施形態に係るスイッチング素子ユニットの平面図である。 図３におけるＩＶ−ＩＶ断面図である。 図３におけるＶ−Ｖ断面図である。 本発明の実施形態に係る第一平滑コンデンサの平面図である。 本発明の実施形態に係るインバータ回路の構成を示す模式図である。 本発明のその他の実施形態に係るスイッチング素子ユニットの平面図である。
本発明の実施形態について、図面を参照して説明する。ここでは、本発明に係るスイッチング素子ユニットを、回転電機２を制御するためのインバータ回路９１（図７参照）に適用した場合を例として説明する。すなわち、本実施形態では、スイッチング素子ユニット１を構成するスイッチング素子１０は、直流電力と交流電力との間の電力変換を行う電子素子とされる。
以下の説明では、特に断らない限り、「上」は図１におけるＺ方向を指し、「下」は図１における−Ｚ方向を指すものとする。なお、Ｚ方向は、図２及び図４に示すように、素子配置面Ｓ１に直交する方向に沿って、素子配置面Ｓ１から当該素子配置面Ｓ１に配置されたスイッチング素子１０側へ向かう方向（すなわち、素子配置面Ｓ１の外方へ向かう法線ベクトルの方向）である。また、Ｘ方向は、素子配置面Ｓ１に平行な面において、第一平滑コンデンサ５０の第一端子５１から第二端子５２へ向かう方向である。さらに、Ｘ方向、Ｙ方向、及びＺ方向が順に右手系の直交座標系をなすように、Ｙ方向を規定している。すなわち、互いに直交するＸ方向及びＹ方向の双方は、素子配置面Ｓ１に平行な方向である。本実施形態では、インバータ回路９１が本発明における「直流交流変換回路」に相当する。
１．スイッチング素子ユニットの概略構成
図１〜図３に示すように、スイッチング素子ユニット１は、スイッチング素子１０と第一平滑コンデンサ５０とを備え、本実施形態では更に、スイッチング素子１０に対して電気的に並列に接続されるダイオード素子２０を備えている。第一平滑コンデンサ５０は、スイッチング素子１０に供給される直流電圧の変動を抑制する（すなわち、当該直流電圧を平滑化する）回路部品である。本実施形態では、図７に示すように、回転電機２を駆動する回転電機駆動回路は、インバータ回路９１に加えて昇圧回路９２を備えており、平滑コンデンサとして第一平滑コンデンサ５０に加えて第二平滑コンデンサ６０が回転電機駆動回路に備えられている。昇圧回路９２は、直流電源３の直流電圧を昇圧するための回路であり、２つのスイッチング素子１０、当該２つのスイッチング素子１０のそれぞれに電気的に並列に接続された合計２つのダイオード素子２０、及びリアクトル８２を備えて構成されている。リアクトル８２には、スイッチング素子１０のスイッチングに応じて断続的にエネルギが蓄積される。直流電源３は、例えば、バッテリ、キャパシタ等により構成される。
第一平滑コンデンサ５０は、インバータ回路９１の直流側に電気的に並列に接続され、インバータ回路９１を構成するスイッチング素子１０に供給される直流電圧の変動を抑制する。第一平滑コンデンサ５０には、電源のオフ時等に第一平滑コンデンサ５０に蓄えられた電荷を放電するための放電抵抗８１が電気的に並列に接続されている。第二平滑コンデンサ６０は、直流電源３に電気的に並列に接続され、昇圧回路９２を構成するスイッチング素子１０に供給される直流電圧の変動を抑制する。すなわち、第一平滑コンデンサ５０は、昇圧回路９２による昇圧後の電圧を平滑化する昇圧後平滑コンデンサであり、第二平滑コンデンサ６０は、昇圧回路９２による昇圧前の電圧を平滑化する昇圧前平滑コンデンサである。本実施形態では、インバータ回路９１を構成するスイッチング素子１０（後述する上段側スイッチング素子１０ａ及び下段側スイッチング素子１０ｂ）が本発明における「スイッチング素子」に相当し、第一平滑コンデンサ５０が本発明における「平滑コンデンサ」に相当する。
第一平滑コンデンサ５０の外面には素子配置面Ｓ１が形成されている。本実施形態では、第一平滑コンデンサ５０は直方体状の外形を有し、第一平滑コンデンサ５０の上側の外面である上面（Ｚ方向側を向く面）に、平面状の素子配置面Ｓ１が形成されている。図６に示すように、本実施形態では、素子配置面Ｓ１は平面視で矩形状に形成されている。
素子配置面Ｓ１には、詳細は後述するが、第一平滑コンデンサ５０の端子に電気的に接続される電極であるコンデンサ接続電極Ｐ１，Ｐ２が形成されており、スイッチング素子１０が、当該スイッチング素子１０の端子とコンデンサ接続電極Ｐ１，Ｐ２とが電気的に接続された状態で、素子配置面Ｓ１に配置（言い換えれば、実装）されている。本実施形態では更に、スイッチング素子１０に対して電気的に並列に接続されるダイオード素子２０も、当該ダイオード素子２０の端子とコンデンサ接続電極Ｐ１，Ｐ２とが電気的に接続された状態で、素子配置面Ｓ１に配置（言い換えれば、実装）されている。これらのスイッチング素子１０やダイオード素子２０は、素子配置面Ｓ１或いは当該素子配置面Ｓ１に形成された電極に対して上側から載るように配置（すなわち載置）されている。素子配置面Ｓ１に形成されるコンデンサ接続電極Ｐ１，Ｐ２、並びに後述する素子間接続電極Ｐ３、制御用電極Ｐ４、及び放電抵抗用電極Ｐ５は、例えば、導体箔（銅箔等）により形成された電極とすることができる。また、このような電極は、例えば、印刷技術を用いて素子配置面Ｓ１に形成することができる。
第一平滑コンデンサ５０は、正極側の端子として第一端子５１を備え、負極側の端子として第二端子５２を備えている。これらの端子５１，５２は、直流電源３及び昇圧回路９２との間で直流電力の入出力を行う端子として機能するとともに、インバータ回路９１との間で直流電力の入出力を行う端子としても機能する。本実施形態では、図４に示すように、第一端子５１は、第一平滑コンデンサ５０の−Ｘ方向側の端部に配置されており、第二端子５２は、第一平滑コンデンサ５０のＸ方向側の端部に配置されている。そして、第一端子５１及び第二端子５２の双方は、第一平滑コンデンサ５０の上面に露出するように形成されている。すなわち、本実施形態では、第一平滑コンデンサ５０の上面には、第一端子５１の上端部により形成される部分と、第二端子５２の上端部により形成される部分とが含まれる。更に、本実施形態では、第一端子５１は、図１、図２、図４に示すように、第一平滑コンデンサ５０の−Ｘ方向側の側面（側方側の外面、以下同様）に露出するとともに、第一平滑コンデンサ５０のＹ方向及び−Ｙ方向の両側の側面に露出するように形成されている。また、本実施形態では、第二端子５２は、図１、図２、図４に示すように、第一平滑コンデンサ５０のＸ方向側の側面に露出するとともに、第一平滑コンデンサ５０のＹ方向及び−Ｙ方向の両側の側面に露出するように形成されている。
本実施形態では、第一平滑コンデンサ５０は、電極の間に介在する誘電体部分５３がセラミック材料で形成されたセラミックコンデンサとされている。このセラミック材料は、例えば、チタン酸バリウム、チタン酸ストロンチウム、又はアルミナ等とされる。具体的には、図４及び図５に模式的に示すように、第一平滑コンデンサ５０は、積層セラミックコンデンサとされ、誘電体部分５３が内部電極５４を介して積層方向（ここでは上下方向）に積層した構造を有している。内部電極５４は、第一端子５１に電気的に接続された正極側の内部電極５４と、第二端子５２に電気的に接続された負極側の内部電極５４とが、積層方向に交互に配置されている。正極側の内部電極５４は、第一平滑コンデンサ５０の内部を、第一端子５１からＸ方向側に延びるように形成されており、負極側の内部電極５４は、第一平滑コンデンサ５０の内部を、第二端子５２から−Ｘ方向側に延びるように形成されている。本実施形態では、内部電極５４は、素子配置面Ｓ１に平行に延びるように形成されている。第一端子５１及び第二端子５２の双方は外部電極として機能し、第一平滑コンデンサ５０の積層方向の全域に亘って延びるように形成されている。なお、図４及び図５では、誘電体部分５３の積層数が「５」となるように示しているが、誘電体部分５３の実際の積層数は任意の値とすることができる。例えば、第一平滑コンデンサ５０として、誘電体部分５３の積層数が１００以上のものを用いることができる。
そして、第一平滑コンデンサ５０の外面に形成される素子配置面Ｓ１は、誘電体部分５３と一体的に形成されている。具体的には、本実施形態では、第一平滑コンデンサ５０の上面（具体的には端子５１，５２を除く部分）は、上側の端部に配置された誘電体部分５３により形成され、第一平滑コンデンサ５０の下側の外面である下面（具体的には端子５１，５２を除く部分）は、下側の端部に配置された誘電体部分５３により形成されている。すなわち、本実施形態では、素子配置面Ｓ１が形成される第一平滑コンデンサ５０の上面（具体的には、当該上面における端子５１，５２を除く部分）と、第一平滑コンデンサ５０の下面（具体的には、当該下面における端子５１，５２を除く部分）とは、誘電体部分５３と同じ材料で一体的に形成されている。このような第一平滑コンデンサ５０として、公知の各種技術を用いて製造されたものを採用することができる。例えば、第一平滑コンデンサ５０として、ＬＴＣＣ（Low Temperature Co-fired Ceramics）技術を用いて低温同時焼成により製造されたものを採用することができる。この場合、素子配置面Ｓ１に形成される電極（例えばコンデンサ接続電極Ｐ１，Ｐ２等）を構成する材料として、誘電体部分５３を焼成により形成する際に当該電極も同時に形成することが可能な融点を持つ材料（例えば、内部電極５４と同じ材料）を用いると好適である。
また、第一平滑コンデンサ５０として、微粒子をエアロゾル化して噴射することにより膜を形成する技術（エアロゾルデポジション技術）を用いて製造されたものを採用することも可能である。具体的には、エアロゾルデポジション技術を用いて誘電体部分５３と内部電極５４とを積層方向に交互に形成することにより製造されたコンデンサを、第一平滑コンデンサ５０として用いることができる。この場合、素子配置面Ｓ１上に形成される電極（例えばコンデンサ接続電極Ｐ１，Ｐ２等）も、エアロゾルデポジション技術を用いて形成された構成とすることができる。誘電体部分５３を形成するための微粒子として、例えば、Ａｌ２Ｏ３、ＡｌＮ、Ｓｉ３Ｎ４、ＢＮ、ＭｇＯ、及びＢａＴｉＯ３のうちの何れか１つ又は複数の材料により構成された微粒子を用いることができる。例えば、アルミナ微粒子（セラミック微粒子の一例）を用いて誘電体部分５３が形成された構成とすることができる。また、内部電極５４を形成するための微粒子として、例えば、Ｃｕ又はＡｇ等の材料により構成された微粒子を用いることができる。
２．スイッチング素子直列回路の構成
次に、スイッチング素子ユニット１が備えるスイッチング素子１０により形成される、スイッチング素子直列回路７０について説明する。図２及び図３に示すように、本実施形態では、素子配置面Ｓ１には２つのスイッチング素子１０が配置されている。そして、以下に説明するように、これら２つのスイッチング素子１０が電気的に互いに直列に接続されることにより、図７に示すスイッチング素子直列回路７０が形成されている。言い換えれば、スイッチング素子直列回路７０を形成する２つのスイッチング素子１０は、同じ素子配置面Ｓ１に配置されている。
図７に示すように、スイッチング素子直列回路７０は、直流電源３の正極側に接続される第一端部７１と、直流電源３の負極側（例えば、グランド側）に接続される第二端部７２とを備えている。なお、本実施形態では、スイッチング素子直列回路７０の第一端部７１は、昇圧回路９２を構成するスイッチング素子１０及びリアクトル８２を介して直流電源３の正極に電気的に接続されており、昇圧回路９２により昇圧された直流電圧が、スイッチング素子直列回路７０の第一端部７１に供給される。
スイッチング素子直列回路７０は、直流電圧を交流電圧に変換するインバータ回路９１の１つのレッグ（上段アームと下段アームとの組）を構成している。本実施形態では、図７に示すように、交流電圧の供給対象の回転電機２は、三相交流で駆動される交流電動機とされており、三相（Ｕ相、Ｖ相、Ｗ相）のそれぞれに対応する合計３つのレッグ（アーム組）が電気的に並列に接続されて、インバータ回路９１が形成されている。図７では煩雑さを避けるため、Ｕ相に対応するレッグにのみ、スイッチング素子直列回路を表す「７０」の符号、第一端部を表す「７１」の符号、及び第二端部を表す「７２」の符号を付している。また、本実施形態では、各レッグ（各スイッチング素子直列回路７０）に対して１つの第一平滑コンデンサ５０が電気的に並列に接続されているが、図７では煩雑さを避けるために、３つのレッグ全体に１つの第一平滑コンデンサ５０を接続した例を示している。インバータ回路９１の制御対象の回転電機２は、例えば、電動車両やハイブリッド車両等に車輪の駆動力源として備えられる回転電機とすることができる。本願明細書では、「回転電機」は、モータ（電動機）、ジェネレータ（発電機）、及び必要に応じてモータ及びジェネレータの双方の機能を果たすモータ・ジェネレータのいずれをも含む概念として用いている。
図７に示すように、スイッチング素子直列回路７０の第一端部７１は、第一平滑コンデンサ５０の正極側の端子である第一端子５１に電気的に接続され、スイッチング素子直列回路７０の第二端部７２は、第一平滑コンデンサ５０の負極側の端子である第二端子５２に電気的に接続されている。また、スイッチング素子直列回路７０を構成する２つのスイッチング素子１０のそれぞれには、ダイオード素子２０が電気的に並列に接続されている。以下、このような電気的接続構成を実現するためのスイッチング素子ユニット１の構成について説明する。
上述したように、素子配置面Ｓ１には、第一平滑コンデンサ５０の端子５１，５２に電気的に接続されたコンデンサ接続電極Ｐ１，Ｐ２が形成されている。具体的には、図６に示すように、第一端子５１に電気的に接続された第一コンデンサ接続電極Ｐ１と、第二端子５２に電気的に接続された第二コンデンサ接続電極Ｐ２とが、素子配置面Ｓ１に形成されている。本実施形態では更に、第一端子５１に電気的に接続された部分と第二端子５２に電気的に接続された部分との双方を有する放電抵抗用電極Ｐ５が、素子配置面Ｓ１に形成されている。第一コンデンサ接続電極Ｐ１、及び放電抵抗用電極Ｐ５の第一端子５１に電気的に接続される部分のそれぞれは、第一端子５１の上面の一部を覆うように形成されることで、当該第一端子５１と導通している。また、第二コンデンサ接続電極Ｐ２、及び放電抵抗用電極Ｐ５の第二端子５２に電気的に接続される部分のそれぞれは、第二端子５２の上面の一部を覆うように形成されることで、当該第二端子５２と導通している。
後述するように、第一コンデンサ接続電極Ｐ１や第二コンデンサ接続電極Ｐ２は、スイッチング素子１０と第一平滑コンデンサ５０とを電気的に接続するための電極である。よって、本実施形態では、第一端子５１及び第二端子５２の上面により、第一平滑コンデンサ５０の外部電極におけるインバータ回路９１側との接続部が形成されている。なお、詳細な説明は省略するが、第一平滑コンデンサ５０の外部電極における直流電源３側との接続部も、第一端子５１及び第二端子５２の上面により形成される構成とすることができる。第一平滑コンデンサ５０の外部電極における直流電源３側との接続部が、第一端子５１及び第二端子５２の側面又は下面により形成される構成とすることも可能である。
また、図６に示すように、素子配置面Ｓ１には、上記３つの電極Ｐ１，Ｐ２，Ｐ５に加えて、素子間接続電極Ｐ３と制御用電極Ｐ４とが形成されている。これらの電極Ｐ３，Ｐ４は、第一平滑コンデンサ５０の端子５１，５２とは電気的に絶縁された電極である。ここで、「電気的に絶縁」とは、素子配置面Ｓ１上で電気的に絶縁されていることを意味し、素子配置面Ｓ１に配置される回路素子や配線部材等を介して第一平滑コンデンサ５０の端子と電気的に接続される場合を含む概念として用いている。
図６に示すように、素子間接続電極Ｐ３は、素子配置面Ｓ１の延在方向（ここではＸ方向）における第一コンデンサ接続電極Ｐ１と第二コンデンサ接続電極Ｐ２との間に配置されている。そして、本実施形態では、第一コンデンサ接続電極Ｐ１、第二コンデンサ接続電極Ｐ２、及び素子間接続電極Ｐ３は、Ｘ方向視で重複する部分を有するように形成されている。すなわち、第一コンデンサ接続電極Ｐ１が形成されているＹ方向の領域、第二コンデンサ接続電極Ｐ２が形成されているＹ方向の領域、及び素子間接続電極Ｐ３が形成されているＹ方向の領域の３つの領域の全てに含まれるＹ方向の領域が存在し、素子間接続電極Ｐ３は、第一コンデンサ接続電極Ｐ１と第二コンデンサ接続電極Ｐ２とによりＸ方向の両側から挟まれるように形成されている。また、これら３つの電極Ｐ１〜Ｐ３のそれぞれは、矩形状に形成されている。なお、本例では、素子間接続電極Ｐ３は、図３に示すように、第二接続部材６２（後述する）が配置されるＸ方向側の一部において、矩形状部分に対して−Ｙ方向側に突出する部分を有している。本実施形態では、この突出部分に、回転電機２のコイルに接続された接続部材（図示せず）が接続される。
図３に示すように、スイッチング素子直列回路７０を構成する２つのスイッチング素子１０は、Ｘ方向に並ぶように素子配置面Ｓ１に配置されている。本実施形態では、図６に示すように、素子配置面Ｓ１は長辺と短辺とを有する長方形状に形成されており、Ｘ方向が長辺の延在方向と平行となり、Ｙ方向が短辺の延在方向と平行となっている。そして、スイッチング素子１０に対して電気的に並列に接続されるダイオード素子２０が、当該スイッチング素子１０とＹ方向に並ぶように素子配置面Ｓ１に配置されている。具体的には、ダイオード素子２０は、接続対象のスイッチング素子１０のＹ方向側に、当該スイッチング素子１０に隣接して配置されている。ここで、「隣接して配置」とは、素子配置面Ｓ１の延在方向（ここではＹ方向）におけるスイッチング素子１０とダイオード素子２０との間に他の回路素子が配置されていないことを意味し、また、スイッチング素子１０とダイオード素子２０との間の離間距離が零である状態（すなわち、それぞれの外面同士が接触している状態）と当該離間距離が零より大きい状態の双方を含む概念として用いている。
スイッチング素子１０は、図５及び図７に示すように、一対の主端子１２，１３と制御端子１１とを有している。なお、主端子１２，１３は、直流電圧の供給源（本例では直流電源３）に電気的に接続される端子である。ここで、一対の主端子１２，１３の内、高電位側の端子を正極側主端子１２とし、低電位側の端子を負極側主端子１３とする。そして、ダイオード素子２０は、正極側主端子１２にカソード端子が電気的に接続され、負極側主端子１３にアノード端子が電気的に接続されるように、スイッチング素子１０に対して電気的に逆並列の関係で接続されている。すなわち、ダイオード素子２０は、ＦＷＤ（Free Wheel Diode）として機能する。制御端子１１は、スイッチング素子１０をオンオフ制御するための制御用の端子であり、スイッチング素子１０のオン状態では、正極側主端子１２と負極側主端子１３とが導通し、スイッチング素子１０のオフ状態では、正極側主端子１２と負極側主端子１３との導通が遮断される。
図７に示すように、２つのスイッチング素子１０の内の高電位側に配置された上段側スイッチング素子１０ａの正極側主端子１２が、スイッチング素子直列回路７０の第一端部７１に電気的に接続されている。すなわち、上段側スイッチング素子１０ａは、スイッチング素子直列回路７０を構成する２つのスイッチング素子１０の内の、第一端部７１側に配置されるスイッチング素子である。また、２つのスイッチング素子１０の内の低電位側に配置された下段側スイッチング素子１０ｂの負極側主端子１３が、スイッチング素子直列回路７０の第二端部７２に電気的に接続されている。すなわち、下段側スイッチング素子１０ｂは、スイッチング素子直列回路７０を構成する２つのスイッチング素子１０の内の、第二端部７２側に配置されるスイッチング素子である。そして、上段側スイッチング素子１０ａの負極側主端子１３と、下段側スイッチング素子１０ｂの正極側主端子１２との接続点（スイッチング素子直列回路７０の直列接続点）が、回転電機２のコイルに電気的に接続されている。本実施形態では、上段側スイッチング素子１０ａが本発明における「第一スイッチング素子」に相当し、下段側スイッチング素子１０ｂが本発明における「第二スイッチング素子」に相当する。
本実施形態では、図７に示すように、スイッチング素子１０はＩＧＢＴ（insulated gate bipolar transistor）とされ、正極側主端子１２はコレクタ端子により構成され、負極側主端子１３はエミッタ端子により構成され、制御端子１１はゲート端子により構成されている。そして、制御端子１１は、ゲート抵抗８３（図３、図５参照）を介して図示しない制御ユニットに電気的に接続されており、各スイッチング素子１０は制御端子１１に印加されるゲート電圧に応じて、個別にスイッチング制御される。なお、スイッチング素子１０として、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）等を用いることも可能である。
図５に示すように、正極側主端子１２と負極側主端子１３とのそれぞれは、外形が直方体状に形成されたスイッチング素子１０における、互いに反対側を向く外面に分かれて形成されている。具体的には、スイッチング素子１０は、正極側主端子１２が形成された外面と、負極側主端子１３が形成された外面とを有し、これら２つの外面は、互いに逆方向を向くとともに互いに平行な面とされている。そして、スイッチング素子１０は、負極側主端子１３が形成された外面が素子配置面Ｓ１に対向する第一対向配置面Ｓ２となるように、素子配置面Ｓ１に配置されている。すなわち、スイッチング素子１０が素子配置面Ｓ１に配置された状態で、スイッチング素子１０の上面に正極側主端子１２が配置され、スイッチング素子１０の下面に負極側主端子１３が配置される。そして、本実施形態では、制御端子１１は、負極側主端子１３が形成されているスイッチング素子１０の外面において、当該負極側主端子１３とは絶縁距離を隔てて配置されている。すなわち、本実施形態では、スイッチング素子１０が有する第一対向配置面Ｓ２に、主端子１２，１３（具体的には負極側主端子１３）が形成されており、更に本実施形態では、当該第一対向配置面Ｓ２に、制御端子１１も形成されている。
スイッチング素子１０は、第一対向配置面Ｓ２と素子配置面Ｓ１とが直接又は接合部材を介して当接するように、素子配置面Ｓ１に配置されている。なお、「素子配置面Ｓ１と直接又は接合部材を介して当接」というときの素子配置面Ｓ１には、当該素子配置面Ｓ１に形成された電極が含まれる。具体的には、図３〜図５に示すように、上段側スイッチング素子１０ａは、接合材料９３を介して素子間接続電極Ｐ３に上側から載るように配置されており、上段側スイッチング素子１０ａに対して電気的に並列に接続されるダイオード素子２０である上段側ダイオード素子２０ａも、接合材料９３を介して素子間接続電極Ｐ３に上側から載るように配置されている。なお、本例では、ダイオード素子２０の下面にはアノード端子が形成されており、ダイオード素子２０の上面にはカソード端子が形成されている。すなわち、ダイオード素子２０の下面は、素子配置面Ｓ１に対向する第二対向配置面Ｓ３とされ、第二対向配置面Ｓ３と素子配置面Ｓ１とが直接又は接合部材を介して当接するように、ダイオード素子２０が素子配置面Ｓ１に配置されている。そして、本実施形態では、第二対向配置面Ｓ３にアノード端子が形成されている。なお、接合材料９３は、例えばハンダや導電性ペースト等の、導電性材料により構成される。これにより、上段側スイッチング素子１０ａの下面に形成された負極側主端子１３と、上段側ダイオード素子２０ａの下面に形成されたアノード端子とが、素子間接続電極Ｐ３に対して電気的に接続される。接合材料９３が、本発明における「接合部材」に相当する。
また、下段側スイッチング素子１０ｂは、接合材料９３を介して第二コンデンサ接続電極Ｐ２に上側から載るように配置されており、下段側スイッチング素子１０ｂに対して電気的に並列に接続されるダイオード素子２０である下段側ダイオード素子２０ｂも、接合材料９３を介して第二コンデンサ接続電極Ｐ２に上側から載るように配置されている。これにより、下段側スイッチング素子１０ｂの下面に形成された負極側主端子１３と、下段側ダイオード素子２０ｂの下面に形成されたアノード端子とが、第二コンデンサ接続電極Ｐ２に対して電気的に接続される。なお、第二コンデンサ接続電極Ｐ２は、第二端子５２に電気的に接続されており、下段側スイッチング素子１０ｂの負極側主端子１３と、下段側ダイオード素子２０ｂのアノード端子とは、第二コンデンサ接続電極Ｐ２を介して第二端子５２に電気的に接続される。このように、第二コンデンサ接続電極Ｐ２は、下段側スイッチング素子１０ｂの負極側主端子１３により構成されるスイッチング素子直列回路７０の第二端部７２と、第一平滑コンデンサ５０の第二端子５２とを電気的に接続するための電極である。
図１及び図２に示すように、上段側スイッチング素子１０ａの上面に形成された正極側主端子１２（図４、図５参照）と、上段側ダイオード素子２０ａの上面に形成されたカソード端子とを、第一コンデンサ接続電極Ｐ１に対して電気的に接続するように、導電性の第一接続部材６１が配置されている。すなわち、第一接続部材６１は、第一コンデンサ接続電極Ｐ１と上段側スイッチング素子１０ａとを電気的に接続する。具体的には、図４に示すように、第一接続部材６１は、接合材料９３を介して第一コンデンサ接続電極Ｐ１に上側から載るように配置された第一部分６１ａと、接合材料９３を介して上段側スイッチング素子１０ａ及び上段側ダイオード素子２０ａに上側から載るように配置された第二部分６２ｂとを有する。すなわち、第一部分６１ａは、第一接続部材６１における、第一コンデンサ接続電極Ｐ１に直接又は接合部材を介して当接する部分である。また、第二部分６１ｂは、第一接続部材６１における、上段側スイッチング素子１０ａに直接又は接合部材を介して当接する部分であり、本実施形態では、上段側ダイオード素子２０ａに直接又は接合部材を介して当接する部分でもある。これにより、上段側スイッチング素子１０ａの正極側主端子１２と、上段側ダイオード素子２０ａのカソード端子とが、第一コンデンサ接続電極Ｐ１に対して電気的に接続される。なお、第一コンデンサ接続電極Ｐ１は、第一端子５１に電気的に接続されており、上段側スイッチング素子１０ａの正極側主端子１２と、上段側ダイオード素子２０ａのカソード端子とは、第一コンデンサ接続電極Ｐ１を介して第一端子５１に電気的に接続される。このように、第一コンデンサ接続電極Ｐ１は、上段側スイッチング素子１０ａの正極側主端子１２により構成されるスイッチング素子直列回路７０の第一端部７１と、第一平滑コンデンサ５０の第一端子５１とを電気的に接続するための電極である。
また、図１及び図２に示すように、下段側スイッチング素子１０ｂの上面に形成された正極側主端子１２（図４参照）と、下段側ダイオード素子２０ｂの上面に形成されたカソード端子とを、素子間接続電極Ｐ３に対して電気的に接続するように、導電性の第二接続部材６２が配置されている。すなわち、第二接続部材６２は、素子間接続電極Ｐ３と下段側スイッチング素子１０ｂとを電気的に接続する。具体的には、図４に示すように、第二接続部材６２は、接合材料９３を介して素子間接続電極Ｐ３に上側から載るように配置された第一部分６２ａと、接合材料９３を介して下段側スイッチング素子１０ｂ及び下段側ダイオード素子２０ｂに上側から載るように配置された第二部分６２ｂとを有する。すなわち、第一部分６２ａは、第二接続部材６２における、素子間接続電極Ｐ３に直接又は接合部材を介して当接する部分である。また、第二部分６２ｂは、第二接続部材６２における、下段側スイッチング素子１０ｂに直接又は接合部材を介して当接する部分であり、本実施形態では、下段側ダイオード素子２０ｂに直接又は接合部材を介して当接する部分でもある。これにより、下段側スイッチング素子１０ｂの正極側主端子１２と、下段側ダイオード素子２０ｂのカソード端子とが、素子間接続電極Ｐ３に対して電気的に接続される。この結果、素子間接続電極Ｐ３を介して、上段側スイッチング素子１０ａの負極側主端子１３及び上段側ダイオード素子２０ａのアノード端子が、下段側スイッチング素子１０ｂの正極側主端子１２及び下段側ダイオード素子２０ｂのカソード端子に電気的に接続される。このように、素子間接続電極Ｐ３は、２つのスイッチング素子１０間（具体的には、上段側スイッチング素子１０ａと下段側スイッチング素子１０ｂとの間）を電気的に接続するための電極である。
本実施形態では、図１、図４等に示すように、第一接続部材６１及び第二接続部材６２は、上面に平坦部分を有する。そして、図示は省略するが、この平坦部分の上側に、絶縁部材を介してヒートシンクが配置されている。この絶縁部材は、電気的絶縁性及び熱伝導性の双方を備える。これにより、スイッチング素子１０とヒートシンクとの間の電気的絶縁性を確保しつつ、スイッチング素子１０の熱を効率良く接続部材６１，６２を介してヒートシンクに伝達させることが可能となっている。このように、接続部材６１，６２は、接続部材（バスバー）としての機能に加えて、ヒートスプレッダとしての機能も有している。
制御用電極Ｐ４は、制御端子１１に電気的に接続される制御用の電極である。具体的には、制御用電極Ｐ４は、図５に示すように、制御端子１１の下側に配置されて当該制御端子１１に電気的に接続された部分と、当該部分とは−Ｙ方向側に分離された部分（分離部分）とを有し、これら２つの部分を電気的に接続するようにゲート抵抗８３が上側から載るように配置されている。また、図示は省略するが、上記分離部分にはフレキシブルプリント基板の接続端子が形成されており、制御端子１１は当該フレキシブルプリント基板を介して、スイッチング制御信号（本例ではゲート駆動信号）を生成する制御ユニット（図示せず）に電気的に接続されている。なお、フレキシブルプリント基板は、柔軟性があり大きく変形させることが可能なプリント基板である。
また、放電抵抗用電極Ｐ５は、第一平滑コンデンサ５０に電気的に並列に接続される放電抵抗８１（図７参照）を配置するための電極である。具体的には、図６に示すように、放電抵抗用電極Ｐ５は、互いにＸ方向に分離された２つの部分である、第一端子５１に電気的に接続された部分と、第二端子５２に電気的に接続された部分とを有する。そして、図１に示すように、これら２つの部分を電気的に接続するように、放電抵抗８１が上側から載るように配置されている。
３．その他の実施形態
最後に、本発明に係るスイッチング素子ユニットの、その他の実施形態について説明する。なお、以下のそれぞれの実施形態で開示される構成は、矛盾が生じない限り、他の実施形態で開示される構成と組み合わせて適用することが可能である。
（１）上記の実施形態では、素子配置面Ｓ１が、誘電体部分５３と同じ材料で形成された構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、素子配置面Ｓ１が、当該誘電体部分５３とは別の材料で形成された構成とすることも可能である。また、上記の実施形態では、素子配置面Ｓ１に２つのスイッチング素子１０が配置された構成を例として説明したが、素子配置面Ｓ１に配置されるスイッチング素子１０の個数は適宜変更可能であり、奇数個（例えば１個）のスイッチング素子１０が素子配置面Ｓ１に配置された構成とすることも可能である。
（２）上記の実施形態では、スイッチング素子１０が有する第一対向配置面Ｓ２に、制御端子１１が形成されている構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、スイッチング素子１０における第一対向配置面Ｓ２以外の外面（例えば上側の外面である上面）に制御端子１１が形成された構成とすることも可能である。この場合、例えば、ワイヤ部材を介して制御端子１１が制御用電極Ｐ４に電気的に接続される構成とすることができる。また、この場合、素子配置面Ｓ１に、制御用電極Ｐ４が形成されず、制御端子１１が素子配置面Ｓ１を介することなく、スイッチング制御信号（本例ではゲート駆動信号）を生成する制御ユニット（図示せず）に電気的に接続される構成とすることも可能である。
（３）上記の実施形態では、スイッチング素子１０に対して電気的に並列に接続されるダイオード素子２０が、当該スイッチング素子１０に隣接して素子配置面Ｓ１に配置される構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、素子配置面Ｓ１の延在方向におけるダイオード素子２０とスイッチング素子１０との間に他の回路素子が配置された構成とすることも可能である。また、ダイオード素子２０が素子配置面Ｓ１以外の外面（例えば第一平滑コンデンサ５０の−Ｚ方向側の外面である下面）に配置される構成や、第一平滑コンデンサ５０とは別の部材に配置される構成とすることも可能である。また、スイッチング素子１０に対して電気的に並列に接続されるダイオード素子２０を備えない構成とすることも可能である。
（４）上記の実施形態では、素子配置面Ｓ１に、スイッチング素子直列回路７０を構成する２つのスイッチング素子１０が配置された構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、例えば、インバータ回路９１を構成する４個又は６個のスイッチング素子１０が、素子配置面Ｓ１に配置された構成とすることも可能である。６個のスイッチング素子１０が素子配置面Ｓ１に配置される構成として、例えば、図８に示すように、１つのスイッチング素子直列回路７０を構成するユニット（上記実施形態における図３に示される部分）が、Ｙ方向に沿って３つ並べられた配置構成を採用することが可能である。なお、図８では煩雑さを避けるため、放電抵抗８１やゲート抵抗８３に関する部分については図示を省略している。このような構成では、上記実施形態において各レッグ（各スイッチング素子直列回路７０）に対して１つずつ設けられている合計３つの第一平滑コンデンサ５０が、一体的に１つの第一平滑コンデンサ５０（但し、容量は３倍）として形成されている構成とすることができる。
（５）上記の実施形態では、第一コンデンサ接続電極Ｐ１、第二コンデンサ接続電極Ｐ２、及び素子間接続電極Ｐ３が、Ｘ方向視で重複する部分を有するように形成されている構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、第一コンデンサ接続電極Ｐ１、第二コンデンサ接続電極Ｐ２、及び素子間接続電極Ｐ３が、Ｘ方向視で重複しない２つ又は３つの領域（Ｙ方向に互いに分離された領域）に分かれて配置された構成とすることも可能である。また、上記の実施形態では、素子間接続電極Ｐ３が、素子配置面Ｓ１の延在方向における第一コンデンサ接続電極Ｐ１と第二コンデンサ接続電極Ｐ２との間に配置された構成を例として説明したが、素子間接続電極Ｐ３が、第一コンデンサ接続電極Ｐ１又は第二コンデンサ接続電極Ｐ２に対してＹ方向側或いは−Ｙ方向側に、Ｙ方向視で重複する部分を有するように配置された構成とすることも可能である。
（６）上記の実施形態では、インバータ回路９１が直流電圧を三相の交流電圧に変換する直流交流変換回路とされ、インバータ回路９１が６個のスイッチング素子１０を備える構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、インバータ回路９１が直流電圧を単相の交流電圧に変換する直流交流変換回路とされ、インバータ回路９１が４個のスイッチング素子１０を備える構成とすることもできる。この場合において、上記実施形態と同様、２個のスイッチング素子１０が素子配置面Ｓ１に配置された構成とし、或いは、上記実施形態とは異なり、４個のスイッチング素子１０が素子配置面Ｓ１に配置された構成とすることが可能である。
（７）上記の実施形態では、本発明に係るスイッチング素子ユニットを、回転電機２を制御するためのインバータ回路９１（図７参照）に適用した場合を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、本発明に係るスイッチング素子ユニットを、昇圧回路９２等の他の回路に適用することも可能である。昇圧回路９２に適用する場合には、例えば、第二平滑コンデンサ６０の外面に素子配置面を形成し、当該素子配置面に昇圧回路９２を構成するスイッチング素子１０が配置された構成とすることができる。詳細は省略するが、このような構成では、上記実施形態における素子配置面Ｓ１が第二平滑コンデンサ６０の上記素子配置面に置き換わる点を除いて、上記実施形態と同様に構成することができる。
（８）上記の実施形態では、回転電機２を駆動する回転電機駆動回路が、インバータ回路９１に加えて昇圧回路９２を備えた構成を例として説明した。しかし、本発明の実施形態はこれに限定されるものではなく、回転電機２を駆動する回転電機駆動回路が昇圧回路９２を備えない構成とすることも可能である。
（９）上記の実施形態では、第一平滑コンデンサ５０が、電極の間に介在する誘電体部分５３がセラミック材料で形成されたセラミックコンデンサである構成を例として説明した。しかし、本発明の実施形態はこれに限定されない。すなわち、第一平滑コンデンサ５０の誘電体部分５３が、セラミック材料以外の材料（例えば合成樹脂等）で構成されても良い。
（１０）その他の構成に関しても、本明細書において開示された実施形態は全ての点で例示であって、本発明の実施形態はこれに限定されない。すなわち、本願の特許請求の範囲に記載されていない構成に関しては、本発明の目的を逸脱しない範囲内で適宜改変することが可能である。
本発明は、スイッチング素子を備えたスイッチング素子ユニットに好適に利用することができる。
１：スイッチング素子ユニット
１０：スイッチング素子
１０ａ：上段側スイッチング素子（第一スイッチング素子）
１０ｂ：下段側スイッチング素子（第二スイッチング素子）
１１：制御端子
２０：ダイオード素子
５０：第一平滑コンデンサ（平滑コンデンサ）
５１：第一端子
５２：第二端子
５３：誘電体部分
６１：第一接続部材
６１ａ：第一部分
６１ｂ：第二部分
６２：第二接続部材
６２ａ：第一部分
６２ｂ：第二部分
７０：スイッチング素子直列回路
７１：第一端部
７２：第二端部
９１：インバータ回路（直流交流変換回路）
Ｐ１：第一コンデンサ接続電極
Ｐ２：第二コンデンサ接続電極
Ｐ３：素子間接続電極
Ｐ４：制御用電極
Ｓ１：素子配置面
Ｓ２：第一対向配置面
Ｓ３：第二対向配置面

Claims (11)

  1. スイッチング素子と、当該スイッチング素子に供給される直流電圧の変動を抑制する平滑コンデンサと、を備えたスイッチング素子ユニットであって、
    前記平滑コンデンサの外面に形成された素子配置面が、前記平滑コンデンサの電極の間に介在する誘電体部分と、一体的に形成されており、
    前記素子配置面に、前記平滑コンデンサの端子に電気的に接続される電極であるコンデンサ接続電極が形成されており、
    前記スイッチング素子は、当該スイッチング素子の端子と前記コンデンサ接続電極とが電気的に接続された状態で、前記素子配置面に配置されているスイッチング素子ユニット。
  2. 前記スイッチング素子は、前記素子配置面に対向する対向配置面を有し、
    前記対向配置面と前記素子配置面とが直接又は接合部材を介して当接するように、前記素子配置面に前記スイッチング素子が配置されている請求項１に記載のスイッチング素子ユニット。
  3. 前記スイッチング素子は、前記対向配置面に、前記直流電圧の供給源に電気的に接続される主端子を備え、
    前記主端子が、前記コンデンサ接続電極に電気的に接続されている請求項２に記載のスイッチング素子ユニット。
  4. 前記スイッチング素子は、前記素子配置面に対向する対向配置面を有し、
    前記対向配置面に、前記スイッチング素子の制御用の制御端子が形成され、
    前記素子配置面に、前記制御端子に電気的に接続される制御用電極が形成されている請求項１から３のいずれか一項に記載のスイッチング素子ユニット。
  5. 前記スイッチング素子に対して電気的に並列に接続されるダイオード素子を更に備え、
    前記ダイオード素子が、前記素子配置面に配置されている請求項１から４のいずれか一項に記載のスイッチング素子ユニット。
  6. 前記スイッチング素子の前記素子配置面に対向する対向配置面が、第一対向配置面であり、
    前記ダイオード素子は、前記素子配置面に対向する第二対向配置面に、前記コンデンサ接続電極と電気的に接続される端子を備え、
    前記第二対向配置面と前記素子配置面とが直接又は接合部材を介して当接するように、前記素子配置面に前記ダイオード素子が配置されている請求項５に記載のスイッチング素子ユニット。
  7. 電気的に互いに直列に接続されてスイッチング素子直列回路を形成する２つの前記スイッチング素子が、前記素子配置面に配置されており、
    前記素子配置面に、前記スイッチング素子直列回路の第一端部と前記平滑コンデンサの第一端子とを電気的に接続する第一コンデンサ接続電極と、前記スイッチング素子直列回路の第二端部と前記平滑コンデンサの第二端子とを電気的に接続する第二コンデンサ接続電極と、２つの前記スイッチング素子間を電気的に接続する素子間接続電極と、が形成されている請求項１から６のいずれか一項に記載のスイッチング素子ユニット。
  8. 前記素子間接続電極が、前記素子配置面の延在方向における前記第一コンデンサ接続電極と前記第二コンデンサ接続電極との間に配置されている請求項７に記載のスイッチング素子ユニット。
  9. 前記スイッチング素子直列回路を形成する２つの前記スイッチング素子の内、前記第一端部側に配置されるスイッチング素子が第一スイッチング素子であり、前記第二端部側に配置されるスイッチング素子が第二スイッチング素子であり、
    前記第一コンデンサ接続電極と前記第一スイッチング素子とを電気的に接続する第一接続部材と、前記素子間接続電極と前記第二スイッチング素子とを電気的に接続する第二接続部材と、を更に備え、
    前記第一接続部材は、前記第一コンデンサ接続電極に直接又は接合部材を介して当接する第一部分と、前記第一スイッチング素子に直接又は接合部材を介して当接する第二部分とを有し、
    前記第二接続部材は、前記素子間接続電極に直接又は接合部材を介して当接する第一部分と、前記第二スイッチング素子に直接又は接合部材を介して当接する第二部分とを有する請求項７又は８に記載のスイッチング素子ユニット。
  10. 直流電圧を交流電圧に変換する直流交流変換回路を構成する６個の前記スイッチング素子が、前記素子配置面に配置されている請求項１から９のいずれか一項に記載のスイッチング素子ユニット。
  11. 前記誘電体部分がセラミック材料で形成されている請求項１から１０のいずれか一項に記載のスイッチング素子ユニット。
JP2012263052A 2012-01-31 2012-11-30 スイッチング素子ユニット Expired - Fee Related JP5935672B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012263052A JP5935672B2 (ja) 2012-01-31 2012-11-30 スイッチング素子ユニット
US14/359,486 US9177948B2 (en) 2012-01-31 2013-01-29 Switching element unit
PCT/JP2013/052429 WO2013115395A1 (en) 2012-01-31 2013-01-29 Switching element unit
KR1020147014786A KR101691707B1 (ko) 2012-01-31 2013-01-29 스위칭소자 유닛
CN201380004115.1A CN104160501B (zh) 2012-01-31 2013-01-29 开关元件单元
EP13706754.2A EP2766930B1 (en) 2012-01-31 2013-01-29 Switching element unit

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012019132 2012-01-31
JP2012019132 2012-01-31
JP2012263052A JP5935672B2 (ja) 2012-01-31 2012-11-30 スイッチング素子ユニット

Publications (3)

Publication Number Publication Date
JP2013179261A true JP2013179261A (ja) 2013-09-09
JP2013179261A5 JP2013179261A5 (ja) 2014-05-01
JP5935672B2 JP5935672B2 (ja) 2016-06-15

Family

ID=47754926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012263052A Expired - Fee Related JP5935672B2 (ja) 2012-01-31 2012-11-30 スイッチング素子ユニット

Country Status (6)

Country Link
US (1) US9177948B2 (ja)
EP (1) EP2766930B1 (ja)
JP (1) JP5935672B2 (ja)
KR (1) KR101691707B1 (ja)
CN (1) CN104160501B (ja)
WO (1) WO2013115395A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191902A (ja) * 2014-03-27 2015-11-02 トヨタ自動車株式会社 半導体モジュール
WO2016059901A1 (ja) * 2014-10-15 2016-04-21 住友電気工業株式会社 半導体モジュール
JPWO2016071982A1 (ja) * 2014-11-06 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
WO2022097533A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 放電回路モジュール

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014029944A (ja) * 2012-07-31 2014-02-13 Aisin Aw Co Ltd スイッチング素子ユニット
JP2015060991A (ja) * 2013-09-19 2015-03-30 パナソニックＩｐマネジメント株式会社 半導体装置及びそれを用いた半導体リレー
DE102014111421A1 (de) * 2014-08-11 2016-02-11 Woodward Kempen Gmbh Niederinduktive Schaltungsanordnung eines Umrichters
US9681568B1 (en) * 2015-12-02 2017-06-13 Ge Energy Power Conversion Technology Ltd Compact stacked power modules for minimizing commutating inductance and methods for making the same
DE102018124695A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrieren von Passivvorrichtungen in Package-Strukturen
DE102022208266A1 (de) * 2022-08-09 2024-02-15 Magna powertrain gmbh & co kg Leistungsmodul mit flexibler Leiterplatte

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961917A (ja) * 1982-10-01 1984-04-09 松下電器産業株式会社 複合電子部品
JP2002176128A (ja) * 2000-12-06 2002-06-21 Toyota Motor Corp マルチチップモジュールの冷却構造
JP2005072147A (ja) * 2003-08-21 2005-03-17 Mitsubishi Electric Corp 半導体装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2009100514A (ja) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp 電力変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5095402A (en) * 1990-10-02 1992-03-10 Rogers Corporation Internally decoupled integrated circuit package
JPH05152161A (ja) * 1992-02-10 1993-06-18 Tdk Corp 複合部品
JPH08181445A (ja) 1994-12-22 1996-07-12 Sumitomo Metal Ind Ltd セラミックス多層基板
JPH11178353A (ja) 1997-12-11 1999-07-02 Hitachi Ltd 共振形インバータ及びそれを用いた電気車
US6373127B1 (en) * 1998-09-29 2002-04-16 Texas Instruments Incorporated Integrated capacitor on the back of a chip
EP1231639B1 (en) * 2000-08-18 2008-10-22 Mitsubishi Denki Kabushiki Kaisha Power module
JP3847676B2 (ja) * 2002-07-15 2006-11-22 三菱電機株式会社 パワー半導体装置
US7443692B2 (en) * 2003-05-16 2008-10-28 Continental Automotive Systems Us, Inc. Power converter architecture employing at least one capacitor across a DC bus
US6987670B2 (en) * 2003-05-16 2006-01-17 Ballard Power Systems Corporation Dual power module power system architecture
JP4661645B2 (ja) * 2005-03-23 2011-03-30 トヨタ自動車株式会社 パワー半導体モジュール
US8253241B2 (en) * 2008-05-20 2012-08-28 Infineon Technologies Ag Electronic module

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5961917A (ja) * 1982-10-01 1984-04-09 松下電器産業株式会社 複合電子部品
JP2002176128A (ja) * 2000-12-06 2002-06-21 Toyota Motor Corp マルチチップモジュールの冷却構造
JP2005072147A (ja) * 2003-08-21 2005-03-17 Mitsubishi Electric Corp 半導体装置
JP2006190972A (ja) * 2004-12-08 2006-07-20 Mitsubishi Electric Corp 電力用半導体装置
JP2009100514A (ja) * 2007-10-15 2009-05-07 Mitsubishi Electric Corp 電力変換装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015191902A (ja) * 2014-03-27 2015-11-02 トヨタ自動車株式会社 半導体モジュール
WO2016059901A1 (ja) * 2014-10-15 2016-04-21 住友電気工業株式会社 半導体モジュール
JP2016082039A (ja) * 2014-10-15 2016-05-16 住友電気工業株式会社 半導体モジュール
US9966334B2 (en) 2014-10-15 2018-05-08 Sumitomo Electric Industries, Ltd. Semiconductor module
JPWO2016071982A1 (ja) * 2014-11-06 2017-04-27 三菱電機株式会社 半導体モジュールおよび半導体モジュール用の導電部材
EP3217430B1 (en) * 2014-11-06 2021-12-29 Mitsubishi Electric Corporation Semiconductor module comprising a conductive member and a solder resist
WO2022097533A1 (ja) * 2020-11-09 2022-05-12 ローム株式会社 放電回路モジュール

Also Published As

Publication number Publication date
US20140264519A1 (en) 2014-09-18
CN104160501A (zh) 2014-11-19
EP2766930B1 (en) 2018-04-04
CN104160501B (zh) 2016-11-09
JP5935672B2 (ja) 2016-06-15
KR101691707B1 (ko) 2016-12-30
WO2013115395A1 (en) 2013-08-08
EP2766930A1 (en) 2014-08-20
KR20140090228A (ko) 2014-07-16
US9177948B2 (en) 2015-11-03

Similar Documents

Publication Publication Date Title
JP5935672B2 (ja) スイッチング素子ユニット
JP5915350B2 (ja) パワー半導体モジュール
US9871465B2 (en) Semiconductor device including positive, negative and intermediate potential conductor plates
WO2014021112A1 (ja) スイッチング素子ユニット
EP2264894B1 (en) Power module with additional transient current path and power module system
JP5407198B2 (ja) 電力変換装置のパワーモジュール
JP5336413B2 (ja) パワーモジュール
JP6202195B2 (ja) 半導体装置
JP6121080B1 (ja) 電力変換装置
US20190245433A1 (en) Water-cooling power supply module
JP6053668B2 (ja) 半導体モジュールおよび電力変換装置
WO2017159081A1 (ja) 半導体モジュール
JP2007053371A (ja) ライン要素を備えたパワー半導体モジュール
JP2015053410A (ja) 半導体モジュール
JP2014072344A (ja) 平滑コンデンサ
CN112910287B (zh) 功率用半导体装置
JP2005191233A (ja) パワーモジュール
CN211320092U (zh) 一种快速功率模块及功率模组
CN111211114A (zh) 一种快速功率模块及功率模组
US20240106349A1 (en) Switching module and inverter
KR20220129076A (ko) 알루미늄 스너버 커패시터가 통합된 전력 모듈
JP2024015805A (ja) スイッチングデバイスおよびスイッチングモジュール
CN117477899A (zh) 多相功率转换器
US20060146508A1 (en) Low-inductance circuit arrangement
JP2017050475A (ja) 半導体装置及びインバータ回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140313

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160412

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160425

R150 Certificate of patent or registration of utility model

Ref document number: 5935672

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees