JP2013153206A - 電子デバイスの製造方法及び電子デバイス - Google Patents
電子デバイスの製造方法及び電子デバイス Download PDFInfo
- Publication number
- JP2013153206A JP2013153206A JP2013078458A JP2013078458A JP2013153206A JP 2013153206 A JP2013153206 A JP 2013153206A JP 2013078458 A JP2013078458 A JP 2013078458A JP 2013078458 A JP2013078458 A JP 2013078458A JP 2013153206 A JP2013153206 A JP 2013153206A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- electronic component
- lead frame
- leads
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】第1の領域に第1の部分が位置する第1のリード、を有する第1のリードフレームを用意する工程と、前記第1のリードと第1の電子部品とを電気的に接続する工程と、前記第1の部分が前記第1の領域の外側に位置するように、前記第1のリードを屈曲させる工程と、第2のリードフレームが有する第2のリードの第2の部分が前記第1の領域に位置するように、前記第1のリードフレームに前記第2のリードフレームを重ねる工程と、前記第2のリードと第2の電子部品とを電気的に接続する工程と、を含む。
【選択図】図19
Description
図24(a)〜図25(b)は、従来例に係る電子デバイスの製造方法を示す工程図である。図24(a)〜図25(a)は平面図であり、図25(b)は図25(a)の矢視断面図である。なお、図25(a)では、図面の複雑化を回避するために上金型141(図25(b)を参照。)の図示を省略している。
即ち、特許文献1には、電子部品が搭載されるステージ部を複数のエリアに分割し、例えば、第1のエリアを素子搭載領域とし、第2のエリアを接地層とし、第3のエリアを電源層とすることが記載されている。また、この特許文献1には、第1〜第3のエリアを有するステージ部フレームと、所定数のリードを有するリード部フレームとを別々に形成し、これらを重ねることも記載されている。
特許文献2には、封止体(パッケージ)内にある一対のリードが途中で曲がって斜め上方に延び、斜め上方に延びた一方のリードの下面には半導体チップが固定され、他方のリードの下面にはワイヤーの一端が接続され、ワイヤーの他端は半導体チップの電極に接続された構造が記載されている。
このような状況を回避する方法として、従来の技術では、電子部品121、122の個数や大きさに合わせてダイパッド111の面積を増やすしかなく、樹脂パッケージが著しく大型化してしまう、という課題があった。
そこで、本発明のいくつかの態様は、このような事情に鑑みてなされたものであって、1つの樹脂パッケージ内に複数個の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制できるようにした電子デバイスの製造方法及び電子デバイスの提供を目的とする。
また、上記の電子デバイスの製造方法において、断面視で、前記第3のリードの前記第3の部分が前記第2のリードの前記第2の部分の上側又は下側に位置するように前記第3のリードを屈曲させる工程を有することを特徴としても良い。このような方法であれば、例えば、第3の電子部品と第2の電子部品とを積み重ねて配置することができる。
このような方法であれば、1つのリードフレームを用いて、第1の電子部品と第2の電子部品とを立体的に配置することができる。即ち、複数個の電子部品をその搭載面の高さや角度を変えて1つのリードフレーム内に蜜に配置することができる。このため、1つの樹脂パッケージ内に複数個の電子部品を配置する場合でも、樹脂パッケージの大型化を抑制することができる。
このような構成であれば、第1のリードフレームと第2のリードフレームとにより1つのリードフレームが構成され、この1つのリードフレーム内で、第1の電子部品と第2の電子部品とが立体的に配置されている。複数個の電子部品が高さ方向のスペースを活用して密に配置されているので、樹脂パッケージの大型化を抑制することができる。
このような構成であれば、1つのリードフレーム内で、第1の電子部品と第2の電子部品とが立体的に配置されている。複数個の電子部品が高さ方向のスペースを活用して密に配置されているので、樹脂パッケージの大型化を抑制することができる。
(1)第1実施形態
図1(a)〜図7(b)は、本発明の第1実施形態に係る電子デバイスの製造方法を示す図である。なお、図6(a)では、図面の複雑化を回避するために、上金型の図示を省略している。
図1(a)〜(d)に示すように、まず始めに、2つの分割リードフレーム10、20を用意する。図1(a)及び(c)に示すように、分割リードフレーム10は、例えば、複数本のリード11a〜11e、12a〜12dと、ダムバー13、14と、支持枠15と、を有する。
なお、以下では説明の都合から、「第1の領域」及び「第2の領域」、「第3の領域」という言葉を使用する。ここで、第1の領域とは、第1、第2、第3実施形態では、電子部品17が初めにリード11a〜11eの上に配置された領域(即ち、当初の配置領域)の少なくとも一部のことである。言い換えると、第1の領域とは、後述する、リード11a〜11eの電子部品17が取り付けられた部分を屈曲させる工程の前に、電子部品17がリード11a〜11e上に配置されていた領域の少なくとも一部のことである。また、第4実施形態では、第1の領域とは、電子部品17が初めにリード11a〜11cの上に配置された領域(即ち、当初の配置領域)の少なくとも一部のことである。
第3の領域とは、後述の第3実施形態において使用する言葉であり、電子部品18が初めにリード21a〜21eの上に配置された領域(当初の配置領域)の少なくとも一部のことである。言い換えると、第3の領域は、後述する、リード21a〜21eの電子部品18が取り付けられた部分を屈曲させる工程の前に、電子部品18がリード21a〜21eに配置されていた領域の少なくとも一部のことである。
この第1実施形態では、上記のようにリード11a〜11eを屈曲させた後で、リード12a〜12d上に電子部品18を取り付ける。このとき、電子部品18とリード12a〜12dの被取付部は、それらの少なくとも一部が第1の領域に位置することになるが、リード11a〜11eは既に屈曲されており、電子部品17とリード11a〜11eの被取付部は、第1の領域の外側に位置しているので、電子部品17、18や、リード11a〜11e、12a〜12dが互いに接触(即ち、干渉)することを回避することができる。
なお、図5(c)に示すように、位置合わせ後は、例えば貫通穴16a、26aにピン29aを嵌挿すると共に、貫通穴16b、26bにピン29bを嵌挿しても良い。これにより、分割リードフレーム10、20の位置合わせの状態を後の工程(例えば、樹脂封止の工程)まで保持することができる。
このため、電子部品17をX軸方向のジャイロセンサーに使用し、電子部品27をY軸方向のジャイロセンサーに使用し、電子部品18をZ軸方向のジャイロセンサーに使用することができる。そして、一つのパッケージ内に各ジャイロセンサーのX軸、Y軸、Z軸からなる直行座標を構成することができる。
図8は、本発明の第1実施形態に係る電子デバイスの構成例を示す図である。図8に示す電子デバイス80は、例えば、図1(a)〜図7(b)を参照しながら説明した上記の製造方法により製造されたものである。
図10(a)〜(c)は、本発明の第1実施形態に係る電子デバイスの他の製造方法を示す図である。図10(a)に示すように、分割リードフレーム10のリード11b〜11eに電子部品17を取り付けるが、リード11aには電子部品17を取り付けない。即ち、リード11b〜11eと電子部品17とを電気的に接続するのに対して、リード11aと電子部品17は電気的に接続しない。
上記の第1実施形態では、分割リードフレーム10が有するリード11a〜11eと、分割リードフレーム20が有するリード21a〜21dをそれぞれ屈曲させた後で、分割リードフレーム10、20を重ねて1つのリードフレーム50を構成する場合について説明した。つまり、分割リードフレーム10、20の両方について、リードの屈曲を行う場合について説明した。しかしながら、本発明はこれに限られることはない。例えば、2つの分割リードフレーム10、20のうちのどちらか一方については、リードを屈曲させなくても良い場合がある。
図11(a)に示すように、まず、分割リードフレーム10のリード11a〜11eに電子部品17を取り付けると共に、リード12a〜12eに電子部品18を取り付ける。同様に、図11(b)に示すように、分割リードフレーム20のリード21a〜21eに電子部品27を取り付けると共に、リード22a〜22eに電子部品28を取り付ける。次に、図11(a)に示した分割リードフレーム10において、電子部品17と、リード11a〜11eの電子部品17が取り付けられた被取付部が第1の領域の外側に位置するように、リード11a〜11eを屈曲させる。このとき、例えば金型などを用いて、リード11a〜11eの被取付部に、下から上に向かって力を加えることでリード11a〜11eを屈曲させてもよい。リード21a〜21eは、リード11a〜11eと同様な方法で屈曲させてもよい。その後、図11(c)に示すように、分割リードフレーム10、20を重ねて、1つのリードフレーム50´を構成する。
従って、第1実施形態と同じように、複数個の電子デバイスをその搭載面の高さや角度を変えて、1つのリードフレーム50´内に密に配置することができるので、樹脂パッケージの大型化を抑制することができる。
上記の第1、第2実施形態では、2つの分割リードフレームを重ねて、1つのリードフレームを構成する場合(即ち、2フレーム方式)について説明した。しかしながら、本発明において、重ね合わせに供される分割リードフレームの数は2つに限定されない。例えば、3つ又は4つ以上の分割リードフレームを重ねて、1つのリードフレームを構成しても良い。
この第3実施形態では、例えば4つの分割リードフレームを用意し、これら分割リードフレームのリードを部分的に屈曲させてから重ねることにより、1つのリードフレームを構成し、その後、このリードフレームの各リードに搭載された複数個の電子部品を一括して樹脂封止することにより、1個の電子デバイスを完成させる場合(即ち、4フレーム方式)について説明する。
これにより、電子部品28と、リード41a〜41eの被取付部は、例えば、第1、第2、第3の領域に配置された構造となる。即ち、リード11a〜11e、21a〜21e、31a〜31dをそれぞれ屈曲させることにより空いたスペースに、電子部品28と、リード41a〜41eの被取付部が配置された構造となる。
また、この第3実施形態においても、第1実施形態と同様、分割リードフレーム10、20、30、40を重ねる際の位置合わせには、分割リードフレーム10、20、30、40にそれぞれ形成された貫通穴16a〜16c、26a〜26c、36a〜36c、46a〜46cを使用することができる。例えば、分割リードフレーム30、40を重ねる際は、貫通穴36a〜36cと貫通穴46a〜46cとが平面視でそれぞれ重なるように(即ち、一致するように)、分割リードフレーム30、40を位置合わせする。
この電子デバイス90において、樹脂パッケージ55の寸法は、例えば、横方向の長さをL3とし、縦方向の長さをL4とし、高さをH2としたとき、L3=80mm、L4=9.0mm、H2=3.9mmである(これらの値はあくまで一例である。)。
また、各リードを含む電子デバイス90全体の寸法は、例えば、横方向の長さをL5とし、縦方向の長さをL6とし、高さをH3としたとき、L5=90mm、L6=10.0mm、H3=4.0mmである(これらの値はあくまで一例である。)。
また、この第3実施形態においても、第1実施形態と同様、電子部品とリードとの電気的接続は、ワイヤーボンディングで行っても良いし、フェースダウンで行っても良い。フェースダウンの場合は、電子部品が有する端子とリードとの接続はボール形状のバンプを用いて行っても良いし、ハンダを用いて行っても良い。さらに、電子部品とリードとの接合は例えば接着剤を用いて行っても良い(図9(a)〜(c)参照。)。
上記の第1、第2実施形態では2フレーム方式を、第3実施形態では4フレーム方式について説明した。しかしながら、本発明は、複数の分割リードフレームを重ねて1つのリードフレームを構成する方式(即ち、複数フレーム方式)に限定されるものではない。例えば、1つのリードフレームを用いて複数の電子部品を搭載する「1フレーム方式」であっても良い。以下、この点について例を挙げて説明する。
図21(a)〜(d)は、本発明の第4実施形態に係る電子デバイスの製造方法を示す図である。図21(a)に示すように、まず始めに、例えば、リード11a〜11c、21a〜21e、31a〜31e、リード41a〜41c、を有するリードフレーム70を用意する。
このようなリードフレーム70は、1枚の銅板をエッチング、又は、金型を用いて打ち抜くことにより形成する。これにより、1枚の銅板から、リード11a〜11c、21a〜21e、31a〜31e、41a〜41cと、ダムバー13、23、33、43と、支持枠75とが、一体となって形成される。
さらに、この第4実施形態でも、リードフレーム70において、隣り合うダムバーの間に隙間を設けておくことが好ましい。また、このような隙間は、1つのリードフレーム70について複数設けておくことが好ましい。これにより、第1〜第3実施形態と同様、樹脂封止を安定して行うことができる。
上記の第1〜第4実施形態では、リードフレーム50、50´、60、70の各々について、隣り合うダムバーの間に隙間を設けることについて説明したが、本発明では、上記の隙間に続くダミーキャビティをリードフレーム50、50´、60、70に設けても良い。これにより、樹脂封止の工程をより安定して行うことができる。
図22(a)〜(c)は、本発明の第5実施形態に係るリードフレームの構成例と、樹脂封止の工程を示す図である。
図23(a)に示すリードフレーム60´´において、図22(a)に示したリードフレーム60´との相違点は、流路62の出口付近の形状にある。具体的には、図23(b)に示すように、流路62の出口付近では、例えば分割リードフレーム30、40が各々ハーフエッチング(又は、金型を用いた押圧処理により薄く加工)されており、この薄く加工された部分同士が重なりあって、流路62の出口62a、62bをそれぞれ構成している。
また、このリードフレーム60´´においても、出口62a、62bの幅W1、W2は、図22(a)に示した幅Wと同様、モールド樹脂55に含まれるフィラー(粒子)の径と同じ、又は、それよりも小さい値に設定しておくことが好ましい。例えば、フィラーの径が例えば50μmの場合は、幅W1、W2をそれぞれ50μm以下に設定しておくことが好ましい。これにより、モールド樹脂の流出をさらに抑えることができる。
上記の第1〜第5実施形態では、各電子部品17、18、27、28として、ジャイロセンサーや加速度センサーを用いることを例示したが、各電子部品17、18、27、28はこれらジャイロセンサー、加速度センサーに限らず、能動部品や受動部品(抵抗器やキャパシタなど)等の他の電子部品を用いてもよい。このとき、電子部品17、18、27としてジャイロセンサーを用いた場合は、特に上記の第1〜第5実施形態によれば、1つの樹脂パッケージ内に配置される電子部品17をX軸方向のジャイロセンサーに使用し、電子部品27をY軸方向のジャイロセンサーに使用し、電子部品18をZ軸方向のジャイロセンサーに使用することができる。そして、特に、電子部品17、27のそれぞれの傾き(即ち、X軸方向、Y軸方向への向き)をリードフレーム11a〜11e、21a〜21eをそれぞれ屈曲させることで調整することができる。このため、電子部品17、18、27のそれぞれの傾きは、電子デバイスの完成時には既に設定がなされており、電子デバイスを配線基板に取り付ける工程(即ち、実装工程)では、電子部品17、18、27のそれぞれの傾きを個々に調整する必要がない。実装工程で、1個の電子デバイスを配線基板に取り付けるだけで、X軸方向、Y軸方向、Z軸方向の各ジャイロセンサーと、加速度センサーの取り付けが全て完了する。それゆえ、これらの各センサーを個々に配線基板に取り付ける場合と比較すると、実装工程の作業負荷を大幅に軽減することができる。
置することができ、例えば、1つのパッケージ内に3個以上の電子部品を配置する場合でも、パッケージの大型化を抑制することができる。
このような方法であっても、第1のリードフレームにおいて、第1のリードを折り曲げることにより、第1の電子部品が第5の電子部品と立体的に配置されるので、1つのリードフレーム内に密に配置することができる。このため、1つパッケージ内に複数個の電子部品を配置する場合でも、パッケージの大型化を抑制することができる。
この様な発明であれば、ジャイロセンサーのパッケージの大型化を抑制することができる。
この様な発明であっても、ジャイロセンサーのパッケージの大型化を抑制することができる。
この様な発明であっても、ジャイロセンサーのパッケージの大型化を抑制することができる。
このような方法であれば、枠体に設けられた隙間を利用して、枠体の外側から内側に樹脂を注入したり、枠体の内側から外側へ空気を排出したりすることができるため、樹脂封止を安定して行うことができる。
Claims (8)
- 第1の領域に第1の部分が位置する第1のリード、を有する第1のリードフレームを用意する工程と、
前記第1のリードと第1の電子部品とを電気的に接続する工程と、
前記第1の部分が前記第1の領域の外側に位置するように、前記第1のリードを屈曲させる工程と、
第2のリードフレームが有する第2のリードの第2の部分が前記第1の領域に位置するように、前記第1のリードフレームに前記第2のリードフレームを重ねる工程と、
前記第2のリードと第2の電子部品とを電気的に接続する工程と、を含むことを特徴とする電子デバイスの製造方法。 - 第2の領域に第3の部分が位置する第3のリード、を有する第3のリードフレームを用意する工程と、
前記第3のリードと第3の電子部品とを電気的に接続する工程と、
前記第3の部分が前記第2の領域の外側に位置するように、前記第3のリードを屈曲させる工程と、
前記第2のリードの前記第2の部分が前記第2の領域に位置するように、前記第2のリードフレームを前記第3のリードフレームに重ねる工程と、
前記第3のリードフレームを前記第1のリードフレームに重ねる工程と、をさらに含むことを特徴とする請求項1に記載の電子デバイスの製造方法。 - 断面視で、前記第3のリードの前記第3の部分が前記第2のリードの前記第2の部分の上側又は下側に位置するように前記第3のリードを屈曲させる工程を有することを特徴とする請求項2に記載の電子デバイスの製造方法。
- 前記第1のリードフレームに前記第2のリードフレームを重ねる工程では、前記第1のリードフレームが有する第1のダムバーと、前記第2のリードフレームが有する第2のダムバーとが、前記第1の電子部品と前記第2の電子部品とを平面視で囲む枠体の少なくとも一部を構成し、
前記枠体で囲まれる領域に樹脂を注入して、前記第1の電子部品と前記第2の電子部品とを封止する工程、をさらに含み、
前記枠体には、隙間を設けておくことを特徴とする請求項1から請求項3の何れか一項に記載の電子デバイスの製造方法。 - 第1の領域に第1の部分が位置する第1のリードを有する第1のリードフレームと、第2のリードと前記第2のリードの第2の部分に載置された第2の電子部品とを有する第2のリードフレームと、を用意する工程と、
前記第1の部分の第1の側に第1の電子部品を載置する工程と、
前記第1のリードを複数の点で屈曲させる工程と、
前記第1のリードを屈曲させる工程後、前記第2のリードの前記第2の部分が前記第1の領域に位置するように、前記第1のリードフレームと前記第2のリードフレームを重ねる工程と、を含み、
前記第1のリードを複数の点で屈曲させる工程では、前記第1のリードを複数の点で屈曲させる工程の後の前記第1の部分が、前記第1のリードを複数の点で屈曲させる工程より前の前記第1の部分よりも、前記第1の側若しくは前記第1の側とは反対の第2の側に位置するように、前記第1のリードを屈曲させることを特徴とする電子デバイスの製造方法。 - 第1の領域に第1の部分が位置する第1のリードと、前記第1の領域に第2の部分が位置する第2のリードと、を有するリードフレームを用意する工程と、
前記第1の部分に第1の電子部品を載置する工程と、
前記第1の部分が前記第1の領域の外側に位置するように、前記第1のリードを屈曲させる工程と、
前記第2の部分に第2の電子部品を載置する工程と、を含むことを特徴とする電子デバイスの製造方法。 - 第1の点で屈曲している第1のリード、を有する第1のリードフレームと、
第2のリードを有する第2のリードフレームと、
前記第1の点と前記第1のリードの先端の間である第1の部分に搭載された第1の電子部品と、
前記第2のリードの第2の部分に搭載された第2の電子部品と、を有し、
前記第1のリードフレームに前記第2のリードフレームが重なり、
前記第1の点から前記第1のリードの前記先端までの距離より、前記第1の点から前記第2の電子部品までの距離の方が短いことを特徴とする電子デバイス。 - 第1の点で屈曲している第1のリードと、第2のリードとを有するリードフレームと、
前記第1の点と前記第1のリードの先端との間である第1の部分に搭載された第1の電子部品と、
前記第2のリードの第2の部分に搭載された第2の電子部品と、を有し、
前記第1の点から前記第1のリードの前記先端までの距離より、前記第1の点から前記第2の電子部品までの距離の方が短いことを特徴とする電子デバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078458A JP5553122B2 (ja) | 2013-04-04 | 2013-04-04 | 電子デバイスの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013078458A JP5553122B2 (ja) | 2013-04-04 | 2013-04-04 | 電子デバイスの製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009128603A Division JP5278166B2 (ja) | 2009-05-28 | 2009-05-28 | 電子デバイスの製造方法及び電子デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013153206A true JP2013153206A (ja) | 2013-08-08 |
JP5553122B2 JP5553122B2 (ja) | 2014-07-16 |
Family
ID=49049271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013078458A Active JP5553122B2 (ja) | 2013-04-04 | 2013-04-04 | 電子デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5553122B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187781A (ja) * | 1997-09-12 | 1999-03-30 | Sumitomo Electric Ind Ltd | 発光モジュールおよび発光モジュールの製造方法 |
JP2002057365A (ja) * | 2000-08-08 | 2002-02-22 | Nec Corp | リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法 |
JP2006337069A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2007194623A (ja) * | 2006-01-20 | 2007-08-02 | Memsic Inc | 三次元マルチ・チップスおよび三軸センサー類およびこれらの製造方法 |
JP2008051628A (ja) * | 2006-08-24 | 2008-03-06 | Epson Toyocom Corp | 多軸ジャイロセンサ |
-
2013
- 2013-04-04 JP JP2013078458A patent/JP5553122B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1187781A (ja) * | 1997-09-12 | 1999-03-30 | Sumitomo Electric Ind Ltd | 発光モジュールおよび発光モジュールの製造方法 |
JP2002057365A (ja) * | 2000-08-08 | 2002-02-22 | Nec Corp | リードフレームおよびそれを用いて製造した半導体装置並びにその製造方法 |
JP2006337069A (ja) * | 2005-05-31 | 2006-12-14 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP2007194623A (ja) * | 2006-01-20 | 2007-08-02 | Memsic Inc | 三次元マルチ・チップスおよび三軸センサー類およびこれらの製造方法 |
JP2008051628A (ja) * | 2006-08-24 | 2008-03-06 | Epson Toyocom Corp | 多軸ジャイロセンサ |
Also Published As
Publication number | Publication date |
---|---|
JP5553122B2 (ja) | 2014-07-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5278166B2 (ja) | 電子デバイスの製造方法及び電子デバイス | |
JP4674113B2 (ja) | 半導体装置及びその製造方法 | |
KR100445073B1 (ko) | 듀얼 다이 패키지 | |
JP4969113B2 (ja) | 回路装置の製造方法 | |
JP2012015185A (ja) | 半導体記憶装置 | |
JP7448754B2 (ja) | 半導体デバイスにおけるプレモールドリードフレーム | |
EP2816590A2 (en) | Semiconductor device with anchor means for the sealing resin | |
TWI306297B (en) | Lead frame, sensor including lead frame and method of forming sensor including lead frame | |
JP2012230981A (ja) | 半導体装置及びその製造方法 | |
TWI458062B (zh) | 電子封裝組件及電子裝置 | |
JP5494947B2 (ja) | 電子デバイスの製造方法及び電子モジュールの製造方法 | |
JP5865220B2 (ja) | 半導体装置 | |
JP5553122B2 (ja) | 電子デバイスの製造方法 | |
JPH08306724A (ja) | 半導体装置およびその製造方法ならびにその実装方法 | |
JP2007227596A (ja) | 半導体モジュール及びその製造方法 | |
JP2015002308A (ja) | 半導体装置及びその製造方法 | |
JP5205173B2 (ja) | 半導体装置及びその製造方法 | |
CN105826276A (zh) | 模块及其制造方法 | |
JP2013183083A (ja) | 電子部品の製造方法 | |
JP5157456B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4658987B2 (ja) | 半導体装置 | |
JP4821803B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP4658988B2 (ja) | 半導体装置 | |
JP2007165758A (ja) | 半導体装置およびその製造方法 | |
JP2004153295A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140430 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140513 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5553122 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |