JP2013122964A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2013122964A
JP2013122964A JP2011270305A JP2011270305A JP2013122964A JP 2013122964 A JP2013122964 A JP 2013122964A JP 2011270305 A JP2011270305 A JP 2011270305A JP 2011270305 A JP2011270305 A JP 2011270305A JP 2013122964 A JP2013122964 A JP 2013122964A
Authority
JP
Japan
Prior art keywords
resin
common electrode
layer
electrode film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011270305A
Other languages
English (en)
Other versions
JP5955543B2 (ja
Inventor
Kazuaki Tanmachi
和昭 反町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Original Assignee
Citizen Holdings Co Ltd
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Holdings Co Ltd, Citizen Electronics Co Ltd filed Critical Citizen Holdings Co Ltd
Priority to JP2011270305A priority Critical patent/JP5955543B2/ja
Publication of JP2013122964A publication Critical patent/JP2013122964A/ja
Application granted granted Critical
Publication of JP5955543B2 publication Critical patent/JP5955543B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

【課題】突起電極のコアとなる導電性樹脂に電解メッキ法で良質なメッキ膜を形成できる製造方法を提供する。
【解決手段】導電性樹脂をコアとする突起電極15,16を有するLEDダイ10の製造方法において、ウェハー31に共通電極膜32を形成し、共通電極膜32上に樹脂コア15b,16bを形成したら、樹脂コア15b,16bに酸素プラズマ35を当てる。その後、樹脂コア15b,16bの表面に電解メッキ法でメッキ層15a,16aを形成し、続いて突起電極15,16をマスクとして共通電極膜32をエッチングし、最後にウェハー31を切断しLEDダイ20を得る。
【選択図】図4

Description

本発明は、導電性樹脂をコアとする突起電極を備えた半導体素子の製造方法に関する。
突起電極を備えたベアチップ状態の半導体素子をマザー基板に直接的にフリップチップ実装することがある。特に半導体発光素子(以下とくに断らない限りLEDダイと呼ぶ)は、ダイオードであり、接続用端子を2個にまとめられことが多いため、配線ピッチの粗いマザー基板であってもフリップチップ実装しやすいと考えられる。しかしながらこれまでのLEDダイは、ダイサイズ自体が小さく、さらに発光を阻害することからn電極をp電極に比べ極端に小さくしていたため、LEDダイとマザー基板との間の電極間ピッチの違いを補正することを目的として、いったんセラミックや金属、樹脂などからなる板材に電極を形成した回路基板(インターポーザともいう)上に実装しパッケージ化することが多かった。
最近では高輝度化にともないLEDダイも大型化し、1mm×(0.5〜1)mm程度のものも入手できるようになってきた。このサイズになるとLEDダイの底面において、突起電極のサイズや位置をある程度調整できるようになるため、マザー基板と同じピッチの接続電極が形成できるようになる。この結果インターポーザ用の回路基板を不要できる。ところが回路基板はインターポーザとしての機能以外に、汚染防止や応力緩和といった副次的な機能も担っていた。例えば回路基板がない場合には、水分や硫化物などの汚染物質がLEDダイの絶縁膜に存在するピンホールから侵入し半導体層を劣化させてしまうことがある。これに対しては絶縁膜を2層化して補強することが考えられている。
応力対策にもいろいろな提案があり、そのなかでLEDダイに設けた突起電極の柔軟性により外部から侵入してくる応力を分散させるものがある。例えば特許文献1の図1には、柔軟性の高い導電性樹脂をコア(以下とくに断らない限り樹脂コアと呼ぶ)とし、表面にメッキ層を備えた半導体チップ用バンプ(突起電極)が示されている。
特許文献1の図1を図5に示し説明を追加する。図5は従来例として示す突起電極(半導体チップ用電極バンプ)の断面図である。図5において半導体チップ1の下面にはアルミパッド2があり、さらにアルミパッド2の下面にバリアメタル層3がある。バリアメタル層3にはスクリーン印刷法で形成した導電性樹脂5(樹脂コア)が付着しており、導電性樹脂5の表面にNiメッキ層6とAuメッキ層7がある。導電性樹脂5はAg等の金属粉末をフェノール樹脂、エポキシ樹脂等に混練したものである。なお一般に導電性樹脂は半田付けしにくいので表面にメッキ層を形成しておく。
特開平11−168116号公報 (図1)
特許文献1はNiメッキ層6及びAuメッキ層7の形成方法について詳しく記載していない。メッキ法は、電解メッキ法、蒸着、スパッタ法などから選択できる。そこで本願の発明者は、特許文献1がNi及びAuメッキ層6,7を電解メッキ法により形成したものと推定し、導電性樹脂からなるバンプ(樹脂コア)に電解メッキを施してみた。ところが電解メッキ法では良質なメッキ層を形成できなかった。
そこで本発明は、上記課題に鑑みて為されたものであり、導電性樹脂をコアとする突起電極を備える半導体素子に対し、電解メッキ法を適用しても導電性樹脂表面に良質なメッキ層が形成できる半導体素子の製造方法を提供することを目的とする。
以上の課題を解決するため本発明の半導体素子の製造方法は、導電性樹脂をコアとする突起電極を有する半導体素子の製造方法において、
ウェハーに共通電極膜を形成する共通電極膜形成工程と、
前記共通電極膜上に前記導電性樹脂により前記突起電極のコアを形成する樹脂コア形成工程と、
前記樹脂コアに酸素プラズマを当てるアッシング工程と、
前記樹脂コアの表面に電解メッキ法でメッキ層を形成する電解メッキ工程と、
前記突起電極を形成する領域以外の領域を占める前記共通電極膜を除去する共通電極膜除去工程と、
前記ウェハーを切断し前記半導体素子を得る個片化工程と
を備えることを特徴とする。
前記半導体素子が半導体発光素子であっても良い。
前記樹脂コア形成工程において前記共通電極膜上に前記突起電極を形成する領域が開口したマスク用樹脂を印刷し、前記開口部を金属ペーストで埋め、該金属ペーストを熱処理して前記樹脂コアを形成しても良い。
前記共通電極膜の表面にAuを損傷しないエッチング液でエッチングできる金属により低抵抗化金属層を形成し、前記突起電極の表面にAuメッキ層を形成しても良い。
前記低抵抗化金属層がCuからなっても良い。
本発明の半導体素子の製造方法では、突起電極のコアとなる樹脂コアをプラズマでアッシングしている。この工程により導電性樹脂の表面部に存在する金属粒子を覆っている薄い樹脂層が除去され、金属粒子表面が露出する。この状態で電解メッキを行うと金属粒子の露出面を核としてメッキ層が成長し最終的に良質なメッキ層が得られる。
本発明の実施形態の製造方法で製造されるLEDダイの外観を示す図。 図1に示すLEDダイの断面図。 図1に示すLEDダイの製造工程の説明図。 図1に示すLEDダイの製造工程の説明図。 従来例として示す突起電極の断面図。
以下、添付図1〜4を参照しながら本発明の好適な実施形態について詳細に説明する。なお図面の説明において、同一または相当要素には同一の符号を付し、重複する説明は省略する。また説明のため部材の縮尺は適宜変更している。さらに特許請求の範囲に記載した発明特定事項との関係をカッコ内に記載している。また本発明の半導体素子の製造方法はフリップチップ用の半導体素子に適用可能であるが、実施形態としては半導体発光素子(LEDダイ)について説明する。
添付図1〜4を参照して本発明の実施形態を詳細に説明する。まず図1と図2により、本発明の製造方法により製造されるLEDダイ10の構造を説明する。図1はLEDダイ10の外観を示す図であり、(a)が上面図、(b)が正面図、(c)が底面図である。LEDダイ10を上面から眺めると、長方形のサファイア基板11が見える(a)。LEDダイ10を正面から眺めると、サファイア基板11の下にn型半導体層12、絶縁膜14、及び突起電極15,16が見える(b)。LEDダイ10を下から眺めると、絶縁膜14に囲まれた領域に突起電極15,16が見える(c)。なお参考のためp型半導体層13(図2参照)の外延を点線で示した。サファイア基板11、n型半導体層12及び絶縁膜14の外延(平面的な外形)は等しい。このときp型半導体層13の占める領域は、n型半導体層12等の占める領域の内側にあり、図の右側に切り欠いた部分がある。
次に図2によりLEDダイ10の内部構造を説明する。図2は図1(a)のAA線に沿って描いたLEDダイ10の断面図である。LEDダイ10において、サファイア基板11の下面にn型半導体層12が形成され、さらにn型半導体層12の下面にp型半導体層13がある。絶縁膜14は、n型半導体層12の下面とp型半導体層13を覆い、二つの開口部を有する。図の左側の開口部ではp型半導体層13と突起電極15が接続し、右側の開口部ではn型半導体層12と突起電極16とが接続している。突起電極15,16は、上部に共通電極膜15c,16cがあり、共通電極膜15c,16cの下部に樹脂コア15b,16bを備え、樹脂コア15b,16bの表面にメッキ層15a,16aがある。突起電極16は、マザー基板に半田接続しやすくするため平面サイズを大きくしてある。この結果、突起電極16はp型半導体層13の一部と絶縁膜14を介して積層している。
サファイア基板11は透明絶縁基板であり厚さが80〜120μmである。n型半導体層12はGaNバッファ層とn型GaN層からなり厚さが5μm程度である。p型半導体層13は、反射層や原子拡散防止層などを含む金属多層膜とp型GaN層からなり厚みが1μm程度である。図示していないが発光層はp型半導体層13とn型半導体層12の境界部にあり、平面形状はp型半導体層13とほぼ等しい。絶縁膜14はSiO2やポリイミドからなり厚さが数100nm〜1μm程度である。突起電極15,16において、共通電極膜15c,16cはTiWとCuからなり、それぞれの厚さが100nm程度である。樹脂コア15b,16bはAg粒子を含有したエポキシ樹脂であり、高さが数10μm程度である。メッキ層15a,16aは下地がNi層で表面側がAu層であり、それぞれ厚さが1μm〜5μm及び数100nμmである。
次に図3と図4によりLEDダイ10の製造方法を説明する。図3と図4はLEDダイ10の製造方法を示す説明図であり、各工程の代表的な状態を断面図として示している。(a)は、突起電極15,16を形成する前の状態のLEDダイ10が連結したウェハー31を準備する工程である。ウェハー31はサファイア基板11上にn型半導体層12、p型半導体層13及び絶縁膜14が連続的に形成されたものである(図2参照)。ウェハー31には突起電極15,16を形成した後で切断するとLEDダイ10となる部分が多数存在するが、図3,4では説明のため2個で示している。また、n型半導体層12や絶縁膜14等(図2参照)の詳細な構造は図示していない。
(b)はウェハー31に共通電極膜32を形成する共通電極膜形成工程を示している。まず(a)で準備したウェハー31の電極面全体に対しスパッタ法でTiW層を形成する。TiW層は厚さが100nm程度である。次にTiW層上にCu層を形成する。Cu層は共通電極膜32を低抵抗化するための低抵抗化金属層であり、厚さは100nm程度で良い。低抵抗化金属としては、Auメッキ層にダメージを与えずエッチングできるものから選ばれ、Cu以外にはAl,Ta,Snなどがある。TiW層だけでも電解メッキ用の共通電極膜として機能するが、電流分布を均一化しよりいっそう良質なメッキ層を得よう
とする場合は低抵抗化金属層を備えるのが好ましい。なおCuは酸化しやすいので、共通電極膜32を形成したら短時間で次工程に進むのが良い。
(c),(d),(e)は共通電極膜32上に導電性樹脂により突起電極15,16のコア(樹脂コア15b,16b)を形成する樹脂コア形成工程を示している。先ず(c)で示すようにマスク用樹脂33を印刷する。このマスク用樹脂33は、突起電極15,16を形成する領域が開口しており厚さが数10μmである。このマスク用樹脂33は感光性レジストに対するホトリソグラフィ法で形成しても良い。次に(d)に示すようにスキージ法によりマスク用樹脂33の開口部を金属ペースト34で埋める。金属ペースト34は、エポキシ樹脂、シリコーン樹脂又はポリイミド樹脂にAg等の金属粒を混練したものである。最後に(e)で示すように、ウェハー31を120℃〜150℃で2時間前後熱処理する。このとき樹脂コア15b,16bが形成されるとともに、マスク用樹脂33と金属ペースト34が収縮しマスク用樹脂33と樹脂コア15b,16bとの間に隙間ができる。
(f)は樹脂コア15b,16bに酸素プラズマ35を当てるアッシング工程を示している。酸素プラズマ処理は、高周波によって生成された原子状態の酸素を対象物に当てるものであり、対象物が有機物である場合、原子状態の酸素により対象物を穏やかに水と二酸化炭素に分解するものである。本工程では樹脂コア15b,16bの表面を薄く覆っている有機膜を原子状態の酸素で除去している。
(g)は樹脂コア15b,16bの表面に電解メッキ法でメッキ層15a,16aを形成する電解メッキ工程を示している。まずNiメッキ液にウェハー31を浸し電解メッキ法でNi層を形成する。次にAuメッキ液にウェハー31を浸し電解メッキ法でAu層を形成する。Ni膜を形成する最初の段階では(f)で露出させた金属粒子の表面からNi膜が成長し始め、その後樹脂コア15b,16b全体にNi膜が広がる。
(h)と(i)は突起電極15,16を形成する領域以外の領域を占める共通電極膜32を除去する共通電極膜除去工程を示している。まず(h)に示すようにマスク用樹脂33を除去する。この結果、突起電極15,16を形成する領域以外の領域に共通電極膜32が露出する。次に(i)に示すように突起電極15,16をマスクとして共通電極膜32をエッチングする。まず塩化第二鉄溶液等のCu用エッチング液で共通電極膜32上のCu層をエッチングする。このとき突起電極15,16上のAuメッキ層(メッキ層15a,16aの表層側)はダメージを受けない。続いて過酸化水素水でTiW層だけをエッチングする。このときもAuメッキ層はダメージを受けない。この結果、最終的に突起電極15,16の下部にだけ共通電極膜15c,16cが残る。
(j)はウェハー31を切断しLEDダイ10を得る個片化工程を示している。まずウェハー31をダイシングシートに貼り付け、つづいてダイサーによりウェハー31を切断する。
以上のように、ウェハー31に形成した樹脂コア15b,16bを酸素プラズマ35でアッシングすることにより、メッキ層15a,16aを電解メッキ法で形成できるようになった。なお樹脂コア15b,16bは特許文献1のように印刷法で形成しても良い。ただ本実施形態のように先にマスク用樹脂33を設け、その開口部に金属ペースト34を充填する手法は、樹脂コア15b,16bの形状を一定に保ち易いという特徴がある。
10…LEDダイ(半導体発光素子)、
11…サファイア基板、
12…n型半導体層、
13…p型半導体層、
14…絶縁膜、
15,16…突起電極、
15a,16a…メッキ層、
15b,16b…樹脂コア、
15c,16c,32…共通電極膜、
31…ウェハー、
33…マスク用樹脂、
34…金属ペースト、
35…酸素プラズマ。

Claims (5)

  1. 導電性樹脂をコアとする突起電極を有する半導体素子の製造方法において、
    ウェハーに共通電極膜を形成する共通電極膜形成工程と、
    前記共通電極膜上に前記導電性樹脂により前記突起電極のコアとなる樹脂コアを形成する樹脂コア形成工程と、
    前記樹脂コアに酸素プラズマを当てるアッシング工程と、
    前記樹脂コアの表面に電解メッキ法でメッキ層を形成する電解メッキ工程と、
    前記突起電極を形成する領域以外の領域を占める前記共通電極膜を除去する共通電極膜除去工程と、
    前記ウェハーを切断し前記半導体素子を得る個片化工程と
    を備えることを特徴とする半導体素子の製造方法。
  2. 前記半導体素子が半導体発光素子であることを特徴とする請求項1に記載の半導体素子の製造方法。
  3. 前記樹脂コア形成工程において前記共通電極膜上に前記突起電極を形成する領域が開口したマスク用樹脂を印刷し、前記開口部を金属ペーストで埋め、該金属ペーストを熱処理して前記樹脂コアを形成することを特徴とする請求項1又は2に記載の半導体素子の製造方法。
  4. 前記共通電極膜の表面にAuを損傷しないエッチング液でエッチングできる金属によりで低抵抗化金属層を形成し、前記突起電極の表面にAuメッキ層を形成することを特徴とする請求項1から3のいずれか一項に記載の半導体素子の製造方法。
  5. 前記低抵抗化金属層がCuからなることを特徴とする請求項4に記載の半導体素子の製造方法。
JP2011270305A 2011-12-09 2011-12-09 半導体素子の製造方法 Expired - Fee Related JP5955543B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011270305A JP5955543B2 (ja) 2011-12-09 2011-12-09 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011270305A JP5955543B2 (ja) 2011-12-09 2011-12-09 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013122964A true JP2013122964A (ja) 2013-06-20
JP5955543B2 JP5955543B2 (ja) 2016-07-20

Family

ID=48774779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011270305A Expired - Fee Related JP5955543B2 (ja) 2011-12-09 2011-12-09 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP5955543B2 (ja)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326525A (ja) * 1992-05-21 1993-12-10 Matsushita Electric Ind Co Ltd 突起電極製造方法
JPH11168116A (ja) * 1997-12-04 1999-06-22 Mitsui High Tec Inc 半導体チップ用電極バンプ
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2007048802A (ja) * 2005-08-08 2007-02-22 Tdk Corp 配線板
JP2009272383A (ja) * 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2010232363A (ja) * 2009-03-26 2010-10-14 Sekisui Chem Co Ltd 光硬化性樹脂組成物、めっき部材の製造方法及び樹脂コア金属バンプの製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05326525A (ja) * 1992-05-21 1993-12-10 Matsushita Electric Ind Co Ltd 突起電極製造方法
JPH11168116A (ja) * 1997-12-04 1999-06-22 Mitsui High Tec Inc 半導体チップ用電極バンプ
JP2005123247A (ja) * 2003-10-14 2005-05-12 Seiko Epson Corp 半導体装置及びその製造方法
JP2007048802A (ja) * 2005-08-08 2007-02-22 Tdk Corp 配線板
JP2009272383A (ja) * 2008-05-01 2009-11-19 Fujitsu Ltd 半導体装置及び基板の接合方法
JP2010232363A (ja) * 2009-03-26 2010-10-14 Sekisui Chem Co Ltd 光硬化性樹脂組成物、めっき部材の製造方法及び樹脂コア金属バンプの製造方法

Also Published As

Publication number Publication date
JP5955543B2 (ja) 2016-07-20

Similar Documents

Publication Publication Date Title
US9386695B2 (en) Wiring substrate having multiple core substrates
TWI674658B (zh) 完全模製微型化半導體模組
US20230207444A1 (en) Semiconductor device and method for manufacturing the same
JP2011187863A (ja) 配線基板及びその製造方法
JP2010192478A (ja) 半導体装置の製造方法
JP2009200361A (ja) 半導体装置の製造方法
JP6072510B2 (ja) 半導体装置の製造方法及び半導体装置
JP2008198766A (ja) 半導体装置およびその製造方法
JP5955543B2 (ja) 半導体素子の製造方法
US20160013145A1 (en) Device with pillar-shaped components
JP6327427B1 (ja) 半導体素子搭載用基板及び半導体装置、並びに半導体素子搭載用基板の製造方法
JP2010258062A (ja) インターポーザとその製造方法、並びにそのインターポーザを用いた半導体装置及びその製造方法
JP2011134821A (ja) 半導体装置及び半導体ウエハ並びに半導体ウエハの製造方法
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6328741B2 (ja) 半導体装置
JP2008210828A (ja) 半導体装置およびその製造方法
JP2004349611A (ja) 半導体基板、半導体基板の製造方法および半導体素子の製造方法
JP5592223B2 (ja) インターポーザおよびそれを用いた半導体装置の製造方法
JP2013222753A (ja) 半導体装置
JP2019197817A (ja) 半導体装置および半導体装置の製造方法
US11942465B2 (en) Embedded structure, manufacturing method thereof and substrate
JP6527269B2 (ja) 半導体装置
JP2014003336A (ja) 半導体装置の製造方法
JP2017034094A (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
JP6460407B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法

Legal Events

Date Code Title Description
RD07 Notification of extinguishment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7427

Effective date: 20130603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160615

R150 Certificate of patent or registration of utility model

Ref document number: 5955543

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees