JP2013115145A - 配線基板の製造方法 - Google Patents

配線基板の製造方法 Download PDF

Info

Publication number
JP2013115145A
JP2013115145A JP2011258116A JP2011258116A JP2013115145A JP 2013115145 A JP2013115145 A JP 2013115145A JP 2011258116 A JP2011258116 A JP 2011258116A JP 2011258116 A JP2011258116 A JP 2011258116A JP 2013115145 A JP2013115145 A JP 2013115145A
Authority
JP
Japan
Prior art keywords
semiconductor element
resist layer
solder
solder resist
mounting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011258116A
Other languages
English (en)
Other versions
JP5992676B2 (ja
Inventor
Shuhei Fujio
州平 藤尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera SLC Technologies Corp
Original Assignee
Kyocera SLC Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera SLC Technologies Corp filed Critical Kyocera SLC Technologies Corp
Priority to JP2011258116A priority Critical patent/JP5992676B2/ja
Publication of JP2013115145A publication Critical patent/JP2013115145A/ja
Application granted granted Critical
Publication of JP5992676B2 publication Critical patent/JP5992676B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】半田バンプ上に半導体素子の電極を安定した状態で載せて半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することが可能な配線基板の製造方法を提供する。
【解決手段】絶縁基板に半導体素子接続パッド及びソルダーレジスト層５ｂを形成する工程と、前記半導体素子接続パッド上にソルダーレジスト層５ｂの上面より高い半田バンプＢ１を溶着する工程と、ソルダーレジスト層５ｂ及び半田バンプＢ１上にソルダーレジスト層５ｂを弾性変形で凹ませつつ半田バンプＢ１を塑性変形で押潰す様に押圧ローラーＲを転動させて半田バンプＢ１の頭頂部をソルダーレジスト層５ｂの上面より低い位置となるように平坦化する工程とを行なう。
【選択図】図３

Description

本発明は、半導体集積回路素子等の半導体素子を搭載するための高密度配線基板の製造方法に関するものである。
近年、携帯型のゲーム機や通信機器に代表される電子機器の小型、高機能化が進む中、それらに使用される配線基板にも小型、高機能化が要求されるようになっている。このような要求に対し、例えば半導体集積回路素子等の半導体素子を搭載する配線基板の上面に、さらに別の電気基板が半導体素子を覆うようにして積載された、いわゆるＰｏＰ（Ｐａｃｋａｇｅ ｏｎ Ｐａｃｋａｇｅ）とよばれる複合構造の電子部品がある。
このような電子部品において、半導体素子を搭載するための下側の配線基板は、その上面中央部に半導体素子を搭載するための半導体素子搭載部が形成されているとともに、この半導体素子搭載部を取り囲む上面外周部に上側の電気基板が搭載される電気基板搭載部を有している。そして、半導体素子搭載部には半導体素子の下面に設けた電極が半田バンプを介して接続される半導体素子接続パッドが、例えば縦横の並びの格子状の配列で形成されている。また、電気基板搭載部には電気基板の下面外周部に設けた接続端子が半田ボールを介して接続される電気基板接続パッドが、例えば枠状に並ぶ格子状の配列で形成されている。さらに、配線基板の上面には半導体素子接続パッドおよび電気基板接続パッドを露出させる開口部を有するソルダーレジスト層が被着されている。
このような電子部品に用いられる配線基板上面に半導体素子を搭載するときには、半導体素子接続パッド上に、半田バンプを予め溶着しておき、その半田バンプ上に半導体素子の電極を載せた後、リフロー処理により接続する周知のフリップチップ法が好適に用いられる。なお、半田バンプ上に半導体素子の電極を載せる際には、半田バンプの頭頂部を例えば配線基板よりも大きな平坦なプレス面を有する平坦化装置によりプレスして予め平坦化しておくことが一般的に行なわれている。半田バンプの頭頂部を予め平坦化しておくことによって、半導体素子の電極を半田バンプ上に載せた際に電極が半田バンプ上から滑り落ちることを有効に防止して安定した状態で載せることができる。また半導体素子を搭載した後は、半導体素子と配線基板との隙間にアンダーフィルと呼ばれる封止樹脂を注入する。さらに、半導体素子が搭載された配線基板に電気基板を搭載するときには、電気基板の下面の接続パッドに半田ボールを予め溶着させておくとともに、配線基板の電気基板接続パッド上に、電気基板に溶着させた半田ボールを載せた後、リフロー処理により接続する方法が用いられる。
ところで、上述したように、半導体素子の電極と半導体素子接続パッドとを接続した後は、半導体素子と配線基板との間に樹脂を注入して封止することで半導体素子の電極や接続パッドを保護する。このとき、封止用の樹脂は注入の際に流動性を有することから、一部が搭載部からはみ出して配線基板上の周囲に広がった後に固着することがある。しかし、この樹脂が、搭載部周囲の電気基板接続パッドにまで到達して固着すると、電気基板の接続に支障をきたしてしまう。そこで、そのような支障を回避するため、電気基板搭載部におけるソルダーレジスト層の厚みを半導体素子搭載部におけるソルダーレジスト層の厚みよりも１０〜３０μｍ程度厚くして半導体素子搭載部を厚みの厚いソルダーレジスト層で囲繞することによりアンダーフィル樹脂の半導体素子搭載部の外側への広がりを防止する構造をとる場合がある。
ところが、上述のように半導体素子搭載部を厚みの厚いソルダーレジスト層で囲繞すると、半導体素子接続パッドに半田バンプを溶着させた際に、半田バンプの頭頂部が半導体素子搭載部周囲のソルダーレジスト層の上面から突出する高さがその分、低くなってしまう。すると半田バンプの頭頂部を平坦化する際に、平坦化装置の平坦なプレス面が半導体素子搭載部周囲の厚みの厚いソルダーレジスト層の上面に当ってしまい、半田バンプの頭頂部を十分に平坦化することが困難となる。半田バンプの頭頂部における平坦化が不十分であると、半導体素子の電極を半田バンプ上に載せた際に電極が半田バンプ上から滑り落ちる危険性が高くなり安定した状態で載せることができなくなる。その結果、半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することができないおそれがあった。
特開平６−２２４５４７号公報
本発明は、半導体素子を搭載する半導体素子搭載部の周囲が厚みの厚いソルダーレジスト層で囲繞されている場合であっても、半導体素子接続パッドに溶着された半田バンプの頭頂部を十分に平坦化することができ、それにより半田バンプ上に半導体素子の電極を安定した状態で載せて半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することが可能な配線基板の製造方法を提供することを課題とする。
本発明における配線基板の製造方法は、上面中央部に半導体素子が搭載される半導体素子搭載部を有する絶縁基板と、半導体素子搭載部に配設された複数の半導体素子接続パッドと、絶縁基板の上面に半導体素子搭載部を囲繞するようにして被着されており、半導体素子接続パッドの上面より高い上面を有するソルダーレジスト層と、半導体素子接続パッド上に溶着されており、頭頂部が平坦化された半田バンプとを備える配線基板の製造方法であって、絶縁基板の上面に半導体素子接続パッドおよびソルダーレジスト層を形成する工程と、半導体素子接続パッド上にソルダーレジスト層の上面よりも突出する高さの半田バンプを溶着する工程と、ソルダーレジスト層上および半田バンプ上に、ソルダーレジスト層を弾性変形で凹ませつつ半田バンプの頭頂部を塑性変形で押し潰すように押圧ローラーを転動させることにより頭頂部をソルダーレジスト層の上面より低い位置となるように平坦化する工程とを行なうことを特徴とするものである。
本発明の配線基板の製造方法によれば、押圧ローラーが半導体素子搭載部を囲繞するソルダーレジスト層を弾性変形で凹ませつつ半田バンプの頭頂部を塑性変形で押し潰すように転動させることから、押圧ローラーが転動した後のソルダーレジスト層は弾性力により転動前の高さに復元するとともに、半田バンプの頭頂部は平坦に塑性変形される。これにより、半田バンプの頭頂部を安定的に平坦化することができ、その結果、半田バンプ上に半導体素子の電極を安定した状態で載せて半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することが可能な配線基板の製造方法を提供することができる。
図１は、本発明の配線基板の実施の形態の一例を示す概略断面図である。 図２（ａ）〜（ｄ）は、本発明の配線基板の製造方法の実施形態の一例を示す概略断面図である。 図３（ｅ）〜（ｇ）は、本発明の配線基板の製造方法の実施形態の一例を示す概略断面図および概略側面図である。
次に、本発明の配線基板の製造方法の実施形態の一例を図１〜図３を基にして詳細に説明する。
図１に本発明配線基板の製造方法により接続された配線基板１０を用いた電子部品の概略断面図を示す。配線基板１０は、コア用の絶縁層１の両主面にビルドアップ用の絶縁層３が複数層ずつ積層されて成る絶縁基板Ｓの内部および表面にコア用の配線導体２とビルドアップ用の配線導体４を配設して成る。コア用の絶縁層１は例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、コア用の配線導体２は例えば銅箔や銅めっき層から成る。またビルドアップ用の絶縁層３は例えばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成り、ビルドアップ用の配線導体４は例えば銅めっき層から成る。
配線基板１０の上面中央部には、半導体素子Ｅがフリップチップ接続により搭載される半導体素子搭載部１０ａが形成されている。半導体素子搭載部１０ａには、半導体素子Ｅの電極Ｔ１に接続される半導体素子接続パッド６が形成されている。また、配線基板１０の上面外周部には、電気基板Ｃが搭載される電気基板搭載部１０ｂが形成されている。電気基板搭載部１０ｂには電気基板Ｃの接続端子Ｔ２が接続される電気基板接続パッド７が形成されている。これらの半導体素子接続パッド６および電気基板接続パッド７は、最表層に形成された配線導体４の一部から形成されている。
さらに配線基板１０の上面には、半導体素子接続パッド６および電気基板接続パッド７を露出させる開口部を有するようにしてソルダーレジスト層５が形成されている。ソルダーレジスト層５は、半導体素子搭載部１０ａから電気基板搭載部１０ｂを含む領域にわたり形成された第１のソルダーレジスト層５ａと、この第１のソルダーレジスト５ａ上の電気基板搭載部１０ｂに半導体素子搭載部１０ａを囲繞するように形成された第２のソルダーレジスト層５ｂとを積層した２層構造を有しており、それにより半導体素子搭載部１０ａで薄く、その周囲で厚くなっている。なお、第１のソルダーレジスト層５ａの厚みは５〜２０μｍ程度である。また第２のソルダーレジスト層５ｂの厚みは１０〜３０μｍ程度である。このようなソルダーレジスト層５は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成り、好ましくは３〜６ＧＰａの弾性率を有する。
そして、半導体素子搭載部１０ａには半導体素子Ｅが半田バンプＢ１を介して搭載される。また、電気基板搭載部１０ｂには電気基板Ｃが半田ボールＢ２を介して搭載される。なお、半導体素子搭載部１０ａに半導体素子Ｅを搭載するには、半導体素子接続パッド６上に半田バンプＢ１を予め溶着しておくとともにその頭頂部を平坦化した後、半田バンプＢ１上に半導体素子Ｅの電極Ｔ１を載せてリフロー処理する方法が採用される。また電気基板搭載部１０ｂに電気基板Ｃを搭載するには、電気基板Ｃの接続端子Ｔ２に半田ボールＢ２を予め溶着しておくとともにその半田ボールＢ２を電気基板接続パッド７上に載せてリフロー処理する方法が採用される。なお半導体素子Ｅを搭載した後は、半導体素子Ｅと配線基板１０との間にアンダーフィルと呼ばれる封止樹脂Ｇを注入する。このとき、半導体素子搭載部１０ａは厚みの厚い第２のソルダーレジスト層５ｂで囲繞されているので、封止樹脂Ｇの広がりは第２のソルダーレジスト５ｂの内周面でせき止められて電気基板接続パッド７に到達することはない。したがって、封止樹脂Ｇが配線基板１０と電気基板Ｃとの接続に支障をきたすようなことはない。
次に、本発明の配線基板の製造方法の一例について、図２（ａ）〜（ｄ）および図３（ｅ）〜（ｇ）を基にして詳細に説明する。なお、本説明においては、半田バンプの平坦化方法を中心に説明する。また、図１と同様の個所には同様の符号を付して説明する。
まず、図２（ａ）に示すように、絶縁基板Ｓの上面に半導体素子接続パッド６および電気基板接続パッド７を形成する。このような半導体素子接続パッド６および電気基板接続パッド７は、例えば周知のセミアディティブ法を用いることにより形成できる。
次に、図２（ｂ）に示すように、絶縁基板Ｓの表面に半導体素子接続パッド６および電気基板接続パッド７の中央部を露出させる開口部を有する第１のソルダーレジスト層５ａを形成する。第１のソルダーレジスト層５ａの形成は、絶縁基板Ｓの表面にソルダーレジスト用の感光性の樹脂フィルムを貼着するとともに、これを周知のフォトリソグラフィ技術を用いて所定のパターンに露光および現像した後、硬化させることにより行なう。なお絶縁基板Ｓの上面中央部に配設された接続パッド６の形成領域は、半導体素子Ｅが搭載される半導体素子搭載部１０ａとなり、電気基板接続パッド７の形成領域は電気基板Ｃが搭載される電気回路搭載部１０ｂとなる。
次に、図２（ｃ）に示すように、電気基板搭載部１０ｂにおける第１のソルダーレジスト層５ａの上面に、電気基板接続パッド７を露出させる開口部を有するとともに半導体素子搭載部１０ａを囲繞する第２のソルダーレジスト層５ｂを形成する。ソルダーレジスト５ｂの形成は、ソルダーレジスト５ａの場合と同様の方法により行なえばよい。
次に、図２（ｄ）に示すように、第１のソルダーレジスト層５ａの開口部から露出した接続パッド６上に半田バンプＢ１を溶着する。このとき、半田バンプＢ１の頭頂部が第２のソルダーレジスト層５ｂの上面よりも若干高く形成されるようにする。半田バンプＢ１は、周知の印刷技術により接続パッド６上に半田ペーストを塗布した後に、リフロー処理することにより形成される。
次に、図３（ｅ）および図３（ｆ）に示すように、第２のソルダーレジスト層５ｂ上および半田バンプＢ１上に押圧ローラーＲを上方から押さえながら転動させて、図３（ｇ）に示すように半田バンプＢ１の頭頂部を平坦化する。押圧ローラーＲは、例えば直径が１０〜３０ｍｍ程度の円柱状のステンレスから成る。なお、押圧ローラーＲが転動している方向の前面から見た状態を図３（ｅ）に示し、側面から見た状態を図３（ｆ）に示している。押圧ローラーＲは、第２のソルダーレジスト層５ｂおよび半田バンプＢ１を上方から押さえながら矢印の方向に転動しているが、このとき、押圧ローラーＲが第２のソルダーレジスト層５ｂを弾性変形で凹ませつつ半田バンプＢ１の頭頂部を塑性変形で押し潰すようにする。第２のソルダーレジスト層５ｂを弾性変形で凹ませながら押圧ローラーＲを転動させることにより、半導体素子搭載部１０ａ内の半田バンプＢ１の頭頂部をソルダーレジスト層５ａの上面よりも低い位置まで押しつぶして良好に平坦化することが可能となる。押圧ローラーＲが転動した後は、第２のソルダーレジスト層５ｂは弾性力により元の高さに復元するが、半田バンプＢ１の頭頂部は第２のソルダーレジスト層５ｂの上面よりも低い位置で平坦に塑性変形されたままとなる。したがって本発明によれば、半導体素子接続パッドに溶着された半田バンプの頭頂部を十分に平坦化することができ、それにより半田バンプ上に半導体素子の電極を安定した状態で載せて半導体素子の電極と半導体素子接続パッドとを電気的に良好に接続することが可能な配線基板の製造方法を提供することができる。
なお、押圧ローラーＲの直径が１０ｍｍを未満であると、押圧ローラーＲ自体が転動に伴い撓んで半田バンプＢ１を良好に平坦化できなくなる危険性が高くなり、逆に３０ｍｍを超えると、ソルダーレジスト層５ｂ上を上方から押さえながら転動する際にソルダーレジスト層５ｂを弾性変形で良好に凹ますことが困難となる。したがって、押圧ローラーＲの直径は１０〜３０ｍｍの範囲が好ましい。
５ ソルダーレジスト層
６ 半導体素子接続パッド
１０ 配線基板
１０ａ 半導体素子搭載部
Ｂ１ 半田バンプ
Ｅ 半導体素子
Ｒ 押圧ローラー
Ｓ 絶縁基板

Claims (1)

  1. 上面中央部に半導体素子が搭載される半導体素子搭載部を有する絶縁基板と、前記半導体素子搭載部に配設された複数の半導体素子接続パッドと、前記絶縁基板の上面に前記半導体素子搭載部を囲繞するようにして被着されており、前記半導体素子接続パッドの上面より高い上面を有するソルダーレジスト層と、前記半導体素子接続パッド上に溶着されており、頭頂部が平坦化された半田バンプとを備える配線基板の製造方法であって、前記絶縁基板の上面に前記半導体素子接続パッドおよび前記ソルダーレジスト層を形成する工程と、前記半導体素子接続パッド上に前記ソルダーレジスト層の上面よりも突出する高さの半田バンプを溶着する工程と、前記ソルダーレジスト層上および前記半田バンプ上に、前記ソルダーレジスト層を弾性変形で凹ませつつ前記半田バンプの頭頂部を塑性変形で押し潰すように押圧ローラーを転動させることにより前記頭頂部を前記ソルダーレジスト層の上面より低い位置となるようなに平坦化する工程とを行なうことを特徴とする配線基板の製造方法。
JP2011258116A 2011-11-25 2011-11-25 配線基板の製造方法 Active JP5992676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011258116A JP5992676B2 (ja) 2011-11-25 2011-11-25 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258116A JP5992676B2 (ja) 2011-11-25 2011-11-25 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2013115145A true JP2013115145A (ja) 2013-06-10
JP5992676B2 JP5992676B2 (ja) 2016-09-14

Family

ID=48710440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011258116A Active JP5992676B2 (ja) 2011-11-25 2011-11-25 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5992676B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232617A (ja) * 2012-04-04 2013-11-14 Sanei Kagaku Kk はんだ実装基板及びその製造方法、並びに半導体装置
JP2015133388A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP2019087723A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びこれを含む電子素子パッケージ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349602A (ja) * 2003-05-26 2004-12-09 Toppan Printing Co Ltd バンプのフラッタニング用治具およびフラッタニング方法、並びに多層基板の製造方法
JP2007059588A (ja) * 2005-08-24 2007-03-08 Kyocer Slc Technologies Corp 配線基板の製造方法および配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004349602A (ja) * 2003-05-26 2004-12-09 Toppan Printing Co Ltd バンプのフラッタニング用治具およびフラッタニング方法、並びに多層基板の製造方法
JP2007059588A (ja) * 2005-08-24 2007-03-08 Kyocer Slc Technologies Corp 配線基板の製造方法および配線基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013232617A (ja) * 2012-04-04 2013-11-14 Sanei Kagaku Kk はんだ実装基板及びその製造方法、並びに半導体装置
US9565754B2 (en) 2012-04-04 2017-02-07 San-Ei Kagaku Co., Ltd. Solder-mounted board, production method therefor, and semiconductor device
JP2015133388A (ja) * 2014-01-10 2015-07-23 新光電気工業株式会社 半導体装置、半導体装置の製造方法
JP2019087723A (ja) * 2017-11-08 2019-06-06 サムソン エレクトロ−メカニックス カンパニーリミテッド． プリント回路基板及びこれを含む電子素子パッケージ

Also Published As

Publication number Publication date
JP5992676B2 (ja) 2016-09-14

Similar Documents

Publication Publication Date Title
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
JP5150518B2 (ja) 半導体装置および多層配線基板ならびにそれらの製造方法
JP6076653B2 (ja) 電子部品内蔵基板及び電子部品内蔵基板の製造方法
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
EP1763295A2 (en) Electronic component embedded board and its manufacturing method
JP2013162128A (ja) パッケージ−オン−パッケージタイプの半導体パッケージ及びその製造方法
JP2012064911A (ja) パッケージ基板ユニット及びパッケージ基板ユニットの製造方法
JP2017108019A (ja) 配線基板、半導体パッケージ、半導体装置、配線基板の製造方法及び半導体パッケージの製造方法
WO2010047006A1 (ja) 半導体装置およびその製造方法
JP2014045051A (ja) 電子部品内蔵基板及びその製造方法
KR20100009941A (ko) 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지
JP5106197B2 (ja) 半導体装置およびその製造方法
JP5992676B2 (ja) 配線基板の製造方法
KR100990396B1 (ko) 적층 웨이퍼 레벨 패키지 및 이의 제조 방법
JP2004128056A (ja) 半導体装置及びその製造方法
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2018037520A (ja) 半導体装置、電子装置、半導体装置の製造方法及び電子装置の製造方法
JP2005340450A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20120046602A (ko) 인쇄회로기판 및 그 제조방법
KR20070030700A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2006173234A (ja) 半導体装置およびその製造方法
US11049781B1 (en) Chip-scale package device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140703

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150330

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160115

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160329

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160719

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160818

R150 Certificate of patent or registration of utility model

Ref document number: 5992676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150