JP2013109671A - 回路基板の補強位置決定方法及び基板組立体 - Google Patents
回路基板の補強位置決定方法及び基板組立体 Download PDFInfo
- Publication number
- JP2013109671A JP2013109671A JP2011255535A JP2011255535A JP2013109671A JP 2013109671 A JP2013109671 A JP 2013109671A JP 2011255535 A JP2011255535 A JP 2011255535A JP 2011255535 A JP2011255535 A JP 2011255535A JP 2013109671 A JP2013109671 A JP 2013109671A
- Authority
- JP
- Japan
- Prior art keywords
- corner
- stress
- stress value
- value
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/10—Geometric CAD
- G06F30/17—Mechanical parametric or variational design
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/10—Numerical modelling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/14—Force analysis or force optimisation, e.g. static or dynamic forces
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Power Engineering (AREA)
- Structure Of Printed Boards (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Management, Administration, Business Operations System, And Electronic Commerce (AREA)
Abstract
【解決手段】回路基板の補強位置決定方法は、表面に、電子部品が複数のバンプにより実装され、裏面に、前記電子部品の角部に配置されたバンプに対応する位置に補強部材が貼り付けられた回路基板の数値モデルを設定する。そして、前記数値モデルに、前記電子部品の周囲に配置され且つ前記回路基板を電子機器の筐体に固定するスタッドに関する情報を取り込み、前記回路基板の裏側から前記電子部品に向かって力を加えたときに、前記角部のバンプにそれぞれ発生する応力値を求めるシミュレーションを行う。前記シミュレーションにより求めた前記応力値に基づいて、前記スタッドの位置に対応する前記補強部材の配置を決定する。
【選択図】図5
Description
MA=L1×2/P
MC=L2×2/P
σ=M/Z
電子部品4の厚さをh、幅をbとすると、断面係数Zは、
Z=bh2/6
(表2)
シミュレーションNo.1.0は、図8に示すように、スタッド6αが一本だけ配置された場合である。スタッド6αは、領域1aに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Cの応力値が1533.0MPaで最も大きい。角部Cの応力値が最も大きくなるのは、角部Aと角部Cと結ぶ直線(以下、「直線AC」と略す。)上に、力点、支点、作用点が存在するからである。固定されたスタッド6αの部分が支点となり、外力が加わる電子部品4の中央付近が力点となり、角部Cの位置が作用点となる。このような関係のときに、モーメントが大きくなる角部Cに応力が集中することに起因する。電子部品4は剛体と見なせるため角部B、角部Dにも応力は発生するが、角部B、角部Dはスタッド6αの位置からの距離が殆ど同じであり、発生した応力は等分されるため、角部B、角部Dそれぞれに発生する応力は小さくなる。以上により、補強が必要な点は角部Cとなる。そして、最も小さい応力値を示す角部Aは、回路基板2を支持するスタッド6αからの距離が最も近い角部である。このように、力点、支点、作用点が一直線上に存在する場合には、最も小さい応力値を示す角部Aの補強を外すことにより、最も大きい応力値を示す角部Cに発生する応力値が減少する。そのため、本条件下では、少なくとも角部Aについては補強部材10を張り付けていない。
(シミュレーションNo.1.1 図8)
シミュレーションNo.1.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は満遍なく低下している。しかしながら、角部Cの応力値は他の角部と比較して突出して大きな値を示している。このため、角部Cの疲労は他の角部と比較して早く進むことになると考えられる。
(シミュレーションNo.1.2 図8)
本実施例の補強位置決定方法に基づいて角部Cにのみ補強がされた場合についてシミュレーションをした結果である。このような条件では、角部Bでは、4点を補強した場合と比較して応力値が増加しているが、他の角部では応力値が減少している。このような結果から、各角部間の応力値は平準化している。結果的に、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。
シミュレーションNO.2.0は、図9に示すようにスタッド6αが一本だけ配置された場合である。スタッド6αは、領域2abに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Aの応力値が1299.9MPaで最も大きい。この場合は、シミュレーションNo.1.0と比較して、角部Cに集中していた応力が、角部Dに分散される。そして、支点となるスタッド6αと角部Cとの距離が短くなるため、シミュレーションNo.1.0と比較して角部Cの応力は低下する。角部Aには、圧縮の応力が発生する。これは、支点(スタッド6α)、力点、作用点(角部A)が直線の関係になく、電子部品4から十分に遠い固定点とスタッド6αとが支点となり、ねじれが発生する。この時、電子部品4が剛体であり形状を維持しようとするため、基板の変形によりバンプ5を押しつぶそうとするためであると考えられる。スタッド6αは、基板変形を抑制しようとするため、その周辺の回路基板2の歪みは大きくなる。よって、スタッド6αに近い角部AにY方向の歪みが集中し、応力値が大きくなると考えられる。
(シミュレーションNo.2.1 図9)
シミュレーションNo.2.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は角部Cを除いて低下している。しかしながら、角部Cの応力値は上昇している。そして、最も小さい角部Bとの間に大きな応力値の差が存在している。このため、角部Cの疲労は他の角部と比較して早く進むことになると考えられる。
(シミュレーションNo.2.2 図9)
本実施例の補強位置決定方法に基づいて角部Aにのみ補強がされた場合についてシミュレーションをした結果である。このような条件では、角部Bや角部Dでは、4点を補強した場合と比較して応力値が増加しているが、他の角部では応力値が減少している。このような結果から各角部間の応力値は平準化している。結果的に、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。なお、この場合も、最も応力値が小さかった角部Bも補強がされていない。
シミュレーションNO.3.0は、図10に示すようにスタッド6αが一本だけ配置された場合である。スタッド6αは、領域3abに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Cの応力値が849.4MPa、角部Dの応力値が797.6MPaで大きい。この場合、角部Cと角部Dにおける応力値とがほぼ同等であり、角部Aと角部Bの応力値とがほぼ同等となる。ただし、スタッド6αに近い角部Aと角部Bの距離が互いに離れているため、ねじれ方向の応力は無視される程度に小さくなり、モーメントが大きい角部Cと角部Dの応力が大きくなるっていると考えられる。このため、角部Cと角部Dの2箇所に補強を行うことが有効であると考えられる。
(シミュレーションNo.3.1 図10)
シミュレーションNo.3.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は低下している。このため、4点の角部A〜Dに補強を施すことも有効であると考えられる。しかしながら、4箇所に補強を施すことは、コスト面、製造工程の簡素化の点で不利になると考えられる。
(シミュレーションNo.3.2 図10)
本実施例の補強位置決定方法に基づいて角部C、角部Dに補強がされた場合についてシミュレーションをした結果である。このような条件では、各角部の応力は減少し、このような結果から、各角部間の応力値は平準化している。結果的に、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。また、4箇所に補強を施したシミュレーションNo.3.1の場合と比較して補強箇所が少ないので、コスト面、製造工程の簡素化の点で有利である。
シミュレーションNO.4.0は、図11に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域1cに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Aの応力値が382.8MPa、角部Cの応力値が386.6MPaで大きい。この場合、いわば、両もち梁構造となる。このため、力点、支点、作用点が直線関係となるため、角部A、角部Cに応力が集中する。
(シミュレーションNo.4.1 図11)
シミュレーションNo.4.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、角部B、角部Dの応力値が際立って減少している。この結果、各角部間の応力値のバラツキが増大している。このため、角部A、角部Cの疲労は角部B、角部Dと比較して早く進むことになると考えられる。
(シミュレーションNo.4.2 図11)
本実施例の補強位置決定方法に基づいて角部A、角部Cに補強がされた場合についてシミュレーションをした結果である。このような条件では、角部Aと角部Cの応力値の減少がみられ、角部Bと角部Dの応力値の減少はほとんどみられない。しかしながら、各角部間の応力値のバラツキは小さくなり、平準化方向に推移している。この結果、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。
シミュレーションNO.5.0は、図12に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域2cdに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Aの応力値が595.5MPaと大きい。また、角部Dの応力値が11.2MPaと小さく、応力値のバラツキが大きい。スタッドが二本であるため、シミュレーションNo.4.0と同様に両持ち梁の構造となる。ただし、角部付近のスタッドは辺に近いため、スタッド二本を結んだ直線上のバンプ5の歪みが大きくなり、応力が集中する。ここで、電子部品4はほぼ剛体とみなせるため、辺に近い側のスタッド6βのひずみは複数のバンプ5で受け持ち、角部Aに近いスタッド6αは角部Aの単一のバンプ5で歪みを受けることとなる。このため、角部Aに近いバンプ5に大きな応力発生する。
(シミュレーションNo.5.1 図12)
シミュレーションNo.5.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、角部A、角部Bの応力値が減少し、角部C、角部Dの応力値が増大している。
(シミュレーションNo.5.2 図12)
本実施例の補強位置決定方法に基づいて角部Aに補強がされた場合についてシミュレーションをした結果である。このような条件では、シミュレーションNo.5.1の場合と同様に角部A、角部Bの応力値が減少し、角部C、角部Dの応力値が増大している。ただし、4箇所に補強を施したシミュレーションNo.5.1の場合と比較して補強箇所が少ないので、コスト面、製造工程の簡素化の点で有利である。
シミュレーションNO.6.0は、図13に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域3cdに位置している。このケースは、シミュレーションNo.5.0に類似するケースと評価することができる。従って、角部Aに補強を行うことが考えられる。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.7.0は、図14に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域2cdに位置している。角部Aの応力値が106.5MPa、角部Cの応力値が107.2MPaと高い。従って、角部Aと角部Cに補強をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.8.0は、図15に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域3cdに位置している。角部Aの応力値が226.2MPaと高い。従って、角部Aに補強をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.9.0は、図16に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域3abに位置している。スタッド6βは、領域3cdに位置している。この場合は、対称状態となるため両持ち梁構造となる。ただし、辺の中心に配置されたスタッドは複数のバンプ5で歪みを受けるため、角部の応力は発生しないと評価することができる。このため、この場合は、格別の補強は不要である。
シミュレーションNO.10.0は、図17に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域1dに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Bの応力値が902.1MPa、角部Cの応力値が835.5MPaと大きい。この場合、片持ち梁に近い構造となる。このため、各スタッド6α、6βの位置から遠い部分となる角部B、角部Cに応力が集中する。
(シミュレーションNo.10.1 図17)
シミュレーションNo.10.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は低下し、平準化されている。このため、4点の角部A〜Dに補強を施すことも有効であると考えられる。しかしながら、4箇所に補強を施すことは、コスト面、製造工程の簡素化の点で不利になると考えられる。
(シミュレーションNo.10.2 図17)
本実施例の補強位置決定方法に基づいて角部B、角部Cに補強がされた場合についてシミュレーションをした結果である。このような条件では、各角部の応力は減少し、また、各角部間の応力値は平準化している。結果的に、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。また、4箇所に補強を施したシミュレーションNo.10.1の場合と比較して補強箇所が少ないので、コスト面、製造工程の簡素化の点で有利である。
シミュレーションNO.11.0は、図18に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域2dcに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Cのみ応力値が低い。この場合、支点が2箇所あり、両持ち梁構造となるため、ほぼスタッド6α、6βを結んだ直線上にある角部Aの応力が大きくなる。これと同時に、角部D付近のバンプは力を辺で受けるため、辺に含まれる、バンプの応力は小さくなる。しかし、角部Dの応力は大きくなる。また、辺BCのうち、角部Bは支持点をスタッド二本とした片持ち梁構造に近い構造となるため、応力が集中する。このため、このケースでは、角部A、角部B、角部Dの3箇所の補強が必要となる。すなわち、最も応力値の小さい角部Cは補強箇所から除外される。
(シミュレーションNo.11.1 図18)
シミュレーションNo.11.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、角部Cの応力が他の角部と比較して低い。
(シミュレーションNo.11.2 図18)
本実施例の補強位置決定方法に基づいて角部A、角部B、角部Dに補強がされた場合、各角部の応力は減少し、また、各角部間の応力値は平準化している。すなわち、4箇所全てを補強したシミュレーションNo.11.1と比較すると、角部Cの応力値は高いが、応力値の平準化ができていることにより、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。また、4箇所に補強を施したシミュレーションNo.11.1の場合と比較して補強箇所が少ないので、コスト面、製造工程の簡素化の点で有利である。
シミュレーションNO.12.0は、図19に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域2dcに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Aの応力値が374.4MPa、角部Dの応力値が360.3MPaで大きい。この場合は、両持ち梁構造となり、スタッド6α、6βを結んだ直線上にある、バンプ5の応力が大きくなる。ただし、スタッド位置は辺に近いため、複数のバンプで受けることになるため辺部分の影響が小さく、角部A、角部Dのバンプの応力が大きくなる。
(シミュレーションNo.12.1 図19)
シミュレーションNo.12.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は減少している。しかしながら、角部A、角部Dの応力値と比較して角部B、角部Cの応力値は低い。すなわち、応力値のバラツキは解消されていない。
(シミュレーションNo.12.2 図19)
本実施例の補強位置決定方法に基づいて角部A、角部Dに補強がされた場合についてシミュレーションをした結果である。このような条件では、各角部の応力は減少し、また、各角部間の応力値は平準化している。すなわち、4箇所全てを補強したシミュレーションNo.12.1と比較すると、角部B、角部Cの応力値は高いが、応力値の平準化ができていることにより、基板組立体1の耐圧迫性、長期信頼性は向上すると予想される。
シミュレーションNO.13.0は、図20に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1abに位置している。スタッド6βは、領域2adに位置している。補強なしの状態のとき、すなわち、補強部材10を貼り付けていない場合には、角部Aの応力値が1287.0MPa、角部Cの応力値が801.4MPaで大きい。このため、角部Aと角部Cに補強が必要であると。
(シミュレーションNo.13.1 図20)
シミュレーションNo.13.0のスタッド配置において、角部A〜Dの4点に補強を施した場合についてシミュレーションをした結果である。このような条件では、各角部の応力値は低下している。
(シミュレーションNo.13.2 図20)
本実施例の設計方針に基づいて角部A、角部Cに補強がされた場合についてシミュレーションをした結果である。このような条件では、角部A〜Dの4点に補強を施した場合、各角部の応力値は低下している。特に、応力値が大きかった角部Aと角部Cは、シミュレーションNo.13.1の場合よりも低下しており、また、応力値の平準化の面でも評価される。
シミュレーションNO.12.0は、図21に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域3daに位置している。角部Aの応力値が830.5MPa、角部Cの応力値が951.7MPaと高い。従って、角部A、角部Cに補強を行うことが考えられる。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.15.0は、図22に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域1aに位置している。スタッド6βは、領域2daに位置している。角部Aの応力値が756.7MPa、角部Cの応力値が812.1MPaと高い。従って、角部Aと角部Cに補強をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.16.0は、図23に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域2adに位置している。角部Aの応力値が2076.0MPa、角部Cの応力値は1088.0MPaと高い。この場合、支点が2箇所あり、両持ち梁構造となるため、スタッドを結んだ直線上にある、角部Aの応力が大きくなる。また、電子部品4周辺の変形は角部A付近を固定した片持ち梁構造に近い変形を発生させるため、固定位置から遠い角部Cの応力が大きくなる。従って、角部A、角部Cに補をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.17.0は、図24に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域3daに位置している。角部Aの応力値が1069.0MPa、角部Cの応力値は672.5MPaと高い。従って、角部A、角部Cに補をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.18.0は、図25に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2abに位置している。スタッド6βは、領域2daに位置している。角部Aの応力値が1127.0MPa、角部Cの応力値は440.2MPaと高い。従って、角部A、角部Cに補をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.19.0は、図26に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域3abに位置している。スタッド6βは、領域3daに位置している。角部Aの応力値が377.7MPa、角部Cの応力値は471.8MPaと高い。従って、角部A、角部Cに補をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
シミュレーションNO.20.0は、図27に示すようにスタッドが二本、すなわち、スタッド6αとスタッド6βが配置された場合である。スタッド6αは、領域2baに位置している。スタッド6βは、領域2daに位置している。角部Aの応力値が161.4MPa、角部Cの応力値は217.9MPaと高い。従って、角部A、角部Cに補をすればよい。補強を行った場合のシミュレーション結果については、記載を省略する。
2 回路基板
3 放熱部材
4 電子部品
5 バンプ
6 スタッド
Claims (4)
- 表面に、電子部品が複数のバンプにより実装され、裏面に、前記電子部品の角部に配置されたバンプに対応する位置に補強部材が貼り付けられた回路基板の数値モデルを設定し、
前記数値モデルに、前記電子部品の周囲に配置され且つ前記回路基板を電子機器の筐体に固定するスタッドに関する情報を取り込み、前記回路基板の裏側から前記電子部品に向かって力を加えたときに、前記角部のバンプにそれぞれ発生する応力値を求めるシミュレーションを行い、
前記シミュレーションにより求めた前記応力値に基づいて、前記スタッドの位置に対応する前記補強部材の配置を決定する
ことを特徴とする回路基板の補強位置決定方法。 - 前記シミュレーションは、
全ての角部に補強部材を貼り付けた数値モデルを用いて角部毎の第1の応力値を求める工程と、
一部の角部の補強部材を取り去って、一部の角部の補強部材を残した状態の数値モデルを用いて角部毎の第2の応力値を求める工程と、を含み、
前記第1の応力値のうち、最大の値と、前記最大の値を示した角部と同一の角部において示された前記第2の応力値とを比較し、前記第2の応力値が前記最大の値以下の場合には、前記第2の応力値が示された前記補強部材の配置位置を選択する工程と、
を含むことを特徴とする請求項1に記載の回路基板の補強位置決定方法。 - 前記シミュレーションは、
前記電子部品の全ての角部となる4つの角部にそれぞれ補強部材を貼り付けた数値モデルを用いて角部毎の第1の応力値を求める工程と、
前記第1の応力値のうち、最大の値を示した角部に対応する位置に配置された最大応力補強部材を残存させ、この最大応力補強部材以外の任意の補強部材を1か所取り去った3つの数値モデルのそれぞれにつき、当該数値モデルを用いて角部毎の第2の応力値を求め、その時点での第1の応力値のうち、最大の値と、前記最大の値を示した角部と同一の角部において示された第2の応力値とを比較し、前記第2の応力値が前記最大の値以下の場合に、当該第2の応力値を前記第1の応力値と置き換える工程と、
前記第1の応力値のうち、最大の値を示した角部に対応する位置に配置された最大応力補強部材を残存させ、この最大応力補強部材以外の任意の補強部材を2か所取り去った3つの数値モデルのそれぞれにつき、当該数値モデルを用いて角部毎の第3の応力値を求め、その時点での第1の応力値のうち、最大の値と、前記最大の値を示した角部と同一の角部において示された第3の応力値とを比較し、前記第3の応力値が前記最大の値以下の場合に、当該第3の応力値を前記第1の応力値と置き換える工程と、
前記第1の応力値のうち、最大の値を示した角部に対応する位置に配置された最大応力補強部材を残存させ、この最大応力補強部材以外の3か所の補強部材を取り去った数値モデルにつき、当該数値モデルを用いて角部毎の第4の応力値を求め、その時点での第1の応力値のうち、最大の値と、前記最大の値を示した角部と同一の角部において示された第4の応力値とを比較し、前記第4の応力値が前記最大の値以下の場合に、当該第4の応力値を前記第1の応力値と置き換える工程と、を含み、
前記シミュレーション終了時に前記第1の応力値の置き換えが行われている前記補強部材の配置位置を選択する工程と、
を含むことを特徴とする請求項1に記載の回路基板の補強位置決定方法。 - 筐体に固定される基板組立体であって、
表面に矩形状に配列された複数のバンプにより電子部品が実装された回路基板と、
前記電子部品の周囲に配置され且つ前記回路基板を前記筐体に固定するスタッドと、
前記回路基板の裏面であって、前記電子部品の角部の一部に対応する位置に貼り付けられた補強部材と
を備え、
前記電子部品の中心の位置が、前記スタッドと前記補強部材を結ぶ線上に存在する場合、前記補強部材は、前記回路基板の裏側から前記電子部品に向かって圧力を加えたときに発生する応力が最も小さい角部以外の角部に対応する位置に配置されている
ことを特徴とする基板組立体。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255535A JP5884435B2 (ja) | 2011-11-22 | 2011-11-22 | 回路基板の補強位置決定方法及び基板組立体 |
US13/648,335 US9053262B2 (en) | 2011-11-22 | 2012-10-10 | Method of determining reinforcement position of circuit substrate and substrate assembly |
CN201210472324.6A CN103140102B (zh) | 2011-11-22 | 2012-11-20 | 确定电路基板的加固位置的方法及基板组件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011255535A JP5884435B2 (ja) | 2011-11-22 | 2011-11-22 | 回路基板の補強位置決定方法及び基板組立体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013109671A true JP2013109671A (ja) | 2013-06-06 |
JP5884435B2 JP5884435B2 (ja) | 2016-03-15 |
Family
ID=48426693
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011255535A Expired - Fee Related JP5884435B2 (ja) | 2011-11-22 | 2011-11-22 | 回路基板の補強位置決定方法及び基板組立体 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9053262B2 (ja) |
JP (1) | JP5884435B2 (ja) |
CN (1) | CN103140102B (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342888A (ja) * | 2003-05-16 | 2004-12-02 | Mitsubishi Electric Corp | 回路基板および表面実装型コネクタの実装構造 |
JP2007088293A (ja) * | 2005-09-22 | 2007-04-05 | Fujitsu Ltd | 基板の反り低減構造および基板の反り低減方法 |
JP2010192939A (ja) * | 2010-06-08 | 2010-09-02 | Toshiba Corp | 電子機器、プリント回路基板および電子部品 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1140687A (ja) | 1997-07-16 | 1999-02-12 | Toshiba Corp | 半導体装置 |
JP2001237572A (ja) * | 2000-02-22 | 2001-08-31 | Nec Saitama Ltd | プリント基板補強構造 |
JP4218434B2 (ja) * | 2003-06-16 | 2009-02-04 | 株式会社日立製作所 | 電子装置 |
JP3972369B2 (ja) | 2004-04-05 | 2007-09-05 | 船井電機株式会社 | ボールグリッドアレイ実装構造 |
JP2007012695A (ja) | 2005-06-28 | 2007-01-18 | Toshiba Corp | 電子機器、電子部品の実装方法およびプリント回路板 |
CN2817310Y (zh) * | 2005-08-15 | 2006-09-13 | 广达电脑股份有限公司 | 具有补强构件的电子装置 |
JP2009158865A (ja) * | 2007-12-27 | 2009-07-16 | Toshiba Corp | 電子機器 |
US20100018759A1 (en) * | 2008-07-24 | 2010-01-28 | Kabushiki Kaisha Toshiba | Electronic device and circuit board |
JP5453962B2 (ja) | 2009-07-07 | 2014-03-26 | 富士通株式会社 | 半導体装置、半導体装置の製造方法および電子機器 |
CN102081442B (zh) * | 2009-12-01 | 2014-02-19 | 鸿富锦精密工业(深圳)有限公司 | 主板支撑架 |
JP5445340B2 (ja) | 2010-06-10 | 2014-03-19 | 富士通株式会社 | 基板補強構造、基板組立体、及び電子機器 |
JP5017473B1 (ja) * | 2011-03-16 | 2012-09-05 | 株式会社東芝 | テレビジョン受像機および電子機器 |
-
2011
- 2011-11-22 JP JP2011255535A patent/JP5884435B2/ja not_active Expired - Fee Related
-
2012
- 2012-10-10 US US13/648,335 patent/US9053262B2/en not_active Expired - Fee Related
- 2012-11-20 CN CN201210472324.6A patent/CN103140102B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004342888A (ja) * | 2003-05-16 | 2004-12-02 | Mitsubishi Electric Corp | 回路基板および表面実装型コネクタの実装構造 |
JP2007088293A (ja) * | 2005-09-22 | 2007-04-05 | Fujitsu Ltd | 基板の反り低減構造および基板の反り低減方法 |
JP2010192939A (ja) * | 2010-06-08 | 2010-09-02 | Toshiba Corp | 電子機器、プリント回路基板および電子部品 |
Also Published As
Publication number | Publication date |
---|---|
US20130128477A1 (en) | 2013-05-23 |
US9053262B2 (en) | 2015-06-09 |
JP5884435B2 (ja) | 2016-03-15 |
CN103140102B (zh) | 2016-01-20 |
CN103140102A (zh) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5536901B2 (ja) | 半導体ダイの反りを制御する装置及び方法 | |
JP2011166051A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008021921A (ja) | 配線基板、半導体装置およびその製造方法 | |
JP2010034294A (ja) | 半導体装置およびその設計方法 | |
US20110304059A1 (en) | Circuit board, circuit board assembly, and semiconductor device | |
JP2011249366A (ja) | 半導体装置及びその製造方法 | |
JPWO2007037055A1 (ja) | 半導体パッケージ、基板、この半導体パッケージ又は基板を用いた電子機器、半導体パッケージの反り矯正方法 | |
JP5092054B2 (ja) | 実装基板及び故障予測方法 | |
US7446405B2 (en) | Wafer level chip scale package (WLCSP) with high reliability against thermal stress | |
JP5223571B2 (ja) | 半導体装置、基板設計方法、基板設計装置 | |
JP5884435B2 (ja) | 回路基板の補強位置決定方法及び基板組立体 | |
US9474179B2 (en) | Electronic component package | |
US20040227233A1 (en) | Interconnection pattern design | |
JP2006313800A (ja) | 半導体装置における実装構造の接続信頼性の予測方法およびその半導体装置 | |
US20140247573A1 (en) | Package substrate with testing pads on fine pitch traces | |
US20100007008A1 (en) | Bga package | |
Pendse et al. | Bond-on-Lead: A novel flip chip interconnection technology for fine effective pitch and high I/O density | |
JP5894515B2 (ja) | 半導体装置、寿命推定装置、寿命推定方法 | |
US20020195698A1 (en) | Semiconductor device | |
JP5893351B2 (ja) | プリント回路板 | |
JP2010040599A (ja) | 半導体モジュールおよび半導体装置 | |
Varia et al. | Effects of design, structure and material on thermal-mechanical reliability of large array wafer level packages | |
TWI573995B (zh) | 衝擊試驗模組及其測試板 | |
Su et al. | Design-for-Manufacturing and Design-for-Reliability Strategies for Large 80mm+ 2.5 D Devices | |
JP5375563B2 (ja) | 半導体装置の実装構造及び実装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140805 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150716 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5884435 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |