JP2013083790A - 電気光学装置、電気光学装置の駆動方法、電子機器 - Google Patents

Abstract

【課題】画像表示動作中にも画素領域のイオン性不純物を周辺領域に排出することができる電気光学装置を提供する。
【解決手段】本発明の電気光学装置は、電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域とを備え、各々の画素に対応して設けられた画素電極と、複数の画素電極に対向する共通電極とを有し、画素電極に交流電圧が印加される電気光学装置であって、画素領域のうちの一部の画素では第１の電位を中心電位とする交流電圧が画素電極に印加され、他の一部の画素では第１の電位と異なる第２の電位を中心電位とする交流電圧が画素電極に印加されることを特徴とする。
【選択図】図６

Description

本発明は、電気光学装置、電気光学装置の駆動方法、電子機器に関するものである。

液晶装置において、液晶層内のイオン汚染によって焼き付き（シミやムラ）が発生することが知られている。そこで、画素領域の外側の周辺領域に複数の電極を形成し、これら複数の電極間に電圧を印加することでイオン性不純物を吸着させる構成が提案されている（特許文献１，２参照）。また、画素領域で発生するイオン性不純物については、イオン性不純物を画素領域の外側に排出する駆動方法（特許文献３参照）が提案されている。

特開２００２−１９６３５５号公報 特開２００７−２４９１０５号公報 特開２００８−２９２８６１号公報

K. Neyts et al., "Lateral ion transport in nematic liquid-crystal devices", J. Appl. Phys. 94, 3891 (2003)

しかしながら、特許文献３に記載の駆動方法では、画素領域のイオン性不純物を周辺領域に排出するために、画素領域の所定領域毎に異なる交流電圧を印加し、その電位分布を面内方向に順次スクロールさせる。そのため、画像表示動作中にはイオン性不純物の排出動作を行うことができなかった。

本発明は、上記従来技術の問題点に鑑み成されたものであって、画像表示動作中にも画素領域のイオン性不純物を周辺領域に排出することができる電気光学装置とその駆動方法を提供することを目的の一つとする。

本発明の電気光学装置は、電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置であって、前記画素領域のうちの一部の前記画素では第１の電位を中心電位とする交流電圧が前記画素電極に印加され、他の一部の前記画素では前記第１の電位と異なる第２の電位を中心電位とする交流電圧が前記画素電極に印加されることを特徴とする。

この構成によれば、画素に入力される交流電圧の中心電位を画素間で異ならせている。この中心電位の差異に起因する電位の偏りによって、電気光学物質中に横電界（基板面方向の電界）を発生させることができる。そして、かかる横電界によってイオン性不純物を移動させ、画素領域の外側へ排出させることができる。かかる構成では、交流電圧の中心電位をずらすことにより電位の偏りを発生させるので、画像表示動作中にも問題なく実行することができ、イオン性不純物を効率良く排出させることができる。

各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の面内の一方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。
この構成によれば、画素領域の一方向にイオン性不純物を移動させることができ、イオン性不純物を画素領域の外側に効率良く排出させることができる。

各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の短辺方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。
この構成によれば、イオン性不純物の平均的な移動距離が短くなるので、イオン性不純物を画素領域の外側に効率良く排出させることができる。

各々の前記画素電極に印加される前記交流電圧の中心電位が、前記電気光学物質の配向方向に沿って漸次大きく又は小さくなるように設定されている構成としてもよい。
この構成によれば、電気光学物質の配向方向に沿った方向に生じるイオン性不純物に対する駆動力の方向と、横電界によるイオン性不純物に対する駆動力の方向を一致させることができるため、イオン性不純物を画素領域の外側に効率良く排出させることができる。

前記交流電圧の中心電位が、前記共通電極の電位に対して±５０ｍＶ以下の電位である構成としてもよい。
この構成によれば、過度なＤＣ電圧の発生による焼き付きを防止しつつ、イオン性不純物を画素領域外へ排出する作用を得ることができる。

本発明の電気光学装置の駆動方法は、電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置の駆動方法であって、前記画素領域のうちの一部の前記画素において第１の電位を中心電位とする交流電圧を前記画素電極に印加する一方、他の一部の前記画素において前記第１の電位と異なる第２の電位を中心電位とする交流電圧を前記画素電極に印加することを特徴とする。

この駆動方法によれば、画素に入力される交流電圧の中心電位を画素間で異ならせることで電位の偏りを発生させ、かかる電位の偏りによって電気光学物質中に横電界（基板面方向の電界）を発生させることができる。そして、かかる横電界によってイオン性不純物を移動させ、画素領域の外側へ排出させることができる。かかる駆動方法では、交流電圧の中心電位をずらすことにより電位の偏りを発生させるので、画像表示動作中にも問題なく実行することができ、イオン性不純物を効率良く排出させることができる。

本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
この構成によれば、長期にわたり良好な表示が可能な表示部を備えた電子機器を提供することができる。

第１実施形態に係る液晶装置の概略構成を示すブロック図。 表示データ処理回路の構成を示すブロック図。 液晶パネルの概略構成を示す平面図。 液晶パネルの回路構成を示す図。 図３のＩ−Ｉ線に沿う位置における液晶パネルの概略断面構造を示す図。 第１実施形態の液晶装置の動作説明図。 第２実施形態の液晶装置の動作説明図。 電子機器の一例であるプロジェクターの概略構成を示す模式図。

以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。

（第１の実施形態）
図１は、第１実施形態に係る液晶装置の概略構成を示すブロック図である。図２は表示データ処理回路の構成を示すブロック図である。図３は液晶パネルの概略構成を示す平面図である。図４は液晶パネルの回路構成を示す図である。

図１に示す液晶装置（電気光学装置）１は、液晶パネル２と、電圧生成回路１０と、制御装置１１とを備えている。液晶パネル２は、例えばアクティブマトリクス駆動の反射型液晶パネルであり、その詳細な構成については後述する。

電圧生成回路１０は、ＤＣ／ＤＣコンバーターなどを含んで構成される。電圧生成回路１０は、制御装置１１の制御のもと、液晶装置１の各部で使用する複数レベルの直流電圧を生成する。例えば、電圧生成回路１０は、液晶パネル２の共通電極に印加される共通電極電位Ｖcomや、イオントラップ部の電極に印加されるトラップ電圧Ｇｕａｒｄを生成し、液晶パネル２に供給する。電圧生成回路１０が、上記の各種電圧を生成する上で必要な電力は、例えば液晶装置１の内部又は外部の電源から供給される。

制御装置１１は、データ信号Ｖ_ｉｄの出力に合わせて液晶パネル２の動作等を制御する回路モジュールにより構成される。制御装置１１は、例えばフレキシブル基板（ＦＰＣ）を介して液晶パネル２と接続されている。制御装置１１は、制御回路１２と、表示データ処理回路１３と、クロック発生回路１４と、フレームメモリー１５と、ＤＡコンバーター１６と、を備えている。

制御回路１２は、制御装置１１及び電圧生成回路１０を総合的に制御する。制御回路１２は、液晶パネル２と接続されるとともに、制御装置１１内の表示データ処理回路１３及びクロック発生回路１４と接続されている。制御回路１２にはタイミング信号発生回路１７が内蔵されている。

クロック発生回路１４は、各部の制御動作の基準となるクロック信号を生成してタイミング信号発生回路１７に出力する。タイミング信号発生回路１７は、クロック発生回路１４から入力されるクロック信号と、外部装置（図示省略）から供給される垂直同期信号Ｖ_Ｓ、水平同期信号Ｈ_Ｓ及びドットクロック信号Ｄ_ｃｌｋとに基づいて、液晶パネル２を制御するための各種の制御信号を生成する。タイミング信号発生回路１７は、生成した制御信号Ｃ_{ｔｒｌ−ｘ}、トリガー信号Ｄ_ｙ、クロック信号Ｃ_ｌｙを液晶パネル２に対して出力する。またタイミング信号発生回路１７は、垂直同期信号Ｖ_Ｓ、水平同期信号Ｈ_Ｓ、ドットクロック信号Ｄ_ｃｌｋ等を、タイミング調整しつつ表示データ処理回路１３に対して出力する。

表示データ処理回路１３は、制御回路１２、フレームメモリー１５、及びＤＡコンバーター１６と接続されている。図２に示すように、表示データ処理回路１３は、メモリーＩ／Ｆ５１と、γ補正回路５２と、オフセット電圧付与回路５３と、記憶回路５４とを備えている。

メモリーＩ／Ｆ５１は、表示データ処理回路１３に入力される表示データＶｉｄｅｏをフレームメモリー１５に順次記憶する。また、液晶パネル２に表示させるための表示データＶｉｄｅｏを、表示データＶｉｄｅｏをフレームメモリー１５から読み出し、γ補正回路５２に出力する。表示データＶｉｄｅｏは、液晶パネル２における画素の階調を規定する画像信号である。表示データ処理回路１３の各部は、表示データＶｉｄｅｏを１フレーム単位で受け渡す。

γ補正回路５２は、入力された表示データＶｉｄｅｏに対して、液晶パネル２の表示特性に合わせるための階調補正を行う。γ補正後の表示データＶｉｄｅｏは、オフセット電圧付与回路５３に出力される。

オフセット電圧付与回路５３は、γ補正回路５２から入力される表示データＶｉｄｅｏに対して、所定のオフセット電圧を付与し、補正表示データＶｉｄｅｏ１を生成する。オフセット電圧付与回路５３は、生成した補正表示データＶｉｄｅｏ１をＤＡコンバーター１６に出力する。

記憶回路５４は、オフセット電圧付与回路５３により参照されるＬＵＴ（ルックアップテーブル）を保持したＲＯＭ（Read Only Memory）である。記憶回路５４に保持されたＬＵＴは、表示データＶｉｄｅｏにおける画素データのアドレスと、付与すべきオフセット電圧との関係を記録したテーブルである。換言すると、上記ＬＵＴは、液晶パネル２の画素領域におけるオフセット電圧の分布を記録したテーブルである。

ＤＡコンバーター１６は、表示データ処理回路１３（オフセット電圧付与回路５３）から入力される補正表示データＶｉｄｅｏ１をアナログのデータ信号Ｖ_ｉｄ（駆動電圧）に変換し、生成したデータ信号Ｖｉｄを液晶パネル２に出力する。

本実施形態における垂直同期信号Ｖ_Ｓは、周波数を１２０Ｈｚ（周期８．３３ミリ秒）とするが、本発明の適用範囲は垂直同期信号Ｖ_Ｓの周波数に限定されない。ドットクロック信号Ｄ_ｃｌｋについては、表示データＶｉｄｅｏのうち、１画素分が供給される期間を規定するものとする。つまり、制御回路１２は、表示データＶｉｄｅｏの供給に同期して各部を制御している。

液晶パネル２は、図３に示すように、素子基板２０及び対向基板２１とを有する。素子基板２０と対向基板２１とは、対向基板２１の周縁に沿って設けられたシール材２４を介して貼り合わされている。シール材２４はその一部に封止孔２４ａを有しており、かかる封止孔２４ａを塞ぐように封止材２５が設けられている。素子基板２０、対向基板２１、シール材２４、及び封止材２５に囲まれた領域に液晶（電気光学物質）が封入されている。

シール材２４に囲まれた領域の中央部に、複数の画素ＰＸが平面視マトリクス状に配列され、画像表示に有効となる画素領域２Ａ（有効画素領域）が形成されている。画素領域２Ａとシール材２４との間の矩形枠状の領域は表示に用いられない周辺領域２Ｂである。

画素領域２Ａには、例えば、１９２０×１０８０個の画素ＰＸが配列されている。本実施形態では、図３に示すＸ方向（画素領域２Ａの長辺方向）において画素ＰＸが１９２０個並んでおり、図示Ｙ方向（画素領域２Ａの短辺方向）において画素ＰＸが１０８０個並んでいる場合について説明するが、画素ＰＸの個数や配列形態は種々に変形することができる。

周辺領域２Ｂには、画素領域２Ａを取り囲む矩形枠状に、イオントラップ部６０が形成されている。イオントラップ部６０は、液晶層中に浮遊するイオン性不純物を電気的に吸着させる機能素子である。

シール材２４の外側であり、かつ素子基板２０と対向基板２１とが重ね合わされる領域（対向基板２１の四隅部分）に、基板間導通端子部２６が設けられている。電圧生成回路１０により生成された共通電極電位Ｖcomは、素子基板２０に供給され、基板間導通端子部２６を介して対向基板２１に供給される。

本実施形態では、素子基板２０は対向基板２１よりも大きい基板であり、これら２枚の基板を貼り合わせた状態で、素子基板２０の外周部が対向基板２１の外側に張り出している。この素子基板２０の外側に張り出した部分に、２つの走査線駆動回路３１と、データ線駆動回路３２とが基板に内蔵して形成されている。また、素子基板２０のデータ線駆動回路３２が形成されている辺に沿って、複数の外部接続端子２７が配列されている。外部接続端子２７は、例えばフレキシブル基板を介して制御装置１１と接続されている。また、外部接続端子２７は、図示略の配線を介して走査線駆動回路３１、データ線駆動回路３２、基板間導通端子部２６、イオントラップ部６０等に接続されている。

図４に示すように、走査線駆動回路３１及びデータ線駆動回路３２は、画素領域２Ａに接続されている。
画素領域２Ａには、互いに交差しつつ縦横に延びる複数の走査線２２、及び複数のデータ線２３が形成されている。走査線２２とデータ線２３との交差部に対応して画素ＰＸが形成されている。各々の画素ＰＸには、走査線２２及びデータ線２３に接続されたＴＦＴ（薄膜トランジスタ）を有するスイッチング素子３４と、スイッチング素子３４に接続された画素電極３５とが設けられている。これらスイッチング素子３４及び画素電極３５は、素子基板２０上に形成されている。

走査線２２及びデータ線２３は、それぞれ画素領域２Ａの外側まで引き出されている。走査線２２は走査線駆動回路３１と接続され、データ線２３はデータ線駆動回路３２と接続されている。
走査線駆動回路３１には、タイミング信号発生回路１７により生成されたトリガー信号Ｄ_ｙ及びクロック信号Ｃ_ｌｙが入力される。トリガー信号Ｄ_ｙは各フレームの開始タイミングを規定する信号である。クロック信号Ｃ_ｌｙは、各フレームの期間のうちで各走査線に走査信号を供給するタイミングを規定する信号である。走査線駆動回路３１は、トリガー信号Ｄ_ｙ及びクロック信号Ｃ_ｌｙに基づいて、複数の走査線２２に線順次で走査信号Ｇ１〜Ｇ１０８０を供給する。走査線２２に走査信号が供給されると、この走査線２２に接続されたスイッチング素子３４がオン状態となる。

データ線駆動回路３２は、サンプリング信号出力回路３３と、データ線２３にそれぞれ対応して設けられたデータ入力スイッチ３６とを備えている。データ入力スイッチ３６のソースには、データ信号Ｖ_ｉｄが供給されるデータ入力配線３７が接続されている。データ線駆動回路３２は、走査線駆動回路３１による走査線２２の選択動作に同期して、データ線２３にデータ信号Ｖ_ｉｄを供給する。

データ線駆動回路３２において、サンプリング信号出力回路３３には、タイミング信号発生回路１７により生成された制御信号Ｃ_{ｔｒｌ−ｘ}が入力される。サンプリング信号出力回路３３は、制御信号Ｃ_{ｔｒｌ−ｘ}にしたがって、データ入力スイッチ３６を順次オン状態とする。このとき、データ入力配線３７には、１本の走査線２２に接続された各画素用の階調データを含む直列データとしてデータ信号Ｖ_ｉｄが供給されており、オン状態のデータ入力スイッチ３６を介してデータ線２３にデータ信号Ｖ_ｉｄが入力される。データ信号Ｖ_ｉｄは、選択状態の走査線２２に接続された画素ＰＸのスイッチング素子３４を介して画素電極３５に書き込まれる。

例えば、ｉ行ｊ列の画素ＰＸに階調データを書き込む場合には、ｉ行目の走査線２２に走査信号が供給されているタイミングで、データ線駆動回路３２からｊ列目のデータ線２３にデータ信号Ｖ_ｉｄ（階調データ）を供給する。これにより、ｉ行ｊ列の画素ＰＸのオン状態のスイッチング素子３４を介して画素電極３５に階調データが書き込まれる。

図５は、図３のＩ−Ｉ線に沿う位置における液晶パネルの概略断面構造を示す図である。
液晶パネル２は、対向配置された素子基板２０と対向基板２１との間に、液晶層（電気光学物質層）２８が挟持された構成を備えている。液晶層２８は、例えば誘電異方性が負の液晶材料からなるＶＡモードの液晶層である。本実施形態の液晶パネル２は、光源等から射出された光が対向基板２１を通って液晶層２８に入射し、素子基板２０の表層で反射して液晶パネル２に対する光入射側と同じ側から射出される反射型の液晶パネルである。

素子基板２０は、基板本体２０Ａと、基板本体２０Ａ上に形成された回路層４１と、回路層４１上に形成された画素電極３５及びトラップ電極６１（イオントラップ部６０）と、画素電極３５及びトラップ電極６１を覆って形成された配向膜４２とを備えて構成されている。

基板本体２０Ａは、ガラス基板、石英基板、サファイア基板、シリコン基板等からなる。回路層４１は、走査線２２やデータ線２３等の各種配線やスイッチング素子３４を含む層である。画素電極３５は、画素ＰＸに対応する平面領域を有する島状の電極である。画素電極３５及びトラップ電極６１は、アルミニウム膜や、アルミニウムとＩＴＯ（インジウム錫酸化物）との積層膜からなる。配向膜４２は、例えば酸化シリコンからなる無機配向膜である。

対向基板２１は、基板本体２１Ａと、基板本体２１Ａ上に形成された共通電極４４と、共通電極４４上に形成された配向膜４５とを備えて構成されている。
基板本体２１Ａは、ガラス基板や石英基板等の透明基板からなる。共通電極４４は、ＩＴＯ等の透明導電材料からなる。本実施形態の場合、共通電極４４は基板本体２１Ａの一方の面のほぼ全体に形成されており、画素領域２Ａにおいて複数の画素電極３５と対向するとともに、周辺領域２Ｂにおいてトラップ電極６１と対向している。また共通電極４４は、基板本体２１Ａの角部において基板間導通端子部２６と接続されている。配向膜４５は、例えば酸化シリコンからなる無機配向膜である。

本実施形態のイオントラップ部６０は、図２及び図５に示したように、平面視矩形枠状のトラップ電極６１と、トラップ電極６１と液晶層２８を介して対向する共通電極４４とを有する。トラップ電極６１には、制御装置１１から所定の駆動電圧（例えば５Ｖ又は−５Ｖ）が入力され、共通電極４４には、共通電極電位Ｖcom(例えば０Ｖ)が入力される。トラップ電極６１と共通電極４４との電位差によって形成される液晶層２８の厚さ方向の電界（縦電界）によって、液晶層２８中のイオン性不純物がトラップされる。

なお、イオントラップ部６０の具体的構成は、上記に限定されるものではない。例えば、素子基板２０上に一対のトラップ電極を設け、これら一対のトラップ電極の間に電圧を印加する方式（横電界方式）を用いてもよい。また、ダミー画素（表示に寄与しない画素電極）を用いてイオントラップ部６０を構成してもよい。また、画素領域２Ａの外周の一部にのみイオントラップ部を設けてもよく、画素領域２Ａを二重、三重に取り囲むようにイオントラップ部を設けてもよい。

次に、図６を参照しつつ、本実施形態の液晶装置１の動作について説明する。
図６は、液晶装置１の動作説明図である。図６（ａ）は、画素領域２Ａにおけるオフセット電圧の分布イメージを示す平面図である。図６（ｂ）は、画素領域２Ａの短辺方向に沿うオフセット電圧の分布を示すグラフである。図６（ｃ）は、図６（ａ）に示す３つの画素ＰＸ０、ＰＸ１、ＰＸ２の画素電極３５に入力される矩形波（交流電圧）を示す図である。

本実施形態の液晶装置１では、画素領域２Ａ上の位置に応じて、画素電極３５に印加される交流電圧の中心電位にオフセット電圧が付与されている。すなわち、画像表示に有効となる有効画素領域である画素領域２Ａの面内において、オフセット電圧を分布させている。

具体的には、図６（ａ）に画素領域２Ａの濃淡で示すように、画素領域２Ａの短辺方向（Ｙ方向）に沿って一様な傾斜（勾配）を有するように設定される一方、画素領域２Ａの長辺方向（Ｘ方向）には一定値となるようにオフセット電圧が設定されている。図６（ａ）は、画素領域２Ａに付した色が濃いほどオフセット電圧が高く、色が薄いほどオフセット電圧が低いことを示す。つまり、対向する一対の長辺の一方側から他方側に向けて、オフセット電圧の設定が次第に大きく（又は、小さく）され、対向する一対の短辺の間においてはオフセット電圧の設定は一定となるように、液晶パネルの面内で分布を有して設定されている。

画素領域２Ａの短辺方向に沿うオフセット電圧の分布は、例えば図６（ｂ）に示すように、画素領域２Ａの短辺の下端から上端に向かう方向（＋Ｙ方向）に沿って、例えば＋５０ｍＶから−５０ｍＶの範囲で直線的に大きくなるように設定することができる。オフセット電圧の分布は図６（ｂ）に示す直線状に限られず、種々の分布形状を採用することができる。例えば、図６（ｂ）において上又は下に凸の曲線状や、Ｓ形の曲線状、あるいは階段状の分布を採用してもよい。

またオフセット電圧は画素領域２Ａ内で一様な傾斜を有するように分布していなくてもよい。すなわち、画素領域２Ａを、その短辺方向に沿って複数の帯状の領域（複数の画素ＰＸを全体として帯状に配列したブロック領域）に分割し、これらのブロック領域の位置に応じてオフセット電圧を段階的（ステップ状）に異ならせた構成としてもよい。
より具体的には、例えば、画素領域２Ａの短辺方向に５４画素分の幅の帯状のブロック領域を２０個設定し、これらのブロック領域について、短辺方向に沿って＋５０ｍＶから−５０ｍＶまで５ｍＶピッチでオフセット電圧を設定してもよい。

上記オフセット電圧の設定範囲は、共通電極電位Ｖcomとの差が５０ｍＶ以下となるように設定することが好ましい。画素領域２Ａの一部の画素ＰＸにのみ大きなＤＣ電圧（直流電圧）を与えると、その部分に電気二重層が発生し、焼き付きやフリッカーなどの表示不良の原因となるためである。
画素領域２Ａ内におけるオフセット電圧の最大値は＋５０ｍＶ、最小値は−５０ｍＶに設定できるため、画素領域２Ａ全体で１００ｍＶの範囲の中心電位の分布を形成することができる。

上記のようにオフセット電圧が設定される結果、図６（ｃ）に示す交流電圧が画素ＰＸの画素電極３５に印加され、フレーム反転駆動により画像表示が行われる。
図６（ａ）に示す画素ＰＸ０〜ＰＸ２は、図４に示した回路構成では、９６０番目のデータ線２３（データ信号：Ｓ９６０）に接続されている。また、画素ＰＸは５４０番目の走査線２２（走査信号：Ｇ５４０）に接続され、画素ＰＸ１は１０８０番目の走査線２２（走査信号：Ｇ１０８０）に接続され、画素ＰＸ２は１番目の走査線２２（走査信号：Ｇ１）に接続されている。

画素領域２Ａの中央に位置する画素ＰＸ０では、共通電極電位Ｖcom（例えば０Ｖ）を中心電位とし、正極性の電圧ＶＨ０（例えば５Ｖ）と負極性の電圧ＶＬ０（例えば−５Ｖ）が半周期（１フレーム）毎に切り替わる矩形波が画素電極３５に印加される。

画素領域２Ａの中央下端に位置する画素ＰＸ１では、共通電極電位Ｖcomよりも高い電位（例えば＋５０ｍＶ）を中心電位Ｖｏ１とし、正極性の電圧ＶＨ１と負極性の電圧ＶＬ１が半周期（１フレーム）毎に切り替わる矩形波が画素電極３５に印加される。

画素領域２Ａの中央上端に位置する画素ＰＸ２では、共通電極電位Ｖcomよりも低い電位（例えば−５０ｍＶ）を中心電位Ｖｏ２とし、正極性の電圧ＶＨ２と負極性の電圧ＶＬ２が半周期（１フレーム）毎に切り替わる矩形波が画素電極３５に印加される。

なお、上記に挙げた具体的な電圧値は説明のために例示したものである。また図６（ｃ）では、説明の簡単のために３つの画素ＰＸ０〜ＰＸ２の駆動電圧の振幅を固定して表示したが、実際の駆動電圧の振幅は画素ＰＸ０〜ＰＸ２の階調値に応じて変動する。

次に、上記した中心電位のオフセット処理を実行する表示データ処理回路１３の具体的動作について説明する。

液晶パネル２に表示される画像の階調データである表示データＶｉｄｅｏは、図１に示したように、外部装置から制御装置１１に供給され、表示データ処理回路１３に入力される。
表示データ処理回路１３では、図２に示したように、メモリーＩ／Ｆ５１により表示データＶｉｄｅｏが１フレーム毎にフレームメモリー１５に記憶される。
フレームメモリー１５には、その容量に応じて１〜数フレーム分の表示データＶｉｄｅｏが保持されており、液晶パネル２への表示される順にメモリーＩ／Ｆ５１により読み出され、γ補正回路５２に出力される。
γ補正回路５２では、表示データＶｉｄｅｏに対して液晶パネル２の表示特性に適合させるための階調補正が実施され、補正後の表示データＶｉｄｅｏはオフセット電圧付与回路５３に出力される。

オフセット電圧付与回路５３では、１フレーム分の表示データＶｉｄｅｏの階調データの各々に対して、付与すべきオフセット電圧に対応する階調値の補正を行う。具体的には、処理対象の階調データのアドレス（階調データが入力される画素ＰＸの画素領域２Ａ内の位置）を用いて、記憶回路（ＲＯＭ）５４に保持されているＬＵＴを参照する。

本実施形態の場合、記憶回路５４のＬＵＴには、階調データのアドレスと、階調補正値Ｔｒが保持されている。上記階調データのアドレスは、図６（ａ）に色の濃淡で示したオフセット電圧の分布における画素ＰＸの位置に対応する。階調補正値Ｔｒは、画素ＰＸに対して設定すべきオフセット電圧に対応する。

次いで、オフセット電圧付与回路５３は、ＬＵＴ参照により取得した階調補正値Ｔｒを、対応するアドレスの階調データに対して順次付与することで、補正表示データＶｉｄｅｏ１を生成する。そして、生成した補正表示データＶｉｄｅｏ１をＤＡコンバーター１６に出力する。ＤＡコンバーター１６は、入力された補正表示データＶｉｄｅｏ１をアナログのデータ信号Ｖｉｄに変換し、液晶パネル２に出力する。

液晶パネル２では、入力されたデータ信号Ｖｉｄが、走査線駆動回路３１とデータ線駆動回路３２の動作により画素ＰＸに書き込まれる。これにより、液晶層２８に階調データに基づく駆動電圧が印加され、画素ＰＸが所定の階調で表示される。

そして、本実施形態の液晶装置１では、上記の画像表示動作中に画素電極３５に印加される交流電圧に対して、その中心電位を共通電極電位Ｖcomからずらすオフセット電圧が付与されている。しかも、図６（ａ）及び図６（ｂ）に示したように、画素ＰＸに付与されるオフセット電圧は画素領域２Ａの短辺に沿う一方向（＋Ｙ方向）に沿って漸次小さくなるように設定されている。

上記により、各々の画素ＰＸの液晶層２８において上記オフセット電圧分のＤＣ電圧が付与されるとともに、画素領域２Ａの短辺方向（Ｙ方向）に配列された画素ＰＸ間でのＤＣ電圧の差異によって液晶層２８中に横電界が生じる。かかる横電界によって、画素領域２Ａ内のイオン性不純物（液晶や配向膜の耐光性劣化で生じたイオン性不純物、シール材２４や封止材２５から溶出し画素領域２Ａに進入したイオン性不純物）を画素領域２Ａの短辺方向に移動させ、画素領域２Ａの外側に排出させることができる。

具体的には、図６（ａ）に示すように、正電荷のイオン性不純物５５ｐは、画素領域２Ａの短辺に沿って画素ＰＸ２側（＋Ｙ方向）へ移動し、負電荷のイオン性不純物５５ｎは画素領域２Ａの短辺に沿って画素ＰＸ１側（−Ｙ方向）へ移動する。そして、画素領域２Ａの長辺端から外側へ排出される。

液晶層２８中の横電界（液晶層２８の厚さ方向と直交する方向の電界）がイオン性不純物の駆動力となることは、先の特許文献３や非特許文献１に記載されている。本実施形態では、画素領域２Ａ中のオフセット電圧（ＤＣ電圧）の最大値と最小値の差が１００ｍＶと小さい。しかし、画像表示動作の期間全体にわたって画素領域２Ａ内に一様な横電界が形成されるため、長時間にわたってイオン性不純物５５ｐ、５５ｎに基板面方向の駆動力を作用させることができる。これにより、イオン性不純物を画素領域２Ａから排出させることができる。

本実施形態の場合、イオン性不純物５５ｐ、５５ｎの移動方向が画素領域２Ａの短辺方向であるため、画素領域２Ａの内部から端縁（長辺端）までのイオン性不純物の平均的な移動距離が短くなる。これにより、イオン性不純物を効率良く画素領域２Ａから外側に排出させることができる。

また本実施形態では、周辺領域２Ｂにイオントラップ部６０が設けられているので、画素領域２Ａから排出されたイオン性不純物を、イオントラップ部６０のトラップ電極６１に吸着保持させることができる。これにより、画素領域２Ａから排出させたイオン性不純物が画素領域２Ａに再拡散するのを防止することができ、ムラやシミなどの表示不良の発生をより効果的に抑制することができる。
なお、本実施形態では、上述したオフセット電圧の分布によってイオン性不純物を画素領域２Ａの外側に排出させることができるため、イオントラップ部６０が設けられていない構成を採用することもできる。

本実施形態では、記憶回路５４に記憶されているＬＵＴを参照することにより階調補正値Ｔｒを取得することとしたが、階調データのアドレスに基づく演算処理により階調補正値Ｔｒを算出する形態であってもよい。例えば図６に示したような短辺方向に沿ったオフセット電圧の分布であれば、簡単な演算回路を用いて階調補正値Ｔｒを算出することが可能である。

本実施形態の液晶装置１において、画素ＰＸにカラーフィルターが設けられている場合であっても、駆動方法に変更を加える必要はない。例えば、赤色、緑色、青色の各色のカラーフィルターを備えた直視型の液晶装置である場合には、１フレームの階調データが３色の階調データにより構成されることになるが、オフセット電圧付与回路５３における階調補正値Ｔｒの付与に際しては、特に色を区別することなく階調データの補正を実行すればよい。

また本実施形態において、画素領域２Ａにおいて配向膜により付与される液晶の配向方向を、画素領域２Ａの短辺方向としてもよい。
画素領域２Ａにおけるイオン性不純物の移動方向は、液晶の配向方向に沿った方向が優勢であることが従来から知られている（例えば、特開平４−８６８１２号公報参照）。つまり、画像表示動作に際しての液晶分子の運動に伴って生じる液晶層２８中の流れに沿ってイオン性不純物が移動する。
したがって、上記の構成とすれば、オフセット電圧の分布によるイオン性不純物の移動方向と、液晶分子の運動によるイオン性不純物の移動方向とが一致するため、イオン性不純物をより効率良く画素領域２Ａの外側へ排出することができる。

（第２の実施形態）
次に、第２実施形態の液晶装置について、図７を参照しつつ説明する。
本実施形態は、第１実施形態の液晶装置１における表示データ処理回路１３の動作を変更した例であり、液晶装置の構成は第１実施形態と共通である。

図７は、第２実施形態の液晶装置の動作説明図である。図７（ａ）は、画素領域２Ａにおけるオフセット電圧の分布イメージを示す平面図である。図７（ｂ）は、画素領域２Ａの対角線方向に沿うオフセット電圧の分布を示すグラフである。図７（ｃ）は、図７（ａ）に示す３つの画素ＰＸ０、ＰＸ１、ＰＸ２の画素電極３５に入力される矩形波（交流電圧）を示す図である。尚、液晶層２８に接する配向膜には、ポリイミド表面のラビング処理、或いは無機材料による斜方蒸着によって、液晶層の液晶分子の配向方向Ｒｂが付与されている。

図７（ａ）に示すように、本実施形態では、画素領域２Ａにおけるオフセット電圧の分布が、第１実施形態における分布とは異なる。具体的には、画素領域２Ａの短辺（Ｙ方向）及び長辺（Ｘ方向）の双方に対して４５°方向に設定された液晶の配向方向Ｒｄに沿って（画素領域２Ａの左下から右上に向かって）、オフセット電圧が漸次小さくなるように設定されている。つまり、画素領域２Ａにおける配向方向Ｒｄに沿ってオフセット電圧の設定が次第に大きく（又は、小さく）され、配向方向Ｒｄに直交する方向においてはオフセット電圧の設定は一定となるように、液晶パネルの面内で分布を有して設定されている。
なお、画像表示に有効となる有効画素領域である画素領域２Ａの面内において、オフセット電圧を分布させている点は第１実施形態と同様である。

図７（ｂ）には、画素領域２Ａの左下の角部の画素ＰＸ１の位置から右上の角部の画素ＰＸ２に向かう対角線Ｄｇに沿ったオフセット電圧の分布が示されている。図示の例では、左下角部の画素ＰＸ１のオフセット電圧が共通電極電位Ｖcomに対して＋５０ｍＶに設定され、右上角部の画素ＰＸ２のオフセット電圧が共通電極電位Ｖcomに対して−５０ｍＶに設定されている。

画素ＰＸ１と画素ＰＸ２との間に位置する画素ＰＸのオフセット電圧は、＋５０ｍＶから−５０ｍＶまで直線的に変化するように設定されている。画素ＰＸ１と画素ＰＸ２の中間に位置する画素ＰＸ０ではオフセット電圧は０ｍＶである。

また、対角線Ｄｇ上に位置しない他の画素ＰＸにおけるオフセット電圧は、配向方向Ｒｄに沿う方向における画素領域２Ａ上の位置に応じて設定される。
例えば、画素領域２Ａの左上の角部に位置する画素ＰＸ３のオフセット電圧は、画素ＰＸ３から配向方向Ｒｄと直交する方向に並んだ画素ＰＸと同一の電圧に設定される。図７（ａ）に示す例では、画素ＰＸから配向方向Ｒｄと直交する方向に延ばした直線と対角線Ｄｇとの交点Ｐ３は、画素ＰＸ１からの距離が、対角線Ｄｇの長さの１／３程度である。したがって、画素ＰＸ３のオフセット電圧は、＋１６ｍＶ程度である。

画素領域２Ａの右下の角部に位置する画素ＰＸ４のオフセット電圧も、画素ＰＸ３と同様にして求められる。すなわち、画素ＰＸ４から配向方向Ｒｄと直交する方向に延ばした直線と対角線Ｄｇとの交点Ｐ４は、画素ＰＸ２からの距離が、対角線Ｄｇの長さの１／３程度であるから、画素ＰＸ４のオフセット電圧は、−１６ｍＶ程度である。

なお、本実施形態においても、オフセット電圧の分布は図７（ｂ）に示す直線状に限られず、種々の分布形状を採用することができる。例えば、図７（ｂ）において上又は下に凸の曲線状や、Ｓ形の曲線状、あるいは階段状の分布を採用してもよい。

またオフセット電圧は画素領域２Ａ内で一様な傾斜を有するように分布していなくてもよい。すなわち、画素領域２Ａを、液晶の配向方向Ｒｄに沿って複数の帯状の領域（複数の画素ＰＸを配向方向Ｒｄに対して略直交する帯状に配列したブロック領域）に分割し、これらのブロック領域の位置に応じてオフセット電圧を段階的（ステップ状）に異ならせた構成としてもよい。

上記に説明した駆動方法は、図２に示した記憶回路５４に記録されたＬＵＴを、図７（ａ）に示したオフセット電圧の分布に対応する階調データのアドレスと設定すべき階調補正値Ｔｒとの関係を記録したものに変更するのみで実施することができる。
あるいは、階調データのアドレスに基づく演算処理により設定すべき階調補正値Ｔｒを算出する方式であってもよい。

以上に説明した第２実施形態の液晶装置によれば、画像表示動作中に画素電極３５に印加される交流電圧に対して、その中心電位を共通電極電位Ｖcomからずらすオフセット電圧が付与されている。しかも、図７（ａ）及び図７（ｂ）に示したように、画素ＰＸに付与されるオフセット電圧は画素領域２Ａの液晶の配向方向Ｒｄに沿って漸次小さくなるように設定されている。

上記により、各々の画素ＰＸの液晶層２８において上記オフセット電圧分のＤＣ電圧が付与されるとともに、画素領域２Ａの液晶の配向方向Ｒｄに沿って配列された画素ＰＸ間でのＤＣ電圧の差異によって液晶層２８中に横電界が生じる。かかる横電界によって、画素領域２Ａ内のイオン性不純物（液晶や配向膜の耐光性劣化で生じたイオン性不純物、シール材２４や封止材２５から溶出し画素領域２Ａに進入したイオン性不純物）を配向方向Ｒｄに沿って移動させ、画素領域２Ａの外側に排出させることができる。

具体的には、図７（ａ）に示すように、正電荷のイオン性不純物５５ｐは、配向方向Ｒｄに沿って画素領域２Ａ内を画素ＰＸ２側（＋Ｙ方向／配向方向Ｒｂの矢印方向に対応した画素領域２Ａの角部）へ移動し、負電荷のイオン性不純物５５ｎは配向方向Ｒｄの反対方向に沿って画素領域２Ａ内を画素ＰＸ１側（−Ｙ方向／配向方向Ｒｂの矢印方向と反対方向に対応した画素領域２Ａの角部）へ移動する。そして、画素領域２Ａの辺端から外側へ排出される。

ここで、画素領域２Ａにおけるイオン性不純物の移動方向は、液晶の配向方向に沿った方向が優勢であることが従来から知られている（例えば、特開平４−８６８１２号公報参照）。つまり、画像表示動作に際しての液晶分子の運動に伴って生じる液晶層２８中の流れに沿ってイオン性不純物が移動する。

本実施形態の液晶装置では、オフセット電圧の付与によって形成した横電界による駆動力と、上記液晶の流れによる駆動力の両方が、画素領域２Ａ内のイオン性不純物に作用する。これにより、イオン性不純物をより効率良く画素領域２Ａの外側へ排出することができる。

なお、本実施形態では、図７（ａ）に示したように、画素領域２Ａの左下角部の画素ＰＸ１から右上角部の画素ＰＸ２に向かってオフセット電圧が漸次小さくなるように設定したが、オフセット電圧の分布は、個々の液晶パネル２におけるイオン性不純物の分布特性に応じて設定することとしてもよい。

液晶パネル２では、製造プロセス上のばらつきによって偶発的に電位の偏りが生じ、この電位の偏りに起因してイオン性不純物が集積しやすくなった位置にシミやムラなどが生じる。上記の電位の偏りの態様は液晶パネル２毎にばらばらであり、例えばあるパネルでは図７（ａ）の画素ＰＸ１の近傍にイオン性不純物が集積しやすく、他のパネルでは画素ＰＸ２の近傍にイオン性不純物が集積しやすくなったりする。

そこで、液晶装置の製造工程において、液晶パネル２のシミ又はムラが発生する位置を特定する第１工程と、第１工程で特定された位置情報に基づいてオフセット電圧の分布を設定する第２工程と、第１工程で発生させたシミ又はムラを除去する第３工程と、を実行することにより、イオン性不純物の排出を最適化することができる。

まず、第１工程では、液晶パネル２を高温通電試験を行い、その後に、投影評価を行うことでシミが蓄積する方位（図７（ａ）における画素領域２Ａ中央から画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４への方位）を特定する。
高温通電試験は、例えば８０℃の温度条件で、液晶パネル２の全画素に対して交流電圧（振幅５Ｖ、６０Ｈｚ）の印加を５〜２０時間程度行う。
投影評価は、例えば照度５％〜３０％階調で液晶パネル２を全面同一階調表示させ、目視又は画像解析により輝度分布を評価する。

次に、第２工程では、第１工程で特定された方位に基づいて、オフセット電圧の分布を設定する。例えば、図７（ａ）に示した画素領域２Ａにおいて、右上角部の画素ＰＸ２の周辺に正電荷のイオン性不純物５５ｐが集積してシミを発生させている場合には、図７に示したように、画素ＰＸ２へ向かう配向方向Ｒｄに沿ってオフセット電圧が漸次小さくなるように分布を設定する。
画素ＰＸ２の周辺に負電荷のイオン性不純物５５ｎが集積している場合には、図７とは逆に、画素ＰＸ２に向かう配向方向Ｒｄに沿ってオフセット電圧が漸次大きくなるように分布を設定する。

また、左下角部の画素ＰＸ１の周辺に正電荷のイオン性不純物５５ｐが集積してシミを発生させている場合には、画素ＰＸ２に向かう配向方向Ｒｄに沿ってオフセット電圧が漸次大きくなるように分布を設定する。

次に、第３工程では、液晶パネル２を高温非通電放置することで第１工程で発生させたシミ又はムラを除去する。高温非通電放置は、例えば、８０℃の温度条件で、液晶パネル２の全画素の電極（画素電極３５、共通電極４４）に０Ｖを印加した状態を１〜５時間程度保持することにより行う。

以上の第１から第３工程を実行することで、液晶パネル２毎に異なるイオン性不純物の集積位置に対して、その集積位置の近傍から画素領域２Ａの外側へイオン性不純物を効率良く排出させることができる。したがって、液晶パネル２毎にオフセット電圧の分布が最適化され、イオン性不純物に起因するシミやムラが生じにくい液晶装置を安定的に製造することができる。

（電子機器）
次に、図８を参照しつつ、本発明の液晶装置を適用した電子機器の一例を説明する。
図８は、電子機器の一例であるプロジェクターの概略構成を示す模式図である。

図８に示すプロジェクター９は、光源９０、インテグレーター光学系９１、色分離光学系９２、３系統の画像形成系９３〜９５、色合成素子９６、及び投射光学系９７を備えている。３系統の画像形成系９３〜９５は、それぞれ上記実施形態の液晶装置を含んで構成されている。

光源９０から射出された光源光は、インテグレーター光学系９１に入射する。インテグレーター光学系９１に入射した光源光は、照度を均一化されるとともに偏光状態を揃えられて射出される。インテグレーター光学系９１から射出された光源光は、色分離光学系９２により赤色光Ｌ_Ｒ、緑色光Ｌ_Ｇ、青色光Ｌ_Ｂに分離され、色光ごとに異なる系統の画像形成系９３、９４、９５にそれぞれ供給される。

画像形成系９３は赤画像を形成し、画像形成系９４は緑画像を、画像形成系９５は青画像をそれぞれ形成する。すなわち、各画像形成系に入射した色光は、表示すべき画像の表示データに基づいて変調され、画像光となる。３系統の画像形成系９３、９４、９５から射出された３色の画像光は、色合成素子９６により合成された後、投射光学系９７によりスクリーン等の被投射面（図示略）に投射される。これにより、被投射面にフルカラーの画像が表示される。

３系統の画像形成系９３、９４、９５は共通の構成を備えている。ここでは赤画像用の画像形成系９３について説明する。
画像形成系９３は、液晶装置１Ｒ、入射側偏光板９３１、偏光分離素子９３２、光学補償板９３３、及び射出側偏光板９３４を有する。入射側偏光板９３１は、偏光分離素子９３２に対する例えばＰ偏光の赤色光を透過させる。偏光分離素子９３２を透過した赤色光は、光学補償板９３３を通って液晶装置１Ｒに入射して変調され、画像を示す偏光成分（偏光分離素子９３２に対するＳ偏光）を含んだ光になる。

液晶装置１Ｒから射出された光は、光学補償板９３３を経由して偏光分離素子９３２に入射する。液晶装置１Ｒによって変調された光に含まれるＳ偏光成分は、偏光分離素子９３２で反射され、射出側偏光板９３４に入射する。射出側偏光板９３４に入射した上記Ｓ偏光成分は、射出側偏光板９３４を透過して色合成素子９６に入射し、他の色の画像光と合成された後に投射される。

上記構成を備えたプロジェクター９は、光源光を変調する液晶装置１Ｒ、１Ｇ、１Ｂとして、上記各実施形態の液晶装置１が用いられている。これにより、液晶装置１Ｒ、１Ｇ、１Ｂにおいて、画素領域２Ａからイオン性不純物が効率良く排出され、表示品質の低下が効果的に抑制される。よって本実施形態のプロジェクター９によれば、高コントラストの表示が可能であり、しかも優れた信頼性を得ることができる。

１…液晶装置（電気光学装置）、２Ａ…画素領域、３５…画素電極、４４…共通電極、ＰＸ，ＰＸ０，ＰＸ１，ＰＸ２，ＰＸ３，ＰＸ４…画素、Ｒｄ…配向方向、ＶＨ０，ＶＨ１，ＶＨ２，ＶＬ０，ＶＬ１，ＶＬ２…電圧、Ｖｏ１，Ｖｏ２…中心電位

Claims (7)

1. 電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置であって、
   前記画素領域のうちの一部の前記画素では第１の電位を中心電位とする交流電圧が前記画素電極に印加され、
   他の一部の前記画素では前記第１の電位と異なる第２の電位を中心電位とする交流電圧が前記画素電極に印加されることを特徴とする電気光学装置。
2. 各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の面内の一方向に沿って漸次大きく又は小さくなるように設定されている、請求項１に記載の電気光学装置。
3. 各々の前記画素電極に印加される前記交流電圧の中心電位が、前記画素領域の短辺方向に沿って漸次大きく又は小さくなるように設定されている、請求項２に記載の電気光学装置。
4. 各々の前記画素電極に印加される前記交流電圧の中心電位が、前記電気光学物質の配向方向に沿って漸次大きく又は小さくなるように設定されている、請求項２に記載の電気光学装置。
5. 前記交流電圧の中心電位が、前記共通電極の電位に対して±５０ｍＶ以下の電位である、請求項１から４のいずれか１項に記載の電気光学装置。
6. 電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域とを備え、各々の前記画素に対応して設けられた画素電極と、複数の前記画素電極に対向する共通電極とを有し、前記画素電極に交流電圧が印加される電気光学装置の駆動方法であって、
   前記画素領域のうちの一部の前記画素において第１の電位を中心電位とする交流電圧を前記画素電極に印加する一方、他の一部の前記画素において前記第１の電位と異なる第２の電位を中心電位とする交流電圧を前記画素電極に印加することを特徴とする電気光学装置の駆動方法。
7. 請求項１から５のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。