JP5790256B2 - 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター - Google Patents

電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター Download PDF

Info

Publication number
JP5790256B2
JP5790256B2 JP2011166550A JP2011166550A JP5790256B2 JP 5790256 B2 JP5790256 B2 JP 5790256B2 JP 2011166550 A JP2011166550 A JP 2011166550A JP 2011166550 A JP2011166550 A JP 2011166550A JP 5790256 B2 JP5790256 B2 JP 5790256B2
Authority
JP
Japan
Prior art keywords
voltage
substrate
electro
trap
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011166550A
Other languages
English (en)
Other versions
JP2013029716A (ja
JP2013029716A5 (ja
Inventor
雅一 西田
雅一 西田
彩映 沢渡
彩映 沢渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011166550A priority Critical patent/JP5790256B2/ja
Priority to US13/549,590 priority patent/US8941570B2/en
Publication of JP2013029716A publication Critical patent/JP2013029716A/ja
Publication of JP2013029716A5 publication Critical patent/JP2013029716A5/ja
Application granted granted Critical
Publication of JP5790256B2 publication Critical patent/JP5790256B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133337—Layers preventing ion diffusion, e.g. by ion absorption
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/122—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode having a particular pattern
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0232—Special driving of display border areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

本発明は、電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクターに関するものである。
液晶装置において、液晶層内のイオン汚染によって焼き付き（シミやムラ）が発生することが知られている。そこで、画素領域の外側の周辺領域に複数の電極を形成し、これら複数の電極間に電圧を印加することでイオン性不純物を吸着させることが提案されている（例えば特許文献１，２参照）。
特開２００７−３１６１１９号公報 特開２００７−２４９１０５号公報
ところで、上記した複数の電極を有するイオントラップ部において、液晶層内のイオン性不純物をトラップするには、上記複数の電極に対して、少なくとも液晶の応答が起こる程度の電圧を印加する必要がある。しかし、イオントラップ部が設けられた領域において液晶が応答すると、液晶層が明表示の配向状態となる。また、イオントラップ部は画素領域のすぐ外側に配置されている。そのため、画素領域の周辺部が暗表示状態であると、周辺領域からの漏れ光の影響で画素領域のコントラストが低下してしまう。
本発明は、上記従来技術の問題点に鑑み成されたものであって、イオントラップ部に起因するコントラスト低下を抑制することができる電気光学装置とその駆動方法を提供することを目的の一つとする。
本発明の電気光学装置は、電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域と、前記画素領域の外側の領域に形成された電極を有するイオントラップ部と、を備えた電気光学装置であって、前記イオントラップ部の前記電極に対して印加されるトラップ電圧が、基準となる一又は複数の前記画素において前記電気光学物質に印加される駆動電圧から算出される算出電圧値に応じて異ならされており、前記算出電圧値が相対的に高い電圧領域に属するときには、前記トラップ電圧が相対的に高電圧とされ、前記算出電圧値が相対的に低い電圧領域に属するときには、前記トラップ電圧が相対的に低電圧とされることを特徴とする。
また、複数の画素を有する画素領域を備えた第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された電気光学物質層と、前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を有し、前記電極に対して印加されるトラップ電圧が、基準となる画素において前記電気光学物質に印加される駆動電圧に応じて異なり、前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧が第１の電圧とされ、前記駆動電圧が前記第１の電圧領域より低い第２の電圧領域に属するときには、前記トラップ電圧が前記第１の電圧よりも低い第２の電圧とされ、前記基準となる画素は、前記画素領域の少なくとも最外周に配置されることを特徴とする。
あるいは、複数の画素を有する画素領域を備えた第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された電気光学物質層と、前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を有し、前記電極に対して印加されるトラップ電圧が、基準となる画素において前記電気光学物質に印加される駆動電圧に応じて異なり、前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧が第１の電圧とされ、前記駆動電圧が前記第１の電圧領域より相対的に低い第２の電圧領域に属するときには、前記トラップ電圧は前記第１の電圧よりも低い第２の電圧とされ、前記基準となる画素は、前記画素領域の外周端から２画素ないし５画素分の幅の領域に配置されることを特徴とする。
この構成によれば、画素の駆動電圧が高いときにはイオントラップ部に高いトラップ電圧が印加され、画素の駆動電圧が低いときには低いトラップ電圧が印加されるので、画素領域に暗い画像が表示されているときにイオントラップ部の漏れ光量を少なくすることができ、イオントラップ部に起因するコントラスト低下を防止することができる。また、漏れ光がコントラストにほとんど影響しない明るい画像が表示されているときにトラップ電圧を高めるので、イオントラップ部のトラップ効率を過度に低下させることもない。
前記算出電圧値が相対的に高い第１の電圧領域に属するときには、前記トラップ電圧が相対的に高電圧の第１のトラップ電圧とされ、前記算出電圧値が相対的に低い第２の電圧領域に属するときには、前記トラップ電圧が相対的に低電圧の第２のトラップ電圧とされる構成としてもよい。このように、トラップ電圧を２水準に設定し、それらに対して駆動電圧の電圧領域を割り当てるようにしてもよい。
前記算出電圧値が相対的に高い電圧であるほど前記トラップ電圧が相対的に高いトラップ電圧とされ、前記算出電圧値が相対的に低い電圧であるほど前記トラップ電圧が相対的に低いトラップ電圧とされる構成としてもよい。このように、算出電圧値の変動に対して追従するようにトラップ電圧を設定してもよい。
前記トラップ電圧が直流電圧である構成としてもよい。すなわち、算出電圧値の極性によらず、正極性又は負極性の直流電圧としてトラップ電圧が設定されていてもよい。
前記算出電圧値が、基準となる複数の前記画素における前記駆動電圧の平均値である構成としてもよい。
この構成によれば、画素領域の全体的な明るさに基づいてトラップ電圧が設定されるので、イオントラップ部におけるトラップ効率と、表示コントラストをバランスさせた設定となる。
前記算出電圧値が、基準となる複数の前記画素における前記駆動電圧の最小値又は最大値である構成としてもよい。
この構成によれば、基準となる画素に暗く表示された画素が含まれていればトラップ電圧が低くなるので、表示コントラストを優先させる場合に好適な設定となる。
基準となる複数の前記画素が、前記画素領域の最外周に位置する複数の前記画素である構成としてもよい。
この構成によれば、コントラスト低下の影響を受けやすい最外周の画素の明るさに基づいてトラップ電圧が設定されるため、より確実にコントラスト低下を抑制することができる。
基準となる複数の前記画素が、前記画素領域の外周端から２画素ないし５画素分の幅の領域に属する複数の前記画素である構成としてもよい。
この構成によれば、コントラスト低下の影響を受けやすい外周部の複数の画素の明るさに基づいてトラップ電圧が設定されるため、より確実にコントラスト低下を抑制することができる。
前記算出電圧値が、前記画素領域に属する全ての前記画素における前記駆動電圧の最小値又は最大値である構成としてもよい。
この構成によれば、画素領域に暗い画素が含まれていればトラップ電圧が低くなるので、イオントラップ部からの漏れ光による表示コントラストを最も抑制することができる。
本発明の電気光学装置の駆動方法は、電気光学物質を挟持して対向する第１基板及び第２基板と、複数の画素を有する画素領域と、前記画素領域の外側の領域に形成された電極を有するイオントラップ部と、を備えた電気光学装置の駆動方法であって、前記イオントラップ部の前記電極に対して印加されるトラップ電圧を、基準となる一又は複数の前記画素において前記電気光学物質に印加される駆動電圧から算出される算出電圧値に基づき設定するに際して、前記算出電圧値が相対的に高い電圧領域に属するときには、前記トラップ電圧を相対的に高電圧に設定し、前記算出電圧値が相対的に低い電圧領域に属するときには、前記トラップ電圧を相対的に低電圧に設定することを特徴とする。
また、複数の画素を有する画素領域を備えた第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された電気光学物質層と、前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を備えた電気光学装置の駆動方法であって、前記電極に対して印加されるトラップ電圧を、前記画素領域の少なくとも最外周に配置された画素において前記電気光学物質に印加される駆動電圧に基づき設定し、前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧を第１の電圧に設定し、前記駆動電圧が前記第１の電圧領域より低い第２の電圧領域に属するときには、前記トラップ電圧を前記第１の電圧よりも低い第２の電圧に設定することを特徴とする。
あるいは、複数の画素を有する画素領域を備えた第１基板と、前記第１基板と対向するように配置された第２基板と、前記第１基板と前記第２基板との間に挟持された電気光学物質層と、前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を備えた電気光学装置の駆動方法であって、前記電極に対して印加されるトラップ電圧を、前記画素領域の外周端から２画素ないし５画素分の幅の領域に配置された画素において前記電気光学物質に印加される駆動電圧に基づき設定し、前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧を第１が電圧に設定し、前記駆動電圧が前記第１の電圧領域より相対的に低い第２の電圧領域に属するときには、前記トラップ電圧を前記第１の電圧よりも低い第２の電圧に設定することを特徴とする。
この駆動方法によれば、画素の駆動電圧が高いときにはイオントラップ部に高いトラップ電圧が印加され、画素の駆動電圧が低いときには低いトラップ電圧が印加されるので、画素領域に暗い画像が表示されているときにイオントラップ部の漏れ光量を少なくすることができ、イオントラップ部に起因するコントラスト低下を防止することができる。また、漏れ光がコントラストにほとんど影響しない明るい画像が表示されているときにトラップ電圧を高めるので、イオントラップ部のトラップ効率を過度に低下させることもない。
本発明の電子機器は、上記の電気光学装置を備えたことを特徴とする。
この構成によれば、表示品質と信頼性の双方に優れた光変調手段を備えた電子機器を提供することができる。
本発明のプロジェクターは、先に記載の電気光学装置を複数備えたプロジェクターであって、複数の前記電気光学装置に対して青色光、赤色光、及び緑色光を供給する照明光学系と、前記電気光学装置で変調された前記青色光、赤色光、及び緑色光を投射する投射光学系と、を有し、前記電気光学装置における前記駆動電圧と前記トラップ電圧との対応関係が、対応する色光の種類毎に異なることを特徴とする。
この構成によれば、表示品質と信頼性の双方に優れた光変調手段を備えたプロジェクターを提供することができる。
第１実施形態に係る液晶装置の概略構成を示すブロック図。 表示データ処理回路の構成を示すブロック図。 液晶パネルの概略構成を示す平面図。 液晶パネルの回路構成を示す図。 液晶パネルの概略断面構造を示す図。 液晶装置１の動作説明図。 第２実施形態に係る液晶装置の動作説明図。 第３実施形態に係る液晶装置の動作説明図。 第４実施形態に係る液晶装置の動作説明図。 電子機器の一例であるプロジェクターの概略構成を示す模式図。
以下、図面を用いて本発明の実施の形態について説明する。
なお、本発明の範囲は、以下の実施の形態に限定されるものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造と各構造における縮尺や数等を異ならせる場合がある。
（第１の実施形態）
図１は、第１実施形態に係る液晶装置の概略構成を示すブロック図である。図２は表示データ処理回路の構成を示すブロック図である。図３は液晶パネルの概略構成を示す平面図である。図４は液晶パネルの回路構成を示す図である。
図１に示す液晶装置（電気光学装置）１は、液晶パネル２と、電圧生成回路１０と、制御装置１１とを備えている。液晶パネル２は、例えばアクティブマトリクス駆動の反射型液晶パネルであり、その詳細な構成については後述する。
電圧生成回路１０は、ＤＣ／ＤＣコンバーターなどを含んで構成される。電圧生成回路１０は、制御装置１１の制御のもと、液晶装置１の各部で使用する複数レベルの直流電圧を生成する。例えば、電圧生成回路１０は、液晶パネル２の共通電極に印加される共通電極電位Ｖcomを生成し、液晶パネル２に供給する。電圧生成回路１０が、上記の各種電圧を生成する上で必要な電力は、例えば液晶装置１の内部又は外部の電源から供給される。
制御装置１１は、データ信号Ｖｉｄの出力に合わせて液晶パネル２の動作等を制御する回路モジュールにより構成される。制御装置１１は、例えばフレキシブル基板（ＦＰＣ）を介して液晶パネル２と接続されている。制御装置１１は、制御回路１２と、表示データ処理回路１３と、クロック発生回路１４と、フレームメモリー１５と、ＤＡコンバーター１６と、を備えている。
制御回路１２は、制御装置１１（表示データ処理回路１３、タイミング信号発生回路１７）及び電圧生成回路１０を総合的に制御する。制御回路１２には、タイミング信号発生回路１７が内蔵されている。タイミング信号発生回路１７はクロック発生回路１４と接続されている。
クロック発生回路１４は、各部の制御動作の基準となるクロック信号を生成してタイミング信号発生回路１７に出力する。タイミング信号発生回路１７は、クロック発生回路１４から入力されるクロック信号と、外部装置（図示省略）から供給される垂直同期信号ＶＳ、水平同期信号ＨＳ及びドットクロック信号Ｄｃｌｋとに基づいて、液晶パネル２を制御するための各種の制御信号を生成する。タイミング信号発生回路１７は、生成した制御信号Ｃｔｒｌ−ｘ、トリガー信号Ｄｙ、クロック信号Ｃｌｙを液晶パネル２に対して出力する。またタイミング信号発生回路１７は、垂直同期信号ＶＳ、水平同期信号ＨＳ、ドットクロック信号Ｄｃｌｋ等を、タイミング調整しつつ表示データ処理回路１３に対して出力する。
表示データ処理回路１３は、制御回路１２、フレームメモリー１５、及びＤＡコンバーター１６と接続されている。図２に示すように、表示データ処理回路１３は、メモリーＩ／Ｆ５１と、γ補正回路５２と、ガード信号生成回路５３と、記憶回路５４とを備えている。
メモリーＩ／Ｆ５１は、表示データ処理回路１３に入力される表示データＶｉｄｅｏをフレームメモリー１５に順次記憶する。また、液晶パネル２に表示させるための表示データＶｉｄｅｏを、表示データＶｉｄｅｏをフレームメモリー１５から読み出し、γ補正回路５２に出力する。表示データＶｉｄｅｏは、液晶パネル２における画素の階調を規定する画像信号である。表示データ処理回路１３の各部は、表示データＶｉｄｅｏを１フレーム単位で受け渡す。
γ補正回路５２は、入力された表示データＶｉｄｅｏに対して、液晶パネル２の表示特性に合わせるための階調補正を行う。γ補正後の表示データＶｉｄｅｏは、ガード信号生成回路５３に出力される。
ガード信号生成回路５３は、γ補正回路５２から入力される表示データＶｉｄｅｏから液晶パネル２のイオントラップ部６０（図２参照）に供給するガード信号Ｇｕａｒｄを生成する。ガード信号生成回路５３は、生成したガード信号Ｇｕａｒｄを、表示データＶｉｄｅｏとともにＤＡコンバーター１６に出力する。
記憶回路５４は、ガード信号生成回路５３により参照されるＬＵＴ（ルックアップテーブル）を保持したＲＯＭ（Read Only Memory）である。記憶回路５４に保持されたＬＵＴは、表示データＶｉｄｅｏ又は表示データＶｉｄｅｏから算出される情報と、設定すべきガード信号Ｇｕａｒｄとの関係を記録したテーブルである。
ＤＡコンバーター１６は、表示データ処理回路１３（ガード信号生成回路５３）から入力される表示データＶｉｄｅｏをアナログのデータ信号Ｖｉｄ（駆動電圧）に変換するとともに、ガード信号Ｇｕａｒｄをアナログのガード信号Ｇｒｄ（トラップ電圧）に変換し、データ信号Ｖｉｄ及びガード信号Ｇｒｄを液晶パネル２に出力する。
本実施形態における垂直同期信号ＶＳは、周波数を１２０Ｈｚ（周期８．３３ミリ秒）とするが、本発明の適用範囲は垂直同期信号ＶＳの周波数に限定されない。ドットクロック信号Ｄｃｌｋについては、表示データＶｉｄｅｏのうち、１画素分が供給される期間を規定するものとする。つまり、制御回路１２は、表示データＶｉｄｅｏの供給に同期して各部を制御している。
液晶パネル２は、図３に示すように、素子基板２０及び対向基板２１とを有する。素子基板２０と対向基板２１とは、対向基板２１の周縁に沿って設けられたシール材２４を介して貼り合わされている。シール材２４はその一部に開口２４ａを有しており、かかる開口２４ａを塞ぐように封止材２５が設けられている。素子基板２０、対向基板２１、シール材２４、及び封止材２５に囲まれた領域に液晶（電気光学物質）が封入されている。
シール材２４に囲まれた領域の中央部に、複数の画素ＰＸが平面視マトリクス状に配列された画素領域２Ａが形成されている。画素領域２Ａとシール材２４との間の矩形枠状の領域は表示に用いられない周辺領域２Ｂである。
画素領域２Ａには、例えば、１９２０×１０８０個の画素ＰＸが配列されている。本実施形態では、図２に示すＸ方向において画素ＰＸが１９２０個並んでおり、図示Ｙ方向において画素ＰＸが１０８０個並んでいる場合について説明するが、画素ＰＸの個数や配列形態は種々に変形することができる。
周辺領域２Ｂには、画素領域２Ａを取り囲む矩形枠状に、イオントラップ部６０が形成されている。イオントラップ部６０は、液晶層中に浮遊するイオン性不純物を電気的に吸着させる機能素子である。
シール材２４の外側であり、かつ素子基板２０と対向基板２１とが重ね合わされる領域（対向基板２１の四隅部分）に、基板間導通端子部２６が設けられている。電圧生成回路１０により生成された共通電極電位Ｖcomは、素子基板２０に供給され、基板間導通端子部２６を介して対向基板２１に供給される。
本実施形態では、素子基板２０は対向基板２１よりも大きい基板であり、図２に示すように、２枚の基板を貼り合わせた状態で、素子基板２０の外周部が対向基板２１の外側に張り出している。この素子基板２０が外側に張り出した部分に、２つの走査線駆動回路３１と、データ線駆動回路３２とが実装されている。また、素子基板２０のデータ線駆動回路３２が実装されている辺に沿って、複数の外部接続端子２７が配列されている。外部接続端子２７は、例えばフレキシブル基板を介して制御装置１１と接続されている。また、外部接続端子２７は、図示略の配線を介して走査線駆動回路３１、データ線駆動回路３２、基板間導通端子部２６、イオントラップ部６０等に接続されている。
図４に示すように、走査線駆動回路３１及びデータ線駆動回路３２は、画素領域２Ａに接続されている。
画素領域２Ａには、互いに交差しつつ縦横に延びる複数の走査線２２と、複数のデータ線２３とが形成されている。走査線２２とデータ線２３との交差部に対応して画素ＰＸが形成されている。各々の画素ＰＸには、走査線２２及びデータ線２３に接続されたＴＦＴ（薄膜トランジスタ）を有するスイッチング素子３４と、スイッチング素子３４に接続された画素電極３５とが設けられている。これらスイッチング素子３４及び画素電極３５は、素子基板２０上に形成されている。
走査線２２及びデータ線２３は、それぞれ画素領域２Ａの外側まで引き出されている。走査線２２は走査線駆動回路３１と接続され、データ線２３はデータ線駆動回路３２と接続されている。
走査線駆動回路３１には、タイミング信号発生回路１７により生成されたトリガー信号Ｄｙ及びクロック信号Ｃｌｙが入力される。トリガー信号Ｄｙは各フレームの開始タイミングを規定する信号である。クロック信号Ｃｌｙは、各フレームの期間のうちで各走査線に走査信号を供給するタイミングを規定する信号である。走査線駆動回路３１は、トリガー信号Ｄｙ及びクロック信号Ｃｌｙに基づいて、複数の走査線２２に線順次で走査信号Ｇ１〜Ｇ１０８０を供給する。走査線２２に走査信号が供給されると、この走査線２２に接続されたスイッチング素子３４がオン状態となる。
データ線駆動回路３２は、サンプリング信号出力回路３３と、データ線２３にそれぞれ対応して設けられたデータ入力スイッチ３６とを備えている。データ入力スイッチ３６のソースには、データ信号Ｖｉｄが供給されるデータ入力配線３７が接続されている。データ線駆動回路３２は、走査線駆動回路３１による走査線２２の選択動作に同期して、データ線２３にデータ信号Ｖｉｄを供給する。
データ線駆動回路３２において、サンプリング信号出力回路３３には、タイミング信号発生回路１７により生成された制御信号Ｃｔｒｌ−ｘが入力される。サンプリング信号出力回路３３は、制御信号Ｃｔｒｌ−ｘにしたがって、データ入力スイッチ３６を順次オン状態とする。このとき、データ入力配線３７には、１本の走査線２２に接続された各画素用の階調データを含む直列データとしてデータ信号Ｖｉｄが供給されており、オン状態のデータ入力スイッチ３６を介してデータ線２３にデータ信号Ｖｉｄが入力される。データ信号Ｖｉｄは、選択状態の走査線２２に接続された画素ＰＸのスイッチング素子３４を介して画素電極３５に書き込まれる。
例えば、ｉ行ｊ列の画素ＰＸに階調データを書き込む場合には、ｉ行目の走査線２２に走査信号が供給されているタイミングで、データ線駆動回路３２からｊ列目のデータ線２３にデータ信号Ｖｉｄ（階調データ）を供給する。これにより、ｉ行ｊ列の画素ＰＸのオン状態のスイッチング素子３４を介して画素電極３５に階調データが書き込まれる。
図５は、図３のＩ−Ｉ線に沿う位置における液晶パネルの概略断面構造を示す図である。
液晶パネル２は、対向配置された素子基板２０と対向基板２１との間に、液晶層２８が挟持された構成を備えている。液晶層２８は、例えば誘電異方性が負の液晶材料からなるＶＡモードの液晶層である。本実施形態の液晶パネル２は、光源等から射出された光が対向基板２１を通って液晶層２８に入射し、素子基板２０の表層で反射して液晶パネル２に対する光入射側と同じ側から射出される反射型の液晶パネルである。
素子基板２０は、基板本体２０Ａと、基板本体２０Ａ上に形成された回路層４１と、回路層４１上に形成された画素電極３５及びトラップ電極６１（イオントラップ部６０）と、画素電極３５及びトラップ電極６１を覆って形成された配向膜４２とを備えて構成されている。
基板本体２０Ａは、ガラス基板、石英基板、サファイヤ基板、シリコン基板等からなる。回路層４１は、走査線２２やデータ線２３等の各種配線やスイッチング素子３４を含む層である。画素電極３５は、画素ＰＸに対応する平面領域を有する島状の電極である。画素電極３５及びトラップ電極６１は、アルミニウム膜や、アルミニウムとＩＴＯ（インジウム錫酸化物）との積層膜からなる。配向膜４２は、例えば酸化シリコンからなる無機配向膜である。
対向基板２１は、基板本体２１Ａと、基板本体２１Ａ上に形成された共通電極４４と、共通電極４４上に形成された配向膜４５とを備えて構成されている。
基板本体２１Ａは、ガラス基板や石英基板等の透明基板からなる。共通電極４４は、ＩＴＯ等の透明導電材料からなる。本実施形態の場合、共通電極４４は基板本体２１Ａの一方の面のほぼ全体に形成されており、画素領域２Ａにおいて複数の画素電極３５と対向するとともに、周辺領域２Ｂにおいてトラップ電極６１と対向している。また共通電極４４は、基板本体２１Ａの角部において基板間導通端子部２６と接続されている。配向膜４５は、例えば酸化シリコンからなる無機配向膜である。
本実施形態のイオントラップ部６０は、図２及び図５に示したように、平面視矩形枠状のトラップ電極６１と、トラップ電極６１と液晶層２８を介して対向する共通電極４４とを有する。トラップ電極６１には、制御装置１１からガード信号Ｇｒｄ（例えば−５Ｖ〜５Ｖ）が入力され、共通電極４４には、共通電極電位Ｖcom(例えば０Ｖ)が入力される。そして、トラップ電極６１と共通電極４４との電位差によって形成される液晶層２８の厚さ方向の電界（縦電界）によって液晶層２８中のイオン性不純物をトラップする。
なお、イオントラップ部６０の具体的構成は、上記に限定されるものではない。例えば、素子基板２０上に一対のトラップ電極を設け、これら一対のトラップ電極の間に電圧を印加する方式（横電界方式）を用いてもよい。また、ダミー画素を用いてイオントラップ部６０を構成してもよい。
また、本実施形態では、画素領域２Ａを取り囲む矩形枠状にイオントラップ部６０を設けているが、画素領域２Ａ外周の一部にのみ設けた構成としてもよい。換言すれば、イオントラップ部６０のトラップ電極６１を、その延在方向又は幅方向において２つ又は３つ以上に分割して形成してもよい。
トラップ電極６１を延在方向に分割する場合、例えば、画素領域２Ａの四隅に対応する部位に、平面視でＬ形を成すトラップ電極をそれぞれ配置してもよい。あるいは、画素領域２Ａの外形辺に沿って延びる直線状のトラップ電極を１つ又は２つ以上配置してもよい。
一方、トラップ電極６１を幅方向分割する場合には、２つ又は３つ以上の矩形枠状のトラップ電極を周辺領域２Ｂに設けた構成とすることができる。この場合には、二重枠状や三重枠状のトラップ電極を備えたイオントラップ部６０となる。
次に、図６を参照しつつ、本実施形態の液晶装置１の動作について説明する。
図６は、液晶装置１の動作説明図である。図６（ａ）は液晶パネル２の画像表示動作において、画素ＰＸの画素電極３５に入力される駆動電圧の平均値の時間変化を模式的に示したグラフである。図６（ｂ）は、イオントラップ部６０のトラップ電極６１に入力されるトラップ電圧の時間変化を模式的に示したグラフである。図６に示すグラフの縦軸は電圧（Ｖ）、横軸は時間（ｍｓｅｃ）を示す。
図６（ａ）に示すグラフには、１フレーム期間（１Ｆ）ごとの駆動電圧の平均値の変動状況が示されている。ここでいう駆動電圧の平均値は、各々の画素ＰＸにおいて液晶層２８に印加される電圧を画素領域２Ａ全体で平均した値である。本実施形態のように共通電極４４の電位が基準電圧Ｖｏに固定されている場合には、各々の画素電極３５に印加される電圧を画素領域２Ａ全体で平均した値を上記駆動電圧の平均値としてもよい。
本実施形態の液晶装置１では、フレーム反転駆動により画像表示が行われる。そのため、同グラフに示すように、駆動電圧の平均値は、基準電圧Ｖｏに対して、１フレームごとに正極性の電圧（ＶＨ１、ＶＨ２、ＶＨ２）と、負極性の電圧（ＶＬ１、ＶＬ２、ＶＬ２）が反転する。
また同グラフにおける駆動電圧の振幅は、表示する画像全体の明るさに対応する。本実施形態のノーマリーブラックの液晶パネル２では、駆動電圧の平均値がＶＨ１、ＶＬ１である振幅の大きいフレームでは、画素領域２Ａには比較的明るい画像が表示される。一方、駆動電圧の平均値がＶＨ３、ＶＬ３である振幅の小さいフレームでは、画素領域２Ａに比較的暗い画像が表示される。駆動電圧の平均値がＶＨ２、ＶＬ２である期間は、中間的な明るさの画像が表示されている。
そして本実施形態の液晶装置１では、イオントラップ部６０のトラップ電極６１に印加されるトラップ電圧が、図６（ｂ）に示すように、駆動電圧の平均値に連動して変化する。具体的には、図６（ａ）に示すように駆動電圧の平均値がＶＨ１（正極性の高電圧）であるフレームでは、トラップ電圧として、基準電圧Ｖｏに対して正極性の高電圧ＶｔＨ１が印加される。一方、駆動電圧の平均値がＶＬ１（負極性の高電圧）であるフレームでは、トラップ電圧として、基準電圧Ｖｏに対して負極性の高電圧ＶｔＬ１が印加される。
同様に、駆動電圧の平均値が低電圧ＶＨ３、又は低電圧ＶＬ３であるフレームでは、それぞれ、トラップ電圧として低電圧ＶｔＨ３、又は低電圧ＶｔＬ３がトラップ電極６１に印加される。駆動電圧の平均値が中間電圧ＶＨ２、又は中間電圧ＶＬ２であるフレームでは、それぞれ、トラップ電圧として、中間電圧ＶｔＨ２、又は中間電圧ＶｔＬ２がトラップ電極６１に印加される。
図１及び図２に示した表示データ処理回路１３は、イオントラップ部６０に供給するトラップ電圧の設定動作を実行する。以下、このトラップ電圧の設定動作についてさらに詳細に説明する。
液晶パネル２に表示される画像の階調データである表示データＶｉｄｅｏは、図１に示したように、外部装置から制御装置１１に供給され、表示データ処理回路１３に入力される。表示データ処理回路１３では、メモリーＩ／Ｆ５１により表示データＶｉｄｅｏが１フレーム毎にフレームメモリー１５に記憶される。フレームメモリー１５には、その容量に応じて１〜数フレーム分の表示データＶｉｄｅｏが保持されており、液晶パネル２への表示される順にメモリーＩ／Ｆ５１により読み出され、γ補正回路５２に出力される。
γ補正回路５２では、表示データＶｉｄｅｏに対して液晶パネル２の表示特性に適合させるための階調補正が実施され、補正後の表示データＶｉｄｅｏはガード信号生成回路５３に出力される。
ガード信号生成回路５３では、１フレーム分の表示データＶｉｄｅｏの階調データの平均値Ａｖｇを算出する。次いで、算出した平均値Ａｖｇを用いて記憶回路５４に保持されているＬＵＴを参照する。本実施形態の場合、記憶回路５４のＬＵＴには、階調データの平均値Ａｖｇと、設定すべきトラップ電圧に対応する設定階調値Ｔｒｐが保持されている。
ここで、階調データの平均値Ａｖｇは、図６に示した駆動電圧の平均値に対応し、上記の設定階調値Ｔｒｐは、図６に示したトラップ電圧に対応する。
次いで、ガード信号生成回路５３は、ＬＵＴ参照により取得した設定階調値Ｔｒｐをガード信号ＧｕａｒｄとしてＤＡコンバーター１６に出力する。また、ガード信号生成回路５３は、表示データＶｉｄｅｏについてもＤＡコンバーター１６に出力する。ＤＡコンバーター１６は、入力されたガード信号Ｇｕａｒｄと表示データＶｉｄｅｏをそれぞれアナログのガード信号Ｇｒｄとデータ信号Ｖｉｄに変換し、液晶パネル２に出力する。
液晶パネル２では、入力されたデータ信号Ｖｉｄが、走査線駆動回路３１とデータ線駆動回路３２の動作により画素ＰＸに書き込まれる。これにより、液晶層２８に階調データに基づく駆動電圧が印加され、画素ＰＸが所定の階調で表示される。また、入力されたガード信号Ｇｒｄに基づくトラップ電圧が、イオントラップ部６０のトラップ電極６１に印加される。これにより、トラップ電極６１と共通電極４４との間の液晶層２８に、設定階調値Ｔｒｐに対応する電圧が印加され、所定のイオントラップ動作が実行される。
以上に詳細に説明したように、本実施形態の液晶装置１では、画素領域２Ａにおける画素ＰＸの駆動電圧の平均値に応じて、イオントラップ部６０のトラップ電極６１に印加されるトラップ電圧が変化する。これにより、イオントラップ部６０に起因するコントラスト低下を効果的に低減することができる。以下、かかる作用について詳細に説明する。
まず、イオントラップ部６０では、トラップ電極６１と共通電極４４との間に形成される電界によってイオン性不純物をトラップする。そのため、イオントラップ部６０の液晶層２８には比較的大きな電界が作用することになり、液晶の配向状態が変化する。例えば、ノーマリーブラックの液晶パネル２において、トラップ電極６１に＋５Ｖ、共通電極４４に０Ｖの電圧が印加されると、イオントラップ部６０の液晶層２８は、画素領域２Ａの画素ＰＸが明表示されたときと同様の配向状態になる。
通常、イオントラップ部６０が形成されている周辺領域２Ｂには遮光膜が形成されているため、イオントラップ部６０において顕著な漏れ光が生じることはない。しかし、イオントラップ部６０は画素領域２Ａのすぐ外側に設けられているため、画素領域２Ａに暗い画像が表示されているときに、イオントラップ部６０の液晶層２８が明表示と同様の状態になると、イオントラップ部６０から画素領域２Ａへ斜め方向の光が漏れ、画素領域２Ａの外周部においてコントラストを低下させる。その一方で、画素領域２Ａに明るい画像が表示されている場合には、イオントラップ部６０から多少の漏れ光が入射したとしても表示品質にはほとんど影響しない。
そこで本実施形態の液晶装置１では、イオントラップ部６０の液晶層２８に印加する電圧を、画素領域２Ａの液晶層２８に印加する電圧に応じて異ならせる構成とした。すなわち、図６に示したように、画素領域２Ａにおける駆動電圧の平均値の振幅が大きく、画素領域２Ａに明るい画像が表示されているときに、イオントラップ部６０のトラップ電圧を高くする一方で、駆動電圧の平均値の振幅が小さく、画素領域２Ａに暗い画像が表示されているときには、トラップ電圧を低くするようにした。
これにより、暗い画像を表示しているときにイオントラップ部６０の漏れ光の量を低減することができるので、画素領域２Ａにおけるコントラスト低下を抑制することができる。一方、明るい画像を表示しているときには、光漏れの影響がほとんどないことから、イオントラップ部６０の電極間に大きな電圧を印加し、イオン性不純物のトラップ効率を高めることができる。
以上により、本実施形態の液晶装置１では、イオントラップ部６０におけるイオン性不純物のトラップ効率の低下を抑えつつ、暗い画像を表示したときの表示品質の低下も効果的に抑制することができる。
なお、本実施形態では、ノーマリーブラックの液晶パネル２を用いた場合について説明したが、液晶パネル２がノーマリーホワイトのパネルである場合にも問題なく適用することができる。ノーマリーホワイトの液晶パネルの場合、階調データと画素ＰＸの駆動電圧との関係がノーマリーブラックの場合と逆になるが、図６に示した駆動電圧の平均値とトラップ電圧との関係は同じである。したがって、ノーマリーホワイトの液晶パネルを用いる場合にも、本実施形態と全く同様の構成のガード信号生成回路５３を用いて本実施形態の駆動方法を実現することができる。
また本実施形態では、記憶回路５４に記憶されているＬＵＴを参照することにより設定階調値Ｔｒｐを取得することとしたが、平均値Ａｖｇを用いた演算処理により設定階調値Ｔｒｐを算出する形態であってもよい。この場合、ガード信号生成回路５３に平均値Ａｖｇから設定階調値Ｔｒｐを算出するための演算回路を備えていればよいため、記憶回路５４を設けない構成とすることもできる。
また本実施形態の液晶装置１において、画素ＰＸにカラーフィルターが設けられている場合であっても、駆動方法に変更を加える必要はない。例えば、赤色、緑色、青色の各色のカラーフィルターを備えた直視型の液晶装置である場合には、１フレームの階調データが３色の階調データにより構成されることになるが、ガード信号生成回路５３における平均値Ａｖｇの算出に際しては、特に色を区別することなく階調データの平均値を算出すればよい。
（第２の実施形態）
次に、図７を参照しつつ、第２の実施形態について説明する。
本実施形態は、第１実施形態の液晶装置１の表示データ処理回路１３における動作を変更した例である。
図７は、第２実施形態に係る液晶装置の動作説明図である。図７（ａ）は液晶パネル２の画像表示動作において、画素ＰＸの画素電極３５に入力される駆動電圧の平均値の時間変化を模式的に示したグラフである。図７（ｂ）は、イオントラップ部６０のトラップ電極６１に入力されるトラップ電圧の時間変化を模式的に示したグラフである。図７に示すグラフの縦軸は電圧（Ｖ）、横軸は時間（ｍｓｅｃ）を示す。
図７（ｂ）に示すように、本実施形態の駆動方法では、トラップ電極６１に印加されるトラップ電圧が直流電圧である。具体的に、画素ＰＸの駆動電圧の平均値が正極性の高電圧ＶＨ１又は負極性の高電圧ＶＬ１であるときに、トラップ電圧として正極性の高電圧Ｖｔ１がトラップ電極６１に印加される。また画素ＰＸの駆動電圧の平均値が正極性の低電圧ＶＨ３又は負極性の低電圧ＶＬ３であるときには、トラップ電圧として正極性の低電圧Ｖｔ３がトラップ電極６１に印加される。さらに、画素ＰＸの駆動電圧の平均値が正極性の中間電圧ＶＨ２又は負極性の中間電圧ＶＬ２であるときには、トラップ電圧として正極性の中間電圧Ｖｔ２がトラップ電極６１に印加される。
本実施形態の液晶装置１による作用効果は、先の第１実施形態と全く同様である。これは、トラップ電圧を直流電圧としても、イオントラップ部６０の液晶層２８の動作は交流電圧のトラップ電圧で駆動した場合と同じになるからである。したがって本実施形態においても、イオントラップ部６０におけるイオン性不純物のトラップ効率の低下を抑えつつ、暗い画像を表示したときの表示品質の低下も効果的に抑制することができる。
なお、本実施形態では、トラップ電圧が基準電圧Ｖｏに対して正極性の直流電圧である場合について説明したが、トラップ電圧は負極性の直流電圧としてもよい。この場合にも、駆動電圧の平均値の振幅が大きくなるほどトラップ電圧を高電圧にする点は、本実施形態と同様である。トラップ電圧の極性は、トラップ対象のイオン性不純物の極性に応じて設定すればよい。
（第３の実施形態）
次に、図８を参照しつつ、第３の実施形態について説明する。
本実施形態は、第１実施形態の液晶装置１の表示データ処理回路１３における動作を変更した例である。
図８は、第３実施形態に係る液晶装置の動作説明図である。図８（ａ）は液晶パネル２の画像表示動作において、画素ＰＸの画素電極３５に入力される駆動電圧の平均値の時間変化を模式的に示したグラフである。図８（ｂ）は、イオントラップ部６０のトラップ電極６１に入力されるトラップ電圧の時間変化を模式的に示したグラフである。図８に示すグラフの縦軸は電圧（Ｖ）、横軸は時間（ｍｓｅｃ）を示す。
図８（ｂ）に示すように、本実施形態の駆動方法では、トラップ電極６１に印加されるトラップ電圧が直流電圧であり、かつＨレベル又はＬレベルの二値で規定される。具体的に、画素ＰＸの駆動電圧の平均値が正極性の高電圧ＶＨ１、負極性の高電圧ＶＬ１、正極性の中間電圧ＶＨ２、負極性の中間電圧ＶＬ２のいずれかであるときには、トラップ電圧として正極性の高電圧Ｖｔ１がトラップ電極６１に印加される。
一方、画素ＰＸの駆動電圧の平均値が正極性の低電圧ＶＨ３又は負極性の低電圧ＶＬ３であるときには、トラップ電圧として基準電圧Ｖｏがトラップ電極６１に印加される。
本実施形態の場合、トラップ電極６１に印加される電圧は、Ｈレベルに対応する高電圧Ｖｔ１とＬレベルに対応する基準電圧Ｖｏの二種類である。選択されるレベルを決定するしきい値は、本実施形態の場合、中間電圧ＶＨ２と低電圧ＶＨ３との間の電圧、及び中間電圧ＶＬ２と低電圧ＶＬ３との間の電圧に設定されている。上記のしきい値は任意の電圧に設定することができ、正極性と負極性とでしきい値の絶対値を異ならせてもよい。また本実施形態では、トラップ電圧が基準電圧Ｖｏに対して正極性の直流電圧である場合について説明したが、トラップ電圧は負極性の直流電圧としてもよい。
本実施形態の液晶装置１においても、イオントラップ部６０からの漏れ光が影響しやすくなる暗い画像を表示している期間に、イオントラップ部６０の液晶層２８への電圧印加を停止し、イオントラップ部６０における漏れ光を最も少ない状態とすることができるので、暗い画像を表示したときの表示品質の低下を効果的に抑制することができる。一方、比較的明るい画像が表示されている期間では、トラップ電極６１に高電圧Ｖｔ１を印加することで、効率良くイオン性不純物をトラップすることが可能である。
（第４の実施形態）
次に、図９を参照しつつ、第４実施形態について説明する。
本実施形態は、第１実施形態の液晶装置１の表示データ処理回路１３において用いられる画素ＰＸの駆動電圧に関する情報を変更した例である。以下、第４実施形態の第１〜第３の例として説明する。
図９は、第４実施形態に係る液晶装置の動作説明図である。図９（ａ）は、第１の例に関する説明図、図９（ｂ）は、第２の例に関する説明図である。
［第１の例］
先の第１から第３実施形態では、記憶回路５４に保持されたＬＵＴを参照するための駆動電圧情報として、１フレーム分の階調データの平均値Ａｖｇを用いていた。これに対して第４実施形態の第１の例では、図９（ａ）に示すように、画素領域２Ａの最外周に位置する画素ＰＸの駆動電圧情報のみをＬＵＴ参照に用いる。
具体的には、図２に示したガード信号生成回路５３において、γ補正回路５２から入力された１フレーム分の階調データから、図９（ａ）に示す最外周の画素ＰＸに対応する階調データのみを抽出し、抽出した階調データの平均値Ａｖｇ１を算出する。そして、算出した平均値Ａｖｇ１を用いて、記憶回路５４に保持されているＬＵＴを参照し、トラップ電圧の設定階調値Ｔｒｐを取得し、これをガード信号ＧｕａｒｄとしてＤＡコンバーター１６に出力する。その後の動作は第１実施形態と同様であるため、ここでは説明を省略する。
このように、第１の例では、画素領域２Ａの最外周において、暗表示の画素ＰＸの割合が大きいとき（すなわち駆動電圧の平均値の振幅が小さいとき）に、イオントラップ部６０のトラップ電圧を低電圧とする。逆に、最外周に明表示の画素ＰＸが多いときには、イオントラップ部６０のトラップ電圧を高電圧とする。
なお、トラップ電圧の設定方法としては、先に説明した第１から第３の実施形態のいずれも問題なく用いることができる。
図９（ａ）に示すように、画素領域２Ａの最外周に位置する画素ＰＸ（斜線を付した画素ＰＸ）は、イオントラップ部６０と隣り合って配置されているため、イオントラップ部６０の漏れ光の影響を最も受けやすい。その一方で、イオントラップ部６０から漏れ光が出ていたとしても、最外周の画素ＰＸが明表示されていれば、コントラストにはほとんど影響しない。そこで、第１の例のように最外周の画素ＰＸの状態に応じてイオントラップ部６０を駆動すれば、より確実に表示のコントラスト低下を防止でき、またトラップ効率の低下も抑えることができる。
また上記では、画素領域２Ａの最外周に位置する画素ＰＸの駆動電圧の平均値に基づいてトラップ電圧を設定することとしたが、他の設定方法を用いてもよい。
例えば、液晶パネル２がノーマリーブラックの液晶パネルである場合に、画素領域２Ａの最外周に位置する画素ＰＸの駆動電圧の最小値に基づいてトラップ電圧を設定してもよい。また液晶パネル２がノーマリーホワイトの液晶パネルである場合には、画素領域２Ａの最外周に位置する画素ＰＸの駆動電圧の最大値に基づいてトラップ電圧を設定してもよい。すなわち、画素領域２Ａの最外周において、最も暗く表示されている画素ＰＸの輝度に基づいてトラップ電圧を設定してもよい。このようにすれば、漏れ光の影響を受けやすい暗表示の画素ＰＸがある場合に確実に漏れ光を少なくすることができるので、漏れ光によるコントラスト低下をより確実に防止することができる。
［第２の例］
次に第４実施形態の第２の例は、図９（ｂ）に示すように、画素領域２Ａの最外周における数画素分の幅の領域の駆動電圧情報を用いた例である。図９（ｂ）では、最外周から内側に３画素分の幅の領域の画素ＰＸに斜線を付しているが、これに限定されず、例えば２画素分の幅の領域の駆動電圧情報を用いてもよく、４画素分あるいは５画素分の幅の領域の駆動電圧情報を用いてもよい。上記の幅の設定は、イオントラップ部６０の漏れ光の影響が及ぶ範囲に応じて設定すればよい。
第２の例によるトラップ電圧の設定手順は、第１の例とほぼ同様である。すなわち、ガード信号生成回路５３において、γ補正回路５２から入力された１フレーム分の階調データから、図９（ｂ）に示す最外周から数画素分の領域に属する画素ＰＸに対応する階調データのみを抽出し、抽出した階調データの平均値Ａｖｇ２を算出する。そして、算出した平均値Ａｖｇ２を用いて、記憶回路５４に保持されているＬＵＴを参照し、トラップ電圧の設定階調値Ｔｒｐを取得し、これをガード信号ＧｕａｒｄとしてＤＡコンバーター１６に出力する。その後の動作は第１実施形態と同様である。
第２の例では、画素領域２Ａの最外周の数画素分の幅の領域において、暗表示の画素ＰＸの割合が大きいとき（すなわち駆動電圧の平均値の振幅が小さいとき）に、イオントラップ部６０のトラップ電圧を低電圧とする。逆に、上記領域に明表示の画素ＰＸが多いときには、イオントラップ部６０のトラップ電圧を高電圧とする。なお、トラップ電圧の設定方法としては、先に説明した第１から第３の実施形態のいずれも問題なく用いることができる。
第２の例においても、画素領域２Ａの外周に位置する画素ＰＸの状態に応じてイオントラップ部６０を駆動するので、先の第１から第３実施形態と比較して、より確実に表示のコントラスト低下を防止でき、またトラップ効率の低下も抑えることができる。
また第２の例においても、液晶パネル２がノーマリーブラックの液晶パネルである場合に、画素領域２Ａの最外周から数画素分の幅の領域に位置する画素ＰＸの駆動電圧の最小値に基づいてトラップ電圧を設定してもよい。また液晶パネル２がノーマリーホワイトの液晶パネルである場合には、画素領域２Ａの最外周から数画素分の領域に位置する画素ＰＸの駆動電圧の最大値に基づいてトラップ電圧を設定してもよい。すなわち、画素領域２Ａの外周の所定領域において、最も暗く表示されている画素ＰＸの輝度に基づいてトラップ電圧を設定してもよい。
このようにすれば、漏れ光の影響を受けやすい暗表示の画素ＰＸがある場合に確実に漏れ光を少なくすることができるので、漏れ光によるコントラスト低下をより確実に防止することができる。
［第３の例］
次に第４実施形態の第３の例は、駆動電圧情報として駆動電圧の平均値ではなく駆動電圧の最小値又は最大値を用いて、イオントラップ部６０のトラップ電圧を設定する例である。
第３の例では、ガード信号生成回路５３において、γ補正回路５２から入力された１フレーム分の階調データから最小値ｍｉｎを抽出する。ここでの階調データの最小値ｍｉｎは、液晶パネル２がノーマリーブラックの液晶パネルである場合には駆動電圧の最小値に対応し、ノーマリーホワイトの液晶パネルである場合には駆動電圧の最大値に対応する。
そして、抽出した最小値ｍｉｎを用いて、記憶回路５４に保持されているＬＵＴを参照し、トラップ電圧の設定階調値Ｔｒｐを取得し、これをガード信号ＧｕａｒｄとしてＤＡコンバーター１６に出力する。その後の動作は第１実施形態と同様である。なお、トラップ電圧の設定方法としては、先に説明した第１から第３の実施形態のいずれも問題なく用いることができる。
第３の例では、画素領域２Ａ内の最も暗い画素ＰＸの輝度（駆動電圧）に基づいて、トラップ電圧を設定する。すなわち、画素領域２Ａに暗い表示の画素ＰＸが１つでも含まれていればトラップ電圧を低くし、画素領域２Ａ全体が明るく表示されている場合にのみトラップ電圧を高電圧とする。第３の例では、イオントラップ部６０の漏れ光がコントラストにほとんど影響しない場合にのみトラップ電圧を高くするので、コントラストが低下するのをより確実に防止することができる。
（電子機器）
次に、図１０を参照しつつ、本発明の液晶装置を適用した電子機器の一例を説明する。
図１０は、電子機器の一例であるプロジェクターの概略構成を示す模式図である。
図１０に示すプロジェクター９は、光源９０、インテグレーター光学系９１、色分離光学系９２、３系統の画像形成系９３〜９５、色合成素子９６、及び投射光学系９７を備えている。３系統の画像形成系９３〜９５は、それぞれ上記実施形態の液晶装置を含んで構成されている。
光源９０から射出された光源光は、インテグレーター光学系９１に入射する。インテグレーター光学系９１に入射した光源光は、照度を均一化されるとともに偏光状態を揃えられて射出される。インテグレーター光学系９１から射出された光源光は、色分離光学系９２により赤色光ＬＲ、緑色光ＬＧ、青色光ＬＢに分離され、色光ごとに異なる系統の画像形成系９３、９４、９５にそれぞれ供給される。
画像形成系９３は赤画像を形成し、画像形成系９４は緑画像を、画像形成系９５は青画像をそれぞれ形成する。すなわち、各画像形成系に入射した色光は、表示すべき画像の表示データに基づいて変調され、画像光となる。３系統の画像形成系９３、９４、９５から射出された３色の画像光は、色合成素子９６により合成された後、投射光学系９７によりスクリーン等の被投射面（図示略）に投射される。これにより、被投射面にフルカラーの画像が表示される。
３系統の画像形成系９３、９４、９５は共通の構成を備えている。ここでは赤画像用の画像形成系９３について説明する。
画像形成系９３は、液晶装置１Ｒ、入射側偏光板９３１、偏光分離素子９３２、光学補償板９３３、及び射出側偏光板９３４を有する。入射側偏光板９３１は、偏光分離素子９３２に対する例えばＰ偏光の赤色光を透過させる。偏光分離素子９３２を透過した赤色光は、光学補償板９３３を通って液晶装置１Ｒに入射して変調され、画像を示す偏光成分（偏光分離素子９３２に対するＳ偏光）を含んだ光になる。
液晶装置１Ｒから射出された光は、光学補償板９３３を経由して偏光分離素子９３２に入射する。液晶装置１Ｒによって変調された光に含まれるＳ偏光成分は、偏光分離素子９３２で反射され、射出側偏光板９３４に入射する。射出側偏光板９３４に入射した上記Ｓ偏光成分は、射出側偏光板９３４を透過して色合成素子９６に入射し、他の色の画像光と合成された後に投射される。
上記構成を備えたプロジェクター９は、光源光を変調する液晶装置１Ｒ、１Ｇ、１Ｂとして、上記各実施形態の液晶装置１が用いられている。これにより、液晶装置１Ｒ、１Ｇ、１Ｂにおいて、イオントラップ部６０におけるイオン性不純物のトラップ効率の低下を抑えつつ、暗い画像を表示したときの表示品質の低下も効果的に抑制することができる。よって本実施形態のプロジェクター９によれば、高コントラストの表示が可能であり、しかも優れた信頼性を得ることができる。
また本実施形態のプロジェクター９のように複数の液晶装置を備えている場合に、変調する色光毎にトラップ電圧の設定を異ならせてもよい。
例えば、青画像用の液晶装置１Ｂでは、入射する光源光のエネルギーが高いため、液晶パネル２において配向膜４２、４４の劣化によるイオン性不純物が発生しやすい。その一方で、視感度の低い青色光は、漏れ光が生じてもユーザーに感知されにくい。そこで、青画像用の液晶装置１Ｂでは、イオン性不純物のトラップ効率を優先してトラップ電圧を設定するとよい。例えば第１実施形態の設定方法の場合には、画素ＰＸの駆動電圧の平均値が低電圧ＶＨ３であるときのトラップ電圧を、他の液晶装置１Ｒ、１Ｇに対して高めの電圧に設定する。
上記のようにトラップ電圧を設定すると、画素領域２Ａに暗い画像が表示されているときのイオントラップ部６０の漏れ光量が多くなるので、画素領域２Ａのコントラストが低下しやすくなる。しかし上記したように、青色光は漏れ光が視認されにくいため、実質的な表示品質低下にはつながりにくい。よって、この設定方法を用いることで、実質的に表示品質を低下させることなく、イオン性不純物に起因するシミやムラの発生を抑制することができる。
また、緑画像用の液晶装置１Ｇでは、緑色光の視感度が高いために、漏れ光によるコントラスト低下がユーザーに感知されやすい。そこで、緑画像用の液晶装置１Ｇでは、イオントラップ部６０の漏れ光防止を優先してトラップ電圧を設定するとよい。例えば第１実施形態の設定方法の場合には、画素ＰＸの駆動電圧の平均値が低電圧ＶＨ３であるときのトラップ電圧を、他の液晶装置１Ｒ、１Ｂに対して低めの電圧に設定したり、電圧印加しない設定とする。
上記のようにトラップ電圧を設定することで、画素領域２Ａに暗い画像が表示されているときのイオントラップ部６０の電圧を漏れ光量を低減することができるので、漏れ光によるコントラスト低下をさらに低減することができる。
１…液晶装置（電気光学装置）、２Ａ…画素領域、２Ｂ…周辺領域、９…プロジェクター、６０…イオントラップ部、６１…トラップ電極

Claims (7)

  1. 複数の画素を有する画素領域を備えた第１基板と、
    前記第１基板と対向するように配置された第２基板と、
    前記第１基板と前記第２基板との間に挟持された電気光学物質層と、
    前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を有し、
    前記電極に対して印加されるトラップ電圧が、基準となる画素において前記電気光学物質に印加される駆動電圧に応じて異なり、
    前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧が第１の電圧とされ、
    前記駆動電圧が前記第１の電圧領域より低い第２の電圧領域に属するときには、前記トラップ電圧が前記第１の電圧よりも低い第２の電圧とされ、
    前記基準となる画素は、前記画素領域の少なくとも最外周に配置されることを特徴とする電気光学装置。
  2. 複数の画素を有する画素領域を備えた第１基板と、
    前記第１基板と対向するように配置された第２基板と、
    前記第１基板と前記第２基板との間に挟持された電気光学物質層と、
    前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を有し、
    前記電極に対して印加されるトラップ電圧が、基準となる画素において前記電気光学物質に印加される駆動電圧に応じて異なり、
    前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧が第１の電圧とされ、
    前記駆動電圧が前記第１の電圧領域より相対的に低い第２の電圧領域に属するときには、前記トラップ電圧は前記第１の電圧よりも低い第２の電圧とされ、
    前記基準となる画素は、前記画素領域の外周端から２画素ないし５画素分の幅の領域に配置されることを特徴とする電気光学装置。
  3. 前記トラップ電圧が直流電圧である、請求項１または２に記載の電気光学装置。
  4. 複数の画素を有する画素領域を備えた第１基板と、
    前記第１基板と対向するように配置された第２基板と、
    前記第１基板と前記第２基板との間に挟持された電気光学物質層と、
    前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を備えた電気光学装置の駆動方法であって、
    前記電極に対して印加されるトラップ電圧を、前記画素領域の少なくとも最外周に配置された画素において前記電気光学物質に印加される駆動電圧に基づき設定し、
    前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧を第１の電圧に設定し、
    前記駆動電圧が前記第１の電圧領域より低い第２の電圧領域に属するときには、前記トラップ電圧を前記第１の電圧よりも低い第２の電圧に設定することを特徴とする電気光学装置の駆動方法。
  5. 複数の画素を有する画素領域を備えた第１基板と、
    前記第１基板と対向するように配置された第２基板と、
    前記第１基板と前記第２基板との間に挟持された電気光学物質層と、
    前記第１基板の前記電気光学物質側の面の前記画素領域よりも外側に配置された電極と、を備えた電気光学装置の駆動方法であって、
    前記電極に対して印加されるトラップ電圧を、前記画素領域の外周端から２画素ないし５画素分の幅の領域に配置された画素において前記電気光学物質に印加される駆動電圧に基づき設定し、
    前記駆動電圧が第１の電圧領域に属するときには、前記トラップ電圧を第１が電圧に設定し、
    前記駆動電圧が前記第１の電圧領域より相対的に低い第２の電圧領域に属するときには、前記トラップ電圧を前記第１の電圧よりも低い第２の電圧に設定することを特徴とする電気光学装置の駆動方法。
  6. 請求項１から３のいずれか１項に記載の電気光学装置を備えたことを特徴とする電子機器。
  7. 請求項１から３のいずれか１項に記載の電気光学装置を複数備えたプロジェクターであって、
    複数の前記電気光学装置に対して青色光、赤色光、及び緑色光を供給する照明光学系と、前記電気光学装置で変調された前記青色光、赤色光、及び緑色光を投射する投射光学系と、を有し、
    前記電気光学装置における前記算出電圧値と前記トラップ電圧との対応関係が、対応する色光の種類毎に異なることを特徴とするプロジェクター。
JP2011166550A 2011-07-29 2011-07-29 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター Expired - Fee Related JP5790256B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011166550A JP5790256B2 (ja) 2011-07-29 2011-07-29 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター
US13/549,590 US8941570B2 (en) 2011-07-29 2012-07-16 Electro-optical device, method of driving electro-optical device, electronic apparatus, and projector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011166550A JP5790256B2 (ja) 2011-07-29 2011-07-29 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター

Publications (3)

Publication Number Publication Date
JP2013029716A JP2013029716A (ja) 2013-02-07
JP2013029716A5 JP2013029716A5 (ja) 2014-09-11
JP5790256B2 true JP5790256B2 (ja) 2015-10-07

Family

ID=47596869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011166550A Expired - Fee Related JP5790256B2 (ja) 2011-07-29 2011-07-29 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター

Country Status (2)

Country Link
US (1) US8941570B2 (ja)
JP (1) JP5790256B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101773419B1 (ko) * 2010-11-22 2017-09-01 삼성디스플레이 주식회사 데이터 보상 방법 및 이를 수행하는 표시 장치
JP2014206622A (ja) * 2013-04-12 2014-10-30 セイコーエプソン株式会社 液晶装置の駆動方法、液晶装置、電子機器
JP6102543B2 (ja) * 2013-06-17 2017-03-29 セイコーエプソン株式会社 液晶装置の駆動方法、液晶装置、電子機器
KR102305456B1 (ko) * 2014-12-02 2021-09-28 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
JP6394438B2 (ja) 2015-02-27 2018-09-26 セイコーエプソン株式会社 液晶装置及び電子機器
JP6610171B2 (ja) * 2015-11-02 2019-11-27 セイコーエプソン株式会社 液晶装置および電子機器
JP2017207656A (ja) 2016-05-19 2017-11-24 株式会社ジャパンディスプレイ 表示装置
US10481439B2 (en) * 2016-11-21 2019-11-19 Omnivision Technologies, Inc. System and method for protecting a liquid crystal display by controlling ion migration
JP6579161B2 (ja) * 2017-06-14 2019-09-25 セイコーエプソン株式会社 液晶装置の駆動方法、液晶装置、電子機器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04125617A (ja) 1990-09-18 1992-04-27 Fujitsu Ltd 液晶表示パネル
JPH06289408A (ja) 1993-03-30 1994-10-18 Seiko Instr Inc 液晶表示装置
KR20070059385A (ko) 2005-12-06 2007-06-12 삼성전자주식회사 표시 장치
JP2007249105A (ja) 2006-03-20 2007-09-27 Sharp Corp 液晶表示装置
JP4972344B2 (ja) 2006-05-23 2012-07-11 シチズンファインテックミヨタ株式会社 液晶表示装置及び液晶表示装置の駆動方法及びそれを用いたプロジェクション装置
KR101269099B1 (ko) * 2006-08-16 2013-05-29 삼성디스플레이 주식회사 표시패널
JP4923866B2 (ja) * 2006-08-30 2012-04-25 ソニー株式会社 液晶表示装置および映像表示装置
JP5273951B2 (ja) * 2007-06-12 2013-08-28 キヤノン株式会社 液晶表示装置
TWI439776B (zh) * 2010-11-30 2014-06-01 Chunghwa Picture Tubes Ltd 液晶顯示裝置

Also Published As

Publication number Publication date
US20130027446A1 (en) 2013-01-31
JP2013029716A (ja) 2013-02-07
US8941570B2 (en) 2015-01-27

Similar Documents

Publication Publication Date Title
JP5790256B2 (ja) 電気光学装置、電気光学装置の駆動方法、電子機器、プロジェクター
US8896793B2 (en) Electro-optical device and electronic equipment
US8269710B2 (en) Electro-optical device and electronic apparatus
US20090109210A1 (en) Driving device, driving method, electro-optical device, and electronic apparatus
JP2009104053A (ja) 駆動装置及び駆動方法、並びに電気光学装置及び電子機器
JP4661965B2 (ja) 液晶表示装置
JP2007316381A (ja) 電気光学装置及び画像処理装置、並びに電子機器
JP5575412B2 (ja) 液晶装置及び電子機器
US10444574B2 (en) Liquid crystal display and electronic equipment
US20190043431A1 (en) Display device, electronic apparatus, and method of driving display device
US8562148B2 (en) Control device and electronic device
JP6579161B2 (ja) 液晶装置の駆動方法、液晶装置、電子機器
JP2009186542A (ja) プロジェクタ
US20100201679A1 (en) Driving circuit, driving method, electro-optical apparatus and electronic apparatus
JP2009157306A (ja) 電気光学装置及び電子機器
US8654047B2 (en) Electro-optic device
JP2013083790A (ja) 電気光学装置、電気光学装置の駆動方法、電子機器
JP2008076804A (ja) 電気光学装置、及びこれを備えた電子機器
US11448911B2 (en) Method of setting common electrode voltage of liquid crystal display panel, and liquid crystal module
JP2001235761A (ja) 電気光学装置
JP2012141360A (ja) 電気光学装置および電子機器
JP2009168966A (ja) 液晶表示装置
JPWO2003014817A1 (ja) 液晶表示装置
KR20160125275A (ko) 액정표시장치
CN103207485A (zh) 一种薄膜晶体管液晶显示器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150401

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150720

R150 Certificate of patent or registration of utility model

Ref document number: 5790256

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees