JP2016212183A - ディスプレイ制御回路およびディスプレイ装置 - Google Patents

Abstract

【課題】ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供する。
【解決手段】ディスプレイ制御回路１００は、複数に分割されたパネル領域を備えるディスプレイパネル２２２に表示すべき映像データを受信する受信インタフェース回路１０と、ルックアップテーブル若しくはメモリ２４０・領域算出部２４２・領域ガンマ補正回路２４４を有し、ディスプレイパネルのデータ線または走査線を駆動するドライバ２２４・２２６の動作タイミングを制御するタイミングコントローラ１８と、不揮発性メモリ１４と、タイミングコントローラにより設定されたタイミングと同期して、領域ガンマ補正回路により、分割されたパネル領域毎のガンマ値が補正された映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路２０と備える。
【選択図】図１

Description

本実施の形態は、ディスプレイ制御回路およびディスプレイ装置に関する。

液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバと、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。

液晶パネルやその裏面に設けられたバックライトは経時劣化することが知られており、
使用時間が長くなると、ＲＧＢそれぞれの輝度が所望の値から乖離し、本来表示すべき色
を再現することができなくなる。このため、経時変化による画質劣化を抑制可能なディスプレイパネルの制御技術も開示されている。

特開２００３−３３１２７４号公報 特開２００４−２００９２２号公報 特開２０１０−９６８９３号公報

従来のディスプレイ装置では、パネルの全領域で同じガンマ値を補正しているため、各領域で色の微調整をすることができない。大型ＬＣＤなどでパネル間領域で変色するリスクがある。

本実施の形態は、ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供することにある。

本実施の形態の一態様によれば、複数に分割されたパネル領域を備えるディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、ルックアップテーブル若しくはメモリ、領域算出部、領域ガンマ補正回路を有し、前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、不揮発性メモリと、前記タイミングコントローラにより設定されたタイミングと同期して、前記領域ガンマ補正回路により、前記分割されたパネル領域毎のガンマ値が補正された前記映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路と備えるディスプレイ制御回路が提供される。

本実施の形態の他の態様によれば、ディスプレイパネルと、前記ディスプレイパネルのデータ線を駆動するソースドライバと、前記ディスプレイパネルの走査線を駆動するゲートドライバと、映像データを受信し、前記ソースドライバおよび前記ゲートドライバに対して、映像データを送信する上記のディスプレイ制御回路とを備えるディスプレイ装置が提供される。

本実施の形態によれば、ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ制御回路およびこのディスプレイ制御回路を搭載したディスプレイ装置を提供することができる。

実施の形態に係るディスプレイ装置の模式的ブロック構成図。 実施の形態に係るディスプレイ装置に適用可能なタイミングコントローラの模式的ブロック構成図。 基本技術に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネルの動作説明図。 実施の形態に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネルの模式的構成図。 実施の形態に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネルの変形例１の模式的構成図。 実施の形態に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネルの変形例２の模式的構成図。 実施の形態に係るディスプレイ装置のＦＰＤモジュールにおけるガンマ補正の説明図。

次に、図面を参照して、本実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。

又、以下に示す実施の形態は、技術的思想を具体化するための装置や方法を例示するものであって、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この実施の形態は、特許請求の範囲において、種々の変更を加えることができる。

[第１の実施の形態]
図１は、実施の形態に係るディスプレイ装置３００の構成を示すブロック図である。ディスプレイ装置３００は、インタフェースモジュール２００およびＦＰＤモジュール２２０を備える。インタフェースモジュール２００とＦＰＤモジュール２２０は、差動ライン２１８を介して接続されている。

インタフェースモジュール２００は、デジタルインタフェース２０２、アナログインタフェース２０４、ビデオデコーダ２０６、コントローラ２０８、フラッシュメモリ２１０、ＭＣＵ（Micro Controller Unit）２１２、およびＳＤＲＡＭ２１４を備える。

デジタルインタフェース２０２は、パーソナルコンピュータ、ＤＶＤプレイヤやＨＤＤレコーダなどの映像出力機器と接続され、それらから出力されるＤＶＩ（Digital Visual Interface）もしくはＨＤＭＩ(High-Definition Multimedia Interface)フォーマットのデジタル映像信号を受ける。デジタル映像信号は、コントローラ２０８に入力される。

アナログインタフェース２０４は、外部の映像出力機器からアナログの映像信号を受ける。アナログインタフェース２０４はＡ／Ｄコンバータを含み、アナログ映像信号をデジタル映像信号に変換する。アナログインタフェース２０４の内部のＰＬＬ（Phase Locked Loop）は、基準となるクロック信号を生成する。デジタル映像信号は、コントローラ２０８に入力される。

ビデオデコーダ２０６は、チューナからのエンコードされた映像信号を受け、それをデコードする。デコードにより得られたデジタル映像信号は、コントローラ２０８に入力される。

コントローラ２０８は、フラッシュメモリ２１０、ＭＣＵ２１２、ＳＤＲＡＭ２１４と協調動作し、デジタルインタフェース２０２、アナログインタフェース２０４、ビデオデコーダ２０６のいずれかから出力される映像信号を受け、ディスプレイパネル２２２の解像度に応じて、映像信号を非インタレース化し、あるいはスケーリング処理を実行する。

コントローラ２０８から出力される映像信号は、ＬＶＤＳ（Low voltage differential signaling）トランスミッタ２１６によって差動信号に変換され、差動ライン２１８を介してＦＰＤモジュール２２０へと送信される。

ＦＰＤモジュール２２０は、インタフェースモジュール２００からの映像信号を受け、映像信号に応じた映像をディスプレイパネル２２２上に表示させる。

ＦＰＤモジュール２２０は、ディスプレイ制御回路１００、ディスプレイパネル２２２、ソースドライバ２２４、ゲートドライバ２２６、バックライト制御回路２２８を備える。

ディスプレイパネル２２２は、ＴＦＴ−ＬＣＤを備え、格子状に配置された複数の走査線、複数のデータ線と、それらの交点に設けられた画素を有する。ディスプレイパネル２２２の背面には、図示しないバックライトが配置される。バックライトはたとえば複数の冷陰極蛍光管（ＣＣＦＬ：Cold Cathode Fluorescent Lamp）を備えていても良い。バックライト制御回路２２８は、インバータ回路を備え、ディスプレイパネル２２２の明るさに応じた駆動電流および駆動電圧をＣＣＦＬに供給し、その輝度を調節する。

ディスプレイ制御回路１００は、インタフェースモジュール２００からの映像信号を受ける。ディスプレイ制御回路１００は、受信インタフェース回路１０、タイマ（ＲＴＣ）１２、不揮発性メモリ１４、ＤＣ／ＤＣコンバータ１６、ＳＤＲＡＭ１７、タイミングコントローラ(ＴＣＯＮ)１８、および送信インタフェース回路２０を備える。ディスプレイ制御回路１００は、ひとつの半導体基板上に集積化された機能ＩＣで構成可能である。ディスプレイパネル２２２を駆動するために利用されるすべての信号は、一旦、ディスプレイ制御回路１００を経由して、ソースドライバ２２４、ゲートドライバ２２６に供給される。

受信インタフェース回路１０は、ディスプレイパネル２２２に表示すべき映像データを差動ライン２１８を介して受信する。

タイミングコントローラ１８は、受信インタフェース回路１０において映像信号を受信し、タイマ１２、不揮発性メモリ１４、ＤＣ／ＤＣコンバータ１６、ＳＤＲＡＭ１７、バックライト補正回路１９と協調動作し、送信インタフェース回路２０を介して、ディスプレイパネル２２２のデータ線を駆動するソースドライバ２２４および走査線を駆動するゲートドライバ２２６の動作タイミングを制御する。

タイマ１２は、例えばリアルタイムクロック（ＲＴＣ）であり、ディスプレイ制御回路１００の累積動作時間を測定し、不揮発性メモリ１４に保持する。

不揮発性メモリ１４は、ディスプレイ制御回路１００の電源がシャットダウンした後も、累積動作時間を示すデータを保持することができる。

ディスプレイ制御回路１００の電源が投入されると、タイマ１２は、不揮発性メモリ１４に格納されているデータに、電源投入後の経過時間を加算することにより、ディスプレイ制御回路１００の累積動作時間を管理する。

また、不揮発性メモリ１４には、図２を参照して後述するように、ＬＵＴ／メモリ２４０へ供給するメモリデータＭＤ、領域算出部２４２へ供給する解像度データＲＤ、および領域ガンマ補正回路２４４へ供給するパネル領域パラメータ係数ＰＦが保持されている。

ＤＣ／ＤＣコンバータ１６は、ディスプレイパネル２２２、ソースドライバ２２４およびゲートドライバ２２６を駆動するのに必要なマルチレベルの電源電圧を供給する。

送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、領域ガンマ補正回路２４４（図２）により、分割パネル領域のガンマ値が補正された映像データを、差動形式に変換し、ソースドライバ２２４へ送出する。また送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ゲートドライバ２２６に対してタイミング信号を送出する。

バックライト補正回路１９は、タイマ１２により測定された累積動作時間に基づき、ディスプレイパネル２２２のバックライトの輝度を指示する制御信号を補正する。一般的にはＣＣＦＬの輝度は、動作時間の増加にともなって低下するため、バックライト補正回路１９は、累積動作時間が長くなるにしたがい、制御信号の値を大きくする。制御信号の補正には、テーブルを用いてもよいし、あるいは所定の関数に従った演算を利用してもよい。

以上、ディスプレイ装置３００の構成を説明した。ディスプレイパネル２２２の各画素を制御するための信号は、いったんディスプレイ制御回路１００を介してゲートドライバ２２６およびソースドライバ２２４へと供給される。そこでディスプレイ制御回路１００にタイマを設け、累積動作時間を管理することにより、例えば、経時劣化にともなうディスプレイパネル２２２の分割パネル領域毎のガンマ特性の変化を予測でき、領域ガンマ補正回路１６により、分割パネル領域毎のガンマ特性を好適に補正して画質の劣化を抑制することができる。さらにバックライト補正回路１９を設けることにより、累積動作時間に応じてバックライトの輝度の低下を抑制できる。

実施の形態では、ソースドライバ２２４、ゲートドライバ２２６、バックライト制御回路２２８に対する全ての制御信号および映像信号がディスプレイ制御回路１００を経由することに着目し、ディスプレイ制御回路１００にタイミングコントローラ１８を内蔵するとともに、タイミングコントローラ１８内に配置される領域ガンマ補正回路１６により、分割されたパネル領域毎のガンマ特性を好適に補正することで、パネル領域間の画質の劣化を抑制可能となる。

（タイミングコントローラ）
実施の形態に係るディスプレイ装置３００に適用可能なタイミングコントローラ１８の模式的ブロック構成は、図２に示すように表される。

タイミングコントローラ１８は、不揮発性メモリ（ＥＥＰＲＯＭ）１４とバスライン２５０を介して接続される。タイミングコントローラ１８は、図２に示すように、ＬＵＴ／メモリ２４０と、領域算出部２４２と、領域ガンマ補正回路２４４とを備える。

ＬＵＴ／メモリ２４０には、バスライン２５０を介して、不揮発性メモリ（ＥＥＰＲＯＭ）１４からＬＵＴ／メモリ２４０に蓄積するメモリデータＭＤが供給される。

領域算出部２４２には、バスライン２５０を介して、不揮発性メモリ（ＥＥＰＲＯＭ）１４から、ディスプレイパネル２２２の解像度データＲＤが供給される。ディスプレイパネル２２２の解像度データＲＤには、分割されたパネル領域毎の解像度データも含まれる。

領域ガンマ補正回路２４４には、バスライン２５０を介して、不揮発性メモリ（ＥＥＰＲＯＭ）１４からパネル領域パラメータ係数ＰＦが供給される。このパネル領域パラメータ係数ＰＦには、分割されたパネル領域毎のガンマ値の補正用のパラメータが含まれる。

更に、領域ガンマ補正回路２４４には、ＬＵＴ／メモリ２４０からＬＵＴ／メモリデータＬＤが供給され、領域算出部２４２から補正用解像度データＲＣが供給される。ここで、ＬＵＴ／メモリデータＬＤは、ＬＵＴ／メモリ２４０に内蔵された記憶データである。また、補正用解像度データＲＣには、分割されたパネル領域毎の補正用解像度データが含まれる。

領域ガンマ補正回路１６は、ＬＵＴ／メモリ２４０から供給されるメモリデータＭＤ、領域算出部２４２から供給される解像度データＲＤ、および不揮発性メモリ１４から供給されるパネル領域パラメータ係数ＰＦに基づいて、分割されたパネル領域毎のＲＧＢ映像データのガンマ値をに補正することで、パネル領域間の画質の劣化を抑制可能となる。

領域ガンマ補正回路１６は、実験もしくはシミュレーションにより算出した関数を利用して、演算処理によってパネル領域間のガンマ値を補正してもよい。ここで、実験もしくはシミュレーションにより算出した関数に基づくメモリデータは、ＬＵＴ／メモリ２４０に記憶させていても良い。

実施の形態に係るディスプレイ装置３００は、領域算出部２４２および領域ガンマ補正回路２４４を内蔵するタイミングコントローラ１８を備えることで、ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能である。

（ディスプレイパネル）
比較例に係るディスプレイ装置のＦＰＤモジュール２２０Ａにおけるディスプレイパネル２２２Ａの動作説明図は、図３に示すように表される。

比較例に係るディスプレイ装置では、ディスプレイパネル２２２Ａの全領域で同じガンマ値を補正しているため、各領域で色の微調整をすることができない。

例えば、走査ラインＳ１・Ｓ２・…・Ｓｎの矢印方向にゲートドライバ２２６からディスプレイパネル２２２Ａを駆動する際、ゲート駆動信号の遅延および波形歪みなどによって、ゲートドライバ２２６から離隔したパネル領域Ａで変色し、画質劣化するリスクがある。ソースドライバ２２４から離隔したパネル領域でも同様に変色し、画質劣化するリスクがある。

実施の形態に係るディスプレイ装置のＦＰＤモジュール２２０におけるディスプレイパネル２２２の模式的構成は、図４に示すように表される。

実施の形態に係るディスプレイ装置では、ディスプレイパネル２２２は、図４に示すように、複数の領域に分割された分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４を備える。ここで、分割の方法や、分割数は、用途、相対的に大きなパネルサイズか否か、ディスプレイパネル２２２の裏面に配置されるパワートランジスタなどを含む半導体集積回路などの熱源の配置位置などに応じて、適宜選択可能である。また、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４の個々の領域サイズも、ディスプレイパネル２２２の裏面に配置される熱源の配置位置およびサイズなどに応じて、適宜選択可能である。

実施の形態に係るディスプレイ装置においては、領域ガンマ補正回路１６により、メモリデータＭＤ、解像度データＲＤ、およびパネル領域パラメータ係数ＰＦに基づいて、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４のＲＧＢ映像データのガンマ値を補正することで、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４間の画質の劣化を抑制可能となる。分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４毎にガンマ値を補正しているため、各領域で色の微調整をすることができる。

例えば、走査ラインＳ１・Ｓ２・…・Ｓｎの矢印方向にゲートドライバ２２６からディスプレイパネル２２２を駆動する際、ゲート駆動信号の遅延および波形歪みなどによって、ゲートドライバ２２６から離隔したパネル領域Ｒ１４・・Ｒ２４・Ｒ３４での変色や画質劣化も抑制可能である。すなわち、実施の形態に係るディスプレイ装置においては、ソースドライバ２２４から離隔したパネル領域でも変色や画質劣化も抑制可能である。

本実施の形態に係るディスプレイ装置においては、ＬＣＤパネル間領域のガンマ補正を実行可能であることから、画質劣化を改善可能である。

（変形例１）
実施の形態の変形例１に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネル２２２の模式的構成は、図５に示すように表される。

実施の形態の変形例１に係るディスプレイ装置では、ディスプレイパネル２２２は、図５に示すように、複数の領域に分割された分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３を備える。ここで、領域ＴＤ１・ＴＤ２は、ディスプレイパネル２２２の裏面に配置されるパワートランジスタなどを含む半導体集積回路などの熱源の配置位置を模式的に表している。

分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３の個々の領域サイズも、ディスプレイパネル２２２の裏面に配置される熱源の配置位置およびサイズなどに応じて、適宜選択しても良い。

図５に示される変形例１に係るディスプレイ装置においては、領域ガンマ補正回路１６により、メモリデータＭＤ、解像度データＲＤ、およびパネル領域パラメータ係数ＰＦに基づいて、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３のＲＧＢ映像データのガンマ値を補正することで、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３間の画質の劣化を抑制可能となる。分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ２３毎にガンマ値を補正しているため、各領域で色の微調整をすることができる。

（変形例２）
実施の形態の変形例２に係るディスプレイ装置のＦＰＤモジュールにおけるディスプレイパネル２２２の模式的構成は、図６に示すように表される。

実施の形態の変形例２に係るディスプレイ装置では、ディスプレイパネル２２２は、図６に示すように、複数の領域に分割された分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ１４・Ｒ２１・Ｒ２２・Ｒ２３・Ｒ２４・Ｒ３１・Ｒ３２・Ｒ３３・Ｒ３４を備える。さらに、例えば、分割パネル領域Ｒ１１・Ｒ１２・Ｒ１３・Ｒ２１・Ｒ２２・Ｒ３１には、パネル領域パラメータ係数ＰＦとして、それぞれ１．１・１．０・０．９・１．１・１．０・０．９が割り当てられており、分割パネル領域毎にガンマ値を補正し、各領域で色の微調整をすることができる。

（ガンマ補正）
実施の形態に係るディスプレイ装置のＦＰＤモジュールにおけるガンマ補正の説明図は、図７に示すように表される。

例えば、ＲＧＢ各８ビットデータで表された２⁸＝２５６階調の入出力ガンマ特性は、図７に示すように表される。図７において、横軸はガンマ補正の入力データを表し、縦軸はガンマ補正後の出力データを表す。例えば、特定の分割パネル領域において、補正前のガンマ曲線Ｃ１が得られた場合、ガンマ補正曲線Ｃ２を形成することで、補正されたガンマ曲線ＣＩを得ることができ、分割パネル領域毎にガンマ値を補正し、各領域で色の微調整をすることができる。

実施の形態およびその変形例に係るディスプレイ装置においては、パネル領域の解像度から分割するパネル領域を算出し、また、各パネル分割領域にパラメータ係数を設けることで、各パネル分割領域のガンマ値を調整可能である。

実施の形態およびその変形例に係るディスプレイ装置においては、ソースドライバ、ゲートドライバからの距離や、パネル温度によるパネル間領域の変色を調整することが可能であるため、パネルの全領域で同じガンマ値を補正することで、画質劣化を改善することができる。

実施の形態およびその変形例に係るディスプレイ装置においては、パネル領域を水平垂直に分割し、ＬＵＴ／メモリを基にパネル分割領域が有するパラメータ係数によって、各パネル分割領域のガンマ値を調整し、各パネル分割領域単位で色補正をすることができる。

以上説明したように、本実施の形態によれば、ＬＣＤパネル間領域のガンマ補正を実行可能で画質劣化を改善可能なディスプレイ装置を提供することができる。
を提供することができる。

[その他の実施の形態]
上記のように、本実施の形態によって記載したが、この開示の一部をなす論述および図面は例示的なものであり、本実施の形態を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例および運用技術が明らかとなろう。

このように、本実施の形態はここでは記載していない様々な実施の形態などを含む。

本実施の形態のディスプレイ装置は、モバイル機器、車載機器、産業機器、医療機器などのディスプレイ用の表示装置に適用可能である。

１０…受信インタフェース回路
１２…タイマ(ＲＴＣ)
１４…不揮発性メモリ（ＥＥＰＲＯＭ）
１６…ＤＣ／ＤＣコンバータ
１７、２１４…ＳＤＲＡＭ
１８…タイミングコントローラ
１９…バックライト補正回路
２０…送信インタフェース回路
１００…ディスプレイ制御回路
２００…インタフェースモジュール
２０２…デジタルインタフェース
２０４…アナログインタフェース
２０６…ビデオデコーダ
２０８…コントローラ
２１０…フラッシュメモリ
２１２…マイクロコントローラユニット（ＭＣＵ）
２１６…ＬＶＤＳトランスミッタ
２１８…差動ライン
２２０、２２０Ａ…ＦＰＤモジュール
２２２、２２２Ａ…ディスプレイパネル
２２４…ソースドライバ
２２６…ゲートドライバ
２２８…バックライト制御回路
２４０…ルックアップテーブル(ＬＵＴ)若しくはメモリ
２４２…領域算出部
２４４…領域ガンマ補正回路
２５０…バスライン
３００…ディスプレイ装置

Claims (10)

1. 複数に分割されたパネル領域を備えるディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、
   ルックアップテーブル若しくはメモリ、領域算出部、領域ガンマ補正回路を有し、前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、
   不揮発性メモリと、
   前記タイミングコントローラにより設定されたタイミングと同期して、前記領域ガンマ補正回路により、前記分割されたパネル領域毎のガンマ値が補正された前記映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路と
   備えることを特徴とするディスプレイ制御回路。
2. 前記送信インタフェース回路は、前記タイミングコントローラにより設定されたタイミングと同期して、外部に設けられたゲートドライバに対してタイミング信号を送出することを特徴とする請求項１に記載のディスプレイ制御回路。
3. 一体集積化されたことを特徴とする請求項１または２に記載のディスプレイ制御回路。
4. 前記不揮発性メモリには、前記ルックアップテーブル若しくはメモリへ供給するメモリデータ、前記領域算出部へ供給する解像度データ、若しくは前記領域ガンマ補正回路へ供給するパネル領域パラメータ係数が保持されることを特徴とする請求項１に記載のディスプレイ制御回路。
5. ＤＣ／ＤＣコンバータを備え、
   前記ＤＣ／ＤＣコンバータは、前記ディスプレイパネル、前記ソースドライバ若しくは前記ゲートドライバを駆動するのに必要なマルチレベルの電源電圧を供給することを特徴とする請求項２に記載のディスプレイ制御回路。
6. 前記領域ガンマ補正回路は、前記ルックアップテーブル若しくはメモリから供給される前記メモリデータ、前記領域算出部から供給される前記解像度データ、および前記不揮発性メモリから供給される前記パネル領域パラメータ係数に基づいて、前記分割されたパネル領域毎の前記映像データのガンマ値をに補正することで、前記分割されたパネル領域間の画質を調整可能であることを特徴とする請求項４に記載のディスプレイ制御回路。
7. 前記領域ガンマ補正回路は、実験もしくはシミュレーションにより算出した関数に基づくメモリデータを利用して、演算処理によって前記分割されたパネル領域間のガンマ値を補正可能であることを特徴とする請求項４に記載のディスプレイ制御回路。
8. 前記実験もしくはシミュレーションにより算出した関数に基づくメモリデータは、ルックアップテーブル若しくはメモリに記憶されることを特徴とする請求項７に記載のディスプレイ制御回路。
9. 前記分割されたパネル領域の個々の領域サイズは、前記ディスプレイパネルの裏面に配置される熱源の配置位置およびサイズに応じて、選択可能であることを特徴とする請求項１〜８のいずれか１項に記載のディスプレイ制御回路。
10. ディスプレイパネルと、
    前記ディスプレイパネルのデータ線を駆動するソースドライバと、
    前記ディスプレイパネルの走査線を駆動するゲートドライバと、
    映像データを受信し、前記ソースドライバおよび前記ゲートドライバに対して、映像データを送信する請求項１〜９のいずれか１項に記載のディスプレイ制御回路と
    を備えることを特徴とするディスプレイ装置。

Images