JP2010096893A - ディスプレイ制御回路、制御方法およびそれらを用いたディスプレイ装置 - Google Patents

Abstract

【課題】パネルの経時変化にともなう画質の劣化を抑制する。
【解決手段】受信インタフェース回路１０は、ディスプレイパネル２２２に表示すべき映像データを受信する。タイミングコントローラ１８は、ディスプレイパネル２２２のデータ線または走査線を駆動するソースドライバ２２４、ゲートドライバ２２６の動作タイミングを制御する。タイマ１２は、ディスプレイ制御回路１００の累積動作時間を測定し、不揮発性メモリ１４に保持する。ガンマ補正回路１６は、タイマ１２により測定された累積動作時間にもとづき、受信インタフェース回路１０により受信した映像データの輝度値を補正する。送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ガンマ補正回路１６により輝度値が補正された映像データを、外部に設けられたソースドライバ２２４へ送出する。
【選択図】図１

Description

本発明は、ディスプレイパネルの駆動技術に関する。

液晶パネルは、複数のデータ線と、データ線と直交するように配置される複数の走査線と、データ線および走査線の交点にマトリクス状に配置された複数のＴＦＴ（Thin Film Transistor）を備える。液晶パネルを駆動するために、複数の走査線を順に選択するゲートドライバと、各データ線に輝度に応じた電圧を印加するソースドライバが設けられる。
特開２００３−３３１２７４号公報 特開２００４−２００９２２号公報

液晶パネルやその裏面に設けられたバックライトは経時劣化することが知られており、使用時間が長くなると、ＲＧＢそれぞれの輝度が所望の値から乖離し、本来表示すべき色を再現することができなくなる。

本発明はかかる課題に鑑みてなされたものであり、その例示的な目的のひとつは、経時変化による画質劣化を抑制可能なディスプレイパネルの制御技術の提供にある。

本発明のある態様は、ディスプレイ制御回路に関する。ディスプレイパネルの制御回路は、ディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、不揮発性メモリと、不揮発性メモリにカウント値を保持することにより、本制御回路の累積動作時間を測定し、不揮発性メモリに保持するタイマと、タイマにより測定された累積動作時間にもとづき、インタフェース回路により受信した映像データの輝度値（画素値）を補正するガンマ補正回路と、タイミングコントローラにより設定されたタイミングと同期して、ガンマ補正回路により輝度値が補正された映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路と、を備え、一体集積化される。

この態様によると、タイマおよび不揮発性メモリを設けることにより、制御回路が、それ自身の累積動作時間を保持することができる。この累積動作時間は、ディスプレイパネルの累積動作時間と相関を有する（通常、一致する）ため、この累積動作時間にもとづいてガンマカーブを補正して輝度値を補正することにより、画質の劣化を抑制することができる。

ある態様のディスプレイ制御回路は、タイマにより測定された累積動作時間にもとづき、ディスプレイパネルのバックライトの輝度を指示する制御信号を補正し、ディスプレイパネルのバックライトの制御回路に対して送出するバックライト補正回路をさらに備えてもよい。
バックライトの輝度は経時変化により低下するところ、このディスプレイ制御回路によれば、ガンマ補正に加えて、輝度を安定化できるため、さらに画質の劣化を抑制できる。

本発明の別の態様は、ディスプレイ装置である。このディスプレイ装置は、ディスプレイパネルと、ディスプレイパネルのデータ線を駆動するソースドライバと、ディスプレイパネルの走査線を駆動するゲートドライバと、映像データを受信し、ソースドライバおよびゲートドライバに対して、輝度値が補正された映像データを送信するディスプレイ制御回路と、を備える。
この態様のディスプレイ装置によれば、長期間にわたり、良好な画質を得ることができる。

なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、長期間にわたり、良好な画質を得ることができる。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。

図１は、実施の形態に係るディスプレイ装置３００の構成を示すブロック図である。ディスプレイ装置３００は、インタフェースモジュール２００およびＦＰＤモジュール２２０を備える。インタフェースモジュール２００とＦＰＤモジュール２２０は、差動ライン２１８を介して接続されている。

インタフェースモジュール２００は、デジタルインタフェース２０２、アナログインタフェース２０４、ビデオデコーダ２０６、コントローラ２０８、フラッシュメモリ２１０、ＭＣＵ（Micro Controller Unit）２１２、ＳＤＲＡＭ２１４を含む。

デジタルインタフェース２０２は、パーソナルコンピュータ、ＤＶＤプレイヤやＨＤＤレコーダなどの映像出力機器と接続され、それらから出力されるＤＶＩ（Digital Visual Interface）もしくはＨＤＭＩ(High-Definition Multimedia Interface)フォーマットのデジタル映像信号を受ける。デジタル映像信号は、コントローラ２０８に入力される。

アナログインタフェース２０４は、外部の映像出力機器からアナログの映像信号を受ける。アナログインタフェース２０４はＡ／Ｄコンバータを含み、アナログ映像信号をデジタル映像信号に変換する。アナログインタフェース２０４の内部のＰＬＬ（Phase Locked Loop）は、基準となるクロック信号を生成する。デジタル映像信号は、コントローラ２０８に入力される。

ビデオデコーダ２０６は、チューナからのエンコードされた映像信号を受け、それをデコードする。デコードにより得られたデジタル映像信号は、コントローラ２０８に入力される。

コントローラ２０８は、フラッシュメモリ２１０、ＭＣＵ２１２、ＳＤＲＡＭ２１４と協調動作し、デジタルインタフェース２０２、アナログインタフェース２０４、ビデオデコーダ２０６のいずれかから出力される映像信号を受け、後述するディスプレイパネル２２２の解像度に応じて、映像信号を非インタレース化し、あるいはスケーリング処理を実行する。

コントローラ２０８から出力される映像信号は、ＬＶＤＳ（Low voltage differential signaling）トランスミッタ２１６によって差動信号に変換され、差動ライン２１８を介してＦＰＤモジュール２２０へと送信される。

ＦＰＤモジュール２２０は、インタフェースモジュール２００からの映像信号を受け、映像信号に応じた映像をディスプレイパネル２２２上に表示させる。ＦＰＤモジュール２２０は、ディスプレイ制御回路１００、ディスプレイパネル２２２、ソースドライバ２２４、ゲートドライバ２２６、バックライト制御回路２２８を備える。

ディスプレイパネル２２２は、ＴＦＴ−ＬＣＤ（Thin Film Transistor-Liquid Crystal Display）であり、格子状に配置された複数の走査線、複数のデータ線と、それらの交点に設けられた画素を有する。ディスプレイパネル２２２の背面には、図示しないバックライトが配置される。バックライトはたとえば複数のＣＣＦＬ（Cold Cathode Fluorescent Lamp）を含む。バックライト制御回路２２８は、いわゆるインバータ回路を含み、ディスプレイパネル２２２の明るさに応じた駆動電流および駆動電圧をＣＣＦＬに供給し、その輝度を調節する。

ディスプレイ制御回路１００は、インタフェースモジュール２００からの映像信号を受ける。ディスプレイ制御回路１００は、受信インタフェース回路１０、タイマ１２、不揮発性メモリ１４、ガンマ補正回路１６、タイミングコントローラ１８、送信インタフェース回路２０を含み、ひとつの半導体基板上に集積化された機能ＩＣである。ディスプレイパネル２２２を駆動するために利用されるすべての信号は、一旦ディスプレイ制御回路１００を経由して、ソースドライバ２２４、ゲートドライバ２２６に供給される。

受信インタフェース回路１０は、ディスプレイパネル２２２に表示すべき映像データを差動ライン２１８を介して受信する。

タイミングコントローラ１８は、ディスプレイパネル２２２のデータ線を駆動するソースドライバ２２４および走査線を駆動するゲートドライバ２２６の動作タイミングを制御する。タイマ１２はたとえばリアルタイムクロック（ＲＴＣ）であり、制御回路１００の累積動作時間を測定し、不揮発性メモリ１４に保持する。不揮発性メモリ１４は、ディスプレイ制御回路１００の電源がシャットダウンした後も、累積動作時間を示すデータを保持することができる。次にディスプレイ制御回路１００の電源が投入されると、タイマ１２は、不揮発性メモリ１４に格納されているデータに、電源投入後の経過時間を加算することにより、ディスプレイ制御回路１００の累積動作時間を管理する。

ガンマ補正回路１６は、タイマ１２により測定された累積動作時間にもとづき、インタフェース回路により受信した映像データの輝度値を補正する。たとえばガンマ補正回路１６は、複数のガンマ補正テーブルを有しており、累積動作時間に応じたテーブルを選択し、選択されたテーブルにもとづいてＲＧＢそれぞれの輝度値（画素値）を補正する。ガンマ補正回路１６は、テーブルを設ける代わりに、実験もしくはシミュレーションにより算出した関数を利用して、演算処理によって輝度値を補正してもよい。

送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ガンマ補正回路１６により輝度値が補正された映像データを、差動形式に変換し、ソースドライバ２２４へ送出する。また送信インタフェース回路２０は、タイミングコントローラ１８により設定されたタイミングと同期して、ゲートドライバ２２６に対してタイミング信号を送出する。

バックライト補正回路１９は、タイマ１２により測定された累積動作時間にもとづき、ディスプレイパネル２２２のバックライトの輝度を指示する制御信号を補正する。一般的にはＣＣＦＬの輝度は、動作時間の増加にともなって低下するため、バックライト補正回路１９は、累積動作時間が長くなるにしたがい、制御信号の値を大きくする。制御信号の補正には、テーブルを用いてもよいし、あるいは所定の関数に従った演算を利用してもよい。

以上、ディスプレイ装置３００の構成を説明した。ディスプレイパネル２２２の各画素を制御するための信号は、いったんディスプレイ制御回路１００を介してゲートドライバ２２６およびソースドライバ２２４へと供給される。そこでディスプレイ制御回路１００にタイマを設け、累積動作時間を管理することにより、経時劣化にともなうディスプレイパネル２２２のガンマ特性の変化を予測でき、ガンマ補正回路１６によりガンマ特性を好適に補正して画質の劣化を抑制することができる。さらにバックライト補正回路１９を設けることにより、累積動作時間に応じてバックライトの輝度の低下を抑制できる。

実施の形態に係るディスプレイ制御回路１００とは異なるアプローチとして、インタフェースモジュール２００側において、ディスプレイパネル２２２の経時変化にともなうガンマ特性の変化に応じて、映像信号を補正する手法も考えられる。しかしながら、インタフェースモジュール２００とＦＰＤモジュール２２０は別個の電源電圧で動作するため、インタフェースモジュール２００の動作時間と、ＦＰＤモジュール２２０に搭載されるディスプレイパネル２２２）の動作時間は一致するとは限らない。つまりインタフェースモジュール２００側にタイマを設けたとしても、ディスプレイパネル２２２のガンマ特性やバックライトの経時変化に追従することは困難であろう。

これに対して実施の形態では、ソースドライバ２２４、ゲートドライバ２２６、バックライト制御回路２２８に対する全ての制御信号および映像信号がディスプレイ制御回路１００を経由することに着目し、ディスプレイ制御回路１００にタイマを内蔵することで、画質の劣化を正確に抑制することが可能となる。

以上、実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎないことはいうまでもなく、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が可能であることはいうまでもない。

実施の形態に係るディスプレイ装置の構成を示すブロック図である。

符号の説明

３００…ディスプレイ装置、２００…インタフェースモジュール、２０２…デジタルインタフェース、２０４…アナログインタフェース、２０６…ビデオデコーダ、２０８…コントローラ、２１０…フラッシュメモリ、２１２…ＭＣＵ、２１４…ＳＤＲＡＭ、２１６…ＬＶＤＳトランスミッタ、２１８…差動ライン、２２０…ＦＰＤモジュール、２２２…ディスプレイパネル、２２４…ソースドライバ、２２６…ゲートドライバ、２２８…バックライト制御回路、１００…ディスプレイ制御回路、１０…受信インタフェース回路、１２…ＲＴＣ、１４…不揮発性メモリ、１６…ガンマ補正回路、１８…タイミングコントローラ、１９…バックライト補正回路、２０…送信インタフェース回路。

Claims (5)

1. ディスプレイパネルに表示すべき映像データを受信する受信インタフェース回路と、
   前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラと、
   不揮発性メモリと、
   本制御回路の累積動作時間を測定し、前記不揮発性メモリに保持するタイマと、
   前記タイマにより測定された累積動作時間にもとづき、前記インタフェース回路により受信した前記映像データの輝度値を補正するガンマ補正回路と、
   前記タイミングコントローラにより設定されたタイミングと同期して、前記ガンマ補正回路により輝度値が補正された前記映像データを、外部に設けられたソースドライバへ送出する送信インタフェース回路と、
   を備え、一体集積化されたことを特徴とするディスプレイ制御回路。
2. 前記タイマにより測定された累積動作時間にもとづき、前記ディスプレイパネルのバックライトの輝度を指示する制御信号を補正し、前記ディスプレイパネルのバックライトの制御回路に対して送出するバックライト補正回路をさらに備えることを特徴とする請求項１に記載のディスプレイ制御回路。
3. ディスプレイパネルと、
   前記ディスプレイパネルのデータ線を駆動するソースドライバと、
   前記ディスプレイパネルの走査線を駆動するゲートドライバと、
   映像データを受信し、前記ソースドライバおよび前記ゲートドライバに対して、輝度値が補正された映像データを送信する請求項１または２に記載のディスプレイ制御回路と、
   を備えることを特徴とするディスプレイ装置。
4. ディスプレイパネルの制御方法であって、
   ディスプレイパネルに表示すべき映像データを受信するステップと、
   前記ディスプレイパネルのデータ線または走査線を駆動するドライバの動作タイミングを制御するタイミングコントローラによって制御するステップと、
   タイミングコントローラと同一モジュール内において、タイマおよび不揮発性メモリを用いて前記ディスプレイパネルの累積動作時間を管理するステップと、
   前記累積動作時間にもとづき、受信した前記映像データの輝度値を補正するステップと、
   前記タイミングコントローラにより設定されたタイミングと同期して、輝度値が補正された前記映像データを、外部に設けられたソースドライバへ送出するステップと、
   を備えることを特徴とする制御方法。
5. 前記累積動作時間にもとづき、前記ディスプレイパネルのバックライトの輝度を指示する制御信号を補正し、前記ディスプレイパネルのバックライトの制御回路に対して送出するステップをさらに備えることを特徴とする請求項４に記載の制御方法。

Images