JP2013031189A

JP2013031189A - 制御整合ステージを備える装置

Info

Publication number: JP2013031189A
Application number: JP2012184233A
Authority: JP
Inventors: Van Bezooijen Adrianus; アドリアヌス、ファン、ベゾーエイン
Original assignee: Epcos AG
Current assignee: TDK Electronics AG
Priority date: 2004-11-19
Filing date: 2012-08-23
Publication date: 2013-02-07
Anticipated expiration: 2025-11-16
Also published as: US8111111B2; US8476986B2; EP2595323B1; WO2006054246A1; EP1815603B1; JP2008521319A; EP2595323A1; US20090302968A1; US20120112834A1; US8890636B2; US20130271234A1; JP5470538B2; EP1815603A1; CN101061639A

Abstract

【課題】比較的簡単な、制御整合ステージ、方法、およびプロセッサ・プログラム製品を提供する。
【解決手段】第１のステージに第２のステージを整合させるための制御整合ステージ１０を備え、制御整合ステージは、第１のステージの出力信号から第１の信号と第２の信号とを導出するための導出手段１１と、第１の信号と第２の信号の間の位相を検出するための検出手段１２と、前記整合のために前記検出に応じて調整可能インピーダンス・ネットワーク１４を制御するための制御手段１３とを備える。
【選択図】図４

Description

本発明は、第１のステージに第２のステージを整合させるための制御整合ステージ（ｃｏｎｔｒｏｌｌｅｄｍａｔｃｈｉｎｇｓｔａｇｅ）を備える装置に関し、さらに、第１のステージに第２のステージを整合させるための制御整合ステージ、第１のステージに第２のステージを整合させるための方法、および第１のステージに第２のステージを整合させるためのプロセッサ・プログラム製品に関する。

そのような装置の例は、モバイル電話、無線インタフェース、さらには、送信機および／または受信機である。

従来技術の装置が、ＷＯ０２／０６３７８２Ａ２により公知であり、同文献は、その図１０において、制御整合ステージを開示している。この制御整合ステージは、順方向電力信号と反射電力信号とをサンプリングするために方向性カプラ（ｄｉｒｅｃｔｉｏｎａｌｃｏｕｐｌｅｒ）を使用し、電力信号を制御信号に変換する。これらの制御信号は、キャパシタ・バンク（ｃａｐａｃｉｔｏｒｂａｎｋ）を制御する処理ユニットに、供給される。

この既知の装置は、とりわけ、それが比較的複雑であるという不都合がある。電力信号は、制御信号に変換される必要がある。これらの制御信号は、キャパシタ・バンクを制御できるようになる前に、処理ユニットで処理される必要がある。

本発明の目的は、とりわけ、比較的簡単な装置を提供することである。

本発明のさらなる目的は、とりわけ、比較的簡単な、制御整合ステージ、方法、およびプロセッサ・プログラム製品を提供することである。

本発明による装置は、第１のステージに第２のステージを整合させるための制御整合ステージを備え、制御整合ステージは、
−第１のステージの出力信号から第１の信号と第２の信号とを導出するための導出手段と、
−第１の信号と第２の信号の間の位相を検出するための検出手段と、
−前記整合のために前記検出に応じて調整可能インピーダンス・ネットワークを制御するための制御手段とを備える。

第１の信号と第２の信号の間の位相を検出するための検出手段を導入することにより、、もはや順方向電力信号と反射電力信号とを使用する必要がなくなる。前記検出に応じて、制御手段は、調整可能インピーダンス・ネットワークを直接制御する。その結果、本発明による装置は、比較的簡単になる。

本発明による装置は、制御（および／または適応）整合ステージが、第１のステージおよび／または第２のステージの線形性および効率を改善し、さらなるサイズおよび／またはコスト削減とトレードオフされ得る信頼性要件を緩和し、また装置が以前ほど熱をもたない場合には装置のユーザ・フレンドリ性を改善する点で、さらに有利である。

制御整合ステージは、例えば、開ループ（フォワード制御）または閉ループ（バックワード制御）などのループを介して（自動的に）制御される整合ステージである。

ＡｔｔｉｌａＺｏｌｏｍｙ、ＦｅｒｅｎｃＭｅｒｎｙｅｉ、ＪａｎｏｓＥｒｄｅｌｙｉ、ＭａｔｔｈｉｊｓＰａｒｄｏｅｎ＋、およびＧａｂｏｒＴｏｔｈ、ＩｎｔｅｇｒａｔｉｏｎＨｕｎｇａｒｙＬｔｄ．，Ｚａｈｏｎｙｕ．７．１０３１Ｂｕｄａｐｅｓｔ，Ｈｕｎｇａｒｙ、＋ＩｎｔｅｇｒａｔｉｏｎＡｓｓｏｃｉａｔｅｓＩｎｃ．，１１０ＰｉｏｎｅｅｒＷａｙ，ＵｎｉｔＬ，ＭｏｕｎｔａｉｎＶｉｅｗ，Ｃａｌｉｆｏｒｎｉａ９４０４１ＵＳＡによる論文「ＡｕｔｏｍａｔｉｃＡｎｔｅｎｎａＴｕｎｉｎｇｆｏｒＲＦＴｒａｎｓｍｉｔｔｅｒＩＣＡｐｐｌｙｉｎｇＨｉｇｈＱＡｎｔｅｎｎａ」、０−７８０３−８３３３−８／０４／＄２０．００（Ｃ）２００４ＩＥＥＥが、その図３において、電力増幅器の出力信号から第１の信号を導出し（第１ステージは電力増幅器ステージである）、また電力増幅器の制御信号から第２の信号を導出するための導出手段を備えるアンテナ同調回路を開示していることに留意すべきである。そのため、第２の信号は、電力増幅器ステージの出力信号から導出されず、電力増幅器ステージ内のどこからか来る。これは、不都合な解決策である。前記論文は、第１のステージの出力信号から第１の信号と第２の信号とを導出するための有利な導出手段を示していない。

本発明による装置の一実施形態は、アンテナ・ステージを備える第２のステージと、電力増幅器ステージまたはスイッチング・ステージを備える第１のステージとによって定義される。この場合、制御整合ステージは、一方の電力増幅器ステージまたはスイッチング・ステージと他方のアンテナ・ステージとの間に配置される。電力増幅器ステージは、例えば、電力増幅器を備え、アンテナ・ステージは、例えば、アンテナおよび／またはアンテナ接続を備える。

本発明による装置の一実施形態は、電力増幅器ステージを備える第１のステージと、スイッチング・ステージまたはアンテナ・ステージを備える第２のステージとによって定義される。この場合、制御整合ステージは、一方の電力増幅器ステージと他方のアンテナ・ステージまたはスイッチング・ステージとの間に配置される。

本発明による装置の一実施形態は、素子を備える導出手段によって定義され、第１の信号は、出力信号であり、第２の信号は、素子を介して導出される。そのような素子は、例えば、ダイオードまたはスイッチ（の抵抗）を備えてもよく、出力信号は、出力電圧であり、第１の信号は、この出力電圧であり、第２の信号は、素子の両端の電圧である。そのため、導出手段の部分は、同じ制御整合ステージのその他の部分と同一空間を占めてもよく、または後続ステージの部分と同一空間を占めてもよい。

本発明による装置の一実施形態は、受動素子を備える素子と、調整可能キャパシタを備える調整可能インピーダンス・ネットワークとによって定義される。そのような受動素子は、抵抗器とすることができ、その場合、信号の１つは、位相シフトされる必要があり、位相シフタが、制御整合ステージに導入されるべきである。そのような受動素子は、インダクタとすることもでき、その場合、インダクタは、調整可能インピーダンス・ネットワークから導出手段に移されてもよい。出力信号が出力電圧、第１の信号がこの出力電圧、第２の信号がインダクタの両端の電圧であれば、もはや位相シフタを制御整合ステージに導入する必要はない。これは、インダクタの両端の電圧およびインダクタを流れる電流は、すでに位相シフトされているためである。調整可能インピーダンス・ネットワークは、例えばキャパシタ・バンクに対応する調整可能キャパシタを備え、さらにインダクタを備えてもよい。そのような受動素子は、キャパシタなどとすることもできる。

本発明による装置の一実施形態は、位相検出器を備える検出手段によって定義される。
そのような位相検出器は、有利（低コストかつ簡単）な一実施形態である。

本発明による装置の一実施形態は、第１および第２の信号を制限するための第１および第２のリミッタを備え、また制限された第１および第２の信号を混合するためのミキサを備える位相検出器によって定義される。そのような第１および第２のリミッタ、およびそのようなミキサは、有利（低コストかつ簡単）な一実施形態である。

本発明による装置の一実施形態は、アナログ−デジタル変換器と、デジタル回路とを備える制御手段によって定義される。そのようなデジタル回路は、有利（低コストかつ簡単）な一実施形態であり、したがって、アナログ−デジタル変換器は、アナログ部分をできるだけ小さく、デジタル部分をできるだけ大きくするために、検出手段のすぐ後に配置されるべきである。

本発明による装置の一実施形態は、アップ−ダウン・カウンタを備えるデジタル回路によって定義され、アップ−ダウン・カウンタは、アナログ−デジタル変換器に結合されるカウント入力と、ベースバンド・コントローラに結合されるイネーブル入力とを備える。
そのようなアップ−ダウン・カウンタは、有利（低コストかつ簡単）な一実施形態である。アップ−ダウン・カウンタの出力は、例えばＤＣ−ＤＣレベル・シフタを介して、調整可能インピーダンス・ネットワークの制御入力に結合される。ベースバンド・コントローラは、例えば、送信機モードなどの装置のモード（例えばＴＤＭＡフレーム）に依存して、例えば、イネーブル入力にパルスを供給する。パルスの立ち上がりエッジは、例えば、カウント入力を介するアップ−ダウン・カウンタのローディング（正または負の値）を定義し、パルスの立ち下がりエッジは、例えば、ローディングに依存するカウンタ加算（ｕｐ−ｃｏｕｎｔｉｎｇ）（ロードされた正の値の場合）またはカウンタ減算（ｄｏｗｎ−ｃｏｕｎｔｉｎｇ）（ロードされた負の値の場合）を定義する。

本発明による制御整合ステージ、本発明による方法、および本発明によるプロセッサ・プログラム製品の実施形態は、本発明による装置の実施形態に相応する。

本発明は、とりわけ、順方向電力信号と反射電力信号の使用が、装置を不必要に複雑に（かつ双方向カプラにおける方向性を生成するために大きく）するという洞察に基づいており、また、とりわけ、第１の信号と第２の信号が第１のステージの出力信号から導出されるべきであり、第１の信号と第２の信号の間の位相が検出されべきであり、調整可能インピーダンス・ネットワークが前記整合のために前記検出に応じて制御されるべきであるという基本的考えに基づいている。

本発明は、とりわけ、比較的簡単な、とりわけ、制御整合ステージが、第１のステージおよび／または第２のステージの線形性および効率を改善し、さらなるサイズおよび／またはコスト削減とトレードオフされ得る信頼性要件を緩和し、また装置が以前ほど熱をもたない場合には装置のユーザ・フレンドリ性を改善する点で有利である、装置を提供するという問題を解決する。

本発明の上記およびその他の態様は、以下で説明される実施形態から明らかとなり、それらの実施形態を参照して解明される。

図１に示される本発明による装置５は、電力増幅器ステージ１と、本発明による制御整合ステージ１０と、アンテナ・ステージ２とを備える。電力増幅器ステージ１の出力は、制御整合ステージ１０の入力に結合され、制御整合ステージ１０の出力は、アンテナ・ステージ２の入力に結合される。電力増幅器ステージ１は、例えば、電力トランジスタを備え、アンテナ・ステージ２は、例えば、アンテナおよび／またはアンテナ接続を備える。

図２に示される本発明による装置５は、電力増幅器ステージ１と、受信機ステージ４と、スイッチング・ステージ３と、本発明による制御整合ステージ１０と、アンテナ・ステージ２とを備える。電力増幅器ステージ１の出力は、スイッチング・ステージ３の入力に結合され、受信機ステージ４の入力は、スイッチング・ステージ３の出力に結合され、スイッチング・ステージ３の入／出力は、制御整合ステージ１０の入／出力に結合される。
制御整合ステージ１０のさらなる入／出力は、アンテナ・ステージ２の入／出力に結合される。送信機モードでは、制御整合ステージ１０は、アクティブ化され、受信機モードでは、制御整合ステージ１０は、例えば、短絡（図示されず）されることによって、またはそれを切断（図示されず）することによって、非アクティブ化される。並列して（さらなる）ステージをもつという選択肢は、排除されべきでない。

図３に示される本発明による装置５は、電力増幅器ステージ１と、受信機ステージ４と、本発明による制御整合ステージ１０と、スイッチング・ステージ３と、アンテナ・ステージ２とを備える。電力増幅器ステージ１の出力は、制御整合ステージ１０の入力に結合され、制御整合ステージ１０の出力は、スイッチング・ステージ３の入力に結合され、受信機ステージ４の入力は、スイッチング・ステージ３の出力に結合され、スイッチング・ステージ３の入／出力は、アンテナ・ステージ２の入／出力に結合される。

図４に示される本発明による制御整合ステージ１０は、第１のステージ１、３の出力信号から第１の信号と第２の信号とを導出するための導出手段１１と、第１の信号と第２の信号の間の位相を検出するための検出手段１２と、前記整合のために前記検出に応じて調整可能インピーダンス・ネットワーク１４を制御するための制御手段１３とを備える。導出手段１１は、例えば、インダクタまたは代替として（可変）キャパシタなどの素子２１を備え、第１の信号は、出力信号（接地に対する第１のステージ１、３の出力における電圧）であり、第２の信号は、素子２１を介して導出される（インダクタの両端の電圧）。
調整可能インピーダンス・ネットワーク１４は、例えば、並列の４つの調整可能キャパシタ（２進加重４ビット・スイッチト・キャパシタ・アレイ（ｂｉｎａｒｙｗｅｉｇｈｔｅｄ４−ｂｉｔｓｗｉｔｃｈｅｄｃａｐａｃｉｔｏｒａｒｒａｙ））などの調整可能キャパシタを備える。

検出手段１２は、位相検出器２２〜２４を備える。この位相検出器２２〜２４は、第１および第２の信号を制限するための第１および第２のリミッタ２２、２３を備え、また制限された第１および第２の信号を混合するためのミキサ２４を備え、キャパシタ２７は、望まれないＲＦ周波数成分を除去するために接地に結合される。制御手段１３は、例えば、その入力がミキサ２４の出力に結合される第３のリミッタなどのアナログ−デジタル変換器２５を備える。制御手段１３はさらに、例えば、アナログ−デジタル変換器２５の出力に結合されたカウント入力と、ベースバンド・コントローラ（図示されず）の出力に結合されるイネーブル入力とを有するアップ−ダウン・カウンタなどのデジタル回路２６を備える。デジタル回路２６の出力は、４つの調整可能（切り換え可能）キャパシタを制御するために、ＤＣ−ＤＣレベル・シフタ２８を介して、調整可能インピーダンス・ネットワーク１４の制御入力に結合される。ベースバンド・コントローラ（図示されず）は、例えば、送信機モードなどの装置５のモードに依存して、例えば、イネーブル入力にパルスを供給する。パルスの立ち上がりエッジは、例えば、カウント入力を介するアップ−ダウン・カウンタのローディング（正または負の値）を定義し、パルスの立ち下がりエッジは、例えば、ローディングに依存するカウンタ加算（ロードされる正の値の場合）またはカウンタ減算（ロードされる負の値の場合）を定義する。

第１のステージ１（またはそれぞれ３もしくは１）と第２のステージ２（またはそれぞれ２もしくは３）との間に、制御整合ステージ１０は、いわゆる直列ＬＣネットワークを導入する。この直列ＬＣネットワークのうち、インダクタＬは、固定値をもち、キャパシタＣは、調整可能値をもつ。この直列ＬＣネットワークの使用は、以下で説明されるように、非常に有利である。

今日、携帯電話の形態の装置５は通常、板状逆Ｆアンテナ（ＰｉＦａ：ｐｌａｎａｒｉｎｖｅｒｔｅｄ−Ｆａｎｔｅｎｎａ）として構成される組み込みアンテナを利用している。デュアルバンド板状逆Ｆアンテナは、両方の動作帯域で直列共振するように設計される。ボディ効果（ｂｏｄｙ−ｅｆｆｅｃｔ）が、アンテナ共振周波数を下方に離調させ、両方の帯域においてアンテナの誘導性挙動を引き起こす。アンテナ・インピーダンスの抵抗性部分のこの変動は一般に、放射抵抗を表すアンテナ・インピーダンスの抵抗性部分の変化よりもはるかに大きい。制限されたアンテナ帯域幅は主に、帯域の低い方の端においてアンテナ給電インピーダンスの容量性挙動を生じさせ、高い方の端において誘導性挙動を生じさせる。ボディ効果と制限されたアンテナ帯域幅が主に、アンテナ給電インピーダンスのリアクタンスの変化を引き起こす。したがって、この給電点の近くに配置される可変直列ＬＣネットワークは、実用時に発生するアンテナ・インピーダンス変化の大部分を補償するために効果的に使用されることができる。この直列ＬＣネットワークは、自動的に不整合を補正するために、導出手段１１と、検出手段１２と、制御手段１３とを備える制御ループ内に埋め込まれる。

制御ループは、整合インピーダンスの検出された位相φZdetをゼロに制御する。この位相は、直列ＬＣネットワークの入力電圧ｕと入力電流ｉの間の位相差によって与えられる。それは、入力信号がリミッタ２２、２３によってハードウェア的に制限される（ギルバート・セル（Ｇｉｌｂｅｒｔｃｅｌｌ））ミキサ２４によって検出される。入力電流ｉの位相は、ほぼ周波数独立な＋９０度位相シフタとして動作する直列インダクタＬの両端の電圧から導出される。位相検出器の出力信号φZdetは、位相誤差の符号を決定するために、リミッタの形態のアナログ−デジタル変換器２５に供給される。位相誤差のこの符号に応じて、アップ−ダウン・カウンタは、ベースバンド・イネーブル信号の制御下で、その出力値を最小有効ビット１つの刻みで増加または減少させる。時分割多元接続ベースのシステムでは、位相誤差の読み取りは、電力バースト（ｐｏｗｅｒｂｕｒｓｔ）が送信されている間に、ベースバンド・イネーブル信号の立ち上がりエッジで発生することができ、一方、キャパシタ値の更新は、電力バーストの外で、ベースバンド・イネーブル信号の立ち下がりエッジで行われることができる。これは、適応中における、スプリアス放射（ｓｐｕｒｉｏｕｓｅｍｉｓｓｉｏｎ）およびホット・スイッチング（ｈｏｔ−ｓｗｉｔｃｈｉｎｇ）を回避する。

制御整合ステージ１０は、例えば、４ビット２進加重スイッチト・キャパシタ・アレイを用いて可変にされる。そのキャパシタンスは、０．２５ｐＦ刻みで最大８ｐＦまで変化させられることができる。スイッチト・キャパシタ・アレイの可能な実施は、高作動電圧を必要とするＲＦ−ＭＥＭＳ装置を使用してもよい。したがって、アップ−ダウン・カウンタの出力とスイッチト・キャパシタの制御ラインの間のレベル・シフタが、使用される必要があってよい。

本発明による制御整合ステージ１０で使用される、直列ＬＣネットワーク設計と対応するスミスチャート（Ｓｍｉｔｈｃｈａｒｔ）が、図５に示されている。直列ＬＣネットワークは、Ｚ整合（Ｚ−ｍａｔｃｈｅｄ）を得るために、Ｘ−Ｌ直列、Ｘ−Ｃ直列、Ｘ負荷、およびＲ負荷の直列回路を備える。Ｘ−Ｌ直列とＸ−Ｃ直列とは一緒になって、Ｘ−ｃｏｒを形成する。

図５に示される直列ＬＣネットワーク設計のインダクタ値Ｌの関数である、最大対最小キャパシタ比Ｃｍａｘ／Ｃｍｉｎ比と、キャパシタの両端の最大ピーク電圧Ｖｐｋが、図６に示されている。

これらの図５および図６は、以下のように見られるべきである。可変直列ＬＣネットワークは、容量性および誘導性両方の不整合の補正を可能にする。負荷リアクタンスＸ−ｃｏｒの補正は、一定の抵抗Ｒ負荷の太線の円弧上の回転（ｒｏｔａｔｉｏｎｏｖｅｒｔｈｅｂｏｌｄｃｉｒｃｌｅｓｅｇｍｅｎｔ）として、図５のスミスチャートに視覚化されている。Ｘ−ｃｏｒは、負荷が容量性の場合は正の数（誘導性）であり、負荷が誘導性の場合は負の数（容量性）である。最大対最小キャパシタンス比は、直列インダクタ・リアクタンスＸ−Ｌ直列と、一定の抵抗Ｒ負荷の円弧の両端において望ましい補正量とに依存する。図６には、Ｃｍａｘ／Ｃｍｉｎ対Ｌ直列の曲線が、一例として示されており、反射係数｜Γ｜の大きさは、容量性不整合の場合は約０．６から０．３に、誘導性不整合の場合は約０．７から０．３に減少する。特に、Ｌ直列の小さな値について、この比は非常に大きくなる。直列ＬＣネットワークでは、可変キャパシタの両端の相対的に高い電圧Ｖｐｋが、高電力および大きな不整合状態において発生する。このピーク電圧Ｖｐｋの典型的な値は、図６では、右手側のＹ軸上で与えられる。これらは、９００ＭＨｚで５０Ω負荷抵抗に供給される２ワットについて有効である。これらの高いＲＦ電圧では、典型的なＧＳＭシステム仕様を満たすことができるように、静電ＲＦ−ＭＥＭＳ装置の自己作動（ｓｅｌｆ−ａｃｔｕａｔｉｏｎ）は回避されるべきであり、高調波歪み（ｈａｒｍｏｎｉｃｄｉｓｔｏｒｔｉｏｎ）は−７０ｄＢｃより低く維持されるべきである。

上述の実施形態は、本発明を限定ではなく、むしろ説明するものであり、当業者であれば、添付の特許請求の範囲から逸脱することなく、多くの代替実施形態を設計することができることに留意すべきである。請求項では、括弧で囲われた参照符号が請求項を限定すると解釈されるべきではない。動詞「ｔｏｃｏｍｐｒｉｓｅ（備える／含む）」およびその活用形の使用は、請求項で述べられた要素またはステップ以外の要素またはステップの存在を排除しない。要素の前に置かれる冠詞「ａ」または「ａｎ」は、複数のそのような要素の存在を排除しない。本発明は、複数の別個の要素を備えるハードウェアによって、また適切にプログラムされたコンピュータによって実施されてもよい。複数の手段を列挙する装置請求項では、複数のこれらの手段は、ハードウェアの同一の物品によって実施されてもよい。ある手段が互いに異なる従属請求項に列挙されているという単なる事実は、これらの手段の組合せが有利に使用され得ないことを表さない。

電力増幅器ステージと、本発明による制御整合ステージと、アンテナ・ステージとを備える、本発明による装置を図式化して示した図である。電力増幅器ステージと、受信機ステージと、本発明による制御整合ステージと、アンテナ・ステージとを備え、スイッチング・ステージが、一方の電力増幅器ステージおよび受信機ステージと、他方の制御整合ステージとの間に配置される、本発明による装置を図式化して示した図である。電力増幅器ステージと、受信機ステージと、本発明による制御整合ステージと、アンテナ・ステージとを備え、スイッチング・ステージが、一方の電力増幅器ステージ、制御整合ステージ、および受信機ステージと、他方のアンテナ・ステージとの間に配置される、本発明による装置を図式化して示した図である。本発明による装置で使用される、本発明による制御整合ステージをより詳細に図式化して示した図である。本発明による制御整合ステージで使用される、直列ＬＣネットワーク設計と対応するスミスチャートを示した図である。図５に示される直列ＬＣネットワーク設計のインダクタ値Ｌの関数である、最大対最小キャパシタ比Ｃｍａｘ／Ｃｍｉｎ比と、キャパシタの両端の最大ピーク電圧Ｖｐｋを示した図である。

Claims

第１のステージに第２のステージを整合させるための制御整合ステージを備える装置であって、
前記制御整合ステージが、
前記第１のステージの出力信号から、第１の信号と第２の信号とを導出するための導出手段と、
前記第１の信号と前記第２の信号との間の位相を検出するための検出手段と、
前記整合のために前記検出に応じて調整可能インピーダンス・ネットワークを制御するための制御手段と、
を備えることを特徴とする装置。
前記導出手段が、素子を備え、前記第１の信号が、前記出力信号であり、前記第２の信号が、前記素子を介して導出される、請求項１に記載の装置。
前記素子は、調整可能なキャパシタおよび／またはインダクタを含む、請求項に記載の２に記載の装置。
前記制御手段は、アップ−ダウン・カウンタを含むデジタル回路を備える、請求項１乃至３の何れかに記載の装置。
前記デジタル回路の出力は、ＤＣ−ＤＣシフタを介して、前記調整可能インピーダンス・ネットワークの制御入力に結合される、請求項４に記載の装置。
前記アップ−ダウン・カウンタは、１最下位ビット刻みで、出力値を増加または減少させる、請求項４または５に記載の装置。
前記第１のステージが、電力増幅器ステージまたはスイッチング・ステージを備え、前記第２のステージが、アンテナ・ステージを備える、請求項１乃至６の何れかに記載の装置。
前記第１のステージが、電力増幅器ステージを備え、前記第２のステージが、アンテナ・ステージまたはスイッチング・ステージを備える、請求項１乃至６の何れかに記載の装置。
前記制御手段に対して送信機モードに関する情報を与えるベースバンド・コントローラをさらに備える、請求項１に記載の装置。
送信機モードにおいて、前記制御整合ステージがアクティブ化され、かつ、受信機モードにおいて、前記制御整合ステージが非アクティブ化される、請求項１乃至９の何れかに記載の装置。
前記制御整合ステージは、前記第１のステージと前記第２のステージとの間の直列ＬＣネットワークを含み、前記直列ＬＣネットワークは、固定値をもつインダクタＬと、調整可能値をもつキャパシタＣとを含む、請求項１乃至１０の何れかに記載の装置。
前記直列ＬＣネットワークは、制御ループに組み込まれ、前記制御ループは、前記導出手段と、前記検出手段と、前記制御手段とを含み、自動的にインピーダンスの不整合を補正する、請求項１１に記載の装置。
前記第２のステージは、板状逆Ｆアンテナに接続される、請求項１乃至１２の何れかに記載の装置。
前記制御整合ステージは、４ビット２進加重スイッチト・キャパシタ・アレイを用いて可変にされる、請求項１乃至１３の何れかに記載の装置。
前記４ビット２進加重スイッチト・キャパシタ・アレイは、ＲＦ−ＭＥＭＳ装置を含む、請求項１乃至１４の何れかに記載の装置。
請求項１に記載の装置を駆動させる方法であって、
前記制御手段が、最下位ビットで表されるステップで前記調整可能インピーダンス・ネットワークを調整する、方法。