JP2012529167A - オプトエレクトロニック半導体ボディ及びオプトエレクトロニック半導体チップ - Google Patents

Abstract

本出願は、オプトエレクトロニック半導体ボディ（１）であって、電磁放射を出射及び／又は入射するための前面（１２０）と、前記前面（１２０）の反対側に位置し、支持プレート（７）上に前記オプトエレクトロニック半導体ボディ（１）を設置するための後面（１１０）と、前記後面（１１０）から前記前面（１２０）の方向に、順に、第１の導電層（２１）、活性層（２２）、及び、第２の導電層（２３）を有する活性半導体積層体（２）と、を有するオプトエレクトロニック半導体ボディ（１）に関する。さらに、本出願は、このような半導体ボディ（１）を有する半導体チップに関する。
【選択図】図５

Description

本出願は、オプトエレクトロニック半導体ボディ、及び、オプトエレクトロニック半導体ボディを有するオプトエレクトロニック半導体チップに関する。

ｐ型導電層、光出射活性層、及び、ｎ型導電層を有する半導体積層体であって、非貫通穴がｐ型導電層及び活性層を貫通してｎ型導電層内まで達しており、当該非貫通穴を介してｎ型導電層が電気接続可能な半導体積層体を含むオプトエレクトロニック半導体ボディが知られている。このような半導体ボディをはんだにより支持プレートに接着すると、はんだが貫通穴を完全に充填せず、半導体ボディと支持プレートとの間に空隙が残るリスクがある。これにより、半導体チップの効率が低減したり、また、半導体チップが完全に使用不能となることがある。

本出願は、かかるリスクが低減された半導体ボディ及び半導体チップを提供することを目的とする。

本目的は、独立請求項に記載された半導体ボディ及び半導体チップにより特に達成される。本半導体チップ及び本半導体チップの有利な発展形態及び実施形態の例は、それぞれ、従属請求項において記載される。特許請求の範囲の開示内容は参照により本明細書に明示的に援用する。

オプトエレクトロニック半導体ボディが特定される。本半導体ボディは電磁放射を出射及び／又は入射するための前面を有する。さらに、前面の反対側に位置し、特に支持プレート上にオプトエレクトロニック半導体ボディを設置するための後面を有する。

半導体ボディは活性半導体積層体を有し、これは、特に、無機（好ましくはエピタキシャル）半導体層の積層体である。活性半導体積層体は、電磁放射、特に赤外線、可視光及び／又は紫外線を出射及び／又は入射するために設けられる。

活性半導体積層体は、後面から前面の方向に、順に、第１の導電層（ｐ型導電層等）、活性層、及び、第２の導電層（ｎ型導電層等）を有する。活性層は、放射を発生及び／又は検出するための、ｐｎ接合、ダブルへテロ構造（double heterostructure）、単一量子井戸構造、又は、多重量子井戸構造を適切に有する。

少なくとも１つの実施形態において、半導体積層体は、後面から半導体積層体内に延在する少なくとも１つの凹部を有する。半導体積層体はこのような凹部を複数有することが好ましい。

好ましい実施形態において、凹部は第１の導電層及び活性層を貫通して第２の導電層内に延在する第１の部分を有する。第１の部分は第２の導電層内に位置する基面を有する。第１の部分は、特に、半導体積層体の後面側主面と接続する、より後面側の凹部境界領域を含む。例えば、第１の部分の開口部は後面側主面内に含まれる。

少なくとも１つの更なる実施形態において、凹部は第２の部分を更に含む。第２の部分は、半導体ボディ後面の平面図において、第１の部分の基面の外形に完全に囲まれた開口部を有する。第２の部分は、当該開口部を出発点として、半導体ボディの前面方向に延在する。特に、第２の部分は少なくとも第２の導電層内に延在する。好ましい実施形態の場合、第２の部分は第２の導電層内に位置する基面を有する。

少なくとも１つの実施形態において、凹部の前面側基部、好ましくは第２の部分の基面は、金属層により少なくとも部分的に被覆される。本出願において「金属層」とは、少なくとも１種の金属及び／又は少なくとも２種の金属の合金を含むか、又はこれらからなる、層及び層積層体を言うものと理解される。例えば、金属層は銀層であるか、又は、銀層と金層とからなる積層体であって、銀層は特に半導体積層体と隣接しており、金層は銀層の半導体積層体から離間する方向の上側に設けられている積層体である。

金属層は導電性接続等により第２の導電層と接続する。特に、金属層は第２の導電層を凹部を介して後面から電気接続するために設けられる。

一実施形態において、凹部の第２の部分は少なくとも部分的に金属層により充填される。例えば、第２の部分は完全に金属層により充填される。

本発展形態の一変形例において、金属が第２の部分の開口部を超えて後面方向に突出する。例えば、金属が円柱形状で第１の部分内に突出する。このとき、金属は第１の部分の特に中央領域に位置する一方、当該中央領域の外周、特に全外周を囲む境界領域には金属は存在しない。

適切な実施形態において、第１の部分の表面は、少なくとも部分的に、誘電層（例えば、ＳｉＯ_２層）又は窒化シリコン層（例えば、Ｓｉ_３Ｎ_４層）等の絶縁層で被覆される。第１の部分の表面は、少なくとも第１の導電層及び活性層の領域において絶縁層で被覆されることが好ましい。これにより、活性層がショートするリスクが低減される。更なる適切な実施形態において、第２の部分の表面（又は第２の部分の少なくとも基面若しくはその一部）には絶縁層が存在しない。

少なくとも１つの態様によれば、第１の部の基面は、後面の平面図において第２の部分の開口部の全外周を囲み、且つ、最小横方向長さが１μｍ以上、好ましくは２μｍ以上である領域を有する。更なる実施形態において、第１の部分の基面の外形は、面積が第２の部分の開口部の少なくとも１／４倍である領域を囲む。第１の部分の基面の外形により囲まれる領域の面積は、第２の部分の開口部の面積の少なくとも２倍であることが好ましい。

他の実施形態において、第１の部分の深さは５００ｎｍ以下であり、例えば、２００ｎｍ〜４００ｎｍ（境界を含む）である。第２の部分の深さは、例えば、１μｍ以上である。更なる他の実施形態において、第２の部分の開口部の最大横方向長さは、第１の部分における開口部の外形の最大横方向長さの３／４倍以下である。例えば、第１の部分における開口部の外形の最大横方向長さは５０μｍ以上である。第２の部分の開口部の最大横方向長さは、例えば、３０μｍ以下である。

本願の少なくとも１つの態様によれば、凹部が体積の少なくとも１／３が金属層により充填されたオプトエレクトロニック半導体ボディが提供される。特に、金属層は凹部の前面側基面又は第２の部分の基面から、後面方向に延在する。

一実施形態の場合、後面の平面図において、金属層は前面側基面の一部の領域、すなわち中央領域を被覆する。特に、凹部は、金属層の外周を囲み、且つ、金属層が存在しない領域を有する。

更なる実施形態の場合、金属層は半導体積層体を超えて後面方向に突出する。例えば、後面の平面図において、金属層の境界領域、特に金属層の外周境界領域が凹部を超えて突出する。例えば、金属層の中央領域は半導体積層体を超えて突出しない。

半導体ボディの有利な実施形態において、第２の部分の開口部は第１の部分の基面内に含まれる。本実施形態において、第２の部分は第２の導電層内に完全に延在することが好ましい。

代替的な実施形態において、第１の部分は第２の部分の周囲に延在するトレンチとして形成される。本実施形態において、第２の部分は第１の導電層及び活性層を貫通して第２の導電層内に延在することが好ましい。

特に、後面の平面図において、第１の部分は、中央領域と当該中央領域を完全に囲む境界領域とを有する半導体積層体の一領域を完全に囲む。第１の部分は、境界領域に含まれ、且つ、中央領域を完全に囲むトレンチ、つまり、チャネルを構成する。第２の部分の開口部は特に中央領域内に配置される。

更なる実施形態において、凹部、特に凹部の第１の部分は、半導体積層体の主伸長平面（main extension plane）に対して斜めに延在する側面を有する。つまり、側面は主伸長平面に関して傾いている。

本出願において「斜め」又は「傾いている」とは、側面上の一点に対して垂直な表面と主伸長平面に対する法線ベクターとにより張られる少なくとも１つの断面平面において、側面と主伸長平面とがなす角度が９０°未満であることを意味するものと理解される。特に、当該角度は６０°未満、例えば約４５°である。特に、後面から前面方向に凹部がテーパ状になるように傾斜が形成される。

例えば、前記側面は凹部の全外周を囲む１つの側面である。あるいは、凹部は複数の側面を有しうり（例えば、凹部の外形が長方形である場合）、これらは一体となって横方向に凹部を画定する。これら側面の少なくとも１つ、好ましくは全てが、例えば少なくとも第１の部分の領域内に半導体積層体の主伸長平面に対して斜めに延在する。

例えば、側面は、第１の部分の領域内において円錐台又は角錐台を構成する。このような傾斜側面は絶縁層による活性層の確実な被覆を容易にするため、活性層がショートするリスクが特に低くなる。

好ましい発展形態の場合、第１の部分の側面は第２の部分の側面よりも水平である。特に、第２の部分の側面は半導体積層体の主伸長平面に対して垂直又は少なくともほぼ垂直に延在する。例えば、側面上の（特にランダムな）一点に対して垂直な表面と主伸長平面に対する法線ベクターとにより張られる少なくとも１つの断面平面、好ましくは全ての断面平面において、側面と主伸長平面とがなす角度が７０°以上、例えば、８０°以上である。

更なる実施形態の場合、後面の平面図において、凹部の断面形状は十字架型又は星型である。このような形状とすると、前面側基面、特に第２の部分の基面の面積に対して特に小さい体積の凹部が得られるため有利である。

一発展形態の場合、半導体ボディは、例えば、仮想格子（すなわち、長方形又は正方形の格子）の格子点に配置された、断面形状が十字架型又は星型である複数の凹部を有する。一発展形態において、２つの十字架型又は星型凹部間、特に全ての十字架型又は星型凹部間に、帯状の凹部が配置される。特に、後面の平面図において、「帯状」凹部の互いに直交する２方向の最大横方向長さは、２倍以上、例えば５倍以上異なる。

本出願の更なる態様によれば、上述したように、１つ又は複数の凹部を有するオプトエレクトロニック半導体ボディを有するオプトエレクトロニック半導体チップが提供される。

一実施形態において、本半導体チップは、例えば、Ｓｉ又はＧｅを含むか、又はＳｉ又はＧｅからなる支持プレートを更に有する。このとき、半導体ボディの後面が支持プレートに対向していることが好ましい。

一実施形態において、半導体ボディは、はんだにより支持プレートに接着される。特に、はんだは凹部を充填する。例えば、はんだは凹部の少なくとも第１の部分を充填する。はんだは金属層の材料と異なる材質であることが好ましい。例えば、ＡｕＳｎ、ＡｕＩｎ、又はＩｎがはんだとして使用される。

はんだが凹部／第１の部分を「充填する」ということは、はんだが絶縁層及び金属層に存在しない範囲において、凹部／第１の部分により囲まれた領域がはんだによって充填されること、特に完全に充填されることを特に意味する。凹部、特に凹部の第２の部分が金属層を含み、且つ／又は、凹部、特に凹部の第１の部分が絶縁層を含む実施形態においては、金属層及び／又は絶縁層が存在しない凹部の領域をはんだが充填することを特に意味するものと理解される。例えば、金属層が、凹部の前面側基面の一部の領域を被覆する一実施形態の場合、金属層の外周を囲む凹部領域がはんだにより充填される。

本出願に係る半導体ボディの場合、凹部の体積、特に金属層が存在しない凹部の体積は、特に小さいため有利である。例えば、当該体積は１０００μｍ^３以下であり、特に５００μｍ^３以下である。例えば、当該体積は３００μｍ^３〜５００μｍ^３（境界を含む）である。特に、これにより、半導体チップの製造中にはんだに充填されていない空隙が凹部内に残るリスクが低減される。特に、半導体チップが低効率となったり、使用不能となるリスクも低減される。

更なる有利な実施形態において、例えばＴｉＷＮを含むはんだ停止層が金属層とはんだとの間に設置される。特に、はんだ停止層は、はんだと金属層との混合を低減又は防止するために設けられる。一発展形態において、はんだ停止層は凹部の少なくとも全面上に配置され、特に、半導体ボディの後面側主面の全面上に配置される。

本出願の更なる態様によれば、本半導体ボディの場合、第２の導電層は活性層及び第１の導電層を超えて突出する。特に、第２の導電層は半導体積層体の外周を囲む突出部を形成する。

本半導体チップの場合、第２の導電層は、半導体積層体の外周を囲み、且つ、活性層の主伸長平面が延在する溝を支持プレートと共に形成することが好ましい。一実施形態の場合、溝ははんだで充填される。前面から後面方向の溝の長さは５００ｎｍ以下であることが好ましい。このような長さとすると、溝内にはんだで充填されていない空隙が形成されるリスクが特に低くなるため有利である。

一実施形態において、半導体積層体の表面領域には、少なくとも溝の領域にパッシベーション層が設けられる。パッシベーション層は特に半導体積層体とはんだとの間に配設される。このような半導体チップの場合、半導体ボディを支持プレートに接着した後、活性層が特に効果的に保護されるため有利である。例えば、メサエッチングによる半導体積層体製造等の後続の半導体チップ製造工程において、活性層を露出させる必要がないため有利である。

半導体チップの一実施形態において、支持プレートの境界領域は半導体積層体を超えて横方向に突出する。特に、パッシベーション層は、支持プレートの境界領域の少なくとも一部の上方に半導体積層体から横方向に延在し、その結果、はんだで充填された溝が半導体積層体を超えて横方向に延在する。

一実施形態において、パッシベーション層は、まず、支持プレートの中央領域から端部方向へ、前面に向かって支持プレートから離れる方向に延在して溝を形成し、次いで、支持プレートの方向に向かって延在する。パッシベーション層は、まず、支持プレートの半導体積層体で被覆された中央領域から端部方向へ、前面に向かって支持プレートから離れる方向に中央領域内を延在して溝を形成し、次いで、支持プレートの境界領域内を支持プレート方向に向かって延在することが好ましい。このように、溝が境界領域の一部の上方を横方向に、好ましくは支持プレート端部に到達せずに、延在している。これにより、はんだにより充填される溝の体積が特に小さくなるため有利である。

本出願の更なる態様によれば、半導体チップの製造方法が特定される。

本製造方法の好ましい実施形態おいて、準備されるオプトエレクトロニック半導体ボディは、半導体積層体を含み、且つ、メサエッチング等の後続の製造工程により複数の半導体ボディに分割される半導体ウェハから構成される。支持プレートは、例えば、レーザー切断等の後続の製造工程により個々の支持プレートに分断される支持プレートウェハから構成される。以下、本製造方法を半導体ボディ及び支持プレートを参照して説明する。これに代えて、半導体ウェハ及び／又は支持プレートウェハも使用することが可能である。

オプトエレクトロニック半導体ボディ及び支持プレートが本製造方法の第１の工程において準備される。

半導体ボディの後面又は支持プレートの表面には、更なる（特に後続の）製造工程において、はんだが配置される。あるいは、第１のはんだ成分を半導体ボディの後面に配置し、第２のはんだ成分を支持プレートの表面に配置することも可能である。

後続の製造工程において、半導体ボディの後面が支持プレートに対向し、且つ、はんだ（つまり、第１のはんだ成分及び第２のはんだ成分）が半導体ボディと支持プレートとの間に配置されるように、半導体ボディが支持プレート上に配置される。

本製造方法の一実施形態において、凹部又は凹部の第１の部分は、半導体ボディが支持プレート上に配置される前に、はんだと異なる材料からなる金属層により少なくとも部分的に充填される。

後続の製造工程において、はんだが溶かされ、半導体ボディと支持プレートとが機械的に安定して接合される。本製造工程において、はんだは、半導体ボディ内の１又は複数の凹部を充填する。第１のはんだ成分を半導体ボディに塗布し、第２のはんだ成分を支持プレートに塗布した場合、本製造工程において両成分は混合して特にはんだが形成される。

半導体ボディ、半導体チップ、及び、製造方法の更なる利点及び有利な実施形態は、図１〜１３と共に説明される下記の例示的な実施形態から明らかである。

オプトエレクトロニック半導体ボディの製造方法の例示的な実施形態の第１段階における、オプトエレクトロニック半導体ボディの模式的断面図である。 本製造方法の第２段階における半導体ボディの模式的断面図である。 本製造方法の第３段階における半導体ボディの模式的断面図である。 本製造方法の第４段階における半導体ボディの模式的断面図である。 本製造方法の第５段階における半導体ボディの模式的断面図である。 第１の例示的な実施形態に係るオプトエレクトロニック半導体チップを示す図である。 第１の例示的な実施形態に係るオプトエレクトロニック半導体ボディの半導体積層体における凹部の例示的な実施形態を、オプトエレクトロニック半導体ボディ後面の断面の模式的平面図において示す図である。 第２の例示的な実施形態に係るオプトエレクトロニック半導体ボディの模式的断面図である。 第２の例示的な実施形態に係るオプトエレクトロニック半導体ボディ後面の断面の模式的平面図である。 第２の例示的な実施形態に係るオプトエレクトロニック半導体チップの模式的断面図である。 第３の例示的な実施形態に係るオプトエレクトロニック半導体チップの模式的断面図である。 第４の例示的な実施形態に係るオプトエレクトロニック半導体チップの模式的断面図である。 第５の例示的な実施形態に係るオプトエレクトロニック半導体チップの模式的断面図である。

例示的な実施形態及び図面において、同様の構成要素又は同様な機能を有する構成要素については同じ参照符号を付す。図及び図中の構成要素のサイズ比は本当の縮尺とみなされるべきではない。逆に、個々の構成要件（層等）は、図がよく理解できるように、且つ／又は、図をわかりやすく表現するために誇張して大きく図示されうる。

図１は、オプトエレクトロニック半導体ボディの製造方法の例示的な実施形態の第１の段階における、第１の例示的な実施形態に係るオプトエレクトロニック半導体ボディの模式的断面図である。

半導体ボディ１は活性半導体積層体２を有する。半導体積層体２は第１の導電層、本ケースの場合、ｐ型導電層２１を含む。さらに、半導体積層体２は、例えば、光を発生させるための多重量子井戸構造を有する活性層２２を含む。また、半導体積層体２は第２の導電層、本ケースの場合、ｎ型導電層２３を含む。

ｐ型導電層２１、活性層２２、及び、ｎ型導電層２３は、半導体ボディ１の後面１１０から前面１２０方向にこの順に並ぶ。本第１の例示的な実施形態によれば、オプトエレクトロニック半導体ボディ１は前面１２０から可視光を出射するために設けられる。また、ｎ型面とｐ型面とを入れ替えることも可能であり、それにより、後面１１０から前面１２０方向に、ｎ型導電層、活性層、及び、ｐ型導電層がこの順で並ぶ。

本ケースでは、ｎ型導電層２３は、第１の濃度のｎ型ドーパントを含む任意の第１の領域２３１と、第２の濃度のｎ型ドーパントを含む任意の第２の領域２３２とを有する。第１の領域２３１は活性層２２と第２の領域２３２との間に配置される。第２の濃度は第１の濃度よりも大きい。特に、第２の濃度は第１の濃度の少なくとも５倍である。例えば、第１の濃度は１ｃｍ^３あたり原子個数０〜５×１０^１８（境界を含む）である。第２の濃度は１ｃｍ^３あたり原子個数５×１０^１８以上であることが好ましく、１ｃｍ^３あたり原子個数１×１０^１９以上であることが特に好ましい。

第１の金属接触層３が半導体積層体２の後面側主面１０１に設けられる。本ケースでは、第１の金属接触層はｐ型接触層３である。

ｐ型接触層３は構造化した状態で設けられるか、或いは設けた後に構造化されることにより、複数の切欠部３０を有する。切欠部３０の内の１つが図１に示される。

図２は本製造方法の第２段階を図示され、これにより、第１の製造工程においてｐ型接触層３の切欠部３０における半導体積層体２には凹部４が形成されている。図２の例示的な実施形態の場合、切欠部３０の中央領域では、本製造工程において、凹部４を形成するために半導体積層体から材料が除去される一方、切欠部３０の境界領域では半導体積層体２から材料は除去されず、境界領域は凹部４の影響を受けない。

また、凹部４は切欠部３０の全面上を横方向に延在しうる。これは、例えば、ｐ型接触層３を半導体積層体２に設けた後にのみ、切欠部３０をｐ型接触層３に形成する場合に有利である。このとき、例えば切欠部３０を形成するためにｐ型接触層３に設けられるマスキング層を、凹部４を形成するためのマスキング層として使用することも可能である。例えば、マスキング層はフォトレジスト層であり、ｐ型接触層３の構造化及び／又は凹部４の形成はフォトリソグラフィー工程で行われる。

凹部４の第１の部分４１は後面１１０から半導体積層体２内に延在する。第１の部分４１は、ｐ型導電層２１及び活性層２２を貫通し、ｎ型導電層２３内、特にｎ型導電層２３の第１の領域２３１内に延在する。

ｎ型導電層２３内又はその第１の領域２３１内において、凹部４の第１の部分４１の端部は基面４１１である。第１の部分４１は、基面４１１を横方向に完全に囲む側面４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄにより横方向に画定される。

第１の部分４１が４つの側面４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄを有する変形例の一例は、長方形又は正方形の基面を有する第１の部分４１である。そして、側面４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄは角錐台の周囲面を構成する。

しかしながら本ケースでは、第１の例示的な実施形態に係る半導体ボディ１の後面１１０の断面の平面図において図７Ａで模式的に図示されるように、凹部４は十字架型に設計されている。

本ケースの場合、側面４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄは平面図においてＵ字型であり、それぞれ、隣接する側面に「Ｕ」の枝部（limb）で当接する。

図７Ｂは、凹部が星型の断面である他の変形例を、半導体ボディ１の後面１１０の断面の平面図において示す。本変形例において、凹部は４を超える側面を有する。特に、星の頂点１つにつき２つの側面を有する。

形状に応じて、第１の部分４１はまた、基面４１２を完全に囲み、且つ、特に環状に形成された単一の側面４１２を有しうる。単一の側面４１２を有する変形例の一例は、円形又は楕円形の基面を有する第１の部分４１である。そして、側面４１２は、例えば、円錐台の周囲面を構成する。

図７Ｃは、半導体ボディ１の更なる変形例を、その後面１１０の断面の平面図において示す。本変形例の場合、半導体ボディは、断面形状が十字架型であり、且つ、仮想の長方形又は正方形の格子の格子点に配置された複数の凹部４Ｂを有する。全ての十字架型凹部４Ｂ間には帯状の凹部４Ａが配置されている。

本例示的な実施形態の場合、第１の部分４１の側面４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄは、半導体積層体の主伸長平面に対して斜めに延在する。特に、主伸長平面は、半導体積層体２の後面側主面１０１から前面側主面１０２方向の距離ベクターに対して垂直な平面である。特に、主伸長平面は半導体積層体２の後面側主面１０１及び／又は前面側主面１０２と平行である。

このように斜め方向に伸びる側面４１２Ａ〜４１２Ｄの形成は、例えば、第１の部分を形成する手段であるマスキング層の側面を丸くすることにより達成することが可能である。特に、フォトレジスト層の場合、フォトリソグラフィー工程により構造化を行った後、フォトレジスト層を加熱することにより行うことが可能である。

図３は、本製造方法の後続の第３段階におけるオプトエレクトロニック半導体ボディ１を図示する。本段階において、半導体ボディ１の後面１１０は絶縁層５により被覆される。絶縁層は、例えば、二酸化シリコン又は窒化シリコンからなる。絶縁層５は、ｐ型接触層３、半導体積層体２の後面側主面１０１、及び、凹部４の第１の部分４１の表面を被覆し、特に、その基面４１及び側面４１２Ａ〜４１２Ｄを被覆する。

図４は、半導体ボディ１の製造方法の後続の第４段階を示す。本段階は、第３段階に続く製造工程において凹部４の第２の部分４２を形成した後の半導体ボディ１を図示する。

第２の部分４２は、本ケースの場合は第１の部分４１の基面４１１内に含まれる開口部４２０を有する。凹部４の第２の部分４２は、開口部４２を出発点として、半導体ボディの前面１２０方向に延在する。

第２の部分は、前面１２０方向に半導体積層体２を貫通せず、ｎ型導電層２３内に端部がある。本ケースの場合、第２の部分４２の端部は、ｎ型導電層２３の第２の領域２３２内の基面４２１である。本ケースの場合、第２の部分４２は、ｎ型導電層内、すなわち、第２の導電層内に完全に延在している。

後面１１０の平面図において、第２の部分の開口部４２０は第１の部分４１の基面４１１の外形により完全に囲まれている。側面４２２Ａ，４２２Ｂ，４２２Ｃ，４２２Ｄ又は側面４２２は、半導体ボディ１の主延伸平面に対して垂直又はほぼ垂直に延在することが好ましい。特に、これらの側面が主延伸平面となす角度は、第１の部分４１の側面４１２Ａ〜４１２Ｄ又は側面４１２が主延伸平面となす角度より大きい。

側面４２２又は側面４２２Ａ，４２２Ｂ，４２２Ｃ，４２２Ｄは絶縁層５により被覆されない。

後面１１０の平面図において、開口部４２０の面積は第１の部分４１の外形により囲まれた領域の面積よりも小さい。半導体ボディ１の主延伸平面の投影図において、開口部４２０の面積は第１の部分４１の外形により囲まれた領域の面積の最大半分であることが好ましい。

図５は、後続の第５段階におけるオプトエレクトロニック半導体ボディ１を示す。特に、第１の例示的な実施形態に係る半導体ボディ１は本段階で完成される。

第５段階において、凹部４の第２の部分４２は金属層６Ａ，６Ｂにより充填される。

例えば、第２の部分４２を形成するために、構造化したマスキング層を設け、マスキング層を介して（すなわち、ドライエッチングにより）絶縁層５及び半導体積層体２の一部を除去する。一実施形態において、本マスキング層は金属層６Ａ，６Ｂを成膜するためのマスキング層としても使用される。したがって、第２の部分４２に、特に精度良く簡便に金属層６Ａ，６Ｂを配置することができる。

本ケースの場合、金属層は第２の部分４２の表面を完全に被覆する反射層６Ａからなる。あるいは、金属層６Ａは第２の部分の基面４２１にのみ、又は、基面４２１の一部の領域にのみ設けることも可能である。

つまり、金属反射層６Ａは特に第２の部分４２の境界領域に配置される一方、第２の部分４２の中央領域には当該金属反射層がない。中央領域は金属電流分配層６Ｂで充填されるが、これは省略してもよい。

金属反射層６Ａは反射係数の大きい金属又は合金を含むことが好ましい。例えば、金属反射層６Ａは銀からなる。金属電流分配層６Ｂは金属反射層６Ａと同じ材料からなりうる。金属電流分配層６Ｂはまた、異なる金属又は合金を有しうる。例えば、金属電流分配層６Ｂは金又は銀からなる。

金属層６Ａ，６Ｂは第２の部分４２を完全に充填する必要は無い。あるいは、金属層６Ａ，６Ｂは第２の部分４２を完全に充填し、その開口部４２０を超えて後面１１０方向へ第１の部分４１内に突出しうる。これは、図５において点線で示されている。例えば、金属層６Ａ，６Ｂは円柱状に第１の部分４１内に突出し、その結果、第１の部分４１の中央領域を充填し、中央領域の外周を囲む第１の部分４１の境界領域には金属層６Ａ，６Ｂが存在しない。

図６はオプトエレクトロニック半導体チップの第１の例示的な実施形態を模式的断面図で示す。

本オプトエレクトロニック半導体チップは、オプトエレクトロニック半導体ボディ１（本ケースの場合、図５に示すような第１の例示的な実施形態に係るオプトエレクトロニック半導体ボディ１等）を有する。さらに、本半導体チップはＧｅ又はＳｉ等からなる支持プレート７を有する。

半導体ボディ１は、はんだ８により後面１１０で支持プレート７に接着される。はんだは凹部８を塞ぐ。つまり、金属層６Ａ，６Ｂ及び絶縁層５が存在しない凹部４の領域がはんだ８により充填、特に完全に充填される。

図５と共に説明したように、金属層６Ａ，６Ｂが凹部４の第２の部分の開口部４２０を超えて第１の部分４１内に延在する場合、はんだは特に第１の部分４１の境界領域を充填する。第２の部分４２が金属層６Ａ，６Ｂにより完全に充填されない場合、金属層６Ａ，６Ｂが存在しない第２の部分の領域４２も同様にはんだで充填される。本例示的な実施形態の場合、はんだで充填された凹部４の解放領域の体積は５００μｍ^３以下、例えば、３００μｍ^３〜５００μｍ^３（境界を含む）である。

図８は第２の例示的な実施形態に係るオプトエレクトロニック半導体ボディの模式的断面図である。図９は第２の例示的な実施形態に係る半導体ボディの後面１１０の断面の模式的平面図である。

第１の例示的な実施形態と異なり、第２の例示的な実施形態に係る半導体ボディ１の場合、凹部４の第２の部分４２は、第１の部分４２の基面４１１を出発点として前面１２０方向に半導体積層体２内に延在せず、半導体ボディ１の後面１１０の平面図において、凹部４の第１の部分４２及び第２の部分４２は重ならない。

代わりに、第１の部分４２は第２の部分４２の周囲に環状に延在する。第１の部分４１は、後面１１０の平面図において第２の部分４２を完全に囲むトレンチの形状である。

これにより、後面１１０の平面図において、第１の部分４１の外形が半導体積層体２の領域２００を囲む。領域２００は凹部４の第１の部分４１が配置された境界領域２１０を有する。境界領域２１０は第２の部分４２が配置された領域２００の中央領域２２０を完全に囲む。

本例示的な実施形態の場合、第２の部分４２は、半導体積層体２の第１の主面１０１内の開口部４２０から、第１の導電層２１及び活性層２２を貫通して第２の導電層２３内に延在する。特に、第２の部分４２は第２の導電層２３の第１の領域２３１を貫通して、第２の導電層２３の第２の高ドープ領域２３２内に延在する。

本ケースの場合、第２の部分４２の表面は反射性金属層６Ａにより被覆される。反射性金属層６Ａは、第１の領域４１の外形により囲まれた領域２００の中央領域２２０内の活性層２２を短絡する。しかしながら、第１の部分４１により、中央領域２２０内の活性層２２の部分は領域２００の外側の活性層２２の部分と離間されている。よって、中央領域２２０内の活性層２２の短絡は半導体ボディの機能に何ら影響を及ぼさない。

第１の例示的な実施形態と同様、金属反射層６Ａは第２の部分４２の表面を完全に被覆する必要は無い。また、第１の例示的な実施形態と同様、本例示的な実施形態において、第２部分の少なくとも前面側部分又は第２部分全体が金属層６Ａ，６Ｂにより完全に充填されるように反射性金属層６Ａを設けることも可能である。

第１及び第２の例示的な実施形態に係る半導体ボディの場合、第１の部分の深さＨ４１はできる限り小さくされる。その結果、図６等に示すように、半導体チップが支持プレート７に接着されたときに、はんだ８により充填される体積が最小となる。例えば、第１の部分４１の深さＨ４１は２００ｎｍ〜５００ｎｍ（境界を含む）である。

しかしながら、深さＨ４１は活性層２２が完全に切り裂かれるように適切に選択される。よって、金属層６Ａ，６Ｂによる活性層（特に、第１の部分４１の外形により囲まれた領域２００の中央領域２２０の外側）の短絡のリスクが有利に低減される。

第２の部分の深さＨ４２は第１の部分の深さＨ４１よりも大きいことが好ましい。例えば、深さＨ４２は１μｍ以上である。

図１０は第２の例示的な実施形態に係るオプトエレクトロニック半導体チップの模式的断面図である。図１０に示す第２の例示的な実施形態に係る半導体チップは、半導体ボディ１の凹部４が、異なる形状に形成された第１の部分４１及び第２の部分４２を有さないという事実により、第１の例示的実施形態に係る半導体チップと相違する。代わりに、凹部４（本ケースの場合、環状に外周に延在する）の側面４０２は、平滑な（すなわち、特に縁や湾曲のない）表面として、半導体積層体２の後面側主面１０１から凹部４の前面側基面４０１まで延在する。

凹部の側面４０２は絶縁層５で完全に被覆される。基面４０１の少なくとも一部の領域（本ケースの場合、中央領域）には絶縁層５が存在しない。

基面４０１の一部分は、金属層（本ケースでは金属反射層６Ａと金属電流分配層６Ｂとからなる）で被覆される。第２導電層２３は金属層６Ａ，６Ｂにより凹部４を介して電気接続される。

金属層は、凹部４の基面４０１を出発点として、後面１１０方向に延在する。金属層６Ａ，６Ｂは凹部４の体積の少なくとも１／３を充填することが好ましい。残りの凹部の体積（本ケースの場合、金属層６Ａ，６Ｂの外周を囲む凹部の境界領域）は、半導体ボディ１を支持プレート７に接着する手段である、はんだ８により充填される。

例えば、まず、絶縁層５を凹部４全面に成膜し、次いで、基面４０１の一部の領域から構造化されたマスキング層を使用して除去する。一実施形態において、本マスキング層はまた、金属層６Ａ，６Ｂの成膜に使用することが可能である。金属層６Ａ，６Ｂを基面４０１の中央領域に成膜し、凹部４の境界領域に金属層６Ａ，６Ｂが存在しない状態を保つためである。

はんだ停止層（図１０において不図示）を金属層６Ａ，６Ｂとはんだ８との間に配置することが可能である。はんだ停止層はＴｉＷＮ等からなる。はんだ停止層は金属層６Ａ，６Ｂの材料がはんだ８と混合するリスクを低減するため有利である。はんだ停止層はまた、絶縁層上、及び／又は、任意で、金属層６Ａ，６Ｂ及び絶縁層５により被覆されていない半導体積層体の表面領域、特に凹部４の基面４０１の領域に配置することが可能である。

図１１はオプトエレクトロニック半導体チップの第３の例示的な実施形態を示す。第３の例示的な実施形態に係る半導体チップは、凹部４が金属層６Ａ，６Ｂにより完全に充填されている事実により、第２の例示的な実施形態に係る半導体チップと相違する。

基面４０１の一部の領域から絶縁層５を除去するために構造化されたマスキング層を使用する場合、本例示的な実施形態の場合、絶縁層５は金属層６Ａ，６Ｂの成膜前に除去される。金属層６Ａ，６Ｂを凹部４の領域上に横方向に画定するために、更なる構造化されたマスキング層を使用して金属層６Ａ，６Ｂを成膜することが可能である。

金属電流分配層６Ｂの一部（本ケースの場合、環状部分）は、半導体積層体２を超えて後面１１０方向に突出する。また、金属層６Ａ，６Ｂが凹部４を完全に充填することが考えられるが、金属層６Ａ，６Ｂは後面１１０方向に半導体積層体２、第１の接触層３又は絶縁層５を超えて突出しない。

本第３の実施形態に係る半導体チップの場合、半導体ボディ１の後面１１０は、はんだ停止層９により全面被覆されており、第２の実施形態に係る半導体チップにおいて上述したとおり、後面１１０の平面図において、はんだ停止層９は支持プレート７と重なる。特に、はんだ停止層９は半導体ボディ１の後面全面上に配置される。

図１２は第４の実施形態に係るオプトエレクトロニック半導体チップの境界領域の模式的断面図である。

本半導体チップは、後面１１０から前面１２０方向に第１の導電層（特に、ｐ型導電層２１）、活性層２２，及び、第２の導電層（特に、ｎ型導電層２３）を含む活性半導体積層体２を有する半導体ボディ１を含む。半導体ボディ１はまた、それぞれ図１〜５及び図８〜９と共に第１の実施形態及び第２の実施形態で説明したとおり、凹部４を含むことが好ましい。

本例示的な実施形態の場合、ｎ型導電層２３はｐ型導電層２１及び活性層２２を超えて横方向に突出する。これにより、ｎ型導電層２３は、半導体積層体２の外周を横方向に囲む溝１０を支持プレート７と共に形成する。溝１０は、はんだ８により充填されている。

溝１０の領域内において、半導体積層体２（特に、ｐ型導電層２１及び活性層２２）はパッシベーション層５’により被覆される。半導体積層体２が、少なくとも部分的に絶縁層５で裏打ちされた凹部４を含む場合、絶縁層５及びパッシベーション層５’は、１つの同一層の部分領域を構成しうる。

溝１０の深さＨ４１（すなわち、後面１１０から前面１２０方向の長さ）は出来るだけ小さいことが好ましく、それにより、はんだ８により充填される体積が比較的小さくなる。しかしながら、深さＨ４１は、溝１０が後面１１０から前面１２０方向に活性層２２を超えて延在するように選択される。特に、溝１０の深さＨ４１は凹部４の第１の部分４１の深さＨ４１と同じである。

本例示的な実施形態の場合、パッシベーション層５’は半導体積層体２を超えて横方向に突出する。同様に、支持プレート７は半導体積層体２を超えて横方向に突出し、その結果、前面１２０の平面図において、支持プレート７の境界領域には半導体積層体が存在しない。

本ケースの場合、パッシベーション層５’は支持プレート７の境界領域７１０の全面上に延在する。これにより、溝１０は半導体積層体２を超えて横方向に延在し、支持プレート７の境界領域７１０において支持プレート７及びパッシベーション層５’により画定される。本ケースの場合、溝１０は支持プレート７の横方向端部７０２にまで延在する。

図１３は第５の例示的な実施形態に係るオプトエレクトロニック半導体チップの境界領域の模式的断面図である。図１２に示す例示的な実施形態と異なり、図１３に示す例示的な実施形態に係る半導体チップでは、パッシベーション層５’は、まず、支持プレート７の中央領域７２０から境界領域７１０方向に向かう部分において、前面１２０に向かって支持プレート７から離れる方向に延在して、支持プレート７と半導体積層体２との間に溝を形成する。次いで、パッシベーション層５’は、支持プレートの中央領域７２０から境界領域７１０方向に向かう更に進んだ部分において、半導体積層体２の横側に、後面１１０方向へ支持プレート７に向かって再度延在する。このように、本例示的な実施形態の場合、溝１０は半導体積層体２を超えて横方向に延在するが、支持プレート７の横方向端部７０２までは延在せず、支持プレート７の境界領域７１０の一部領域上にのみ延在する。

本発明は、説明として参照した上述の例示的な実施形態に限定されるものではなく、各新規な特徴及び特徴の各組合を、当該特徴又は組合が例示的な実施形態又は特許請求の範囲に明示的に記載されていない場合であっても、含むものである。本特許出願は、独国特許出願第１０２００９０２３８４９．２号の優先権を主張するものであり、その開示内容は本願に援用する。

Claims (15)

1. オプトエレクトロニック半導体ボディ（１）であって、
   −電磁放射を出射及び／又は入射するための前面（１２０）と、
   −前記前面（１２０）の反対側に位置し、支持プレート（７）上に前記オプトエレクトロニック半導体ボディ（１）を設置するための後面（１１０）と、
   −前記後面（１１０）から前記前面（１２０）の方向に、順に、第１の導電層（２１）、活性層（２２）、及び、第２の導電層（２３）を有する活性半導体積層体（２）と、を有し、
   −前記半導体積層体（２）は、前記後面（１１０）から前記半導体積層体（２）内へ延在する少なくとも１つの凹部（４）を有し；
   −前記凹部（４）は、前記第１の導電層（２１）及び前記活性層（２２）を貫通して前記第２の導電層（２３）内へ延在する第１の部分（４１）を有し、且つ、前記第２の導電層（２３）内において基面（４１１）を有し；
   −前記凹部（４）は開口部（４２０）を有する第２の部分（４２）を有し、前記開口部（４２０）は、前記後面（１１０）の平面図において、前記第１の部分（４１）の前記基面（４１１）の外形により完全に囲まれており、
   前記第２の部分（４２）は、前記開口部（４２０）を出発点として、前記前面（１２０）の方向に少なくとも前記第２の導電層（２３）内に延在する、オプトエレクトロニック半導体ボディ（１）。
2. 前記第２の部分（４２）の前記開口部（４２０）は、前記第１の部分（４１）の前記基面（４１１）内に含まれ、
   前記第２の部分（４２）は前記第２の導電層（２３）内に完全に延在する、請求項１に記載のオプトエレクトロニック半導体ボディ（１）。
3. 前記第１の部分（４１）は、前記第２の部分（４２）の前記開口部（４２０）の周囲に延在するトレンチとして形成され、
   前記第２の部分（４２）は、前記第１の導電層（２１）及び前記活性層（２２）を貫通して前記第２の導電層（２３）内に延在する、請求項１に記載のオプトエレクトロニック半導体ボディ（１）。
4. 前記第１の部分（４１）の側面（４１２，４１２Ａ，４１２Ｂ，４１２Ｃ，４１２Ｄ）は、前記半導体積層体（２）の主延伸平面に対して斜めに延在する、請求項１〜３のいずれか一項に記載のオプトエレクトロニック半導体ボディ（１）。
5. 前記第２の部分（４２）は、少なくとも部分的に金属層（６Ａ，６Ｂ）により充填される、請求項１〜４のいずれか一項に記載のオプトエレクトロニック半導体ボディ（１）。
6. 前記第１の部分（４１）の表面は、少なくとも部分的に絶縁層（５）により被覆され、
   前記第２の部分（４２）の表面には絶縁層が存在しない、請求項１〜５のいずれか一項に記載のオプトエレクトロニック半導体ボディ（１）。
7. 前記第２の部分（４２）の前記開口部（４２０）の全外周を囲む、前記第１の部分（４１）の前記基面（４１１）の領域の最小横方向長さは１μｍ以上である、請求項１〜６のいずれか一項に記載のオプトエレクトロニック半導体ボディ（１）。
8. 支持プレート（７）と、
   後面（１１０）が前記支持プレート（７）と対向し、且つ、はんだ（８）により前記支持プレート（７）に接着された請求項１〜７のいずれか一項に記載のオプトエレクトロニック半導体ボディ（１）と、を有し、
   前記はんだ（８）は前記凹部（４）の少なくとも前記第１の部分（４１）を充填する、オプトエレクトロニック半導体チップ（１）。
9. 支持プレート（７）と、オプトエレクトロニック半導体ボディ（１）とを有し、
   前記オプトエレクトロニック半導体ボディ（１）は、
   −電磁放射を出射及び／又は入射するための前面（１２０）と、
   −前記前面（１２０）の反対側に位置し、前記支持プレート（７）に対向し、はんだ（８）により前記支持プレート（７）に接着された後面（１１０）と、
   −前記後面（１１０）から前記前面（１２０）の方向に、順に、第１の導電層（２１）、活性層（２２）、及び、第２の導電層（２３）を有し、また、前記後面（１１０）から活性半導体積層体（２）内へ延在し、且つ、前記第１の導電層（２１）及び前記活性層（２２）を貫通して前記第２の導電層（２３）内へ延在する少なくとも１つの凹部（４）を有する活性半導体積層体（２）と、を有し、
   前記凹部（４）は、前記凹部（４）の前面側基面（４０１）から、体積の少なくとも１／３が前記はんだ（８）とは異なる材料からなる金属層（６Ａ，６Ｂ）により充填される、オプトエレクトロニック半導体チップ。
10. 前記後面（１１０）の平面図において、前記金属層（６Ａ，６Ｂ）は前記前面側基面（４０１）の領域の一部を被覆し、
    前記金属層（６Ａ，６Ｂ）の外周を囲む前記凹部（４）の領域は前記はんだ（８）により充填される、請求項９に記載のオプトエレクトロニック半導体チップ。
11. 前記金属層（６Ａ，６Ｂ）は、前記半導体積層体（２）を超えて前記後面（１１０）の方向に突出する、請求項９又は１０に記載のオプトエレクトロニック半導体チップ。
12. はんだ停止層（９）が前記金属層（６Ａ，６Ｂ）と前記はんだ（８）との間に配置される、請求項９〜１１のいずれか一項に記載のオプトエレクトロニック半導体チップ。
13. 前記第２の導電層（２３）は、前記活性層（２２）及び前記第１の導電層（２１）を超えて横方向に突出し、その結果、前記第２の導電層（２３）は、前記半導体積層体（２）の外周を囲み、前記活性層（２２）の前記主延伸平面が延在し、且つ、前記はんだ（８）で充填された溝（１０）を前記支持プレート（７）と共に形成する、請求項８〜１２のいずれか一項に記載のオプトエレクトロニック半導体チップ。
14. 前記前面（１２０）から前記後面（１１０）方向における前記溝（１０）の長さは５００ｎｍ以下である、請求項１３に記載のオプトエレクトロニック半導体チップ。
15. 前記支持プレート（７）の境界領域（７１０）は、前記半導体積層体（２）を超えて横方向に突出し、
    前記半導体積層体（２）の表面領域には、少なくとも前記溝（１０）の領域内において、パッシベーション層（５’）が設けられ、
    前記パッシベーション層（５’）は、前記はんだ（８）により充填された前記溝（１０）が前記半導体積層体（２）を超えて横方向に延在するように、前記支持プレート（７）の前記境界領域（７１０）の少なくとも一部の上方に前記半導体積層体（２）から横方向に延在する、請求項１３又は１４に記載のオプトエレクトロニック半導体チップ。
    

Images