CN102460742A - 光电子半导体本体或光电子半导体芯片的能用于高电流的接触 - Google Patents
光电子半导体本体或光电子半导体芯片的能用于高电流的接触 Download PDFInfo
- Publication number
- CN102460742A CN102460742A CN2010800248011A CN201080024801A CN102460742A CN 102460742 A CN102460742 A CN 102460742A CN 2010800248011 A CN2010800248011 A CN 2010800248011A CN 201080024801 A CN201080024801 A CN 201080024801A CN 102460742 A CN102460742 A CN 102460742A
- Authority
- CN
- China
- Prior art keywords
- layer
- section
- recess
- opto
- conductive type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 223
- 230000005693 optoelectronics Effects 0.000 title claims abstract description 60
- 230000005670 electromagnetic radiation Effects 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 139
- 239000002184 metal Substances 0.000 claims description 139
- 238000009413 insulation Methods 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 13
- 229910000679 solder Inorganic materials 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000034 method Methods 0.000 description 25
- 238000009826 distribution Methods 0.000 description 7
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 6
- 229910052709 silver Inorganic materials 0.000 description 6
- 239000004332 silver Substances 0.000 description 6
- 230000002349 favourable effect Effects 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 230000005855 radiation Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005352 clarification Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 210000003127 knee Anatomy 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Devices (AREA)
- Led Device Packages (AREA)
Abstract
本申请涉及一种光电子半导体本体(1)，其具有前侧(120)、与前侧(120)对置的后侧(110)和有源半导体层序列(2)，其中所述前侧设置用于发射和/或接收电磁辐射，其中所述后侧设置用于施加到支承板(7)上，其中所述有源半导体层序列在从后侧(110)到前侧(120)的方向中按如下顺序具有：第一导电类型层(21)、有源层(22)和第二导电类型层(23)。本申请还涉及一种具有这种半导体本体(1)的半导体芯片。
Description
技术领域
本申请涉及一种光电子半导体本体和一种具有光电子半导体本体的光电子半导体芯片。
背景技术
已知光电子半导体本体，其包括具有p导电层、发射辐射的有源层和n导电层的半导体层序列，其中盲孔穿过p导电层和有源层延伸到n导电层中，n导电层可以穿过所述盲孔来电连接。如果该半导体本体借助于焊接金属施加到支承板上，则存在焊接金属不完全地填入盲孔的危险，而是在半导体本体和支承板之间保留空腔。因而，半导体芯片会效率降低或完全不可用。
发明内容
本申请的目的是，提出一种半导体本体和一种半导体芯片，其中降低了上述危险。
该目的尤其通过根据独立专利权利要求所述的半导体本体和半导体芯片实现。用于半导体本体和半导体芯片的有利的改进方案和扩展方案的示例分别在从属权利要求中给出。权利要求的公开内容在此明确地通过引用结合到说明书中。
说明了一种光电子半导体本体。光电子半导体本体具有前侧，所述前侧设置用于发射和/或接收电磁辐射。此外，所述光电子半导体本体具有与其前侧对置的后侧，所述后侧尤其设置用于施加到支承板上。
半导体本体具有有源的半导体层序列，其尤其是无机的、优选外延的半导体层的序列。有源的半导体层序列设置用于发射和/或用于接收尤其是红外的、可见的和/或紫外光的电磁辐射。
有源半导体层序列在从后侧到前侧的方向中按如下顺序具有：例如为p导电层的第一导电类型层、有源层和例如为n导电层的第二导电类型层。有源层以适宜的方式包含pn结、双异质结构、单量子阱结构或多量子阱结构用于辐射产生和/或用于辐射探测。
在至少一个扩展方案中，半导体层序列具有至少一个凹处，所述凹处从后侧出发延伸到半导体层序列中。半导体层序列优选具有多个这种凹处。
在一个优选的扩展方案中，凹处具有第一区段，所述第一区段穿过第一导电类型层和有源层延伸至第二导电类型层中。第一区段具有底面，所述底面设置在第二导电类型层中。第一区段尤其包含凹处的后侧的、邻接半导体层序列的后侧主面的边缘区域。例如，第一区段的开口包含在后侧的主面中。
在至少一个另外的扩展方案中，凹处附加地包含第二区段。第二区段具有开口，所述开口以俯视半导体本体的后侧来看完全地被第一区段的底面的外轮廓围绕。从第二区段的开口出发，第二区段朝着半导体本体的前侧延伸。第二区段尤其至少在第二导电类型层中延伸。在一个优选的扩展方案中，第二区段具有底面，所述底面设置在第二导电类型层中。
在至少一个扩展方案中，凹处的前侧的底面、优选为第二区段的底面，至少局部地用金属层遮盖。“金属层”的概念结合本申请理解为层或层序列，其包含至少一种金属和/或至少两种金属的合金或者由其组成。例如，金属层是银层或由银层和金层组成的层序列，其中银层尤其临近半导体层序列并且金层以背离半导体层序列的方向跟随银层。
金属层例如导电地与第二导电类型层连接。尤其，金属层设置为从后侧出发穿过凹处电连接第二导电类型层。
在一个改进方案中，至少部分地用金属层填充凹处的第二区段。例如，完全地用金属层填充第二区段。
在该改进方案的一个变型方案中，金属朝着后侧突出于第二区段的开口。例如，其柱状地伸入到第一区段中。在这种情况下，金属尤其设置在第一区段的中间区域中，而环绕、尤其完全环绕中间区域的边缘区域没有金属。
在一个适宜的扩展方案中，第一区段的表面至少局部地涂层有电绝缘层，例如涂层有例如SiO2层或如Si3N4层的氮化硅层的介电层。优选的是，第一区段的表面至少在第一导电类型层和有源层的区域中涂层有电绝缘层。以这种方式降低了有源层短路的危险。在另一适宜的扩展方案中，第二区段的表面(或至少第二区段的底面或底面的一部分)没有电绝缘层。
根据至少一个方面，第一区段的底面具有从俯视后侧来看完全环绕第二区段的开口的区域，所述区域具有大于或等于1μm、优选大于或等于2μm的横向延展。在另一扩展方案中，第一区段的底面的外轮廓围绕如下区域，所述区域的面积至少比第二区段的开口面积大四分之一。优选的是，被第一区段的底面的外轮廓所围绕的区域的面积是第二区段的开口面积的至少两倍。
在另一扩展方案中，第一区段具有小于或等于500nm的深度、例如在200nm至400nm之间的深度，其中包括边界值。第二区段例如具有大于或等于1μm的深度。在又一扩展方案中，第二区段的开口的最大横向延展小于或等于第一区段的开口的外轮廓的最大横向延展的四分之三。例如，第一区段的开口的外轮廓的最大横向延展大于或等于50μm。第二区段的开口的最大横向延展例如小于或等于30μm。
根据本申请的至少一个方面，说明一种光电子半导体本体，其中用金属层填充凹处容积的至少三分之一。金属层从凹处的前侧的底面或者从第二区段的底面起朝着后侧伸展。
在一个扩展方案中，以俯视后侧来看，金属层遮盖前侧的底面的例如中间区域的部分区域。凹处尤其具有环绕金属层的区域，所述区域没有金属层。
在另一扩展方案中，金属层朝着后侧突出于半导体层序列。例如，以俯视后侧看，金属层的边缘区域，尤其是金属层的环绕的边缘区域突出于凹处。金属层的中间区域例如并不突出于半导体层序列。
在半导体本体的一个有利的扩展方案中，第二区段的开口包含在第一区段的底面中。在该实施形式中，第二区段优选完全地在第二导电类型层内延伸。
在一个替代的实施形式中，第一区段构建为沟槽，所述沟槽围绕着第二区段的开口延伸。在该扩展方案中，第二区段优选穿过第一导电类型层和穿过有源层延伸到第二导电类型层中。
以俯视后侧来看，第一区段尤其完全地围绕半导体层序列的区域，所述区域具有中间区域和完全地围绕中间区域的边缘区域。第一区段为沟槽——换言之：沟道——，所述沟槽包含在边缘区域中并且完全地围绕中间区域。第二区段的开口尤其设置在中间区域内。
在另一扩展方案中，凹处，尤其是凹处的第一区段具有倾斜于半导体层序列的主伸展平面延伸的侧面。换言之，侧面关于主伸展平面斜置。
“倾斜的”或“斜置的”延伸结合本申请理解为，在至少一个断面中，在侧面和主伸展平面之间的角小于90°，其中以侧面的点上的表面法线以及主伸展平面上的法线向量张开所述断面。该角尤其小于60°，例如为大约45°。斜置尤其构建为使得凹处在从后侧到前侧的方向中逐渐变细。
侧面例如是完全环绕凹处的侧面。可替代地，凹处还可以具有多个侧面(例如当其具有矩形的轮廓时)，所述多个侧面共同形成凹处的横向边界。这些侧面中的至少一个、优选每个例如至少在第一区段的区域中倾斜于半导体层序列的主伸展平面延伸。
例如，在第一区段的区域中的一个或多个侧面为截锥或截棱锥。借助于这种斜置地延伸的侧面可以使以电绝缘层可靠地遮盖有源层变得容易，使得有源层短路的危险特别小。
在一个优选的改进方案中，第一区段的一个或多个侧面比第二区段的一个或多个侧面更平地延展。第二区段的一个或多个侧面尤其垂直于或至少近似垂直于半导体层序列的主伸展平面延伸。例如，在至少一个断面中、优选在全部断面中，在侧面和主伸展平面之间的角大于或等于70°、例如大于或等于80°，所述断面由侧面的点、尤其任意一点上的表面法线以及主伸展平面上的法线向量张开。
在另一扩展方案中，以俯视后侧来看，凹处具有十字形的横截面或者星形的横截面。在这种造型中，前侧底面的面积、尤其是相比较于第二区段的底面，可以有利地实现凹处的特别小的容积。
在一个改进方案中，半导体本体具有多个带有十字形或星形横截面的凹处，其例如是设置在假设的格栅、例如矩形或方形的格栅的格栅点上。在一个改进方案中，在两个、尤其是在每两个十字形或星形的凹处之间设置条形的凹处。尤其以俯视后侧来看，“条形的”凹处在两个彼此垂直的方向中具有最大的横向延展，这些横向延展以大于或等于2的系数、例如以大于或等于5的系数相区别。
根据本申请的另一方面，说明了一种光电子半导体芯片，其如上面所描述那样具有带有一个或多个凹处的光电子半导体本体。
附加地，在一个扩展方案中，半导体芯片具有支承板，所述支承板例如包含Si或Ge或由其组成。在这种情况下，半导体本体的后侧优选朝向支承板。
在一个扩展方案中，半导体本体借助于焊接金属固定在支承板上。焊接金属尤其填入凹处。例如，焊接金属至少填入凹处的第一区段。优选的是，焊接金属不同于金属层的材料。例如AuSn、AuIn或In用作焊接金属。
焊接金属“填入”凹处/第一区段尤其表示，被凹处/第一区段围绕的区域填充有焊接金属，尤其是完全填充，只要该区域没有电绝缘层和金属层。因此，在其中凹处、尤其是凹处的第二区段包括金属层，和/或凹处、尤其是凹处的第一区段包含电绝缘层的扩展方案中，这尤其理解为焊接金属填入凹处的没有金属层和/或电绝缘层的区域，例如在其中金属层遮盖凹处的前侧的底面的部分区域的扩展方案中，用焊接金属填充凹处的环绕金属层的区域。
在根据本申请的半导体本体中，凹处的容积，尤其是凹处的没有金属层的容积有利地特别小。例如所述容积为1000μm3或更小，尤其为500μm3或更小。例如所述容积在300μm3和500μm3之间，其中包括边界值。以这种方式尤其降低下述危险，即在半导体芯片的制造中，空腔保留在凹处中，所述空腔没有用焊接金属来填充。因此，尤其还降低半导体芯片效率降低和不可用的危险。
在另一有利的扩展方案中，在金属层和焊接金属之间设置有阻焊层，其例如包含TiWN。阻焊层尤其设置为降低或阻止焊接金属与金属层混合。在一个改进方案中，阻焊层至少设置在凹处的整个表面上并且尤其完全地设置在半导体本体的后侧的主面上。
根据本申请的另一方面，在半导体本体中，第二导电类型层侧向地突出于有源层和第一导电类型层。第二导电类型层尤其形成横向地环绕半导体层序列的突出部。
优选的是，在半导体芯片中，第二导电类型层以这种方式连同支承板一起形成环绕半导体层序列的槽部，有源层的主伸展平面穿过所述槽部延伸。在一个扩展方案中，槽部填充有焊接金属。优选的是，槽部在从前侧到后侧的方向中的延展小于或等于500nm。在这种延展中，在槽部内的形成没有焊接金属的空腔的危险有利地特别小。
在一个扩展方案中，半导体层序列的表面区域至少在槽部的区域中设有钝化层。钝化层尤其设置在半导体层序列和焊接金属之间。在这种半导体芯片中，有源层在半导体本体施加到支承板上之后有利地被特别良好地保护。例如，在后续的工艺(用于制造半导体芯片的步骤，例如将台面刻蚀到半导体层序列中)中有利地不必暴露有源层。
在半导体芯片的扩展方案中，支承板的边缘区域侧向地突出于半导体层序列。尤其，钝化层在半导体层序列侧至少在支承板的边缘区域的一部分上伸展，使得用焊接金属填充的槽部侧向地延长超过半导体层序列。
在一个改进方案中，钝化层在从支承板的中间区域到棱边的方向中为了形成槽部首先朝着背离支承板的前侧延伸并且随后又朝着支承板延伸。优选的是，钝化层在从支承板的由半导体层序列所覆盖的中间区域到棱边的方向上首先在中间区域中为了形成槽部而朝着背离支承板的前侧延伸并且随后在支承板的边缘区域中又朝着支承板延伸。槽部以这种方式在横向上在边缘区域的部分段上伸展，但是优选地并未达到支承衬底的棱边。以这种方式，槽部的待用焊接金属填充的容积有利地特别小。
根据本申请的另一方面，说明了一种用于制造半导体芯片的方法。
在方法的一个优选扩展方案中，所提供的光电子半导体本体包括在具有半导体层序列的半导体晶片中，所述晶片在下面的方法步骤中划分成多个半导体本体，例如借助于台面的刻蚀来划分。支承板例如包括在支承板晶片中，所述支承板晶片在下面的方法步骤中划分成单个的支承板，例如借助于激光分割来划分。下面借助半导体本体和支承板说明该方法。替代其地，还可以分别使用半导体晶片和/或支承板晶片。
在该方法的第一步骤中，提供光电子半导体本体和支承板。
半导体本体的后侧或支承板的面在另一、尤其后续的方法步骤中设有焊接金属。可替代的是，半导体本体的后侧可以设有焊接金属的第一组成部分并且支承板的面可以设有焊接金属的第二组成部分。
在后续的方法步骤中，将半导体本体设置在支承板上，使得其后侧朝向支承板并且焊接金属或者焊接金属的第一和第二组成部分设置在半导体本体和支承板之间。
在该方法的一个扩展方案中，在将半导体本体设置在支承板上之前，用由不同于焊接金属的材料组成的金属层至少部分地填充凹处或者凹处的第一区段。
在接下来的方法步骤中，建立在半导体本体和支承板之间的机械稳定的连接，其中熔融焊接金属。在该方法步骤中，焊接金属填入半导体本体中的一个或多个凹处。如果将焊接金属的第一组成部分施加到半导体本体上并且将焊接金属的第二组成部分施加到支承板上，则在该方法步骤中，两个组成部分尤其混合成焊接金属。
附图说明
从下面的、结合图1至13所阐明的示例性实施例中得出半导体本体、半导体芯片和方法的其他的优点以及有利的扩展方案和改进方案。
其中：
图1示出了在用于半导体本体制造的方法的示例实施例的第一阶段中穿过光电子半导体本体的示意横截面，
图2示出了在该方法的第二阶段中穿过半导体本体的示意横截面，
图3示出了在该方法的第三阶段中穿过半导体本体的示意横截面，
图4示出了在该方法的第四阶段中穿过半导体本体的示意横截面，
图5示出了在该方法的第五阶段中穿过半导体本体的示意横截面，
图6示出了根据第一实施例的光电子半导体芯片，
图7A、7B和7C以半导体本体的后侧的剖面的俯视图示出了在根据第一实施例的光电子半导体本体的半导体层序列中的凹处的示例实施例，
图8示出了穿过根据第二实施例的光电子半导体本体的示意横截面，
图9示出了根据第二示例实施例的光电子半导体本体的后侧的剖面的示意俯视图，
图10示出了穿过根据第二示例实施例的光电子半导体芯片的示意横截面，
图11示出了穿过根据第三示例实施例的光电子半导体芯片的示意横截面，
图12示出了穿过根据第四示例实施例的光电子半导体芯片的示意横截面，以及
图13示出穿过根据第五示例实施例的光电子半导体芯片的示意横截面。
在实施例和附图中，相似的或作用相似的元件设有相同的附图标记。附图和在附图中示出的元件相互之间的大小关系不应视为合乎比例的。相反地，为了更好的可示出性和/或为了更好的理解，可以夸大地示出各个元件、例如层。
具体实施方式
图1示出了在用于光电子半导体本体的制造的方法的示例性实施例的第一阶段中穿过根据第一示例实施例的光电子半导体本体的示意横截面。
光电子半导体本体1具有有源半导体层序列2。有源半导体层序列2包含当前为p导电层21的第一导电类型层。此外，半导体层序列2包含有源层22，其例如具有用于辐射产生的多量子阱结构。半导体层序列2附加地包含当前为n导电层23的第二导电类型层。
p导电层21、有源层22和n导电层23以该顺序从半导体本体1的后侧110到前侧120彼此相继。根据该第一示例性实施例，光电子半导体本体1设置用于从其前侧120发射可见光。也可能的是，交换n侧和p侧，使得在从后侧110到前侧120的方向中n导电层、有源层和p导电层以该顺序彼此相继。
n导电层23当前具有包含第一浓度的n掺杂材料的可选的第一区域231和包含第二浓度的n掺杂材料的可选的第二区域232。第一区域231设置在有源层22和第二区域232之间。第二浓度大于第一浓度。特别的是，第二浓度是第一浓度的至少五倍。例如，第一浓度为在0至5×1018原子每立方厘米之间，其中包括边界值。第二浓度优选大于或等于5×1018原子每立方厘米，尤其优选大于或等于1×1019原子每立方厘米。
在半导体层序列2的后侧的主面101上施加金属的第一接触层3。金属的第一接触层当前为p接触层3。
以结构化的方式施加或者在施加之后结构化p接触层3，使得其具有多个凹进部30，在图1中示出其中的一个。
图2示出了该方法的第二阶段，在其之后，在一个方法步骤中在p接触层3的凹进部30的区域中制造在半导体层序列2中的凹处4。在图2的实施例中，在该方法步骤中在凹进部30的中间区域中去除半导体层序列的材料，以便制造凹处4，而在凹进部30的边缘区域中并未去除半导体层序列2的材料，使得边缘区域并未被凹处4接触。
可替代的是，凹处4横向地在凹进部30的整个区域上伸展。这例如在如下情况是有利的：p接触层3在施加到半导体层序列2上之后才设有凹进部30。在这种情况下，例如用于制造凹进部30而施加到p接触层3上的掩膜层也可以用作为用于制造凹处4的掩膜层。例如掩膜层为光刻胶层并且p接触层3的结构化和/或凹处4的制造包括光刻步骤。
凹处4的第一区段41从后侧110开始伸入到半导体层序列2中。第一区段完全地穿透p导电层21和有源层22并且延伸到n导电层23中，尤其延伸到n导电层23的第一区域231中。
在n导电层23中或在其第一区域231中，凹处4的第一区段41以底面411结束。侧面412A、412B、412C和412D侧向地形成第一区段41的边界，这些侧面横向完全围绕底面411。
变型方案的一个示例是具有矩形或者方形的基面的第一区段41，在所述变型方案中第一区段41具有四个侧面412A、412B、412C和412D。侧面412A、412B、412C和412D于是为截棱锥的外壳面。
然而，如图7A在根据第一实例的半导体本体1的后侧110的剖面的俯视图中示意性地示出那样，凹处4当前以十字的形式构建。
侧面412A、412B、412C和412D当前在俯视图中是U形的并且分别在U的腿部上碰到临近的侧面。
图7B以俯视半导体本体1的后侧110的剖面示出了另一变型方案，其中凹处具有星形的横截面。在该变型方案中，凹处具有多于四个侧面。凹处尤其在星的每个尖角具有两个侧面。
按照造型，可替代的是，第一区段41还可以具有唯一的侧面412，所述侧面完全地围绕底面412并且尤其环形地构建。具有唯一的侧面412的变型方案的示例是具有圆形或者椭圆形的基面的第一区段41。侧面412于是例如为截锥的外壳面。
图7C以半导体本体1的后侧110的示意性俯视图示出了半导体本体1的另一变型方案。在该变型方案中，半导体本体具有多个带有十字形横截面的凹处4B，所述凹处设置在假设的矩形或方形格栅的格栅点上。在每两个十字形的凹处4B之间设置有带状的凹处4A。
在当前的实施例中，第一区段41的侧面412A、412B、412C和412D倾斜于半导体层序列的主伸展平面延伸。主伸展平面尤其是下述的平面，其垂直于从半导体层序列2的后侧的主面101到前侧的主面102的距离向量。主伸展平面尤其平行于半导体层序列2的后侧的主面101和/或平行于前侧的主面102。
侧面412A-412D的这种倾斜的延伸例如可以通过掩膜层的侧壁被倒圆的方式来实现，其中借助所述掩膜层制造第一区段。这尤其可以在光刻胶层中通过如下方式实现：在光刻步骤之后，为了光刻胶层的结构化而加热光刻胶层。
图3示出该方法的后续的、第三阶段中的光电子半导体本体1。在该阶段中，半导体本体1的后侧110涂层有电绝缘层5。电绝缘层例如由二氧化硅或由氮化硅组成。电绝缘层5覆盖p接触层3、半导体层序列2的后侧的主面101以及凹处4的第一区段41的表面，尤其于是覆盖第一区段的底面411和侧面412A-412D。
图4示出用于制造半导体本体1的方法的后续的、第四阶段。在跟随第三阶段的方法步骤中制造凹处4的第二区段42之后，该阶段示出了半导体本体1。
第二区段42具有开口420，其当前被包含在第一区段41的底面411中。凹处4的第二区段42从开口420出发朝着半导体本体的前侧120延伸。
第二区段并不朝着前侧120完全穿透半导体层序列2，而是在n导电层23内结束。第二区段42当前在n在导电层23的第二区域232内以该第二区段的底面421结束。第二区段42当前完全地在n导电层内、即在第二导电类型层23内延伸。
在后侧110的俯视图中，第二区段的开口420完全被第一区段41的底面411的外轮廓围绕。侧面422A、422B、422C和422D或者侧面422优选垂直于或者近似垂直于半导体本体1的主伸展平面延伸。尤其是，所述侧面与主伸展平面所成的角比第一区段41的侧面412A-412D或者侧面412与主伸展平面所成的角更大。
侧面422或侧面422A、422B、422C和422D被电绝缘层5覆盖。
在后侧110的俯视图中，开口420的面积小于由第一区段41的外轮廓所围绕的区域的面积。优选的是，以到半导体本体1的主伸展平面的投影，开口420的面积最多为由第一区段41的外轮廓所围绕的区域的面积的一半。
图5示出在后续的、第五阶段中的光电子半导体本体1。在该阶段中，半导体本体1根据第一实施例尤其制成。
在第五阶段中，用金属层6A、6B填充凹处4的第二区段42。
例如，为了制造第二区段42，施加结构化的掩膜层并且穿过掩膜层移除电绝缘层5和半导体层序列2，例如借助干法刻蚀来移除。在一个扩展方案中，该掩膜层还用作为用于沉积金属层6A、6B的掩膜层。于是可以以简单的方式实现金属层6A、6B关于第二区段42的特别精确的定位。
金属层当前由完全遮盖第二区段42的表面的反射器层6A组成。可替代的是，金属的反射器层6A还可以仅施加在第二区段的底面421上或仅施加到底面421的部分区域上。
换言之，金属的反射器层6A尤其设置在第二区段42的边缘区域中，而第二区段42的中间区域没有金属的反射器层。中间区域填充有金属的电流分配层6B。电流分配层可以可选地略去。
金属的反射器层6A优选包含具有大的反射系数的金属或合金。例如，金属的反射器层6A由银组成。金属的电流分配层6B可以由与金属的反射器层6A相同的金属组成。该电流分配层还可以具有另一种金属或另一种合金。例如，金属的电流分配层6B由金或银组成。
金属层6A、6B不必完全地填充第二区段42。可替代的是，该金属层还可以完全地填充第二区段42并且朝着后侧110突出于第二区段的开口420并且伸入到第一区段41中。这在图5中使用虚线来表示。例如，金属层6A、6B柱状地伸入到第一区段41中，使得该金属层填充第一区段41的中间区域并且第一区段41的环绕中间区域的边缘区域没有金属层。
图6以示意的横截面图示出了光电子半导体芯片的第一实施例。
光电子半导体芯片包含光电子半导体本体1，当前例如为根据第一实施例的光电子半导体本体1，如其在图5中所示。附加地，半导体芯片包含例如由Ge或Si组成的支承板7。
半导体本体1以其后侧110借助于焊接金属8固定在支承板7上。焊接金属填充凹处8。换言之，以焊剂金属8填充、尤其完全填充凹处4的没有金属层6A、6B和电绝缘层5的区域。
如结合图5阐明那样，如果金属层6A、6B伸展超过凹处4的第二区段的开口420而到第一区段41之中，则焊接金属尤其填充第一区段41的边缘区域。如果第二区段42并未完全地由金属层6A、6B所填充，则同样以焊接金属填充第二区段的没有金属层6A、6B的区域42。在当前的实施例中，凹处4的暴露的、填充有焊接金属的区域具有小于或等于500μm3的容积。例如在500μm3至300μm3之间，其中包括边界值。
图8示出了穿过根据第二实施例的光电子半导体本体的示意横截面。图9示出了根据第二实施例的半导体本体的剖面的、到该半导体本体的后侧110上的示意俯视图。
不同于第一实施例，在根据第二实施例的半导体本体1中，凹处4的第二区段42并未从第一区段41的底面411出发朝着前侧120伸展到半导体层序列2中。相反地，在半导体本体1的后侧110的俯视图中，凹处4的第一区段41和第二区段42并未交叠。
代替的是，第一区段41环形地围绕第二区段42延伸。第一区段41具有沟槽的形状，所述沟槽在后侧110的俯视图中完全围绕第二区段42。
在后侧110的俯视图中，第一区段41的外轮廓以这种方式围绕半导体层序列2的区域200。区域200具有边缘区域210，凹处4的第一区段41设置在所述边缘区域中。边缘区域210完全地围绕区域200的设置有第二区段42的中间区域220。
在当前的实施例中，第二区段42从半导体层序列2的第一主面101中的开口420穿过第一导电类型层21和穿过有源层22延伸到第二导电类型层23中。所述开口尤其穿过第二导电类型层23的第一区域231延伸至第二导电类型层23的强烈掺杂的第二区域232中。
当前，借助反射的金属层6A覆盖第二区段42的表面。该金属层在被第一区段41的外轮廓围绕的区域200的中间区域220中短路有源层22。然而，有源层22的设置在中间区域220中的部分借助于第一区段41与有源层22的设置在区域200之外的部分分离。因此，有源层22在中间区域220中的短路对于半导体本体的功能性是不重要的。
如在第一实施例中那样，反射的金属层6A不必须完全地遮盖第二区段42的表面。如在第一实施例中那样，在该实施例中还可以设置，用金属层6A、6B填充第二区段42的至少前侧的部分段或完全填充整个第二区段。
在根据第一和第二实施例的半导体本体中，第一区段的深度H41尽可能小，使得在如其例如在图6中示出的那样在固定在半导体芯片的支承板7上时，用焊接金属8填充尽可能小的容积。例如第一区段41的深度H41具有在200nm和500nm之间的值，其中包括边界值。
然而，适宜的是，选择深度H41，使得有源层21被完全切断。于是有利地降低了由于金属层6A、6B引起的有源层短路、尤其在由第一区段41的外轮廓所围绕的区域200的中间区域220之外短路的危险。
第二区段的深度H42优选大于第一区段的深度H41。例如其大于或等于1μm。
图10示出了穿过根据第二实施例的光电子半导体芯片的示意横截面。图10的根据第二示例实施例的半导体芯片与第一示例实施例的半导体芯片的区别在于：半导体本体1的凹处4不具有不同成形的第一和第二区段41、42。代替的是，凹处4的当前环形环绕的侧面402作为平滑的面(即尤其没有棱边和弯曲处)从半导体层序列2的后侧的主面101伸展至凹处4的前侧的底面401。
凹处的侧面402完全地涂层有电绝缘层5。底面401的至少部分区域、当前为中间的区域没有电绝缘层5。
用当前由金属的反射器层6A和金属的电流分配层6B组成的金属层遮盖底面401的部分段。第二导电类型层23借助于金属层6A、6B穿过凹处4来电连接。
金属层从凹处4的底面401出发朝着后侧110伸展。金属层6A、6B优选填充凹处4容积的至少三分之一。凹处的剩余的容积、当前为凹处4的环绕金属层6A、6B的边缘区域用焊接金属8填充，半导体本体1借助所述焊接金属固定在支承板7上。
例如，电绝缘层5首先沉积在凹处4的整个表面上并且借助于结构化的掩膜层从底面401的部分区域移除。在一个扩展方案中，在金属层6A、6B的沉积期间可以继续使用该掩膜层，以便将金属层6A、6B沉积在底面401的中间区域上并且保持凹处4的边缘区域没有金属层6A、6B。
在金属层6A、6B和焊接金属8之间可以设置阻焊层(在图10中没有示出)。阻焊层例如由TiWN组成。阻焊层有利地降低了金属层6A、6B的材料与焊接金属8混合的危险。阻焊层还可以设置到电绝缘层上和/或必要时设置到半导体层序列的表面的没有被金属层6A、6B和电绝缘层5所覆盖的区域上，尤其是在凹处4的底面401的区域中。
图11示出光电子半导体芯片的第三实施例。半导体芯片的第三实施例与半导体芯片的第二实施例的区别在于：用金属层6A、6B完全地填充凹处4。
如果使用结构化的掩膜层，以便从底面401的部分区域移除电绝缘层5，则在当前的实施例中在金属层6A、6B的沉积之前移除所述掩膜层。为了将金属层6A、6B横向地限制于凹处4的区域，金属层6A、6B的沉积可以借助另一结构化的掩膜层来进行。
金属的电流分配层6B的当前环形的部分段朝着后侧110突出于半导体层序列2。还可能的是，金属层6A、6B完全地填入凹处4，然而不朝着后侧110突出于半导体层序列2、第一接触层3或电绝缘层5。
在半导体芯片的当前第三实施例中，半导体本体1在其后侧110在全部如下位置上涂层有阻焊层9，在这些位置上半导体本体在后侧110的俯视图中与支承板7交叠，如其已经结合半导体芯片的第二实施例所描述那样。阻焊层9尤其设置在半导体本体1的整个后侧的表面上。
图12示出了根据第四实施例的光电子半导体芯片的边缘区域的示意横截面。
半导体芯片包含具有有源半导体层序列2的半导体本体1，所述半导体层序列在从后侧110到前侧120的方向中包含尤其是p导电层21的第一导电类型层、有源层22和尤其是n导电层23的第二导电类型层。如联系与图1-5或图8-9结合的半导体本体的第一实施例和第二实施例描述那样，半导体本体1优选还包含凹处4。
在当前的实施例中，n导电层23侧向地突出于p导电层21和有源层22。n导电层23连同支承板7一起以这种方式形成槽部10，所述槽部侧向地环绕半导体层序列2。用焊接金属8填充槽部10。
在槽部10的区域中，用钝化层5’覆盖半导体层序列2、尤其是p导电层21和有源层22。如果半导体层序列2包含至少部分地内衬有电绝缘层5的凹处4，则电绝缘层5和钝化层5’可以为同一层的部分区域。
槽部10的深度H41——这是该槽部从后侧110到前侧120的方向上的延展——优选尽可能小，使得焊接金属8必须填充相对小的容积。然而，选择深度使得槽部10以从后侧110到前侧120的方向延伸超过有源层22。槽部10尤其具有与凹处4的第一区段41的相同的深度H41。
在当前的实施例中，钝化层5’侧向地延伸超过半导体层序列2。支承板7同样侧向地突出于半导体层序列2，使得在前侧120的俯视图中，支承板7的边缘区域没有半导体层序列。
当前，钝化层5’在支承板7的整个边缘区域710上伸展。以这种方式，槽部10侧向地延长超过半导体层序列2并且在支承板7的边缘区域710中被支承板7和钝化层5’形成边界。当前，槽部10伸展直至支承板的侧棱边702。
图13示出穿过根据第五示例实施例的光电子半导体芯片的边缘区域的示意横截面。与图12的实施例不同，在根据图13的实施例的半导体芯片中，在从支承板7的中间区域720到边缘区域710的方向的延伸中，钝化层5’为了形成在支承板7和半导体层序列2之间的槽部而首先朝着前侧120背离支承板的延伸。在从支承板7的中间区域720到边缘区域710的方向的另一延伸中，槽部从半导体层序列2侧随后又朝着后侧110延伸，后侧110朝向支承板7。槽部10以这种方式在当前的实施例中侧向地延长超过半导体层序列2，然而，槽部并未延伸至支承板7的侧棱边702，而是仅在支承板7的边缘区域710的局部区上延伸。
本发明不通过借助实施例的说明局限于所述实施例。相反地，本发明包括任意新的特征以及特征的任意组合，即使所述特征或所述组合本身未在权利要求或实施例中明确说明。本专利申请要求德国专利申请102009023849.2的优先权，其公开内容通过引用结合于此。
Claims (15)
1.光电子半导体本体(1)具有
-前侧(120)，其设置用于发射和/或接收电磁辐射，
-与所述前侧(120)对置的后侧(110)，其设置用于施加到支承板(7)上，和
-有源半导体层序列(2)，其在从所述后侧(110)到前侧(120)的方向上按如下顺序具有：第一导电类型层(21)、有源层(22)和第二导电类型层(23)，
其中
-所述半导体层序列(2)具有至少一个凹处(4)，所述凹处从所述后侧(110)出发伸展到所述半导体层序列(2)中；
-所述凹处(4)具有第一区段(41)，所述区段穿过所述第一导电类型层(21)和所述有源层(22)延伸到所述第二导电类型层(23)中并且在所述第二导电类型层(23)中具有底面(411)；
-所述凹处(4)具有带有开口(420)的第二区段(42)，其中所述开口(420)以俯视所述后侧(110)来看被所述第一区段(41)的所述底面(411)的外轮廓完全地围绕并且所述第二区段(42)从所述开口(420)出发朝着前侧(120)延伸并且至少在所述第二导电类型层(23)中延伸。
2.根据权利要求1所述的光电子半导体本体(1)，其中所述第二区段(42)的所述开口(420)包含于所述第一区段(41)的所述底面(411)中并且所述第二区段(42)完全地在所述第二导电类型层(23)内延伸。
3.根据权利要求1所述的光电子半导体本体(1)，其中所述第一区段(41)构建为沟槽，所述沟槽围绕着所述第二区段(42)的所述开口(420)延伸，并且，所述第二区段(42)穿过所述第一导电类型层(21)和所述有源层(22)延伸到所述第二导电类型层(23)中。
4.根据上述权利要求之一所述的光电子半导体本体(1)，其中所述第一区段(41)的侧面(412，412A，412B，412C，412D)倾斜于所述半导体层序列(2)的主伸展平面延伸。
5.根据上述权利要求之一所述的光电子半导体本体(1)，其中所述第二区段(42)至少部分地用金属层(6A，6B)填充。
6.根据上述权利要求之一所述的光电子半导体本体(1)，其中所述第一区段(41)的表面至少局部地涂层有电绝缘层(5)并且所述第二区段(42)的表面没有电绝缘层。
7.根据上述权利要求之一所述的光电子半导体本体(1)，其中所述第一区段(41)的所述底面(411)的完全环绕所述第二区段(42)的所述开口(420)的区域具有大于或等于1μm的最小横向延展。
8.光电子半导体芯片(1)，包括支承板(7)和根据上述权利要求之一所述的光电子半导体本体(1)，所述光电子半导体本体的后侧(110)朝向所述支承板(7)并且借助于焊接金属(8)固定在所述支承板上，其中所述焊接金属(8)至少填入所述凹处(4)的所述第一区段(41)。
9.光电子半导体芯片，包括支承板(7)和光电子半导体本体(1)，所述光电子半导体本体具有
-前侧(120)，其设置用于发射和/或接收电磁辐射，
-与所述前侧(120)对置的后侧(110)，所述后侧朝向所述支承板(7)并且借助焊接金属(8)固定在所述支承板上，和
-有源半导体层序列(2)，其在从所述后侧(110)到前侧(120)的方向中按如下顺序具有：第一导电类型层(21)、有源层(22)和第二导电类型层(23)，并且具有至少一个凹处(4)，所述凹处从所述后侧(110)出发伸展到所述半导体层序列(2)中并且穿过所述第一导电类型层(21)和所述有源层(22)延伸到所述第二导电类型层(23)中，
其中从所述凹处的前侧的底面(401)出发的所述凹处(4)容积的至少三分之一填充有由不同于所述焊接金属(8)的材料组成的金属层(6A，6B)。
10.根据权利要求9所述的光电子半导体芯片，其中所述金属层(6A，6B)从俯视所述后侧(110)来看遮盖所述前侧的底面(401)的部分区域，并且，用所述焊接金属(8)填充所述凹处(4)的环绕所述金属层(6A，6B)的区域。
11.根据权利要求9或10所述的光电子半导体芯片，其中所述金属层(6A，6B)朝着所述后侧(110)突出于所述半导体层序列(2)。
12.根据权利要求9至11之一所述的光电子半导体芯片，其中在所述金属层(6A，6B)和所述焊接金属(8)之间设置有阻焊层(9)。
13.根据权利要求8至12之一所述的光电子半导体芯片，其中所述第二导电类型层(23)侧向地突出于所述有源层(22)和所述第一导电类型层(21)，使得所述第二导电类型层(23)连同所述支承板(7)一起构建环绕所述半导体层序列(2)的槽部(10)，所述有源层(22)的所述主伸展平面穿过所述槽部延伸并且其中用所述焊接金属(8)填充所述槽部。
14.根据权利要求13所述的光电子半导体芯片，其中所述槽部(10)在从所述前侧(120)到后侧(110)的方向中具有小于或等于500nm的延展。
15.根据权利要求13或14之一所述的光电子半导体芯片，其中所述支承板(7)的边缘区域(710)侧向地突出于所述半导体层序列(2)，所述半导体层序列(2)的表面区域至少在所述槽部(10)的区域中设有钝化层(5’)，并且所述钝化层(5’)在所述半导体层序列(2)侧在所述支承板(7)的所述边缘区域(710)的至少一部分上伸展，使得用焊接金属(8)填充的所述槽部(10)侧向地延长超过所述半导体层序列(2)。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102009023849.2A DE102009023849B4 (de) | 2009-06-04 | 2009-06-04 | Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip |
| DE102009023849.2 | 2009-06-04 | ||
| PCT/EP2010/057073 WO2010139567A2 (de) | 2009-06-04 | 2010-05-21 | Optoelektronischer halbleiterkörper und optoelektronischer halbleiterchip |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102460742A true CN102460742A (zh) | 2012-05-16 |
| CN102460742B CN102460742B (zh) | 2014-08-27 |
Family
ID=42633107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201080024801.1A Active CN102460742B (zh) | 2009-06-04 | 2010-05-21 | 光电子半导体本体或光电子半导体芯片的能用于高电流的接触 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US8823037B2 (zh) |
| EP (1) | EP2438627B1 (zh) |
| JP (1) | JP5739878B2 (zh) |
| KR (1) | KR101633151B1 (zh) |
| CN (1) | CN102460742B (zh) |
| DE (1) | DE102009023849B4 (zh) |
| TW (1) | TWI431809B (zh) |
| WO (1) | WO2010139567A2 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064632A (zh) * | 2013-03-22 | 2014-09-24 | 上海蓝光科技有限公司 | 一种发光二极管绝缘层的制备方法 |
| CN105993075A (zh) * | 2014-02-14 | 2016-10-05 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体组件的方法以及光电子半导体组件 |
| CN110100319A (zh) * | 2016-12-19 | 2019-08-06 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
| CN110114891A (zh) * | 2016-12-19 | 2019-08-09 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102009023849B4 (de) | 2009-06-04 | 2022-10-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip |
| KR20120006410A (ko) | 2010-07-12 | 2012-01-18 | 엘지이노텍 주식회사 | 발광 소자 및 그 제조방법 |
| KR102222861B1 (ko) * | 2013-07-18 | 2021-03-04 | 루미리즈 홀딩 비.브이. | 고반사성 플립칩 led 다이 |
| DE102013111918B4 (de) | 2013-10-29 | 2020-01-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| JP2015188939A (ja) * | 2014-03-31 | 2015-11-02 | アイシン精機株式会社 | レーザ接合方法、レーザ接合品及びレーザ接合装置 |
| DE102014112562A1 (de) * | 2014-09-01 | 2016-03-03 | Osram Opto Semiconductors Gmbh | Optoelektronisches Halbleiterbauelement |
| DE102014117510A1 (de) | 2014-11-28 | 2016-06-02 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| US9455300B1 (en) * | 2015-03-02 | 2016-09-27 | Rayvio Corporation | Pixel array of ultraviolet light emitting devices |
| DE102015108532A1 (de) * | 2015-05-29 | 2016-12-01 | Osram Opto Semiconductors Gmbh | Anzeigevorrichtung mit einer Mehrzahl getrennt voneinander betreibbarer Bildpunkte |
| DE102017117164A1 (de) | 2017-07-28 | 2019-01-31 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102017117645A1 (de) | 2017-08-03 | 2019-02-07 | Osram Opto Semiconductors Gmbh | Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips |
| DE102017119881A1 (de) * | 2017-08-30 | 2019-02-28 | Osram Opto Semiconductors Gmbh | Strahlungsemittierender Halbleiterchip |
| JP7096489B2 (ja) | 2018-09-20 | 2022-07-06 | 日亜化学工業株式会社 | 半導体素子の製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050056855A1 (en) * | 2003-09-16 | 2005-03-17 | Ming-Der Lin | Light-emitting device with enlarged active light-emitting region |
| WO2007023419A1 (en) * | 2005-08-24 | 2007-03-01 | Koninklijke Philips Electronics N.V. | Iii-nitride light-emitting device with double heterostructure light-emitting region |
| US20070176188A1 (en) * | 2005-12-01 | 2007-08-02 | Shinichi Tanaka | Semiconductor light emitting device and its manufacture method |
| WO2008047325A2 (en) * | 2006-10-18 | 2008-04-24 | Koninklijke Philips Electronics N.V. | Electrical contacts for a semiconductor light emitting apparatus |
| WO2008069482A1 (en) * | 2006-12-07 | 2008-06-12 | Electronics And Telecommunications Research Institute | Manufacturing method of light emitting diode including current spreading layer |
| US20080145961A1 (en) * | 2004-06-18 | 2008-06-19 | Naochika Horio | Semiconductor Light Emitting Device and Manufacturing Method Thereof |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6084175A (en) * | 1993-05-20 | 2000-07-04 | Amoco/Enron Solar | Front contact trenches for polycrystalline photovoltaic devices and semi-conductor devices with buried contacts |
| JP3520540B2 (ja) * | 1993-12-07 | 2004-04-19 | 株式会社デンソー | 多層基板 |
| US5708280A (en) * | 1996-06-21 | 1998-01-13 | Motorola | Integrated electro-optical package and method of fabrication |
| US6657237B2 (en) * | 2000-12-18 | 2003-12-02 | Samsung Electro-Mechanics Co., Ltd. | GaN based group III-V nitride semiconductor light-emitting diode and method for fabricating the same |
| US6611002B2 (en) * | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| US7233028B2 (en) * | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| US6828596B2 (en) * | 2002-06-13 | 2004-12-07 | Lumileds Lighting U.S., Llc | Contacting scheme for large and small area semiconductor light emitting flip chip devices |
| US20040211972A1 (en) * | 2003-04-22 | 2004-10-28 | Gelcore, Llc | Flip-chip light emitting diode |
| KR100799857B1 (ko) * | 2003-10-27 | 2008-01-31 | 삼성전기주식회사 | 전극 구조체 및 이를 구비하는 반도체 발광 소자 |
| US7058106B2 (en) * | 2003-12-10 | 2006-06-06 | Widjaja Wilson H | Screenable moisture-passivated planar index-guided VCSEL |
| KR100576853B1 (ko) * | 2003-12-18 | 2006-05-10 | 삼성전기주식회사 | 질화물 반도체 발광소자 |
| JP4836410B2 (ja) * | 2004-04-07 | 2011-12-14 | シャープ株式会社 | 窒化物半導体発光素子およびその製造方法 |
| KR100597166B1 (ko) * | 2005-05-03 | 2006-07-04 | 삼성전기주식회사 | 플립 칩 발광다이오드 및 그 제조방법 |
| US7736945B2 (en) * | 2005-06-09 | 2010-06-15 | Philips Lumileds Lighting Company, Llc | LED assembly having maximum metal support for laser lift-off of growth substrate |
| KR20060131534A (ko) | 2005-06-16 | 2006-12-20 | 삼성전기주식회사 | 요철 구조를 포함하는 발광 소자 및 그 제조 방법 |
| JP2007214276A (ja) * | 2006-02-08 | 2007-08-23 | Mitsubishi Chemicals Corp | 発光素子 |
| DE102007019755A1 (de) | 2006-04-21 | 2007-11-22 | TK Holdings, Inc., Armada | Gaserzeugungssystem |
| CN102779918B (zh) * | 2007-02-01 | 2015-09-02 | 日亚化学工业株式会社 | 半导体发光元件 |
| KR100818466B1 (ko) * | 2007-02-13 | 2008-04-02 | 삼성전기주식회사 | 반도체 발광소자 |
| JP5045336B2 (ja) * | 2007-04-16 | 2012-10-10 | 豊田合成株式会社 | 半導体発光素子 |
| DE102007019775A1 (de) * | 2007-04-26 | 2008-10-30 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauelement |
| DE102007022947B4 (de) | 2007-04-26 | 2022-05-05 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und Verfahren zur Herstellung eines solchen |
| DE102009023849B4 (de) | 2009-06-04 | 2022-10-20 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronischer Halbleiterkörper und optoelektronischer Halbleiterchip |
| US8692382B2 (en) * | 2010-03-11 | 2014-04-08 | Yu-Lin Yen | Chip package |
-
2009
- 2009-06-04 DE DE102009023849.2A patent/DE102009023849B4/de active Active
-
2010
- 2010-05-21 WO PCT/EP2010/057073 patent/WO2010139567A2/de active Application Filing
- 2010-05-21 JP JP2012513539A patent/JP5739878B2/ja active Active
- 2010-05-21 CN CN201080024801.1A patent/CN102460742B/zh active Active
- 2010-05-21 KR KR1020127000042A patent/KR101633151B1/ko active IP Right Grant
- 2010-05-21 US US13/376,006 patent/US8823037B2/en active Active
- 2010-05-21 EP EP10723082.3A patent/EP2438627B1/de active Active
- 2010-06-02 TW TW099117770A patent/TWI431809B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050056855A1 (en) * | 2003-09-16 | 2005-03-17 | Ming-Der Lin | Light-emitting device with enlarged active light-emitting region |
| US20080145961A1 (en) * | 2004-06-18 | 2008-06-19 | Naochika Horio | Semiconductor Light Emitting Device and Manufacturing Method Thereof |
| WO2007023419A1 (en) * | 2005-08-24 | 2007-03-01 | Koninklijke Philips Electronics N.V. | Iii-nitride light-emitting device with double heterostructure light-emitting region |
| US20070176188A1 (en) * | 2005-12-01 | 2007-08-02 | Shinichi Tanaka | Semiconductor light emitting device and its manufacture method |
| WO2008047325A2 (en) * | 2006-10-18 | 2008-04-24 | Koninklijke Philips Electronics N.V. | Electrical contacts for a semiconductor light emitting apparatus |
| WO2008047325A3 (en) * | 2006-10-18 | 2008-06-19 | Philips Lumileds Lighting Co | Electrical contacts for a semiconductor light emitting apparatus |
| WO2008069482A1 (en) * | 2006-12-07 | 2008-06-12 | Electronics And Telecommunications Research Institute | Manufacturing method of light emitting diode including current spreading layer |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104064632A (zh) * | 2013-03-22 | 2014-09-24 | 上海蓝光科技有限公司 | 一种发光二极管绝缘层的制备方法 |
| CN104064632B (zh) * | 2013-03-22 | 2016-08-24 | 上海蓝光科技有限公司 | 一种发光二极管绝缘层的制备方法 |
| CN105993075A (zh) * | 2014-02-14 | 2016-10-05 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体组件的方法以及光电子半导体组件 |
| CN105993075B (zh) * | 2014-02-14 | 2019-09-10 | 欧司朗光电半导体有限公司 | 用于制造光电子半导体组件的方法以及光电子半导体组件 |
| CN110100319A (zh) * | 2016-12-19 | 2019-08-06 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
| CN110114891A (zh) * | 2016-12-19 | 2019-08-09 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
| CN110100319B (zh) * | 2016-12-19 | 2022-02-15 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
| CN110114891B (zh) * | 2016-12-19 | 2022-04-15 | 欧司朗光电半导体有限公司 | 光电子半导体芯片和用于制造光电子半导体芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102460742B (zh) | 2014-08-27 |
| WO2010139567A3 (de) | 2011-02-24 |
| DE102009023849B4 (de) | 2022-10-20 |
| EP2438627B1 (de) | 2020-03-04 |
| KR101633151B1 (ko) | 2016-07-01 |
| TWI431809B (zh) | 2014-03-21 |
| US8823037B2 (en) | 2014-09-02 |
| US20120168809A1 (en) | 2012-07-05 |
| KR20120030521A (ko) | 2012-03-28 |
| JP5739878B2 (ja) | 2015-06-24 |
| EP2438627A2 (de) | 2012-04-11 |
| WO2010139567A2 (de) | 2010-12-09 |
| JP2012529167A (ja) | 2012-11-15 |
| DE102009023849A1 (de) | 2010-12-09 |
| TW201108461A (en) | 2011-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102460742A (zh) | 光电子半导体本体或光电子半导体芯片的能用于高电流的接触 | |
| US10475773B2 (en) | Method for producing a semiconductor component and a semiconductor component | |
| JP4282693B2 (ja) | 半導体発光素子及びその製造方法 | |
| US7129528B2 (en) | Electromagnetic radiation emitting semiconductor chip and procedure for its production | |
| US9502627B2 (en) | Wafer level photonic devices dies structure and method of making the same | |
| JP6099752B2 (ja) | オプトエレクトロニクスコンポーネントの製造方法、およびオプトエレクトロニクスコンポーネント | |
| TWI396304B (zh) | 光電組件及其製造方法 | |
| TWI544612B (zh) | 垂直固態傳感器及具有內埋式觸點之高電壓固態傳感器以及相關系統及方法 | |
| CN105993075B (zh) | 用于制造光电子半导体组件的方法以及光电子半导体组件 | |
| US20050258444A1 (en) | Semiconductor chip for optoelectronics and method for the production thereof | |
| CN102177595B (zh) | 光电子半导体本体 | |
| JP6764791B2 (ja) | パターン付けされた基板を有する発光デバイス | |
| US20230253528A1 (en) | Solid state lighting devices with improved current spreading and light extraction and associated methods | |
| US10535806B2 (en) | Component and method of producing components | |
| KR20160013875A (ko) | 복수의 광전자 반도체 칩을 제조하는 방법 및 광전자 반도체 칩 | |
| CN106062976A (zh) | 用于制造半导体器件的方法和半导体器件 | |
| US9240523B2 (en) | Method for producing an optoelectronic component, optoelectronic component, and component arrangement having a plurality of optoelectronic components | |
| CN105185882B (zh) | 发光二极管芯片、发光装置及发光二极管的晶圆级结构 | |
| US10615309B2 (en) | Light emitting diode | |
| CN105122478B (zh) | 用于发光器件的侧面互连 | |
| CN106716651B (zh) | 光电半导体芯片和用于制造该光电半导体芯片的方法 | |
| US20220320399A1 (en) | Component with reduced absorption and method for producing a component | |
| CN104952985A (zh) | 半导体发光装置及其制造方法 | |
| KR101229830B1 (ko) | 교류용 발광다이오드 및 그 제조방법 | |
| US11935989B2 (en) | Optoelectronic semiconductor chip and method for producing an optoelectronic semiconductor chip |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |