CN110114891A - 光电子半导体芯片和用于制造光电子半导体芯片的方法 - Google Patents

光电子半导体芯片和用于制造光电子半导体芯片的方法 Download PDF

Info

Publication number
CN110114891A
CN110114891A CN201780078859.6A CN201780078859A CN110114891A CN 110114891 A CN110114891 A CN 110114891A CN 201780078859 A CN201780078859 A CN 201780078859A CN 110114891 A CN110114891 A CN 110114891A
Authority
CN
China
Prior art keywords
layer
electric current
contact
trench
connection sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780078859.6A
Other languages
English (en)
Other versions
CN110114891B (zh
Inventor
法比安·科普
阿提拉·莫尔纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of CN110114891A publication Critical patent/CN110114891A/zh
Application granted granted Critical
Publication of CN110114891B publication Critical patent/CN110114891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

在一种实施方式中，光电子半导体芯片(1)包括在透光衬底(3)上的半导体层序列(2)，所述半导体层序列具有在第一半导体区域(21)和第二半导体区域(23)之间的有源层(22)。电绝缘的镜层(5)设计用于反射在有源层(22)中产生的辐射。镜层(5)至少处于绝缘沟槽(42)中。金属电流连接片(6)安置在接触沟槽(41)中并且设计用于沿着接触沟槽(41)引导电流和用于对第一半导体区域(21)通电。金属汇流排(8)处于电流分配沟槽(43)中，设计用于沿着电流分配沟槽(43)引导电流以及用于对第二半导体区域(23)通电。接触沟槽(41)、绝缘沟槽(42)以及电流分配沟槽(43)穿过有源层(22)延伸直至第一半导体区域(21)中。接触沟槽(41)完全由绝缘沟槽(42)围边并且电流分配沟槽(43)仅处于绝缘沟槽(42)之外。

Description

光电子半导体芯片和用于制造光电子半导体芯片的方法
技术领域
提出一种光电子半导体芯片。
此外，提出一种用于制造光电子半导体芯片的方法。
发明内容
要实现的目的在于，提出一种光电子半导体芯片，所述光电子半导体芯片可有效地制造并且所述光电子半导体芯片提供高的光产出。
此外，所述目的通过具有独立权利要求的特征的光电子半导体芯片和方法来实现。优选的改进方案是从属权利要求的主题。
根据至少一个实施方式，光电子半导体芯片具有半导体层序列。半导体层序列包括一个或多个用于产生辐射、尤其用于产生可见光、如蓝光的有源层。有源层处于第一半导体区域和第二半导体区域之间。第一半导体区域优选为n传导的n侧，并且第二半导体区域尤其为p传导的p侧。下面，第一半导体区域和第二半导体区域分别借助所述载流子导电性阐述。同样，第一和第二半导体区域可以具有相反的载流子导电性。
光电子半导体芯片优选为发光二极管，简称LED。
根据至少一个实施方式，半导体层序列基于III-V族化合物半导体材料。半导体材料例如为氮化物化合物半导体材料，如AlnIn1-n-mGamN，或为磷化物化合物半导体材料，如AlnIn1-n-mGamP，或也为砷化物化合物半导体材料，如AlnIn1-n-mGamAs或如AlnGamIn1-n- mAskP1-k，其中分别有0≤n≤1，0≤m≤1和n+m≤1以及0≤k＜1。优选对于半导体层序列的至少一个层或所有层适用的是0＜n≤0.8，0.4≤m＜1，并且n+m≤0.95以及0＜k≤0.5。在此，半导体层序列能够具有掺杂材料以及附加的组成部分。出于简化原因，然而仅说明半导体层序列的晶格的主要组成部分，即Al、As、Ga、In、N或P，即使当所述主要组成部分可以部分地通过少量其他物质取代和/或补充时也如此。特别优选地，半导体层序列基于材料体系AlInGaN。
至少一个有源层尤其包含至少一个pn结和/或至少一个量子阱结构。由有源层在运行时产生的辐射例如具有至少400nm或425nm和/或最高480nm或800nm的最大强度。
根据至少一个实施方式，半导体层序列处于透光的衬底上。衬底尤其对于在有源层中产生的辐射是可透过的，优选是透明的。半导体层序列此外优选直接在衬底上生长，使得衬底为生长衬底。例如衬底是碳化硅衬底、氮化镓衬底、硅衬底或优选蓝宝石衬底。
在此，第一半导体区域比第二半导体区域更靠近衬底。有源层优选垂直于半导体层序列的生长方向并且垂直于衬底的主侧取向，在所述主侧上施加半导体层序列。
根据至少一个实施方式，半导体芯片包括一个或多个绝缘沟槽。至少一个绝缘沟槽从第二半导体区域的背离衬底的侧穿过有源层伸展直至进入到第一半导体区域中。尤其地，绝缘沟槽将有源层在俯视图中观察分开。绝缘沟槽设计用于，防止在第二半导体区域的处于通过绝缘沟槽形成的框架之内的区域和处于所述框架之外的区域之间的电短路。越过绝缘沟槽，得出在第一半导体区域之内的连续的连接。这就是说，绝缘沟槽不达到衬底。
根据至少一个实施方式，半导体芯片具有一个或多个接触沟槽。至少一个接触沟槽从第二半导体区域的背离衬底的侧穿过有源层延伸到第一半导体区域中。经由接触沟槽，第一半导体区域可从第二半导体区域的背离衬底的侧起电接触。
根据至少一个实施方式，光电子半导体芯片包括一个或多个电流分配沟槽。至少一个电流分配沟槽设计用于，能够实现在第二半导体区域之上的横向电流分配。电流分配沟槽也从第二半导体区域的背离衬底的侧穿过有源层伸展直至第一半导体区域中。
根据至少一个实施方式，半导体芯片包括一个或多个金属电流连接片。至少一个电流连接片安置在接触沟槽中。电流连接片设计用于沿着接触沟槽引导电流并且用于对第一半导体区域通电。可能的是，电流连接片局部地与第一半导体区域直接接触或者电流连接片连贯地与第一半导体区域间隔开。
根据至少一个实施方式，半导体芯片具有镜层。镜层优选是电绝缘的。此外，镜层设计用于反射在运行中在有源区中产生的辐射。镜层能够由唯一的层形成或者由多个子层组成。这种子层优选沿着半导体层序列的生长方向直接彼此相随。尤其地，镜层构成为介电镜或分布式布拉格反射器，简称DBR。镜层例如如在出版物WO 2016/180779 A1中说明的那样构造。所述出版物的关于镜层的公开内容通过参引并入本文。
根据至少一个实施方式，半导体芯片包括一个或多个电流连接片。至少一个电流连接片优选为金属连接片，也就是说尤其是，电流连接片由一种或多种金属构成并且是欧姆传导的。
根据至少一个实施方式，电流连接片部分地或完全地处于接触沟槽中。在俯视图中观察，电流连接片优选地完全处于接触沟槽之内。沿平行于半导体层序列的生长方向的方向，电流连接片能够完全地位于接触沟槽中，优选电流连接片沿着远离衬底的方向超出接触沟槽和半导体层序列。
根据至少一个实施方式，电流连接片设计用于沿着接触沟槽引导电流。经由电流连接片，第一半导体区域可由电流供应。在此，电流连接片沿着纵向方向优选具有如下长度，所述长度超出电流连接片的平均宽度至少一个因数10或20或30和/或最高一个因数200或100或50。换言之，电流连接片长形地成形。例如，电流连接片具有大致3μm×500μ的尺寸。
根据至少一个实施方式，半导体芯片包括一个或多个汇流排。至少一个汇流排优选是金属条。金属尤其表示，汇流排由一种或多种材料构成并且是欧姆传导的。汇流排以及电流连接片对于在半导体芯片运行时产生的辐射是不可穿透的。金属汇流排安置在电流分配沟槽中并且设计用于对第二半导体区域通电。
根据至少一个实施方式，接触沟槽完全由绝缘沟槽围边。这尤其表示，不存在经由第二半导体区域和/或经由有源层从由绝缘沟槽包围的区域朝向处于通过绝缘沟槽形成的框架之外的外部区域的连贯的连接。在此，接触沟槽处于所述包围的区域之内。
根据至少一个实施方式，电流分配沟槽处于绝缘沟槽之外，尤其仅处于绝缘沟槽之外。换言之，接触沟槽和电流分配沟槽通过绝缘沟槽彼此分离。通过绝缘沟槽实现，在接触沟槽和电流分配沟槽之间不存在直接电连接。直接电优选涉及欧姆传导的连接，使得当前经由半导体层序列的导电连接不视作为直接电连接。
在至少一个实施方式中，光电子半导体芯片包括半导体层序列，所述半导体层序列具有在第一和第二半导体区域之间的用于产生辐射的有源层。半导体层序列处于透光的衬底上。此外，半导体芯片包括至少一个接触沟槽、至少一个绝缘沟槽以及至少一个电流分配沟槽。电绝缘的镜层设计用于反射在有源层中产生的辐射。镜层至少处于绝缘沟槽中。至少一个金属电流连接片安置在接触沟槽中并且设计用于沿着接触沟槽引导电流并且用于对第一半导体区域通电。至少一个金属汇流排处于电流分配沟槽中，设计用于沿着电流分配沟槽引导电流以及用于对第二半导体区域通电。接触沟槽、绝缘沟槽以及电流分配沟槽各自从第二半导体区域的背离衬底的侧开始穿过有源层朝向衬底延伸至第一半导体区域中。接触沟槽完全由绝缘沟槽围边并且电流分配沟槽仅处于绝缘沟槽之外。
大量制造的发光二极管的类型是所谓的蓝宝石体积发射器。在蓝宝石体积发射器中，基于AlInGaN的半导体层序列在蓝宝石衬底上生长。所述发光二极管产生蓝光，所述蓝光经由衬底的侧面以及经由衬底的背离半导体层序列的上侧发射。在半导体层序列上存在用于注入电流的金属触点。在金属触点的朝向半导体层序列的下侧和半导体层序列之间优选存在其他层，例如镜层或电流扩展层。这种发光二极管例如与发光材料如YAG:Ce组合地产生白光。
在这种发光二极管中适用的是，在电金属触点处的反射系数越高，则在触点处的吸收和从而亮度损失就越小。此外适用的是，在光电子半导体芯片的制造工艺中使用的光刻平面越多，尤其为了提高在触点处的反射系数，那么产生的制造成本就越高。
借助在此描述的半导体芯片和在此描述的方法，一方面能够实现在电触点处的高的反射，另一方面仅需要三个光刻平面，以便制造半导体芯片。由此在制造成本相对低的情况下得到具有高的光耦合输出效率的半导体芯片。
这尤其通过如下方式实现：半导体芯片具有带有镜层的第一沟槽，其中第一沟槽以绝缘沟槽的形式围绕接触沟槽形成闭合的框架。接触沟槽包括用于第一半导体区域的电接触部。在接触沟槽和绝缘沟槽之间的间距尽可能小地选择，以便确保有源层在框架之外的尽可能大的可用于产生辐射的面积。
根据至少一个实施方式，镜层处于绝缘沟槽中。尤其地，镜层在俯视图中观察主要地或完全地覆盖绝缘沟槽。
根据至少一个实施方式，镜层直接施加在第一半导体区域上。经由镜层，第一半导体区域沿着远离衬底的方向是电绝缘的。
根据至少一个实施方式，镜层局部地或整面地延伸离开绝缘沟槽。在此，镜层优选主要地或完全地覆盖绝缘沟槽的侧壁。尤其地，镜层从绝缘沟槽中伸展到第二半导体区域的背离衬底的侧上。在此，第二半导体区域的所述侧仅轻微地由镜层覆盖，例如最高10％或5％或2％和/或至少0.1％或0.5％。
根据至少一个实施方式，半导体芯片具有一个或多个电接触层。电接触层至少局部地与第一半导体区域直接接触以及与电流连接片直接接触。接触层设计用于将电流注入到第一半导体区域中。接触层能够通过唯一的层形成或者由多个子层组成。
根据至少一个实施方式，接触层由刚好两个或刚好三个或刚好四个子层组成。尤其地，存在半导体接触层，所述半导体接触层直接处于第一半导体区域上并且所述半导体接触层优选通过刚好一个层形成。半导体接触层优选包括一种或多种下述材料或由一种或多种所述材料构成：Cr、Ag、Mo、Ni、Ti、ZnO、ITO。此外，半导体接触层的厚度优选为至少0.1nm或0.5nm或1nm和/或最高5nm或30nm或100nm。
根据至少一个实施方式，接触层包括反射层。反射层优选直接随半导体接触层之后并且优选通过刚好一个层形成。尤其地，接触层由反射层连同半导体接触层一起形成。此外，反射层和半导体接触层优选重叠地上下相叠地设置。优选地，反射层包括一种或多种下述材料或由一种或多种所述材料构成：Ag、Al、Al:Cu、Rh、Pd、Pt、TCO层如ITO。反射层的厚度优选为至少10nm或20nm或30nm和/或最高100nm或200nm或500nm。
根据至少一个实施方式，接触层包含阻挡层。阻挡层优选直接安置在反射层上，在背离半导体层序列的一侧上。可选的阻挡层优选是金属层。尤其地，阻挡层包括一种或多种如下材料或由一种或多种所述材料构成：Ti、Pt、Au、Ni、Rh、Ru。阻挡层的厚度优选为至少1nm或4nm或20nm和/或最高200nm或100nm。阻挡层优选由两个子层组成，例如由Ti子层和Pt子层，但是也能够具有多于两个子层。
根据至少一个实施方式，接触层从接触沟槽的底面开始经过接触沟槽的侧面延伸直至第二半导体区域。这就是说，接触沟槽的侧面部分地或完全地直接由接触层覆盖。接触层尤其与有源层和/或与第二半导体区域直接接触。
在此，接触层优选为金属层，尤其反射层。此外，接触层优选直接处于接触沟槽的底面上，其中底面尤其仅部分地由接触层覆盖。
根据至少一个实施方式，接触层至少沿着电流连接片限制于接触沟槽。这就是说，沿着电流连接片，接触层仅处于接触沟槽之内。
根据至少一个实施方式，电流连接片沿着纵向方向具有多个接触区和多个绝缘区，所述接触区和绝缘区交替地彼此跟随地设置。在绝缘区中，没有电流从电流连接片注入到半导体层序列中。此外，接触区设计用于，用电流供应半导体层序列，即第一半导体区域。因此不沿着电流连接片的整个长度将电流注入到第二半导体区域中。
根据至少一个实施方式，接触层直接安置在电流连接片上。这就是说，电流流动经由电流连接片朝向接触层并且从所述接触层开始进入第一半导体区域中进行。接触层优选限制于相应的接触区，因此在相邻的接触区之间的连接不通过接触层本身的材料进行，而是电直接地优选仅经由电流连接片进行。电直接地优选涉及欧姆传导的连接，使得当前经由半导体层序列的导电连接不视作为直接的电连接。
根据至少一个实施方式，绝缘区不具有接触层。尤其地，接触层限制于接触区。在绝缘区中，在电流连接片和第一半导体区域之间存在镜层。换言之，在绝缘区中电流连接片与第一半导体区域通过镜层电绝缘。
根据至少一个实施方式，接触区沿着纵向方向占电流连接片的份额为至少20％或25％或30％或40％。替选地或附加地，所述份额为最高70％或60％或55％或45％或35％。尤其地，接触区的所述份额小于绝缘区的相应的份额。
根据至少一个实施方式，电流连接片沿着纵向方向越过接触区和绝缘区具有保持不变的宽度。这就是说，电流连接片尤其能够作为沿着接触沟槽不具有宽度变化的直线延伸。同样地，用于电流连接片的接触沟槽能够具有保持不变的、恒定的宽度和/或横截面形状。接触沟槽优选也沿着直线伸展。
替选地可能的是，电流连接片和/或接触沟槽具有变化的宽度。宽度那么例如沿着远离接合区域的方向连续地或分级地下降或者宽度周期性地、例如正弦形地变化。
根据至少一个实施方式，绝缘区中的接触沟槽、绝缘沟槽和电流分配沟槽同样深。这通过如下方式实现：绝缘沟槽、电流分配沟槽和接触沟槽在绝缘区中的部段在相同的方法步骤中产生。
根据至少一个实施方式，接触沟槽在接触区中具有与在绝缘区中不同的深度和/或与绝缘沟槽和电流分配沟槽不同的深度。在此，接触沟槽在接触区中优选比在绝缘区中更浅。替选地，接触沟槽在接触区中也能够比在绝缘区中更深或也同样深。
根据至少一个实施方式，绝缘沟槽在俯视图中观察比在接触沟槽中更窄。替选地或附加地，绝缘沟槽同样在俯视图中观察比在电流分配沟槽中更窄。
根据至少一个实施方式，环绕接触沟槽形成闭合的框架的绝缘沟槽靠近接触沟槽和/或相对远地远离电流分配沟槽。尤其地，在绝缘沟槽和接触沟槽之间的平均间距和/或最大间距为最多50μm或30μm或20μm或10μm。替选地或附加地，在绝缘沟槽和接触沟槽之间的平均间距和/或最小间距为至少0.5μm或1μm或4μm。关于在绝缘沟槽和电流分配沟槽之间的平均间距和/或最小间距，替选地或附加地适用的是，所述间距为至少30μm或50μm或75μ或100μm。
根据至少一个实施方式，汇流排在俯视图中观察U形地构成。这就是说，通过汇流排，在俯视图中观察优选形成具有180°的角度覆盖(Winkelüberdeckung)的弧，其中汇流排在中间部分比在端部区域处更强地弯曲，其中汇流排在端部区域中能够直线地伸展。替选地，汇流排也能够具有其他形状并且例如L形地、П形地以及m形地或叉形地构成为具有两个或多于两个的指状部。
根据至少一个实施方式，电流连接片位于汇流排的U的支腿之间。尤其地，电流连接片能够完全位于汇流排的U之内。如果汇流排具有其他形状，那么电流连接片同样能够处于汇流排之内。此外替选地可能的是，汇流排和电流连接片分别L形地构成并且并排，或者汇流排和电流连接片在俯视图中观察叉形地或m形地成形为具有彼此交错的指状部或尖齿。
根据至少一个实施方式，半导体芯片尤其关于电接触部在俯视图中观察关于纵轴线对称，电流连接片沿着所述纵轴线伸展。纵轴线尤其为半导体芯片的如下对称轴线或轴线，所述轴线是最长的。可能的是，纵轴线在俯视图中观察为半导体芯片的唯一的对称轴线。
根据至少一个实施方式，电流连接片局部地或整体地侧向超出接触沟槽。这在俯视图中观察和沿垂直于电流连接片的纵向方向的方向适用。优选地，这沿着纵向方向连贯地在全部接触区中适用。
根据至少一个实施方式，在俯视图中观察，电流连接片局部地或整个完全地处于接触沟槽中。沿着远离衬底的方向，电流连接片优选超出接触沟槽，替选地但是也能够沿着远离衬底的方向完全地位于接触沟槽中。
根据至少一个实施方式，半导体芯片包括钝化层。钝化层能够由唯一的层或多个子层形成。优选地，镜层部分地由钝化层覆盖。在钝化层中优选存在用于电流连接片和汇流排的凹部。
根据至少一个实施方式，绝缘沟槽部分地或优选完全地由钝化层覆盖。此外优选地，接触沟槽和电流分配沟槽完全地由钝化层连同电流连接片和连同汇流排覆盖。在此，汇流排在俯视图中观察优选限制于电流分配沟槽。
此外，提出一种用于制造光电子半导体芯片的方法。借助所述方法优选制造如结合一个或多个上述实施方式说明的光电子半导体芯片。因此，方法的特征也对于光电子半导体芯片公开，反之亦然。
在至少一个实施方式中，方法设计用于制造光电子半导体芯片并且包括如下步骤，特别优选以给出的顺序：
A)提供透光的衬底并且在衬底上生长半导体层序列，其中半导体层序列具有在第一和第二半导体区域之间的用于产生辐射的有源层，
B)在半导体层序列上产生第一掩模层，并且刻蚀绝缘沟槽以及电流分配沟槽，
C)将用于反射在运行中在有源层中产生的辐射的电绝缘的镜层施加在绝缘沟槽中以及电流分配沟槽中。
D)移除第一掩模层并且整面地施加用于第二半导体区域的电流扩展层，
E)产生第二掩模层并且刻蚀接触沟槽，所述接触沟槽如绝缘沟槽和电流分配沟槽那样从第二半导体区域的背离衬底的侧穿过有源层延伸直到第一半导体区域中，使得接触沟槽完全由绝缘沟槽围边，并且电流分配沟槽仅处于绝缘沟槽之外，
F)从紧靠着接触沟槽的区域移除电流扩展层，
G)将第二掩模层移除以及产生钝化层，和
H)产生第三掩模层并且局部地移除钝化层以及将金属电流连接片施加在接触沟槽中，用于沿着接触沟槽引导电流并且用于对第一半导体区域通电，并且同时将金属汇流排施加在电流分配沟槽中，用于沿着电流分配沟槽引导电流并且对第二半导体区域通电。
借助在此描述的方法可能的是，借助仅三个光刻平面实现在用于第一以及用于第二半导体区域的两个电接触面处的高的反射率。借此，在制造成本相对小的同时得出高的光耦合输出效率。
根据至少一个实施方式，方法在步骤F)和G)之间包括步骤F1)。在所述步骤中，将电接触层在接触沟槽中直接施加到第一半导体区域上。
根据方法的至少一个实施方式，在步骤F)中刻蚀电流扩展层，优选湿刻蚀。在此，第二半导体区域并且优选也有镜层被部分去除电流扩展层。在此情况下，也将第二掩模层在下部刻蚀，使得电流扩展层的刻蚀区域延伸至第二掩模层之下。镜层朝向接触沟槽的方向超出电流扩展层的超出部分在刻蚀之后优选为至少0.3μm或0.7μm和/或最高10μm或5μm。
附图说明
下面，在此描述的光电子半导体芯片和在此描述的方法参照附图根据实施例详细阐述。相同的附图标记在此说明各个图中的相同的元件。在此然而不示出符合比例的关系，更确切地说个别元件为了更好的理解可夸大地示出。
附图示出：
图1示出在此描述的光电子半导体芯片的一个实施例的示意俯视图，
图2至10示出在此描述的光电子半导体芯片的实施例的示意剖面图，和
图11示出在此描述的用于在此描述的光电子半导体芯片的制造方法的方法步骤的示意剖面图。
具体实施方式
在图1中示出光电子半导体芯片1的一个实施例。在图1中标记四个区域A、B、C、D、E。在图2至6中示出所述区域A、B、C、D、E的剖面图。半导体芯片1、尤其发光二极管芯片包括在透光的衬底3上的半导体层序列2。半导体层序列2优选基于AlInGaN。衬底3优选为蓝宝石生长衬底。半导体芯片1在运行中优选产生蓝光。
为了对半导体芯片1通电，存在具有接合区域66的电流连接片6以及具有接合区域88的汇流排8。电流连接片6在俯视图中观察处于接触沟槽41中。沿着纵向方向，电流连接片6具有交替地直接彼此跟随的接触区61和绝缘区62。经由电流连接片6仅仅在接触区61中将电流注入到半导体层序列2中。在俯视图中观察，汇流排8构成为是U形的，并且具有接合区域66的电流连接片6完全地处于所述U之内。
在图2中，示出图1的区域A中的剖面。因此，在图2中图解说明光电子半导体芯片1的边缘区域。
半导体层序列2包括有源层22、例如多量子阱结构，所述多量子阱结构处于第一半导体区域21和第二半导体区域23之间。第一半导体区域21优选为半导体层序列2的n侧，并且第二半导体区域23为p侧。
在半导体芯片1的边缘处形成边缘沟槽44。在边缘沟槽44中移除第二半导体区域23以及有源层22，第一半导体区域21仅部分地存在。衬底3在边缘沟槽44中不露出。此外，在边缘处存在电绝缘的镜层5，所述镜层完全处于半导体层序列2的一个边沿，在所述边沿处第二半导体区域23以及有源层22露出。
厚度例如大约为80nm的例如由ITO构成的电流扩展层83以及钝化层9延伸完全遍布于边缘区域上。因为在边缘区域中镜层5位于第一半导体区域21和电流扩展层83之间，那么在边缘区域中不发生电流流动。在边缘区域中，衬底3、第一半导体区域21、镜层5、电流扩展层83以及钝化层9沿着半导体层序列2的生长方向G分别直接彼此相随。
钝化层9如优选也在全部其他实施例中那样由电绝缘的材料形成，并且对于湿气和/或氧气是密封的。尤其地，钝化层9是由氧化铝构成的例如经由原子层沉积产生的内部层和由二氧化硅构成的例如经由化学气相沉积制造的离衬底3更远的外部层的组合。
在图3中更详细地示出图1中的区域B。在图3中，图解说明用于第二半导体区域23的接合区域88。仅具有减小的宽度的与此相应的构造也能够沿着汇流排8的U形的臂存在。
在接合区域88中以及优选也沿着汇流排8的U形的臂形成电流分配沟槽43。电流分配沟槽43优选具有与图2中的边缘沟槽44相同的深度。在电流分配沟槽43中存在电绝缘的镜层5，所述镜层完全地覆盖电流分配沟槽43的底面以及侧面。电流扩展层83延伸完全越过电流分配沟槽43。经由电流扩展层83，进行第二半导体区域23的电流供应和横向的电流扩展。
电流扩展层83完全由接合区域88或汇流排8连同钝化层9覆盖。钝化层9以及汇流排8或接合区域88彼此齐平。汇流排8以及接合区域88能够远离于衬底3沿着生长方向G超出半导体层序列2。电流扩展层83以及钝化层9将电流分配沟槽43的棱边与镜层5保持形状地包覆，如这优选也在全部其他实施例中是这种情况。
在图4中示出电流连接片6的区域C。因此，图4示出贯通接触区61中的电流连接片6的剖面图。
电流连接片6处于接触沟槽41中。接触沟槽41穿过有源层22到达第一半导体区域21中。可选地，在第一半导体区域21和电流连接片6之间存在接触层7。接触层7完全地覆盖接触沟槽41的底面以及侧面。因此，在接触沟槽41上，两个半导体区域21、23经由优选金属的、反射性的接触层7短路。
为了对经由接触层7的所述短路局部地限界，接触沟槽41处于闭合的框架之内，所述框架通过绝缘沟槽41形成。绝缘沟槽42根据图4不直接邻接于接触沟槽41，使得在绝缘沟槽42和接触沟槽41之间还完全地保存半导体层序列2。绝缘沟槽42能够朝向衬底3的方向更深地伸入到第一半导体区域21中。
在绝缘沟槽42中存在镜层5。在镜层5上在通过绝缘沟槽42形成的框架之外存在电流扩展层83。从所述框架之外开始，电流扩展层83仅仅部分地覆盖镜层5，使得经由电流扩展层83不从通过绝缘沟槽42形成的框架内向所述框架之外电接触。电流扩展层83延伸越过绝缘沟槽42的最深部位。
电流连接片6直接处于接触层7上并且具有比接触层7更小的宽度。连同钝化层9，电流连接片6完全地覆盖接触沟槽41周围以及绝缘沟槽42周围的区域。
可选地，如也在全部其他实施方式中可能的是，接触层7由半导体接触层7a、反射层7b和阻挡层7c组成。薄的半导体接触层7a例如由钛或铬形成。反射层7b例如为由Ag、Al或Rh构成的相对厚的层。阻挡层7c包含钛或铂或者由其由钛或铂构成。
电流连接片6例如由银、铜、金、锡和/或镍形成。镜层5优选为多层的镜层，所述镜层构成为DBR(分布式布拉格反射器)。镜层5优选具有相对小数量的层，尤其至少两个或三个或四个子层。替选地或附加地，镜层5包含最多20个或12个或六个子层。因此，镜层5优选具有由低折射率和高折射率的介电层构成的序列。关于在半导体层序列2中在运行时产生的辐射的最大强度的波长，低折射率尤其表示＜1.7，高折射率尤其表示＞1.7。关于所述波长，各个层的厚度优选位于λ/4，其中所述层的最下面的、最靠近衬底3的层能够具有3λ/4的厚度。
可能的是，绝缘沟槽42与在图4中示出的不同的不是仅仅部分地、而且完全地通过镜层5连同电流扩展层83和/钝化层9填充。
在图5中可见图1中的区域D的剖面图。借此，图5示出沿着电流连接片在绝缘区62的区域中的剖面。
在示出的绝缘区62中，接触沟槽41具有与绝缘沟槽42相同的厚度。尤其地，接触沟槽41在绝缘区62中以及绝缘沟槽42本身在相同的方法步骤中制造并且同样设有镜层5。因此，与图4不同地，根据图5的接触沟槽41与绝缘沟槽42同样深，并且此外用镜层5填充。镜层5又在绝缘区62中完全地覆盖接触沟槽41的底面和侧面。第二半导体区域23的背离衬底3的侧仅轻微地由镜层5覆盖，如这优选地也在其他全部实施例中是这种情况。
可选地，接触层7处于镜层5和电流连接片6之间。也能够从绝缘区62中省略接触层7。接触层7在绝缘区62中完全地由镜层5连同钝化层9和电流连接片6包围。
在图6中，示出围绕用于第一半导体区域21的接合区域66的区域E。接合区域66在俯视图中观察是圆形的。在接合区域66之下可选地存在接触层7，所述接触层与接合区域66相比能够具有更大的宽度。镜层5具有在俯视图中观察为圆形的局部，使得镜层5在横截面中观察好像分成三个部分。第一半导体区域21包围镜层5的在俯视图中为圆形的区域。
在图7中图解说明半导体芯片1的另一实施例。示出图1中的区域E和从而示出用于第一半导体区域21的接合区域66。不同于图6，在镜层5中的环形的局部上，在接合区域66之下在横截面中观察可见第一半导体区域31到接触层7中的三角形的隆起部。所述三角形的隆起部能够经由接触层7延伸至接合区域66的背离衬底3的上侧。
所述在横截面中观察为三角形的隆起部由两个刻蚀步骤得出，一方面用于接触区61中的接触沟槽41的刻蚀步骤和另一方面用于绝缘区62中的绝缘沟槽42以及接触沟槽41的刻蚀步骤。换言之，根据图7，绝缘沟槽42和接触沟槽41能够接触，使得在这些沟槽41、42之间在任何部位上都不完全地保留半导体层序列2，不同于在图4和5的视图中。
在图8的实施例中，在接合区域66中不存在接触层。除此之外，图8的实施例对应于图6的实施例。
不同于图8中的视图，可能的是，也存在远离衬底3的第一半导体区域21的在横截面中观察为三角形的隆起部，如结合图7示出的那样，其中不同于图7，没有接触层7。
图9涉及半导体芯片1的另一实施例，示出在接触区61处的区域C中的剖面图。不同于图4，电流连接片6与接触层7相比具有更大的宽度。因此，接触区61中的接触层7完全由半导体层序列2连同电流连接片6包围，并且不与钝化层9直接接触。接触连接片6的背离衬底3的上侧能够对应于接触层7的背离衬底3的上侧成形，从而在上侧处具有在横截面中观察在中间的、梯形的并且远离衬底3扩宽的凹部。除此之外，图9的实施例对应于图4的实施例。
在图10中示出接触区61的另一实施例。在接触层7和半导体层序列2之间在接触沟槽41的侧面上存在另一钝化层91。另一钝化层91优选地借助与接触区61中的接触沟槽41相同的刻蚀掩模产生。另一钝化层91例如借助各向同性的施加方法制造并且随后各向异性地刻蚀，使得接触沟槽41的底面没有另一钝化层91。除此之外，图10的实施例对应于图9的实施例。
当不存在接触层7并且电流连接片6直接伸展至接触沟槽41的底面时，也能够存在这种另一钝化层91。
在图11中示意地示出用于这种半导体芯片1的制造方法，所述半导体芯片尤其如结合图1至6阐述的那样。借助该方法，半导体芯片1可仅借助三个光刻平面、对应于三个掩模层11、12、13制造。
在图11A中示出接触区61中的一个和绝缘区62中的一个。在半导体层序列2上施加第一掩模层11。随后产生绝缘沟槽42以及仅在绝缘区62中产生接触沟槽41。在相同的方法步骤中，建立在图11A中未示出的电流分配沟槽43和边缘沟槽44，类似于图2和3。
根据图11B，将镜层5借助于同一第一掩模层11施加。在图11B中，这仅针对接触区61示出，对于绝缘区62，这以相同的方式进行。
在图11C中可见，在移除第一掩模层11之后，整面地施加电流扩展层83。
根据图11D，施加第二掩模层12。借助于第二掩模层12，在接触区61中产生接触沟槽41。半导体层序列的其余区域由第二掩模层12覆盖。
在刻蚀接触沟槽41之后，能够进行湿化学处理，使得半导体层序列2的背离衬底3的靠近接触沟槽41的上侧局部地去除电流扩展层83，以避免短路。在所述湿化学刻蚀中，第二掩模层12能够保持完好。电流扩展层83除了镜层5向回刻蚀，使得镜层5朝向接触沟槽41超出电流扩展层83大约1μm。
随后借助于同一第二掩模层12施加接触层7。图11E的方法步骤、即施加接触层7是可选的。
在图11F的方法步骤中，在已移除第二掩模层12之后，整面地施加钝化层9。
此后，参见图11G，产生第三掩模层13。借助于第三掩模层13，将钝化层9在接触层7之上敞开并且电流连接片6局部地沉积。
为了敞开钝化层9，能够使用湿化学的或干化学的刻蚀。如果钝化层9多层地构造，那么有利地干化学地刻蚀，以便产生光滑的侧边，因为不同电介质的湿化学的刻蚀率通常彼此不同。最后，未示出地，移除第三掩模层13。
在图11中仅详细地描述图1中的区域C以及D。在图1的其他区域A、B、E中，以类似的方式进行半导体芯片1的制造方法。
在图中示出的部件只要没有另作说明优选以给出的顺序分别直接彼此跟随。在图中不接触的层彼此间隔开。只要线彼此平行地描绘，那么相应的面同样彼此平行地定向。同样地，只要没有另作说明，正确地描绘图中的部件相互间的相对厚度关系、长度关系和位置。
在此描述的发明并不通过借助实施例的描述限制。更确切地说，本发明包括任意新特征以及特征的任意组合，这尤其包含权利要求中的特征的任意组合，即使所述特征或所述组合本身没有明确地在权利要求或实施例中给出时也如此。
本专利申请要求德国专利申请10 2016 124 860.6的优先权，其公开内容通过参考并入本文。
附图标记列表：
1 光电子半导体芯片
2 半导体层序列
21 第一半导体区域/n侧
22 有源层
23 第二半导体区域/p侧
3 透光的衬底/蓝宝石
41 接触沟槽
42 绝缘沟槽
43 电流分配沟槽
44 边缘沟槽
5 镜层
6 用于n侧的电流连接片
61 接触区
62 绝缘区
66 用于n侧的接合区域
7 接触层
8 用于p侧的汇流排
83 用于p侧的电流扩展层
88 用于p侧的接合区域
9 钝化层
91 另一钝化层
11 用于第二镜层的第一掩模层
12 用于接触沟槽的第二掩模层
13 用于接触层的第三掩模层
G 半导体层序列的生长方向

Claims (16)

1.一种光电子半导体芯片(1)，具有：
-半导体层序列(2)，所述半导体层序列具有在第一半导体区域(21)和第二半导体区域(23)之间的用于产生辐射的有源层(22)，
-透光的衬底(3)，在所述衬底上存在所述半导体层序列(2)，
-至少一个接触沟槽(41)，
-至少一个绝缘沟槽(42)，
-至少一个电流分配沟槽(43)，
-至少在所述绝缘沟槽(42)中的电绝缘的镜层(5)，用于反射在所述有源层(22)中产生的辐射，
-在所述接触沟槽(41)中的至少一个金属电流连接片(6)，用于沿着所述接触沟槽(41)引导电流并且用于对所述第一半导体区域(21)通电，和
-在所述电流分配沟槽(43)中的至少一个金属汇流排(8)，用于对所述第二半导体区域(23)通电，
其中
-所述接触沟槽(41)、所述绝缘沟槽(42)和所述电流分配沟槽(43)各自从所述第二半导体区域(23)的背离所述衬底(3)的侧穿过所述有源层(22)延伸直到所述第一半导体区域(21)中，和
-所述接触沟槽(41)完全地由所述绝缘沟槽(42)围边，并且所述电流分配沟槽(43)仅处于所述绝缘沟槽(42)之外。
2.根据上一项权利要求所述的光电子半导体芯片(1)，
其中所述第一半导体区域(21)形成半导体层序列(2)的n侧并且所述第二半导体区域(23)形成半导体层序列(2)的p侧，并且所述镜层(5)直接施加在所述第一半导体区域(21)上并且局部地至少从所述绝缘沟槽(42)起延伸到所述第二半导体区域(23)的背离所述衬底(3)的侧上，
其中所述侧的最多5％由所述镜层(5)覆盖。
3.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
还包括电接触层(7)，其中所述接触层(7)与所述电流连接片(6)和与所述第一半导体区域(21)直接接触，并且设计用于将电流注入到所述第一半导体区域(21)中。
4.根据上一项权利要求所述的光电子半导体芯片(1)，
其中所述接触层(7)是金属层，并且从所述接触沟槽(41)的底面开始至少部分地覆盖所述接触沟槽(41)的侧面，并且遍布于所述有源层(22)上伸展至所述第二半导体区域(23)，
其中所述接触层(7)直接施加到所述底面和所述侧面上。
5.根据上一项权利要求或再上一项权利要求所述的光电子半导体芯片(1)，
其中所述接触层(7)至少沿着所述电流连接片(6)限于所述接触沟槽(4)。
6.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中沿着所述电流连接片(6)的纵向方向，交替地设置有多个接触区(61)和绝缘区(62)，
其中在所述接触区(61)中电流直接注入到所述第一半导体区域(21)中，和
其中在所述绝缘区(62)中，所述第一半导体区域(21)由于所述镜层(5)而不具有与所述电流连接片(6)的直接电接触。
7.根据上一项权利要求所述的光电子半导体芯片(1)，
其中所述接触区(61)沿着纵向方向占所述电流连接片(6)的份额在20％和70％之间，其中包括边界值，
其中所述电流连接片(6)沿着纵向方向越过所述接触区(61)和所述绝缘区(62)具有保持不变的宽度。
8.根据上一项权利要求或再上一项权利要求所述的光电子半导体芯片(1)，
其中所述绝缘区(62)中的所述接触沟槽(41)、所述绝缘沟槽(42)和所述电流分配沟槽(43)是同样深的，
其中所述接触沟槽(41)在所述接触区(61)中较浅。
9.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中所述绝缘沟槽(42)比所述接触沟槽(41)和所述电流分配沟槽(43)更窄，其中在所述绝缘沟槽(42)和所述接触沟槽(41)之间的平均间距最多为20μm，并且在所述绝缘沟槽(42)和所述电流分配沟槽(43)之间的平均间距至少为30μm。
10.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中所述汇流排(8)在俯视图中观察是U形的，并且所述电流连接片(6)处于所述U的支腿之间，
其中所述半导体芯片(1)在俯视图中观察关于纵轴线对称地构成，所述电流连接片(6)沿着所述纵轴线伸展。
11.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中所述电流连接片(6)在俯视图中观察并且沿垂直于所述电流连接片(6)的纵向方向的方向至少局部地侧向超出所述接触沟槽(4)。
12.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中在俯视图中观察，所述电流连接片(6)至少局部地完全位于所述接触沟槽(41)中。
13.根据上述权利要求中任一项所述的光电子半导体芯片(1)，
其中所述绝缘沟槽(42)完全由钝化层(9)覆盖，
其中所述接触沟槽(41)和所述电流分配沟槽(43)完全由所述钝化层(9)连同所述电流连接片(6)和连同所述汇流排(8)覆盖。
14.一种用于制造光电子半导体芯片(1)的方法，所述方法具有按照所给出的顺序的如下步骤：
A)提供透光的衬底(3)并且在所述衬底(3)上生长半导体层序列(2)，其中所述半导体层序列(2)具有在第一半导体区域(21)和第二半导体区域(23)之间的用于产生辐射的有源层(22)，
B)在所述半导体层序列(2)上产生第一掩模层(11)，并且刻蚀绝缘沟槽(42)以及电流分配沟槽(43)，
C)在所述绝缘沟槽(42)中以及在所述电流分配沟槽(43)中施加电绝缘的镜层(5)，用于反射在运行时在所述有源层(22)中产生的辐射，
D)移除所述第一掩模层(11)并且整面地施加用于所述第二半导体区域(23)的电流扩展层(83)，
E)产生第二掩模层(12)并且刻蚀接触沟槽(41)，所述接触沟槽如所述绝缘沟槽(42)和所述电流分配沟槽(43)那样从所述第二半导体区域(23)的背离所述衬底(3)的侧穿过所述有源层(22)延伸到所述第一半导体区域(21)中，
使得所述接触沟槽(41)完全由所述绝缘沟槽(42)围边，并且所述电流分配沟槽(43)仅位于所述绝缘沟槽(42)之外，
F)从紧靠着所述接触沟槽(41)的区域中移除所述电流扩展层(83)，
G)移除所述第二掩模层(12)以及产生钝化层(9)，
H)产生第三掩模层(13)和局部地移除所述钝化层(9)以及在所述接触沟槽(41)中施加金属电流连接片(6)，用于沿着所述接触沟槽(41)引导电流和对所述第一半导体区域(21)通电，并且同时在所述电流分配沟槽(43)中施加金属汇流排(8)，用于沿着所述电流分配沟槽(43)引导电流并且对所述第二半导体区域(23)通电。
15.根据上一项权利要求所述的方法，
其中在步骤F)和G)之间在步骤F1)中将用于将电流注入到所述第一半导体区域(21)中的电接触层(7)在所述接触沟槽(41)中直接施加到所述第一半导体区域(21)上，
其中在步骤H)中，产生与所述接触层(7)的直接接触的所述电流连接片(6)。
16.根据权利要求14或15所述的方法，
其中在步骤F)中湿化学地刻蚀所述电流扩展层(83)，使得从所述第二半导体区域(23)和所述镜层(5)部分地去除所述电流扩展层(83)，并且将所述第二掩模层(12)在下部刻蚀，使得所述电流扩展层(83)的刻蚀区域延伸到所述第二掩模层(12)之下。
CN201780078859.6A 2016-12-19 2017-12-12 光电子半导体芯片和用于制造光电子半导体芯片的方法 Active CN110114891B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102016124860.6 2016-12-19
DE102016124860.6A DE102016124860A1 (de) 2016-12-19 2016-12-19 Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
PCT/EP2017/082439 WO2018114483A1 (de) 2016-12-19 2017-12-12 Optoelektronischer halbleiterchip und verfahren zur herstellung eines optoelektronischen halbleiterchips

Publications (2)

Publication Number Publication Date
CN110114891A true CN110114891A (zh) 2019-08-09
CN110114891B CN110114891B (zh) 2022-04-15

Family

ID=60812049

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780078859.6A Active CN110114891B (zh) 2016-12-19 2017-12-12 光电子半导体芯片和用于制造光电子半导体芯片的方法

Country Status (5)

Country Link
US (1) US10777708B2 (zh)
CN (1) CN110114891B (zh)
DE (1) DE102016124860A1 (zh)
TW (1) TW201841389A (zh)
WO (1) WO2018114483A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3068514B1 (fr) * 2017-06-30 2019-08-09 Aledia Dispositif optoelectronique
DE102017117164A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip, Hochvolthalbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN108933189A (zh) * 2018-07-10 2018-12-04 江西新正耀光学研究院有限公司 一种单面出光的led芯片及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460742A (zh) * 2009-06-04 2012-05-16 欧司朗光电半导体有限公司 光电子半导体本体或光电子半导体芯片的能用于高电流的接触
CN102694112A (zh) * 2011-03-23 2012-09-26 丰田合成株式会社 第iii族氮化物半导体发光器件
WO2016021919A1 (ko) * 2014-08-05 2016-02-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
WO2016180779A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016105056A1 (de) 2016-03-18 2017-09-21 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines optoelektronischen Halbleiterchips und optoelektronischer Halbleiterchip

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460742A (zh) * 2009-06-04 2012-05-16 欧司朗光电半导体有限公司 光电子半导体本体或光电子半导体芯片的能用于高电流的接触
CN102694112A (zh) * 2011-03-23 2012-09-26 丰田合成株式会社 第iii族氮化物半导体发光器件
WO2016021919A1 (ko) * 2014-08-05 2016-02-11 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
WO2016180779A1 (de) * 2015-05-13 2016-11-17 Osram Opto Semiconductors Gmbh Optoelektronischer halbleiterchip

Also Published As

Publication number Publication date
CN110114891B (zh) 2022-04-15
DE102016124860A1 (de) 2018-06-21
US20190341526A1 (en) 2019-11-07
TW201841389A (zh) 2018-11-16
WO2018114483A1 (de) 2018-06-28
US10777708B2 (en) 2020-09-15

Similar Documents

Publication Publication Date Title
CN102906888B (zh) 带有沟槽和顶部接触的发光装置
JP6722221B2 (ja) 発光ダイオード
CN105247695B (zh) 半导体发光元件
US6958494B2 (en) Light emitting diodes with current spreading layer
CN105529384B (zh) 发光设备
CN106340576B (zh) 发光元件及发光装置
TWI322519B (en) Light emitting diode with ito layer and method for fabricating the same
CN108365068A (zh) 发光元件
CN104412397A (zh) 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN104471727A (zh) 半导体发光器件
JP2013150018A (ja) 向上した電極構造を有する発光素子
CN110114891A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
CN110100319A (zh) 光电子半导体芯片和用于制造光电子半导体芯片的方法
US20140203287A1 (en) Nitride light-emitting device with current-blocking mechanism and method for fabricating the same
CN205488192U (zh) 氮化镓基倒装led芯片
CN107210337B (zh) 具有顶部接触件下方的沟槽的发光器件
CN208014727U (zh) 发光二极管
TW201310706A (zh) 發光二極體結構及其製造方法
KR20140135602A (ko) 반도체 발광소자
KR20140135005A (ko) 반도체 발광소자
US20140284646A1 (en) Light generating device and method of manufacturing the same
CN106716651B (zh) 光电半导体芯片和用于制造该光电半导体芯片的方法
TWI458121B (zh) 具有電流路由之固態照明裝置及相關製造方法
KR101293495B1 (ko) 반도체 발광소자
KR20120040446A (ko) 수직형 발광소자 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant