KR20120040446A - 수직형 발광소자 및 그 제조방법 - Google Patents

수직형 발광소자 및 그 제조방법 Download PDF

Info

Publication number
KR20120040446A
KR20120040446A KR1020100101876A KR20100101876A KR20120040446A KR 20120040446 A KR20120040446 A KR 20120040446A KR 1020100101876 A KR1020100101876 A KR 1020100101876A KR 20100101876 A KR20100101876 A KR 20100101876A KR 20120040446 A KR20120040446 A KR 20120040446A
Authority
KR
South Korea
Prior art keywords
layer
emitting device
light emitting
substrate
light generating
Prior art date
Application number
KR1020100101876A
Other languages
English (en)
Inventor
홍현권
이상돈
송광민
이기원
Original Assignee
삼성엘이디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성엘이디 주식회사 filed Critical 삼성엘이디 주식회사
Priority to KR1020100101876A priority Critical patent/KR20120040446A/ko
Publication of KR20120040446A publication Critical patent/KR20120040446A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

수직형 발광소자 및 그 제조방법이 개시된다. 개시된 수직형 발광소자는, 기판과, 이 기판의 하면에 마련되는 제1 전극과, 이 기판의 상면에 마련되는 반사층과, 이 반사층 상에 마련되는 전류확산층과, 상기 전류확산층 상에 마련되는 광발생층과, 이 광발생층 상에 마련되는 제2 전극을 포함하고, 광발생층 주위에 위치하는 전류확산층의 노출된 상면은 거친 표면을 포함한다.

Description

수직형 발광소자 및 그 제조방법{Vertical type light emitting device and method of manufacturing the same}
본 발명은 발광소자에 관한 것으로, 상세하게는 수직형 발광소자 및 그 제조방법에 관한 것이다.
발광 소자(LED; light emitting device)는 전기에너지를 빛으로 변환시켜 방출하는 고체 소자의 일종으로서, 조명, 액정표시장치(LCD)용 백라이트 유닛, 디스플레이 장치 등에 응용되고 있다. 예를 들면, 가시광을 방출하는 발광 소자는 신호등, 자동차 정지등, 경관 조명 등과 같은 다양한 용도의 광원으로 사용되고 있다. 이러한 발광소자가 그 응용범위를 보다 확대하기 위해서는 발광 효율 및 신뢰성이 보다 향상될 필요가 있다. 특히, 수직형 발광소자는 반사 효율을 증대시킴으로써 발광 효율을 향상시킬 필요가 있다.
본 발명의 일 실시예에 따르면 반사효율을 증대시킬 수 있는 수직형 발광소자 및 그 제조방법을 제공한다.
본 발명의 일 측면에 따른 수직형 발광소자는,
기판;
상기 기판의 하면에 마련되는 제1 전극;
상기 기판의 상면에 마련되는 반사층;
상기 반사층 상에 마련되는 전류확산층;
상기 전류확산층 상에 마련되는 광발생층; 및
상기 광발생층 상에 마련되는 제2 전극;을 포함하고,
상기 전류확산층의 노출된 상면에는 거친 표면이 형성될 수 있다.
그리고, 상기 광발생층의 노출된 표면도 거칠게 형성될 수 있다.
상기 전류확산층의 거친 표면의 표면 거칠기(surface roughness)는 대략 30nm 이상이 될 수 있다.
상기 광발생층은 상기 전류확산층 상에 형성되는 제1 클래드층, 상기 제1 클래드층 상에 형성되는 활성층; 및 상기 활성층 상에 형성되는 제2 클래드층을 포함할 수 있다. 여기서, 상기 제1 및 제2 클래드층은 각각 p형 및 n형 Ⅲ-Ⅴ족 반도체 화합물을 포함하며, 상기 전류 확산층은 p형 Ⅲ-Ⅴ족 반도체 화합물을 포함할 수 있다. 그리고, 상기 제1 및 제2 전극은 각각 p형 및 n형 전극이 될 수 있다.
상기 기판은 도전성 재질로 이루어질 수 있다.
본 발명의 다른 측면에 따른 수직형 발광소자의 제조방법은,
성장용 기판 상에 광발생층 및 전류확산층을 순차적으로 형성하는 단계;
상기 전류확산층 상에 반사층을 증착하는 단계;
상기 반사층 상에 제1 전극이 형성된 기판을 접합시키는 단계;
상기 성장용 기판을 제거한 다음, 상기 광발생층 상에 제2 전극을 형성하는 단계; 및
상기 광발생층을 에칭하면서 상기 전류확산층의 노출된 상면에 거친 표면을 형성하는 단계;를 포함한다.
상기 제2 전극을 형성한 다음, 상기 광발생층의 노출된 상면을 텍스처링(texturing) 가공하는 단계가 더 포함될 수 있다.
상기 광발생층의 에칭 및 상기 전류확산층의 거친 표면 형성은 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching) 방법에 의해 수행될 수 있다.
상기 반사층 상에 베리어 메탈층 및 본딩층을 형성하는 단계가 더 포함될 수 있다. 그리고, 상기 광발생층의 노출된 표면을 덮도록 보호층(passivation layer)를 형성하는 단계가 더 포함될 수 있다. 상기 광발생층은 상기 성장용 기판 상에 제2 클래드층, 활성층 및 제1 클래드층을 순차적으로 에피 성장시킴으로써 형성될 수 있다.
상기 성장용 기판 상에 버퍼층을 형성하는 단계가 더 포함될 수 있으며, 상기 성장용 기판은 예를 들면 GaAs 기판을 포함할 수 있다.
본 발명의 실시예에 의하면, 아이솔레이션(isolation) 영역에 있는 전류확산층의 거친 표면에 의하여 반사층에서 반사되는 빛을 더 많이 외부로 추출할 수 있게되고, 이에 따라 활성층에서 발생된 빛의 반사효율을 높일 수 있다.
도 1은 본 발명의 실시예에 따른 수직형 발광소자의 단면을 도시한 것이다.
도 2는 본 발명의 다른 실시예에 따른 수직형 발광소자의 단면을 도시한 것이다.
도 3 내지 도 7은 본 발명의 다른 실시예에 따른 수직형 발광소자의 제조방법을 설명하기 위한 도면들이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 아래에 예시되는 실시예는 본 발명의 범위를 한정하는 것은 아니며, 본 발명을 이 기술 분야에서 통상의 지식을 가진 자에게 설명하기 위해서 제공되는 것이다. 도면에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 각 구성요소의 크기나 두께는 설명의 명료성을 위하여 과장되어 있을 수 있다. 또한, 소정의 물질층 기판이나 다른 층 상에 존재한다고 설명될 때, 그 물질층은 기판이나 다른 층에 직접 접하면서 존재할 수도 있고, 그 사이에 다른 제3의 층이 존재할 수도 있다. 그리고, 아래의 실시예에서 각 층을 이루는 물질은 예시적인 것이므로, 이외에 다른 물질이 사용될 수도 있다.
도 1은 본 발명의 실시예에 따른 수직형 발광소자의 단면을 도시한 것이다.
도 1을 참조하면, 본 실시예에 따른 수직형 발광소자는 기판(110)과, 상기 기판(110)의 하면에는 마련되는 제1 전극(141)과, 상기 기판(110)의 상면에 마련되는 반사층(150)과, 상기 반사층(150) 상에 마련되는 전류확산층(current spreading layer,120)과, 상기 전류확산층(120) 상에 마련되는 광발생층(130)과, 상기 광발생층(130) 상에 마련되는 제2 전극(142)을 포함한다. 여기서, 상기 광발생층(130)은 제1 클래드층(131), 활성층(132) 및 제2 클래드층(133)을 포함할 수 있다.
상기 기판(110)은 도전성 재질로 이루어질 수 있다. 예를 들면, 상기 기판(110)으로는 실리콘 기판이 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다른 다양한 재질의 기판이 사용될 수 있다. 상기 기판(110)의 하면에는 제1 전극(141)이 마련되어 있다. 여기서, 상기 제1 전극(141)은 p형 전극이 될 수 있다. 이러한 제1 전극(141)은 상기 기판(110)의 하면 전체를 덮도록 형성될 수 있다. 이러한 제1 전극(141)은 금속 등과 같은 양호한 도전성을 가지는 재질로 이루어질 수 있다. 상기 기판(110)의 상면에는 반사층(150)이 형성되어 있다. 상기 반사층(150)은 광발생층(130)으로부터 발생되어 기판(110) 쪽으로 향하는 빛(L)을 반사시킨다. 이러한 반사층(150)은 반사 특성이 우수한 금속 재질로 이루어질 수 있으며, 예를 들면 Ag 등으로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니며 다른 다양한 금속 물질이 반사층(150)으로 사용될 수 있다.
상기 반사층(150)의 상면에는 전류확산층(120)이 마련되어 있다. 상기 전류확산층(120)은 제1 전극(141)으로부터 기판(110) 및 반사층(150)을 통하여 유입되는 전류를 균일하게 하여 제1 클래드층(131)에 주입하는 역할을 한다. 이러한 전류확산층(120)은 p형 반도체 물질로 이루어질 수 있으며, 구체적으로는 가시광이 투과하는 투명한 p형 Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 전류확산층(120)은 p-GaP로 이루어질 수 있다. 하지만, 본 실시예는 이에 한정되지는 않는다.
상기 전류확산층(120)의 상면에는 광발생층(130)이 마련되어 있다. 여기서, 상기 광발생층(130)은 상기 전류확산층(120)의 상면 가운데 부분에 마련되고, 상기 전류확산층(120)의 상면 외곽 부분은 외부에 노출되어 있다. 이러한 전류확산층(120)의 노출된 상면은 후술하는 바와 같이 아이솔레이션(isolation) 영역에 해당한다. 상기 광발생층(130)은 전류확산층(120)의 상면에 형성되는 제1 클래드층(131), 상기 제1 클래드층(131)의 상면에 형성되는 활성층(132) 및 상기 활성층(132)의 상면에 형성되는 제2 클래드층(133)을 포함할 수 있다. 여기서, 상기 제1 및 제2 클래드층(131,133)은 각각 p형 및 n형 Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 제1 및 제2 클래드층(131,133)은 각각 p-AlInP 및 n-AlInP/n-AlGaInP로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니다. 상기 활성층(132)은 다중 양자 우물 구조를 가질 수 있으며, Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 활성층(132)은 GaInP으로 이루어질 수 있다.
상기 제2 클래드층(133) 상에는 제2 전극(142)이 마련되어 있다. 상기 제2 전극(142)은 n형 전극이 될 수 있다. 이러한 제2 전극(142)은 상기 제2 클래드층(133) 상에서 예를 들어 스트라이프 형상으로 형성될 수도 있다. 이러한 제2 전극(142)은 금속 등과 같은 양호한 도전성을 가지는 재질로 이루어질 수 있다.
본 실시예에서, 상기 광발생층(130) 주위에 위치하는 전류확산층(120)의 노출된 상면은 거친 표면(120a)을 포함한다. 여기서, 상기 전류확산층(120)의 노출된 상면은 아이솔레이션(isolation) 영역에 대응된다. 상기 아이솔레이션 영역이라 함은 웨이퍼 상에 다수의 발광소자 칩이 형성되어 있는 경우, 절단 등을 통해 상기 발광소자 칩들을 분할하고자 하는 경우 가공 마진을 고려하여 광발생층들(130) 사이에 일정한 간격으로 두고 마련되는 영역을 의미한다. 예를 들면, 광발생층들(130)이 대략 70㎛ 정도의 간격으로 형성되어 있는 웨이퍼를 절단에 의해 다수의 발광소자로 분할한 경우 각 발광 소자에 형성되는 아이솔레이션 영역의 폭은 가공에 의한 손실을 고려하여 대략 5 ~ 30㎛ 정도가 될 수 있다. 즉, 상기 전류차단층(120) 외곽의 노출된 거친 표면(120a)은 그 폭(w)이 대략 5 ~ 30㎛ 정도가 될 수 있다. 하지만, 이는 단지 예시적인 것으로 설계 조건에 따라 상기 폭은 다양하게 변형될 수 있다. 그리고, 상기 전류확산층(120)의 노출된 거친 표면(120a)의 표면 거칠기(surface roughness,h)는 대략 30nm 이상이 될 수 있다. 하지만, 이는 단지 예시적인 것으로 본 실시예는 이에 한정되지 않고 상기 표면 거칠기는 다양하게 변형될 수 있다.
이상과 같이, 아이솔레이션 영역인 전류확산층(120)의 노출된 상면에 거친 표면(120a)을 형성하게 되면, 도 1에 도시된 바와 같이, 활성층(133)에서 발생되어 반사층(150)에 의해 반사된 빛(L)은 상기 전류확산층(120)의 거친 표면(120a)을 통하여 외부로 나갈 수 있게 된다. 만약, 상기 전류확산층(120)의 노출된 상면이 평탄하게 형성되어 있다면 활성층(132)에서 발생되어 반사층(150)에 의해 반사된 빛(L)은 전류확산층(120)의 평탄한 표면에 의해 전반사되어 외부로 나갈 수 없게 된다. 그러나, 본 실시예에서와 같이 전류 확산층(120)의 노출된 상면을 거칠게 형성하게 되면, 반사층(150)에 의해 반사된 빛(L)은 상기 전류확산층(120)의 거친 표면(120a)에서 전반사되지 않고, 이를 투과하여 외부로 나가게 된다. 이에 따라, 광추출 효율을 증대시킬 수 있게 되고, 그 결과 수직형 발광 소자의 반사효율을 증대시킬 수 있다.
도 2는 본 발명의 다른 실시예에 따른 수직형 발광소자의 단면을 도시한 것이다. 도 2에 도시된 수직형 발광소자는 제2 클래드층(133)의 상면이 거친 표면(133a)을 포함한다는 점을 제외하면 도 1에 도시된 수직형 발광소자와 동일하다. 이하에서는 전술한 실시예와 다른 점을 중심으로 설명하기로 한다.
도 2를 참조하면, 상기 광발생층(130) 주위에 위치하는 전류확산층(120)의 노출된 상면에는 거친 표면(120a)이 형성되어 있으며, 또한 상기 제2 클래드층(133)의 노출된 상면에도 거친 표면(133a)이 형성되어 있다. 이와 같이, 제2 클래드층(133)의 노출된 상면에 거친 표면(133a)이 형성되면, 상기 활성층(132)으로 발생된 빛이 전반사 없이 상기 제2 클래드층(133)의 거친 표면(133a)을 통하여 외부로 나갈 수 있기 때문에 광추출 효율이 보다 향상될 수 있다. 한편, 도면에는 도시되어 있지 않으나, 상기 광발생층(130)의 노출된 측면에도 거친 표면(미도시)이 형성될 수 있으며, 이 경우 광추출 효율이 더욱 향상될 수 있다.
이하에서는 전술한 수직형 발광소자를 제조하는 방법을 설명하기로 한다. 도 3 내지 도 7은 본 발명의 다른 실시예에 따른 수직형 발광소자의 제조방법을 설명하기 위한 도면들이다.
도 3을 참조하면, 먼저 에피 성장(epitaxial growth)을 위한 성장용 기판(100)을 준비한다. 가시광을 방출하는 발광소자 제작을 위해서 상기 성장용 기판(100)으로는 예를 들면, GaAs 기판이 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며, 다른 재질의 성장용 기판(100)이 사용될 수도 있다. 한편, 도면에는 도시되어 있지 않으나 후술하는 광발생층(130)을 형성하기 전에 상기 성장용 기판(100) 상에 광발생층(130)의 에피 성장을 위한 버퍼층을 더 형성할 수도 있다.
이어서, 상기 성장용 기판(100) 상에 광발생층(130) 및 전류확산층(120)을 순차적으로 형성한다. 구체적으로, 상기 광발생층(!30)은 상기 성장용 기판(100) 상에 제2 클래드층(133), 활성층(132) 및 제1 클래드층(131)을 순차적으로 에피 성장시킴으로써 형성될 수 있다. 이러한 에피 성장은 예를 들면 금속 유기 화학기상증착(MOCVD; metal organic chemical vapor deposition)등을 통해서 수행될 수 있다. 상기 제1 및 제2 클래드층(131,133)은 각각 p형 및 n형 Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 제1 및 제2 클래드층(131,133)은 각각 p-AlInP 및 n-AlInP/n-AlGaInP로 이루어질 수 있다. 하지만, 이에 한정되는 것은 아니다. 상기 활성층(132)은 다중 양자 우물 구조를 가질 수 있으며, Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 활성층(132)은 GaInP으로 이루어질 수 있다. 그리고, 상기 제1 클래드층(131) 상에 에피 성장에 의해 전류확산층(120)을 형성한다. 이러한 전류확산층(120)은 p형 반도체 물질로 이루어질 수 있으며, 구체적으로는 가시광이 투과하는 투명한 p형 Ⅲ-Ⅴ족 반도체 화합물로 이루어질 수 있다. 예를 들면, 상기 전류확산층(120)은 p-GaP로 이루어질 수 있다. 하지만, 본 실시예는 이에 한정되지는 않는다.
한편, 도면에는 도시되어 있지 않으나, 상기 전류확산층(120)을 형성한 다음에 다음과 같은 공정들이 더 포함될 수 있다. 즉, 상기 전류확산층(120) 상에 예를 들면 실리콘 산화물으로 이루어진 절연층을 형성하고, 이를 식각을 통하여 소정 형태로 패터닝한다. 그리고, 이렇게 패터닝된 절연층 상에 오믹 금속층(ohmic metal layer), 구체적으로, p형 오믹 금속층을 증착한다.
도 4를 참조하면, 상기 p형 오믹 금속층(미도시)이 형성된 전류확산층(120)상에 반사층(150)을 형성한다. 상기 반사층(150)은 전류확산층(131) 상에 예를 들면, Ag 등과 같은 금속을 증착함으로써 형성될 수 있다. 이어서, 상기 반사층(150) 상에 베리어(barrier) 금속층(미도시)을 더 형성할 수 있다. 이러한 베리어 금속층은 반사층(150) 상에 Ti 및/또는 Pt 등과 같은 금속을 증착함으로써 형성될 수 있다. 그리고, 상기 베리어 금속층(미도시) 상에는 후술하는 기판과의 접합을 위한 본딩층(미도시)이 더 형성될 수 있다.
도 5를 참조하면, 베리어 금속층(미도시) 및 본딩층(미도시)이 형성된 반사층(150)에 제1 전극(141)이 형성된 기판(110)을 접합한다. 도 5는 도 4에 도시된 상태를 180도 회전한 다음, 상기 반사층(150)의 하면에 제1 전극(141)이 형성된 기판(110)을 접합한 모습을 도시한 것이다. 상기 제1 전극(141)은 기판(110)의 하면에 형성되어 있다. 상기 기판(110)은 도전성 재질로 이루어질 수 있다. 예를 들면, 상기 기판(110)으로는 실리콘 기판이 사용될 수 있다. 하지만, 이에 한정되는 것은 아니며, 이외에도 다른 다양한 재질의 기판이 사용될 수 있다. 상기 제1 전극(141)은 p형 전극이 될 수 있다. 이러한 제1 전극(141)은 상기 기판(110)의 하면 전체를 덮도록 형성될 수 있다. 이러한 제1 전극(141)은 금속 등과 같은 양호한 도전성을 가지는 재질로 이루어질 수 있다.
도 6을 참조하면, 상기 광발생층(130) 상에 마련된 성장용 기판(100)을 제거한 다음, 상기 광발생층(130) 상에 제2 전극(142)을 형성한다. 여기서, 상기 제2 전극(142)은 n형 전극이 될 수 있다. 이러한 제2 전극(142)은 상기 제2 클래드층(133)의 상면에 소정 금속을 증착한 다음, 이를 패터닝함으로써 형성될 수 있다.
도 7을 참조하면, 상기 광발생층(130)을 에칭함으로써 상기 전류확산층(120) 외곽의 상면을 노출시킨다. 이때 상기 전류확산층(120)의 노출된 상면에 거친 표면(120a)이 형성된다. 구체적으로, 상기 제2 클래드층(133), 활성층(132) 및 제1 클래드층(131)을 순차적으로 드라이 에칭(dry etching)함으로써 그 가장자리 부분을 제거하게 되면, 상기 전류확산층(120)의 노출된 상면에는 거친 표면(120a)이 형성될 수 있다. 구체적으로 예를 들면, 상기 광발생층(130)의 에칭 및 상기 전류확산층(120)의 거친 표면(120a) 형성은 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching)에 의해 수행될 수 있다. 여기서, ICP-RIE의 에칭 조건을 조절하게 되면 광발생층(130)을 에칭하는 것 외에 전류확산층(120)의 노출된 상면에 거친 표면(120a)을 형성할 수 있다. 상기 전류차단층(120)의 노출된 거친 표면(120a)은 예를 들면 그 폭(도 1의 w)이 대략 5 ~ 30㎛ 정도가 될 수 있으며, 이러한 거친 표면(120a)의 표면 거칠기(surface roughness, 도 1의 h)는 예를 들면 대략 30nm 이상이 될 수 있다. 하지만, 이는 단지 예시적인 것으로 본 실시예는 이에 한정되지 않고 상기 전류확산층(120)의 노출된 거친 표면(120a)의 폭(도 1의 w) 및 표면 거칠기(도 1의 h)는 다양하게 변형될 수 있다. 한편, 도면에는 도시되어 있지 않으나, 상기 광발생층(120)을 외부로부터 보호하기 위해 상기 광발생층(120)의 노출된 표면을 덮도록 보호층(passivation layer)을 형성하는 단계가 더 포함될 수 있다.
이상의 실시예에서는 도 1에 도시된 수직형 발광소자의 제조방법이 설명되었다. 한편, 상기 제2 전극(142)을 형성한 다음, 광발생층(130)을 에칭하기 전에 상기 제2 클래드층(133)의 노출된 상면에 텍스처링(texturing) 가공을 수행하게 되면 도 2에 도시된 바와 같이 제2 클래드층(133)의 노출된 상면에 거친 표면(133a)이 형성될 수 있다. 그리고, 이후의 공정은 전술한 실시예에서와 같이 진행된다.
이상에서 본 발명의 실시예가 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다.
100... 성장용 기판 110... 기판
120... 전류확산층 120a,133a... 거친 표면
130... 광발생층 131... 제1 클래드층
132... 활성층 133... 제2 클래드층
141... 제1 전극 142... 제2 전극

Claims (15)

  1. 기판;
    상기 기판의 하면에 마련되는 제1 전극;
    상기 기판의 상면에 마련되는 반사층;
    상기 반사층 상에 마련되는 전류확산층;
    상기 전류확산층 상에 마련되는 광발생층; 및
    상기 광발생층 상에 마련되는 제2 전극;을 포함하고,
    상기 전류확산층의 노출된 상면에는 거친 표면이 형성되는 수직형 발광소자.
  2. 제 1 항에 있어서,
    상기 광발생층의 노출된 표면은 거칠게 형성되는 수직형 발광소자.
  3. 제 1 항에 있어서,
    상기 전류확산층의 거친 표면의 표면 거칠기(surface roughness)는 30nm 이상인 수직형 발광소자.
  4. 제 1 항에 있어서,
    상기 광발생층은 상기 전류확산층 상에 형성되는 제1 클래드층, 상기 제1 클래드층 상에 형성되는 활성층; 및 상기 활성층 상에 형성되는 제2 클래드층을 포함하는 수직형 발광소자.
  5. 제 4 항에 있어서,
    상기 제1 및 제2 클래드층은 각각 p형 및 n형 Ⅲ-Ⅴ족 반도체 화합물을 포함하며, 상기 전류 확산층은 p형 Ⅲ-Ⅴ족 반도체 화합물을 포함하는 수직형 발광소자.
  6. 제 5 항에 있어서,
    상기 제1 및 제2 전극은 각각 p형 및 n형 전극인 수직형 발광소자.
  7. 제 1 항에 있어서,
    상기 기판은 도전성 재질로 이루어진 수직형 발광소자.
  8. 성장용 기판 상에 광발생층 및 전류확산층을 순차적으로 형성하는 단계;
    상기 전류확산층 상에 반사층을 증착하는 단계;
    상기 반사층 상에 제1 전극이 형성된 기판을 접합시키는 단계;
    상기 성장용 기판을 제거한 다음, 상기 광발생층 상에 제2 전극을 형성하는 단계; 및
    상기 광발생층을 에칭하면서 상기 전류확산층의 노출된 상면에 거친 표면을 형성하는 단계;를 포함하는 수직형 발광소자의 제조방법.
  9. 제 8 항에 있어서,
    상기 제2 전극을 형성한 다음, 상기 광발생층의 노출된 상면을 텍스처링(texturing) 가공하는 단계를 더 포함하는 수직형 발광소자의 제조방법.
  10. 제 8 항에 있어서,
    상기 광발생층의 에칭 및 상기 전류확산층의 거친 표면 형성은 ICP-RIE(Inductively Coupled Plasma - Reactive Ion Etching) 방법에 의해 수행되는 수직형 발광소자의 제조방법.
  11. 제 8 항에 있어서,
    상기 반사층 상에 베리어 메탈층 및 본딩층을 형성하는 단계를 더 포함하는 수직형 발광소자의 제조방법.
  12. 제 8 항에 있어서,
    상기 광발생층의 노출된 표면을 덮도록 보호층(passivation layer)를 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  13. 제 8 항에 있어서,
    상기 광발생층은 상기 성장용 기판 상에 제2 클래드층, 활성층 및 제1 클래드층을 순차적으로 에피 성장시킴으로써 형성되는 발광소자의 제조방법.
  14. 제 8 항에 있어서,
    상기 성장용 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 발광소자의 제조방법.
  15. 제 8 항에 있어서,
    상기 성장용 기판은 GaAs 기판을 포함하는 발광소자의 제조방법.
KR1020100101876A 2010-10-19 2010-10-19 수직형 발광소자 및 그 제조방법 KR20120040446A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100101876A KR20120040446A (ko) 2010-10-19 2010-10-19 수직형 발광소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100101876A KR20120040446A (ko) 2010-10-19 2010-10-19 수직형 발광소자 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20120040446A true KR20120040446A (ko) 2012-04-27

Family

ID=46140339

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100101876A KR20120040446A (ko) 2010-10-19 2010-10-19 수직형 발광소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20120040446A (ko)

Similar Documents

Publication Publication Date Title
US9455378B2 (en) High efficiency light emitting diode and method for fabricating the same
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
US10403796B2 (en) Light emitting device and method of fabricating the same
US8614458B2 (en) Patterned substrate for light emitting diode and light emitting diode employing the same
EP3007238B1 (en) Semiconductor light-emitting element and semiconductor light-emitting device
US8618565B2 (en) High efficiency light emitting diode
KR20140000818A (ko) 유전체 리플렉터를 구비한 발광소자 및 그 제조방법
US20170025575A1 (en) Light Emitting Diode Chip and Fabrication Method
KR20130064748A (ko) 트렌치 및 상단 접촉부를 갖는 발광 다이오드
KR100780175B1 (ko) 발광 다이오드의 제조방법
US8772815B2 (en) Semiconductor light emitting device having a protecting member and method of fabricating the same
TW201128803A (en) Devices on textured substrates and methods for fabricating semiconductive devices
US20130062657A1 (en) Light emitting diode structure and manufacturing method thereof
KR101428088B1 (ko) 반도체 발광소자 및 그 제조방법
EP3216062B1 (en) Light emitting device with trenches beneath a top contact
JP5989318B2 (ja) 半導体発光素子及びその製造方法
KR20140145742A (ko) 발광소자 및 조명시스템
KR20120040446A (ko) 수직형 발광소자 및 그 제조방법
KR20140036396A (ko) 다공성 투명 전극을 포함하는 발광 다이오드 및 그 제조 방법
CN103733359A (zh) 半导体发光器件制造方法和以该方法制造的半导体发光器件
KR20160001209A (ko) 발광 다이오드 및 그 제조 방법
KR20110139813A (ko) 고효율 발광 다이오드
KR20130007083A (ko) 발광 소자 및 그의 제조 방법
KR20160109469A (ko) 고출력 발광 다이오드
KR20140057798A (ko) 발광 소자, 발광 소자의 제조 방법 및 발광 소자 패키지

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination