JP2012523648A - 垂直ビット線および二重グローバルビット線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ - Google Patents
垂直ビット線および二重グローバルビット線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ Download PDFInfo
- Publication number
- JP2012523648A JP2012523648A JP2012504733A JP2012504733A JP2012523648A JP 2012523648 A JP2012523648 A JP 2012523648A JP 2012504733 A JP2012504733 A JP 2012504733A JP 2012504733 A JP2012504733 A JP 2012504733A JP 2012523648 A JP2012523648 A JP 2012523648A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- lines
- local bit
- bit lines
- bit line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 title abstract description 12
- 230000015654 memory Effects 0.000 claims abstract description 446
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 230000008859 change Effects 0.000 claims abstract description 15
- 230000004044 response Effects 0.000 claims abstract description 8
- 239000000463 material Substances 0.000 claims description 105
- 238000000034 method Methods 0.000 claims description 34
- 210000004027 cell Anatomy 0.000 description 65
- 230000003071 parasitic effect Effects 0.000 description 39
- 229910052751 metal Inorganic materials 0.000 description 31
- 239000002184 metal Substances 0.000 description 31
- 239000012212 insulator Substances 0.000 description 25
- 230000005055 memory storage Effects 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 238000003860 storage Methods 0.000 description 22
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 19
- 238000003491 array Methods 0.000 description 16
- 238000007667 floating Methods 0.000 description 16
- 229910052799 carbon Inorganic materials 0.000 description 13
- 238000005530 etching Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 12
- 229910044991 metal oxide Inorganic materials 0.000 description 12
- 150000004706 metal oxides Chemical class 0.000 description 12
- 239000007784 solid electrolyte Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 11
- 239000004020 conductor Substances 0.000 description 11
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 11
- 230000008901 benefit Effects 0.000 description 10
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000002041 carbon nanotube Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910010413 TiO 2 Inorganic materials 0.000 description 6
- 229910021393 carbon nanotube Inorganic materials 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- -1 WOx Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 230000007704 transition Effects 0.000 description 5
- 238000013459 approach Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000013500 data storage Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910005866 GeSe Inorganic materials 0.000 description 3
- 229910004166 TaN Inorganic materials 0.000 description 3
- 239000003575 carbonaceous material Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000009396 hybridization Methods 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000008672 reprogramming Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 3
- 210000004460 N cell Anatomy 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 238000000707 layer-by-layer assembly Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000012782 phase change material Substances 0.000 description 2
- 230000003252 repetitive effect Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 239000013598 vector Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 229910000763 AgInSbTe Inorganic materials 0.000 description 1
- 229910002451 CoOx Inorganic materials 0.000 description 1
- JPVYNHNXODAKFH-UHFFFAOYSA-N Cu2+ Chemical compound [Cu+2] JPVYNHNXODAKFH-UHFFFAOYSA-N 0.000 description 1
- 229910005542 GaSb Inorganic materials 0.000 description 1
- 229910005872 GeSb Inorganic materials 0.000 description 1
- 229910005900 GeTe Inorganic materials 0.000 description 1
- 229910016978 MnOx Inorganic materials 0.000 description 1
- 229910005855 NiOx Inorganic materials 0.000 description 1
- 229910004491 TaAlN Inorganic materials 0.000 description 1
- 229910003070 TaOx Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910010037 TiAlN Inorganic materials 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical group O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007667 ZnOx Inorganic materials 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013590 bulk material Substances 0.000 description 1
- 150000001721 carbon Chemical group 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000005056 cell body Anatomy 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000005387 chalcogenide glass Substances 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000000109 continuous material Substances 0.000 description 1
- 229910001431 copper ion Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000002071 nanotube Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000011819 refractory material Substances 0.000 description 1
- 150000004771 selenides Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 230000000638 stimulation Effects 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
- 229910003141 α-AgI Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/18—Bit line organisation; Bit line lay-out
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/14—Word line organisation; Word line lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
- H10B63/84—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays
- H10B63/845—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays arranged in a direction perpendicular to the substrate, e.g. 3D cell arrays the switching components being connected to a common vertical conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
- H10N70/8845—Carbon or carbides
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/34—Material includes an oxide or a nitride
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
- H10N70/235—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
- H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8822—Sulfides, e.g. CuS
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
- H10N70/8825—Selenides, e.g. GeSe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8833—Binary metal oxides, e.g. TaOx
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/884—Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
Description
本発明の一態様に従って、3Dメモリは、x、yおよびz方向を有する直交座標により、z方向に積み重ねられた複数の平行なプレーンを用いて画定された3次元パターンを成して配置されたメモリ素子を含む。各プレーン内のメモリ素子は、複数のワード線および複数のグローバルビット線と直列に並んでいるローカルビット線によりアクセスされる。その複数のローカルビット線は、複数のプレーンを通ってz方向に存在し、x方向の行およびy方向の列の2次元矩形アレイを成して配列されている。各プレーン内の複数のワード線は、x方向に延び、それぞれのプレーンにおいて複数のローカルビット線の間で複数のローカルビット線から離され、y方向に間隔を置いている。不揮発性の再プログラミングメモリ素子がワード線およびローカルビット線の交差箇所の近くに置かれてワード線およびビット線によりアクセス可能であり、メモリ素子の1つのグループは1つの共通ワード線と1行のローカルビット線とにより並行してアクセスされ得る。3Dメモリは、y方向のその列の中の偶数ローカルビット線および奇数ローカルビット線のそれぞれの機能を果たす2つのグローバルビット線を有する二重グローバルビット線アーキテクチャをさらに含む。このアーキテクチャは、選択されたローカルビット線にアクセスするために1つのグローバルビット線がセンスアンプにより使用され、y方向においてその選択されたローカルビット線に隣接する選択されていないローカルビット線にアクセスするために他方のグローバルビット線が使用されることを可能にする。このようにして、隣接するビット線間のリーク電流をなくすために、隣接する選択されていないローカル線は選択されたローカルビット線のものと同じ基準電圧に正確にセットされることができる。
本発明の他の1つの実施形態に従って、3Dメモリは、x、yおよびz方向を有する直交座標により、z方向に積み重ねられた複数の平行なプレーンを用いて画定された3次元パターンを成して配置されたメモリ素子を含む。各プレーン内のメモリ素子は、複数のワード線および複数のグローバルビット線と直列に並んでいるローカルビット線によりアクセスされる。その複数のローカルビット線は、複数のプレーンを通ってz方向に存在し、x方向の行およびy方向の列の2次元矩形アレイを成して配列されている。各プレーン内の複数のワード線は、x方向に延び、それぞれのプレーンにおいて複数のローカルビット線の間で複数のローカルビット線から離され、y方向に間隔を置いている。不揮発性の再プログラミングメモリ素子がワード線およびローカルビット線の交差箇所の近くに置かれてワード線およびビット線によりアクセス可能であり、メモリ素子の1つのグループは1つの共通ワード線と1行のローカルビット線とにより並行してアクセスされ得る。3Dメモリは、各ワード線が一行のメモリ素子に排他的に接続される片側ワード線アーキテクチャを有する。これは、2行のメモリ素子の間で1つのワード線を共有してアレイ中のメモリ素子をワード線を横断させてつなぐ代わりにメモリ素子の各行のために1つのワード線を設けることによって成し遂げられる。片側ワード線アーキテクチャは、2行のメモリ素子の間で1つのワード線を共有する代わりにメモリ素子の各行のために唯1つのワード線を設け、これによりアレイ中のメモリ素子をワード線を横断させてつなぐことを回避する。メモリ素子の行は同様にローカルビット線の対応する行によりアクセスされるけれども、ローカルビット線の隣接する行間での結合の拡張はなく、従ってワード線を越えるリーク電流はない。
片側ワード線アーキテクチャは、y方向における複数のワード線を横断するローカルビット線間の結合を切り離すという利点を有する。従って、ローカルビット線間のリーク電流がなくされる。
本願明細書において挙げられた全ての特許、特許出願、論文、他の刊行物、文書および事物は、あらゆる目的のためにその全体が本願明細書において参照により援用されている。その援用された刊行物、文書または事物のいずれかと本願との間での用語の定義または使用法における不一致または矛盾の外延まで、本願のものが優越するものとする。
1.グローバルビット線の全て(図1および3のアレイにおいてGBL1 、GBL2 およびGBL3 )を、図2の回路21により、ゼロボルトにセットする。
2.y方向におけるワード線の各側のローカルビット線がそれらの選択デバイスを通してそれぞれのグローバルビット線に接続され、従ってゼロボルトにされるように、ブロックのその1つのワード線の両側の少なくとも2つの選択ゲート線をH’ボルトにセットする。電圧H’は、1〜3ボルトの範囲内の適切なもの、通例2ボルトのように、選択デバイスQxyをオンにするために充分高くされる。図3に示されているブロックはワード線WL12を含むので、選択デバイスQ12、Q22、Q32、Q13、Q23およびQ33をオンにするために図2の回路29によってそのワード線の両側の選択ゲート線SG2 およびSG3 (図1)がH’ボルトにセットされる。これにより、x方向に延びる2つの隣接する行の中のローカルビット線LBL12、LBL22、LBL32、LBL13、LBL23およびLBL33の各々がグローバルビット線GBL1、GBL2およびGBL3のうちのそれぞれの1つに接続される。y方向において互いに隣接するローカルビット線のうちの2つが単一のグローバルビット線に接続される。すると、これらのローカルビット線はグローバルビット線のゼロボルトにセットされる。残りのローカルビット線は好ましくは接続されないままであり、それらの電圧は浮いている。
3.リセットされるブロックのワード線をHボルトにセットする。このリセット電圧値は、メモリ素子内のスイッチング材料に依存し、数分の一ボルトから数ボルトの間になり得る。選択されたプレーン1の他のワード線と他の選択されていないプレーン上の全ワード線とを含む、アレイの他の全てのワード線はゼロボルトにセットされる。図1および3のアレイでは、全て図2の回路27により、ワード線WL12はHボルトにされ、アレイ中の他の全てのワード線はゼロボルトにされる。
1.グローバルビット線に掛けられる電圧は、プログラミングのためにメモリシステムにより受け取られるデータのパターンに従う。図4の例では、GBL1 は論理データビット「1」を伝達し、GBL2 は論理ビット「0」を伝達し、GBL3 は論理ビット「1」を伝達する。ビット線は、示されているように対応する電圧M、HおよびMにそれぞれセットされ、Mレベル電圧は高いけれどもメモリ素子をプログラムするのには不十分であり、Hレベルはメモリ素子を強制的にプログラムされた状態にするのに充分に高い。Mレベル電圧は、ゼロボルトとHとの間で、Hレベル電圧の約二分の一であり得る。例えば、Mレベルは0.7ボルトで、Hレベルは1.5ボルトであり得る。プログラミングに使用されるHレベルは、リセットまたは読み出しに使用されるHレベルと同じであるとは限らない。この場合、受け取られたデータに従って、メモリ素子M114 およびM134 をそのリセット状態に留めるべきであるが、メモリ素子M124 はプログラムされる。従って、プログラミング電圧は、次に続くステップによって、このページのメモリ素子M124 にだけ印加される。
2.プログラムされるページのワード線、この場合には選択されたワード線WL12をゼロボルトにセットする。これは、ページのメモリ素子が接続されている唯一のワード線である。全てのプレーン上の他のワード線の各々はMレベルにセットされる。これらのワード線電圧は図2の回路27により印加される。
3.プログラムされるべき1つのページを選択するために、選択されたワード線の下の両側の選択ゲート線のうちの1つをH’電圧レベルにセットする。図3および4に示されているページについて、H’電圧は、選択デバイスQ12、Q22およびQ32をオンにするために選択ゲート線SG2 に掛けられる(図1)。他の全ての選択ゲート線、すなわちこの例では線SG1 およびSG3 は、それらの選択デバイスをオフに保つためにゼロボルトにセットされる。選択ゲート線電圧は、図2の回路29によって印加される。これは、1行のローカルビット線をグローバルビット線に接続し、他の全てのローカルビット線を浮いたままにしておく。この例では、行のローカルビット線LBL12、LBL22およびLBL32が、オンにされた選択デバイスを通してそれぞれのグローバルビット線GBL1 、GBL2 およびGBL3 に接続され、アレイの他の全てのローカルビット線(LBLs )は浮いたままにされる。
1.全てのグローバルビット線GBLおよび全てのワード線WLを電圧VR にセットする。電圧VR は単に都合の良い基準電圧であって、任意の数の値であり得るけれども通例0と1ボルトとの間にある。一般的に、繰り返し読み出しが行われる動作モードについては、全ワード線を充電することを必要とするけれども、寄生読み出し電流を減らすためにアレイ中の全ワード線をVR にセットするのが好都合である。しかし、1つの代案では、選択されたワード線(図5ではWL12)、その他の各プレーン内の、その選択されたワード線と同じ位置にあるワード線、および全プレーン内の直ぐ隣のワード線をVR に高めることが必要であるに過ぎない。
2.読み出されるべきページを明示するために、選択されたワード線に隣接する制御線に電圧をかけることによって1行の選択デバイスをオンにする。図1および5の例では、選択デバイスQ12、Q22およびQ32をオンにするために制御線SG2 に電圧が印加される。これは、1行のローカルビット線LBL12、LBL22およびLBL32をそれらのそれぞれのグローバルビット線GBL1 、GBL2 およびGBL3 に接続する。これらのローカルビット線は、そのとき図2の回路21の中に存在する個々のセンスアンプ(SA)に接続され、それらが接続されているグローバルビット線の電位VR を帯びる。他の全てのローカルビット線LBLは、浮くことを許される。
3.選択されたワード線(WL12)をVR ±Vsenseの電圧にセットする。Vsenseの符号は、センスアンプに基づいて選択され、約0.5ボルトの大きさを有する。他の全てのワード線の電圧は同じままである。
4.時間Tの間、各センスアンプに流入(VR +Vsense)または流出(VR −Vsense)する電流を感知する。これらは、図5の例のアドレス指定されたメモリ素子を通って流れるように示されている電流IR1、IR2およびIR3であり、これらは、それぞれのメモリ素子M114 、M124 およびM134 のプログラミング済み状態に比例する。メモリ素子M114 、M124 およびM134 の状態は、このとき、それぞれのグローバルビット線GBL1 、GBL2 およびGBL3 に接続されている回路21内のセンスアンプのバイナリ出力により与えられる。これらのセンスアンプ出力は線23(図2)を介してコントローラ25に送られ、読み出されたデータをホスト31に提供する。
5.ローカルビット線をグローバルビット線から切り離すために選択ゲート線(SG2 )から電圧を除去することによって選択デバイス(Q12、Q22およびQ32)をオフに転換させ、選択されたワード線(WL12)を電圧VR に戻す。
図1のアレイの不揮発性メモリ記憶素子Mzxy のために使用される材料は、カルコゲナイド、金属酸化物、あるいはその材料に印加された外部電圧またはその材料に通された電流に応答して安定した可逆抵抗シフトを示す多くの材料のうちのいずれか1つであり得る。
図1の3次元メモリ素子アレイを実現するための3つの代替の半導体構造が次に記載される。
図7に示されている第1の例は、初めて堆積されたときに非伝導性であるメモリ素子(NVM)の使用のために構成されている。前に論じられたタイプの金属酸化物はこの特性を有する。図6に関して説明したように、材料の両側の電極の間に、これらの電極に掛けられた適切な電圧に応答して伝導性フィラメントが形成される。これらの電極は、アレイ内のビット線およびワード線である。材料は、さもなければ非伝導性であるので、ワード線およびビット線のクロスポイントにおいてメモリ素子を互いに絶縁させる必要はない。材料の単一の連続層によって数個のメモリ素子を実現することができ、それらは、図7の場合には、y方向において垂直ビット線の両側に沿って垂直に向けられて全プレーンを通って上方に延びるNVM材料のストリップである。図7の構造の著しい利点は、1つのグループのプレーン内の全ワード線およびそれらの下の絶縁ストリップを単一のマスクを用いて同時に画定し、従って製造プロセスを非常に簡単化できることである。
1.選択デバイスQ、グローバルビット線GBL、選択ゲート線SGおよびアレイの周辺の他の回路を含む支援回路が在来の仕方でシリコン基板内に形成され、この回路の上面は、回路の上に置かれたエッチストップ材料の層を用いるエッチングによるなどして平坦化される。
2.誘電体(絶縁物)および金属の交互の層が、少なくとも基板の選択デバイスQが形成される領域の上で、互いの上にシートとして形成される。図7の例では、そのようなシートが4つ形成される。
3.これらのシートは、x方向に延びy方向に間隔を置いている複数のスリットを有する、これらの上に形成されたマスクを用いることによってエッチング(絶縁)される。ローカルビット線(LBL)柱およびNVM材料が後に形成される図7に示されているトレンチを形成するために、材料の全てがエッチストップまで下って除去される。後に形成される柱の位置にある選択デバイスQのドレインへのアクセスを許すために、トレンチの底でエッチストップ材料層を通る接点穴もエッチングされる。トレンチの形成により、ワード線(WL)のy方向における幅も定められる。
4.不揮発性メモリ(NVM)材料が、これらのトレンチの側壁に沿ってトレンチの上の構造を横断して薄い層を成して堆積される。これにより、NVM材料は、トレンチの各々の対向する側壁に沿って、トレンチの中に露出されているワード線(WL)表面と接触する状態で残される。
5.その後、金属が不揮発性メモリ(NVM)材料と接触するようにこれらのトレンチ内に堆積される。属は、y方向に複数のスリットのあるマスクを用いてパターニングされる。このマスクを通してエッチングすることによる金属材料の除去により、ローカルビット線(LBL)柱が残る。柱間でx方向の不揮発性メモリ(NVM)材料も除去され得る。x方向における柱間のスペースは、その後に誘電体材料で満たされ、構造の頂部まで戻って平坦化される。
a.連続的な誘電体(絶縁物)層の上に、底部電極、スイッチング材料および(随意に)障壁金属のストリップを含むスタックの平行なセットを形成し、ここでスタックはy方向に延びてx方向において間隔を置いている。この中間構造は図9に示されている。この構造を形成するプロセスは、底部絶縁物の層(デバイスを層111においては基板から絶縁させ、層113および115においては下のプレーンから絶縁させる)、電気伝導性材料(例えば、チタン)の底部電極、スイッチングNVM材料層、頂部電極障壁金属(例えば、白金)、次にフォトレジスト材料の第1の層を順に堆積させることを含む。フォトレジストを、y方向に延びる水平な線およびスペースのセットとしてパターニングする。スタック間のスペースが線の幅より大きくなるように、マスク材料の線の幅を減少させるためにフォトレジスト線の幅が減少させられる(フォトレジストが「細くされる」)。これは、異なるプレーン間に後に生じる可能性のあるスイッチング素子の行の位置ずれを補償すると共に共通の垂直ローカルビット線が全プレーンで同時に底部電極に接触できるようにするためである。これにより、スイッチング素子のサイズ(従って、電流)も減少する。フォトレジストをマスクとして用いて、スタックがエッチングされ、底部絶縁物層で止まる。その後、フォトレジストが除去され、行間のギャップが他の絶縁物(図9には示されていない)で満たされ、生じた構造が平坦化される。
b.図10〜12を参照すると、y方向において2つの隣接するメモリ素子を結合させる底部電極を各々包含する個々のメモリ素子のx−yアレイを形成するためにスタックが分離される。
1.誘電体(絶縁物)の層を構造の上に堆積させる。
2.x方向に延びるフォトレジストの平行な線をパターニングし、頂部の絶縁物層を、この層から図10に示されている平行な絶縁ストリップI1を形成するために、エッチングする。このエッチングは、障壁金属(または、障壁金属が存在しなければ、メモリ材料)と、スタック間のギャップを埋めている絶縁物(図示せず)との上で止められる。
3.このようにして形成されたアレイの露出している領域は絶縁物I1と異なるエッチング特性を有する第2の絶縁物I2で埋められ、その後平坦化される。その結果は図11に示されている。
4.その後、残っている絶縁物I1の全てが、露出しているI2をマスクとして使用する選択的エッチングによって除去される。その後、図12に示されているように、I2のエッジに沿ってスペーサが形成される。
5.スペーサおよびI2ストリップをマスクとして用いて、底部電極ストリップを含む平行なスタックを貫くエッチングが行われ、これにより、各ストリップが2つの隣接するメモリ素子Mzxy だけと連絡するように底部電極ストリップ同士をそれらの間のトレンチにより絶縁させる。エッチマスクの一部として用いられるスペーサを形成する代わりに、フォトレジストマスクが形成されてもよい。しかし、そのようなフォトレジストマスクの位置ずれの可能性があり、そのピッチはスペーサの使用で得られるほど小さくはないかもしれない。
6.その後、第3の絶縁物層が構造の上に、さらにエッチングされたばかりのトレンチの中に堆積され、第3の絶縁物層は露出しているスイッチング材料の高さより少し上までエッチバックされ、これにより第3の絶縁物I3が残る。その結果が、1つの底部電極線に沿ってy方向に描かれた断面図である図12に示されている。
c.その後、2つの隣接するメモリ素子にオーム接触するワード線が、露出している領域に形成される(これはダマシンプロセスである)。
1.スペーサが始めに除去される。その結果は図13に(上向きの柱のような)メモリスタックの矩形x−yアレイとして示され、y方向において隣接する各2つのスタックは1つの共通の底部電極により接続されている。柱間の底部電極の上の領域を埋める絶縁物I2と、底部電極および隣接する柱同士を隔てるギャップの間のトレンチを埋める絶縁物I3とは、明瞭性を目的として図に示されていない。
2.その後、伝導性ワード線材料が堆積され、露出しているトレンチをそれが埋めるように、絶縁物I3および障壁金属(存在するならば)またはメモリ材料で止まるCMPによって除去される。絶縁物I2は伝導性ワード線材料が画定されるトレンチを形成する(ダマシンプロセスとして)ということに留意するべきである。ワード線(WL)は絶縁物I3および2つの隣接するメモリスタックの上に位置する(ここでは障壁金属と共に示 されている)。生じた構造は図14に示されている。
d.前述した処理ステップは、プレーンのグループの中の各プレーンのために反復される。フォトリソグラフィの位置ずれのために1つのプレーン内のメモリ素子は他のプレーン内のメモリ素子と正確には整列しないであろうということに留意するべきである。
e.全プレーンの回路素子が形成された後、垂直なローカルビット線が形成される。
1.頂部絶縁物が上のプレーンのワード線の上に堆積される。
2.フォトレジストマスクを用いて、個々のローカルビット線のためにx−y「接点」パターンが開けられ、はるばる基板までプレーンのグループを貫いてエッチングが行われる。これらの開口部の行は、x方向に沿ってワード線に並行に整列させられているけれどもy方向においてはワード線間のギャップの中ほどにあって間隔を置いている。これらの開口部のサイズはワード線間の間隔より小さくて各プレーンにおいて底部電極を突っ切るようにx方向に整列している。エッチングは、数個のプレーンの底部電極の各層を通って進行すると、底部電極を、各セグメントが唯一のメモリ素子とだけ連絡するように2つのセグメントに分ける。エッチングは、基板まで進み続け、ここで選択デバイスQxyへの接点を露出させる。
3.これらの穴は、その後、ローカルビット線を形成するために金属で埋められ、各ローカルビット線が他のどのローカルビット線からも独立する(電気的に分離される)ように上面が平坦化される。このプロセスの一部として随意に障壁金属が堆積されてもよい。結果として生じる構造が図8の垂直断面図に示されている。
4.あるいは、ローカルビット線のためにx−y「接点」パターンをエッチングする代わりに、x方向に延びy方向に間隔を置いているスリットがI2酸化物領域にエッチングされる。エッチングがプレーンのグループを貫いてはるばる基板まで行われて、ローカルビット線柱が後に中に形成されるトレンチを形成する。
5.これらのトレンチを埋めるために、その後、金属が堆積される。堆積された金属は、全プレーン内のメモリ素子の底部電極と接触する。金属は、その後、x方向のスリットを有するマスクを用いてパターニングされる。このマスクを通してのエッチングによって金属材料を除去すると、ローカルビット線柱が残る。x方向の柱間のスペースは誘電体材料で埋められて構造の頂部まで戻って平坦化される。
従来、メモリアレイの可変抵抗性素子と直列に、それらを通って流れ得るリーク電流を減らすために、ダイオードが良く接続される。本発明において記述される非常にコンパクトな3D再プログラミング可能なメモリは、各メモリ素子と直列のダイオードを必要としないがリーク電流を少なく保つことのできるアーキテクチャを有する。これは、グローバルビット線のセットに選択的に結合される短いローカル垂直ビット線で可能となっている。このようにして、3Dメモリの構造は必然的に分割され、メッシュ内の個々の経路間の結合は低減される。
本発明の1つの態様に従って、1つの3Dメモリは、x、yおよびz方向を有する直交座標により、z方向に積み重ねられた複数の平行なプレーンを用いて画定された3次元パターンを成して配置されたメモリ素子を備える。各プレーン内のメモリ素子は複数のワード線と、複数のグローバルビット線と直列のローカルビット線とによりアクセスされる。複数のローカルビット線は、複数のプレーンを通ってz方向に存在して、x方向の行とy方向の列との2次元矩形アレイを成して配置されている。各プレーン内の複数のワード線は、x方向に延び、個々のプレーンにおいて複数のローカルビット線の間でy方向に間隔を置いて複数のローカルビット線から離されている。不揮発性の再プログラミング可能なメモリ素子はワード線とローカルビット線との交差箇所の近くに置かれてワード線およびビット線によりアクセス可能であり、1つの共通のワード線と1行のローカルビット線とによって1グループのメモリ素子が並行してアクセス可能である。3Dメモリは、y方向の1つの列の中の偶数ローカルビット線と奇数ローカルビット線とのためにそれぞれ働く2つのグローバルビット線を有する二重グローバルビット線アーキテクチャをさらに含む。このアーキテクチャにより、一方のグローバルビット線を1つの選択されたローカルビット線にアクセスするために1つのセンスアンプにより使用することができ、他方のグローバルビット線をy方向において選択されたローカルビット線に隣接する1つの選択されていない複数のローカルビット線にアクセスするために使用することができる。このようにして、それらの隣接する選択されていないローカル線は、隣接するビット線間のリーク電流をなくすために、選択されたローカルビット線のものと同じ基準電圧に正確にセットされることができる。
本質的に、図17に示されている3次元メモリ10’は、二重のグローバルビット線を有するグローバルビット線の構造を除いて、図1に示されている3Dメモリ10と同様である。
図16と関連して論じられたように、隣接する行に起因するリーク電流は、電流リークを除去するために隣接するビット線が別々に基準電圧にセットされ得ないときには、充分に制御されない。
二重グローバルビット線アーキテクチャは、図1に示されているアーキテクチャに比べてメモリアレイ内のグローバルビット線の数を2倍にする。しかし、この不利な点は、メモリ素子間のリーク電流がより少ないメモリアレイを提供することにより相殺される。
本発明の他の1つの実施形態に従って、1つの3Dメモリは、x、yおよびz方向を有する直交座標により、z方向に積み重ねられた複数の平行なプレーンを用いて画定された3次元パターンを成して配置されたメモリ素子を備える。各プレーン内のメモリ素子は、複数のワード線と、複数のグローバルビット線と直列のローカルビット線とによってアクセスされる。複数のローカルビット線は、複数のプレーンを通ってz方向に存在して、x方向の行とy方向の列との2次元矩形アレイを成して配置されている。各プレーン内の複数のワード線は、x方向に延び、個々のプレーンにおいて複数のローカルビット線の間でy方向に間隔を置いて複数のローカルビット線から離されている。不揮発性の再プログラミングメモリ素子はワード線とローカルビット線との交差箇所の近くに置かれてワード線およびビット線によりアクセス可能であり、1つの共通のワード線と1行のローカルビット線とによって1グループのメモリ素子が並行してアクセス可能である。3Dメモリは、各ワード線が唯1つの行のメモリ素子に接続される片側ワード線アーキテクチャを有する。これは、2行のメモリ素子の間で1つのワード線を共有してアレイ中のメモリ素子をワード線を横断させてつなぐ代わりにメモリ素子の各行のために1つのワード線を設けることによって成し遂げられる。メモリ素子の行は同様にローカルビット線の対応する行によりアクセスされるけれども、ローカルビット線の行についてはワード線を越える結合の拡張はない。
図1に示されている両側ワード線アーキテクチャを有する3Dメモリアレイは、アレイのエッジにあるものを除いて各々のワード線が1対のワード線に取って代わられる片側ワード線アーキテクチャに改変され得る。このようにして、各ワード線は、唯1つの行のメモリ素子に接続する。従って、図1に示されているワード線W12は、図19において、ワード線WL13およびWL14の対に取って代わられている。WL13は1行のメモリ素子(M114 ,M124 ,M134 ・・・)に接続され、WL14は1行のメモリ素子(M115 ,M125 ,M135・・・)に接続されていることが分かる。前に記載したように、1行のメモリ素子は、並行して読み出されるかまたは書き込まれる1つのページを構成する。
図20は、同じ行のローカルビット線(例えば、LBL12,LBL22,LBL32・・・)を共有する2行のメモリ素子(M113 ,M123 ,M133 ・・・)および(M114 ,M124 ,M134 ・・・)によって画定される1単位として消去可能なメモリ素子の1つの最小ブロックも示している。
片側ワード線アーキテクチャは、図1に示されているアーキテクチャに比べてメモリアレイ内のワード線の数を2倍にする。しかし、この不利な点は、メモリ素子間のリーク電流がより少ないメモリアレイを提供することにより相殺される。
本発明の種々の態様をその代表的な実施形態に関して記述したけれども、本発明が、添付の特許請求の範囲の全範囲内でその権利が保護されるということを理解するべきである。
Claims (18)
- x、yおよびz方向を有する直交座標により、z方向に積み重ねられた複数の平行なプレーンを用いて画定された3次元パターンを成して配置されたメモリ素子を備えるデータメモリであって、
複数のプレーンを通ってz方向に延びる、x方向の行およびy方向の列の2次元矩形アレイを成して配置された複数の第1の伝導線と、
個々のプレーンを横断してx方向に延びて個々のプレーン内で複数の第1の伝導線の間でy方向に間隔を置いて複数の第1の伝導線から離されている複数の第2の伝導線であって、前記第1および第2の伝導線が個々のプレーン内の複数の位置で互いに隣接して交差する複数の第2の伝導線と、
複数の位置において前記第1および第2の伝導線の間にそれらの交差箇所に隣接してそれぞれ接続された複数の不揮発性の再プログラミング可能なメモリ素子と、を備え、
y方向の第1の伝導線の列は、対応する第3の伝導線の対によりスイッチング可能にアクセスされ、
前記列の中の偶数番号の個々の第1の伝導線は、対応する第3の伝導線の対のうちの1つの線にスイッチング可能に結合され、
前記列の中の奇数番号の個々の第1の伝導線は、対応する第3の伝導線の対のうちの他の1つの線にスイッチング可能に結合されるデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記第3の伝導線は、y方向に延び、
前記選択デバイスは、前記第1の伝導線のうちのy方向に整列しているものを、複数の第3の伝導線のうちの選択されたものに接続可能にするように配置され、
複数の制御線が、x方向に整列している複数の第1の伝導線と第3の伝導線のうちの別々のものとの接続を可能にするためにx方向に延びて、x方向に整列している複数の選択デバイスにそれぞれ接続されているデータメモリ。 - 請求項1または2記載のデータメモリにおいて、
複数の選択デバイスおよび複数の第3の伝導線は半導体基板内に形成され、複数のプレーンは前記半導体基板の上にスタックとして形成されるデータメモリ。 - 請求項1または3記載のデータメモリにおいて、
個々のメモリ素子は、前記メモリ素子が間に接続されている前記第1および第2の伝導線を通して印加された電気的刺激に応答して自分の電気コンダクタンスのレベルを少なくとも第1および第2の安定したレベルの間で可逆的に変化させる材料を含むことにより特徴付けられるデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記メモリ素子は、前記第1および第2の伝導線の交差箇所のうちのそれぞれのものに隣接するそれぞれの量の材料を含み、かつx、yおよびz方向の全てにおいて互いに分離されているデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記メモリ素子は、y方向において前記第1の伝導線と連絡するようにさらに配置されているデータメモリ。 - 請求項1記載のデータメモリにおいて、
個々のメモリ素子は、自分に印加された電気的刺激に応答して変化する電気コンダクタンスのレベルにより特徴付けられるデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記メモリ素子は、前記第1および第2の伝導線を通して自分に印加された電気的刺激により選択される少なくとも第1および第2の安定した電気的に検出可能な状態を有することにより特徴付けられるデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記メモリ素子のうちの選択されたものに電気的刺激を印加するために前記第1および第2の伝導線に接続された回路をさらに備え、電気的刺激は、前記メモリ素子をその第2の安定状態から第1の安定状態に転換させるために印加される電気的刺激と実質的に同じ大きさであり、かつ異なる極性を持って選択されたメモリ素子をその第1の安定状態から第2の安定状態に転換させるために印加されるデータメモリ。 - 請求項1記載のデータメモリにおいて、
前記第3の複数の伝導線に接続されたデータ入出力回路をさらに備えるデータメモリ。 - 請求項10記載のデータメモリにおいて、
前記データ入出力回路は、データが前記メモリから読み出されるときに前記第3の伝導線により伝えられるデータのバイナリ表示を提供する仕方で前記第3の伝導線のうちの選択されたものと接続されている複数のセンスアンプを含むデータメモリ。 - 請求項10記載のデータメモリにおいて、
前記データ入出力回路は、前記第3の伝導線のうちの選択されたものに、複数の選択デバイスを通してそれらに接続されている前記メモリ素子のうちの少なくとも幾つかにデータをプログラムするために、電圧を印加するデータプログラミング回路をさらに備えるデータメモリ。 - 再プログラミング可能な不揮発性メモリシステムを操作する方法であって、
x、yおよびz方向を有する直交座標により画定されるメモリ素子の3次元パターンを包含し、かつ
半導体基板の上にz方向に積み重ねられた複数の平行なプレーンと、
複数のプレーンを通ってz方向に延び、x方向の行およびy方向の列の2次元矩形アレイを成して配置された複数の伝導性ローカルビット線と、
それぞれのプレーンを横断してx方向に延び、それぞれのプレーンにおいて複数のローカルビット線の間でy方向に間隔を置いて複数のローカルビット線から離されている複数のワード線であって、前記ローカルビット線およびワード線がそれぞれのプレーンにおいて複数の位置で互いに隣接して交差する複数のワード線と、
複数の位置において前記ローカルビット線およびワード線の間にそれらの交差箇所に隣接してそれぞれ接続された複数の不揮発性の再プログラミング可能なメモリ素子と、を備え、
y方向のローカルビット線の列は、対応するグローバルビット線対によってスイッチング可能にアクセスされ、
前記列の中の偶数番号の個々のローカルビット線は、対応するグローバルビット線対のうちの1つの指定された線にスイッチング可能に結合され、
前記列の中の奇数番号の個々のローカルビット線は、対応するグローバルビット線対のうちの他の1つの指定された線にスイッチング可能に結合され、
複数の第1の選択デバイスは、選択制御信号に応答してローカルビット線の選択された行を対応するグローバルビット線対のうちの第1の指定された線にそれぞれ結合させるように配置され、
複数の第2の選択デバイスは、前記選択制御信号に応答してローカルビット線の隣接する行を対応するグローバルビット線対のうちの第2の指定された線にそれぞれ結合させるように配置される少なくとも1つの集積回路を利用するステップと、
ローカルビット線の選択された行を対応するグローバルビット線対のうちの第1の指定された線に接続するために前記選択制御信号を複数の第1の選択デバイスに印加するステップと、
ローカルビット線の隣接する行を対応するグローバルビット線対のうちの第2の指定された線に接続するために前記選択制御信号を複数の第2の選択デバイスに印加するステップと、
複数のメモリ素子のうちの選択された1つ以上のものを、複数のメモリ素子のうちの選択された1つ以上のものが間に作用可能に接続されている前記ワード線およびグローバルビット線を通して第1および第2の刺激のうちの1つを印加することによって、それらの少なくとも第1および第2の状態の間で同時に変化させるステップと、
を含む方法。 - 請求項13記載の方法において、
前記選択制御信号を印加するステップは、x方向に延びる前記ローカルビット線の行を前記グローバルビット線に接続するために、前記選択制御信号を複数の選択デバイスに印加することを含む方法。 - 請求項14記載の方法において、
前記複数のメモリ素子のうちの選択された1つ以上のものを、それらの少なくとも第1および第2の状態の間で同時に変化させるステップは、ローカルビット線の選択された行に接続されていてy方向のその両側に沿う2行のメモリ素子を、複数のグローバルビット線と、ローカルビット線の選択された行に隣接するその両側のワード線のうちの2つとに第2の電気的刺激を印加することによって、第1の状態に同時にリセットすることを含む方法。 - 請求項14記載の方法において、
前記複数のメモリ素子のうちの選択された1つ以上のものを、それらの少なくとも第1および第2の状態の間で同時に変化させるステップは、リセットされたメモリ素子の2行のうちの1つに、第1の電気的刺激を複数のグローバルビット線と、ローカルビット線の選択された行に隣接するワード線のうちの、プログラムされる1行のメモリ素子の側の1つとに印加することによって、後にデータをプログラムすることをさらに含む方法。 - 請求項14記載の方法において、
ローカルビット線の選択された行のy方向の1つの側に沿うメモリ素子の行の状態を、前記グローバルビット線に現れる電気的量から前記メモリ素子の状態が読み出されるように、読み出し電気的刺激を前記グローバルビット線およびワード線に印加することによって、読み出すステップをさらに含む方法。 - 請求項14記載の方法において、
前記複数のメモリ素子のうちの選択された1つ以上のものを、それらの少なくとも第1および第2の状態の間で同時に変化させるステップは、第1および第2の刺激のうちの1つの複数のパルスを印加すると共に、連続するパルス間で、複数のメモリ素子のうちの1つ以上のものの状態をベリファイするステップをさらに含む方法。
Applications Claiming Priority (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/420,334 US7983065B2 (en) | 2009-04-08 | 2009-04-08 | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
US12/420,334 | 2009-04-08 | ||
US12/748,260 US8351236B2 (en) | 2009-04-08 | 2010-03-26 | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
US12/748,233 US8199576B2 (en) | 2009-04-08 | 2010-03-26 | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
US12/748,260 | 2010-03-26 | ||
US12/748,233 | 2010-03-26 | ||
PCT/US2010/029855 WO2010117912A1 (en) | 2009-04-08 | 2010-04-02 | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012523648A true JP2012523648A (ja) | 2012-10-04 |
Family
ID=42289471
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504735A Active JP5722874B2 (ja) | 2009-04-08 | 2010-04-02 | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ |
JP2012504733A Pending JP2012523648A (ja) | 2009-04-08 | 2010-04-02 | 垂直ビット線および二重グローバルビット線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504735A Active JP5722874B2 (ja) | 2009-04-08 | 2010-04-02 | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ |
Country Status (5)
Country | Link |
---|---|
EP (2) | EP2417598B1 (ja) |
JP (2) | JP5722874B2 (ja) |
KR (2) | KR101793286B1 (ja) |
CN (2) | CN102449699B (ja) |
WO (2) | WO2010117912A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466790B2 (en) | 2009-04-08 | 2016-10-11 | Sandisk Technologies Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9227456B2 (en) | 2010-12-14 | 2016-01-05 | Sandisk 3D Llc | Memories with cylindrical read/write stacks |
EP2731110B1 (en) * | 2010-12-14 | 2016-09-07 | SanDisk Technologies LLC | Architecture for three dimensional non-volatile storage with vertical bit lines |
WO2012082654A2 (en) | 2010-12-14 | 2012-06-21 | Sandisk 3D Llc | Architecture for three dimesional non-volatile storage with vertical bit lines |
TWI473105B (zh) * | 2011-01-18 | 2015-02-11 | Macronix Int Co Ltd | 具有錯誤自動檢查與更正位元之三維記憶體結構 |
KR20130127180A (ko) * | 2012-05-14 | 2013-11-22 | 삼성전자주식회사 | 저항성 랜덤 액세스 메모리의 소거 방법 |
US9171584B2 (en) | 2012-05-15 | 2015-10-27 | Sandisk 3D Llc | Three dimensional non-volatile storage with interleaved vertical select devices above and below vertical bit lines |
US9281029B2 (en) | 2012-06-15 | 2016-03-08 | Sandisk 3D Llc | Non-volatile memory having 3D array architecture with bit line voltage control and methods thereof |
US8895437B2 (en) | 2012-06-15 | 2014-11-25 | Sandisk 3D Llc | Method for forming staircase word lines in a 3D non-volatile memory having vertical bit lines |
US9093152B2 (en) * | 2012-10-26 | 2015-07-28 | Micron Technology, Inc. | Multiple data line memory and methods |
KR20140063147A (ko) * | 2012-11-16 | 2014-05-27 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
KR102022419B1 (ko) * | 2012-12-28 | 2019-11-04 | 에스케이하이닉스 주식회사 | 가변 저항 메모리 장치 및 그 동작 방법 |
US9202694B2 (en) | 2013-03-04 | 2015-12-01 | Sandisk 3D Llc | Vertical bit line non-volatile memory systems and methods of fabrication |
US9064547B2 (en) | 2013-03-05 | 2015-06-23 | Sandisk 3D Llc | 3D non-volatile memory having low-current cells and methods |
US9165933B2 (en) | 2013-03-07 | 2015-10-20 | Sandisk 3D Llc | Vertical bit line TFT decoder for high voltage operation |
JP6222690B2 (ja) * | 2013-08-05 | 2017-11-01 | マイクロンメモリジャパン株式会社 | 抵抗変化素子 |
US9105468B2 (en) | 2013-09-06 | 2015-08-11 | Sandisk 3D Llc | Vertical bit line wide band gap TFT decoder |
US9362338B2 (en) | 2014-03-03 | 2016-06-07 | Sandisk Technologies Inc. | Vertical thin film transistors in non-volatile storage systems |
US9379246B2 (en) | 2014-03-05 | 2016-06-28 | Sandisk Technologies Inc. | Vertical thin film transistor selection devices and methods of fabrication |
US9123392B1 (en) * | 2014-03-28 | 2015-09-01 | Sandisk 3D Llc | Non-volatile 3D memory with cell-selectable word line decoding |
US9627009B2 (en) | 2014-07-25 | 2017-04-18 | Sandisk Technologies Llc | Interleaved grouped word lines for three dimensional non-volatile storage |
US9450023B1 (en) | 2015-04-08 | 2016-09-20 | Sandisk Technologies Llc | Vertical bit line non-volatile memory with recessed word lines |
KR20160133688A (ko) | 2015-05-13 | 2016-11-23 | 삼성전자주식회사 | 메모리 장치 및 이를 포함하는 메모리 시스템 |
US9893950B2 (en) | 2016-01-27 | 2018-02-13 | International Business Machines Corporation | Switch-connected HyperX network |
CN107086202A (zh) * | 2016-02-14 | 2017-08-22 | 复旦大学 | 一种可抑制三维水平交叉点式电阻转换存储器漏电流的集成结构 |
US10032486B2 (en) * | 2016-11-28 | 2018-07-24 | Toshiba Memory Corporation | Semiconductor memory device |
JP6296464B2 (ja) * | 2016-12-27 | 2018-03-20 | 国立研究開発法人物質・材料研究機構 | 多機能電気伝導素子の使用方法 |
KR102332436B1 (ko) * | 2017-01-30 | 2021-12-01 | 마이크론 테크놀로지, 인크 | 다수의 메모리 어레이 데크를 포함하는 집적 메모리 조립체 |
JP2019054206A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 記憶装置 |
KR102009569B1 (ko) * | 2017-10-25 | 2019-08-12 | 한양대학교 산학협력단 | 3차원 구조의 시냅스 소자 및 이의 제조 방법 |
US10707210B2 (en) * | 2017-12-07 | 2020-07-07 | Micron Technology, Inc. | Devices having a transistor and a capacitor along a common horizontal level, and methods of forming devices |
KR102577999B1 (ko) * | 2018-05-31 | 2023-09-14 | 에스케이하이닉스 주식회사 | 집적 회로 |
US11508746B2 (en) | 2019-10-25 | 2022-11-22 | Micron Technology, Inc. | Semiconductor device having a stack of data lines with conductive structures on both sides thereof |
US11099784B2 (en) * | 2019-12-17 | 2021-08-24 | Sandisk Technologies Llc | Crosspoint memory architecture for high bandwidth operation with small page buffer |
US11605588B2 (en) | 2019-12-20 | 2023-03-14 | Micron Technology, Inc. | Memory device including data lines on multiple device levels |
WO2022082750A1 (en) * | 2020-10-23 | 2022-04-28 | Yangtze Advanced Memory Industrial Innovation Center Co., Ltd | ARCITECTURE, STRUCTURE, METHOD AND MEMORY ARRAY FOR 3D FeRAM |
Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103377A1 (en) * | 2001-11-30 | 2003-06-05 | Takeshi Kajiyama | Magnetic random access memory |
US20040057276A1 (en) * | 2002-08-08 | 2004-03-25 | Hasan Nejad | Stacked columnar 1T-nMTJ MRAM structure and its method of formation and operation |
US20040151024A1 (en) * | 2003-02-05 | 2004-08-05 | Peter Fricke | Memory array |
JP2005025914A (ja) * | 2003-06-12 | 2005-01-27 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
JP2005101535A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体装置 |
JP2005260014A (ja) * | 2004-03-12 | 2005-09-22 | Hitachi Ltd | 半導体装置 |
JP2007511895A (ja) * | 2003-05-15 | 2007-05-10 | マイクロン・テクノロジー・インコーポレーテッド | 1T‐nメモリセル積層構造体 |
US20080175031A1 (en) * | 2007-01-23 | 2008-07-24 | Samsung Electronics Co., Ltd. | Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods |
JP2008181978A (ja) * | 2007-01-23 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2008243263A (ja) * | 2007-03-26 | 2008-10-09 | Sharp Corp | 半導体記憶装置 |
WO2009001534A1 (ja) * | 2007-06-22 | 2008-12-31 | Panasonic Corporation | 抵抗変化型不揮発性記憶装置 |
JP2009004725A (ja) * | 2007-09-25 | 2009-01-08 | Panasonic Corp | 抵抗変化型不揮発性記憶装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5172338B1 (en) | 1989-04-13 | 1997-07-08 | Sandisk Corp | Multi-state eeprom read and write circuits and techniques |
JP3210355B2 (ja) * | 1991-03-04 | 2001-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6222762B1 (en) | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5555204A (en) | 1993-06-29 | 1996-09-10 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device |
KR0169267B1 (ko) | 1993-09-21 | 1999-02-01 | 사토 후미오 | 불휘발성 반도체 기억장치 |
US5903495A (en) | 1996-03-18 | 1999-05-11 | Kabushiki Kaisha Toshiba | Semiconductor device and memory system |
US5894437A (en) * | 1998-01-23 | 1999-04-13 | Hyundai Elecronics America, Inc. | Concurrent read/write architecture for a flash memory |
JP3863330B2 (ja) | 1999-09-28 | 2006-12-27 | 株式会社東芝 | 不揮発性半導体メモリ |
US6538922B1 (en) | 2000-09-27 | 2003-03-25 | Sandisk Corporation | Writable tracking cells |
JP3631463B2 (ja) | 2001-12-27 | 2005-03-23 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US6522580B2 (en) | 2001-06-27 | 2003-02-18 | Sandisk Corporation | Operating techniques for reducing effects of coupling between storage elements of a non-volatile memory operated in multiple data states |
US6456528B1 (en) | 2001-09-17 | 2002-09-24 | Sandisk Corporation | Selective operation of a multi-state non-volatile memory system in a binary mode |
US6925007B2 (en) | 2001-10-31 | 2005-08-02 | Sandisk Corporation | Multi-state non-volatile integrated circuit memory systems that employ dielectric storage elements |
US6678192B2 (en) | 2001-11-02 | 2004-01-13 | Sandisk Corporation | Error management for writable tracking storage units |
JP2003168785A (ja) * | 2001-11-30 | 2003-06-13 | Toshiba Corp | 磁気ランダムアクセスメモリ |
US6771536B2 (en) | 2002-02-27 | 2004-08-03 | Sandisk Corporation | Operating techniques for reducing program and read disturbs of a non-volatile memory |
AU2003201760A1 (en) * | 2002-04-04 | 2003-10-20 | Kabushiki Kaisha Toshiba | Phase-change memory device |
JP4103497B2 (ja) * | 2002-04-18 | 2008-06-18 | ソニー株式会社 | 記憶装置とその製造方法および使用方法、半導体装置とその製造方法 |
WO2003098636A2 (en) * | 2002-05-16 | 2003-11-27 | Micron Technology, Inc. | STACKED 1T-nMEMORY CELL STRUCTURE |
US7067862B2 (en) * | 2002-08-02 | 2006-06-27 | Unity Semiconductor Corporation | Conductive memory device with conductive oxide electrodes |
US6781877B2 (en) | 2002-09-06 | 2004-08-24 | Sandisk Corporation | Techniques for reducing effects of coupling between storage elements of adjacent rows of memory cells |
US7324393B2 (en) | 2002-09-24 | 2008-01-29 | Sandisk Corporation | Method for compensated sensing in non-volatile memory |
EP1609154B1 (en) * | 2003-03-18 | 2013-12-25 | Kabushiki Kaisha Toshiba | Phase change memory device |
JP4377817B2 (ja) * | 2003-03-18 | 2009-12-02 | 株式会社東芝 | プログラマブル抵抗メモリ装置 |
WO2004090984A1 (en) * | 2003-04-03 | 2004-10-21 | Kabushiki Kaisha Toshiba | Phase change memory device |
US7237074B2 (en) | 2003-06-13 | 2007-06-26 | Sandisk Corporation | Tracking cells for a memory system |
US7023739B2 (en) | 2003-12-05 | 2006-04-04 | Matrix Semiconductor, Inc. | NAND memory array incorporating multiple write pulse programming of individual memory cells and method for operation of same |
US7177191B2 (en) | 2004-12-30 | 2007-02-13 | Sandisk 3D Llc | Integrated circuit including memory array incorporating multiple types of NAND string structures |
US7877539B2 (en) | 2005-02-16 | 2011-01-25 | Sandisk Corporation | Direct data file storage in flash memories |
JP4468414B2 (ja) * | 2007-06-29 | 2010-05-26 | 株式会社東芝 | 抵抗変化メモリ装置 |
US7902537B2 (en) | 2007-06-29 | 2011-03-08 | Sandisk 3D Llc | Memory cell that employs a selectively grown reversible resistance-switching element and methods of forming the same |
US7755935B2 (en) * | 2007-07-26 | 2010-07-13 | International Business Machines Corporation | Block erase for phase change memory |
US7983065B2 (en) * | 2009-04-08 | 2011-07-19 | Sandisk 3D Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
-
2010
- 2010-04-02 KR KR1020117026212A patent/KR101793286B1/ko active IP Right Grant
- 2010-04-02 WO PCT/US2010/029855 patent/WO2010117912A1/en active Application Filing
- 2010-04-02 JP JP2012504735A patent/JP5722874B2/ja active Active
- 2010-04-02 KR KR1020117026209A patent/KR101717798B1/ko active IP Right Grant
- 2010-04-02 JP JP2012504733A patent/JP2012523648A/ja active Pending
- 2010-04-02 CN CN201080023539.9A patent/CN102449699B/zh active Active
- 2010-04-02 EP EP10719436.7A patent/EP2417598B1/en active Active
- 2010-04-02 EP EP10726352.7A patent/EP2417599B1/en active Active
- 2010-04-02 WO PCT/US2010/029857 patent/WO2010117914A1/en active Application Filing
- 2010-04-02 CN CN201080023575.5A patent/CN102449698B/zh active Active
Patent Citations (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20030103377A1 (en) * | 2001-11-30 | 2003-06-05 | Takeshi Kajiyama | Magnetic random access memory |
US20040057276A1 (en) * | 2002-08-08 | 2004-03-25 | Hasan Nejad | Stacked columnar 1T-nMTJ MRAM structure and its method of formation and operation |
US20040151024A1 (en) * | 2003-02-05 | 2004-08-05 | Peter Fricke | Memory array |
JP2007511895A (ja) * | 2003-05-15 | 2007-05-10 | マイクロン・テクノロジー・インコーポレーテッド | 1T‐nメモリセル積層構造体 |
JP2005025914A (ja) * | 2003-06-12 | 2005-01-27 | Sharp Corp | 不揮発性半導体記憶装置及びその制御方法 |
JP2005101535A (ja) * | 2003-08-27 | 2005-04-14 | Nec Corp | 半導体装置 |
JP2005260014A (ja) * | 2004-03-12 | 2005-09-22 | Hitachi Ltd | 半導体装置 |
US20080175031A1 (en) * | 2007-01-23 | 2008-07-24 | Samsung Electronics Co., Ltd. | Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods |
JP2008181978A (ja) * | 2007-01-23 | 2008-08-07 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2008243263A (ja) * | 2007-03-26 | 2008-10-09 | Sharp Corp | 半導体記憶装置 |
WO2009001534A1 (ja) * | 2007-06-22 | 2008-12-31 | Panasonic Corporation | 抵抗変化型不揮発性記憶装置 |
JP2009004725A (ja) * | 2007-09-25 | 2009-01-08 | Panasonic Corp | 抵抗変化型不揮発性記憶装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9466790B2 (en) | 2009-04-08 | 2016-10-11 | Sandisk Technologies Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines |
US9721653B2 (en) | 2009-04-08 | 2017-08-01 | Sandisk Technologies Llc | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture |
Also Published As
Publication number | Publication date |
---|---|
CN102449699B (zh) | 2015-09-02 |
CN102449698B (zh) | 2015-07-29 |
WO2010117914A1 (en) | 2010-10-14 |
KR20120013970A (ko) | 2012-02-15 |
CN102449698A (zh) | 2012-05-09 |
KR20120013971A (ko) | 2012-02-15 |
EP2417598B1 (en) | 2017-03-29 |
WO2010117912A1 (en) | 2010-10-14 |
EP2417598A1 (en) | 2012-02-15 |
EP2417599B1 (en) | 2016-09-28 |
JP5722874B2 (ja) | 2015-05-27 |
KR101793286B1 (ko) | 2017-11-02 |
EP2417599A1 (en) | 2012-02-15 |
CN102449699A (zh) | 2012-05-09 |
JP2012523649A (ja) | 2012-10-04 |
KR101717798B1 (ko) | 2017-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5722874B2 (ja) | 垂直ビット線および片側ワード線アーキテクチャを有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ | |
US9721653B2 (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a single-sided word line architecture | |
JP5469239B2 (ja) | 垂直ビット線を有する再プログラミング可能な不揮発性メモリ素子の3次元アレイ | |
US8199576B2 (en) | Three-dimensional array of re-programmable non-volatile memory elements having vertical bit lines and a double-global-bit-line architecture | |
US8824191B2 (en) | Non-volatile memory having 3D array of read/write elements and read/write circuits and method thereof | |
US8923050B2 (en) | 3D memory with vertical bit lines and staircase word lines and vertical switches and methods thereof | |
US9064547B2 (en) | 3D non-volatile memory having low-current cells and methods | |
US9123392B1 (en) | Non-volatile 3D memory with cell-selectable word line decoding | |
JP2013535102A (ja) | 垂直ビット線およびワード線の効率的デコーディングを伴う読み出し/書き込み素子の3次元アレイを有する不揮発性メモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130321 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130730 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20131028 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20131105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140730 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150203 |