JP2012518971A5

JP2012518971A5 -

Info

Publication number: JP2012518971A5
Application number: JP2011552161A
Authority: JP
Filing date: 2010-02-25
Publication date: 2013-04-04
Anticipated expiration: 2030-02-25

Claims

入力源信号（２０５、３０５、５０５）を受信する第１の増幅器（２１０、３１０、５１０）と、
前記第１の増幅器から下流にある第２の増幅器（２５０、３５０、５５０）と、
前記第２の増幅器を負荷（２４５、３４５、５４５）に結合する第１のインピーダンス回路網（Ｚ１）と、
前記第１の増幅器の出力を指示する帰還信号を前記第１の増幅器の入力（Ｖ _ｆ）に与える第２のインピーダンス回路網（Ｚ２）と、
前記第１の増幅器の前記出力を前記第１の増幅器と共通のノードで前記負荷に結合する第３のインピーダンス回路網（Ｚ３）と、
前記第２の増幅器の出力を指示する負帰還信号を前記第１の増幅器の前記入力に与える第４のインピーダンス回路網（Ｚ４）と、
を備え、
前記インピーダンス回路網（Ｚ１、Ｚ２、Ｚ３、Ｚ４）は全て、抵抗器、コンデンサ、又はそれらの組み合わせの回路網を含み、
前記第３のインピーダンス回路網（Ｚ３）は少なくとも第１のコンデンサ（２９１、３９１、５９１）を含む、増幅システム。
前記第１の結合経路を提供する前記第１のインピーダンス回路網（Ｚ１）は、前記第２の増幅器の前記出力と前記負荷との間に接続される第１の抵抗器（２８１、３８１、５８１）を含む、請求項１に記載の増幅システム。
前記第２のインピーダンス回路網（Ｚ２）は第２のコンデンサ（２７１、３７１、５７１）を含む、請求項２に記載の増幅システム。
前記第２の結合経路を提供する前記第３のインピーダンス回路網（Ｚ３）は、前記第１の増幅器の前記出力と前記負荷との間に前記コンデンサ（２９１、３９１、５９１）に並列に接続される第２の抵抗器（２９２、３９２、５９２）を含む、請求項３に記載の増幅システム。
前記第４のインピーダンス回路網（Ｚ４）は、直列に接続される第３のコンデンサ（２６１、３６１、５６１）及び第３の抵抗器（２６２、３６２、５６２）を含む、請求項４に記載の増幅システム。
前記負荷から前記第１の増幅器の前記入力までの帰還経路を提供する第５のインピーダンス回路網（３５６、５５６）をさらに含み、該第５のインピーダンス回路網はローパスフィルター（Ｒ６、Ｃ７）を含む、請求項１に記載の増幅システム。
前記第２の増幅器（２５０、３５０、５５０）はＢ級モード、Ｇ級モード又はＨ級モードにおいて動作する、請求項１に記載の増幅システム。
前記第１の増幅器（２１０、３１０、５１０）はＡＢ級モードにおいて動作する、請求項７に記載の増幅器。
前記増幅システムは、低周波数帯にわたって実質的に一定の周波数応答を有する、請求項１に記載の増幅システム。
前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）はそれぞれ、１つ若しくは複数の抵抗器、１つ若しくは複数のコンデンサ、又はそれらの組み合わせの回路網のみからなる、請求項１に記載の増幅システム。
前記インピーダンス回路網（Ｚ１、Ｚ２、Ｚ３及びＺ４）のいずれにおいても平衡コイルを含まない、請求項１に記載の増幅システム。
前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）の値は、関係Ｚ１（ｓ）・Ｚ２（ｓ）＝Ｚ３（ｓ）・Ｚ４（ｓ）を満たす、請求項１に記載の増幅システム。
前記第３のインピーダンス回路網（Ｚ３）の時定数は前記第４のインピーダンス回路網（Ｚ４）の時定数と略一致する、請求項１に記載の増幅システム。
高い周波数において、前記インピーダンス回路網（Ｚ３）のインピーダンス特性は実際には容量性に現れる、請求項１３に記載の増幅システム。
前記第３のインピーダンス回路網（Ｚ３）の前記インピーダンス特性が容量性に現れる周波数より低い周波数において、前記第３のインピーダンス回路網（Ｚ３）の前記インピーダンス特性は抵抗性に現れる、請求項１４に記載の増幅システム。
前記第４のインピーダンス回路網（Ｚ４）は、直列抵抗器（２６２、３６２、５６２）及び直列コンデンサ（２６１、３６１、５６１）を含み、前記直列抵抗器の値は、前記増幅システムの安定性を助長するために単位ループ利得周波数を与えるように選択される、請求項１に記載の増幅システム。
入力信号（２０５、３０５、５０５）に結合されるドライバ増幅器（２１０、３１０、５１０）と、
出力増幅器（２５０、３５０、５５０）と、
前記出力増幅器を負荷（２４５、３４５、５４５）に結合する第１のインピーダンス回路網（Ｚ１）と、
前記ドライバ増幅器の出力を指示する帰還信号を前記ドライバ増幅器の入力（Ｖ _ｆ）に与える第２のインピーダンス回路網（Ｚ２）と、
前記ドライバ増幅器の前記出力を前記負荷に結合する第３のインピーダンス回路網（Ｚ３）と、
前記出力増幅器の出力を指示する帰還信号を前記ドライバ増幅器の前記入力に与える第４のインピーダンス回路網（Ｚ４）と、
を備え、
前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）の値は、関係Ｚ１（ｓ）・Ｚ２（ｓ）＝Ｚ３（ｓ）・Ｚ４（ｓ）を満たし、
前記インピーダンス回路網は全て、抵抗器、コンデンサ、又はそれらの組み合わせの回路網で構成される、低電力損失増幅器。