JP2012518971A - 低損失増幅器 - Google Patents

Abstract

低電力損失、低歪み増幅器が、ドライバ増幅器段と主出力段とを含み、複数のインピーダンス回路網が帰還経路、中でも、ドライバ及び主出力段の出力からドライバ段の入力までの帰還経路を与える。また、インピーダンス回路網は、ドライバ段及び主出力段の出力から負荷までの結合経路も与える。そのインピーダンス回路網は全て、抵抗器、コンデンサ、又はその組み合わせの回路網で形成することができる。低い周波数において周波数応答を平坦にするために、負荷からドライバ段まで付加的な帰還経路を追加することができる。ドライバ段及び主出力段はそれぞれＡＢ級モード及びＢ級モードにおいて、及び／又はＧ級モード又はＨ級モードにおいて動作することができる。ドライバ段と主出力段との間に中間増幅器ドライバ段を追加することができる。

Description

本発明の分野は、包括的には増幅器に関し、より具体的には、コンパクトな増幅器において歪み及び電力損失を最小限に抑える改善された方法に関する。

［関連出願情報］
本出願は、２００９年２月２５日に出願された米国仮特許出願第６１／１５５，３８２号（代理人整理番号第１５７８３５−００４１号）に基づく優先権を主張しその出願日の利益を享受するものであり、そのすべての開示内容は参照により本願明細書に援用したものとする。

オーディオ信号処理、ビデオ処理、通信、制御システム、人工衛星等を含む数多くの用途のための増幅器が用いられる。その消費電力特性に基づいて、増幅器はＡ級、Ｂ級、ＡＢ級、Ｄ級、Ｇ級又はＨ級を含む１つ又は複数のカテゴリに分類される場合がある。種々の増幅器分類に関する一般的な背景は、たとえば、R. Bortoni他著「Analysis, Design and Assessment of Class A, B, AB, G and H Audio Power Amplifier Output Stage Based on MATLAB(R) Software」（110^th Convention of Audio Engineering Society (AES), May 12-15, 2001, pp.1-14）及び「Audio Power Amplification」（J. Audio Eng. Soc., Vol. 54, No. 4, April 2006, pp. 319-323）において見いだすことができ、いずれの刊行物も、そのすべての開示内容は参照により本願明細書に援用したものとする。

Ａ級増幅器は、相対的に大量の定常電力を必要することがわかっており、非効率的であり、それゆえ、低い電力損失を必要とする多くの用途において望ましくない。Ｂ級増幅器は、非常に低い定常電力損失を有することができるが、歪みを導入する。ＡＢ級増幅器は、概ね２つの増幅器の間にあり、バイアス電流を用いて、Ｂ級増幅器に内在する歪みを低減する。ＡＢ級増幅器は、バイアス電流に起因して、Ｂ級増幅器よりも高い電力損失を有する。

装置が小さくなるほど、パッケージングサイズを小さくするために、増幅器がその能力に関して受ける制約は次第に大きくなる。増幅器の効率が限られるのは避けられず、これは電力損失をもたらし、この電力損失は、増幅器が熱くなりすぎるのを防ぐためにヒートシンクによって放熱しなければならない。しかしながら、大きなヒートシンクは極端に大きなパッケージング空間を占有する可能性がある。標準的なＡＢ級増幅器設計よりも効率を改善し、それゆえ、ヒートシンク要件を緩和するための技法は存在するが、これらの手法は多くの場合、増幅器の帯域幅、雑音又は歪み性能を劣化させることになる。

増幅器システムの電力損失には少なくとも２つの態様がある。第１は、アイドル損失又は定常損失として一般的に知られており、すなわち、増幅器が負荷に電力を供給しないときに損失する電力である。従来の線形増幅器では、この定常損失は、増幅器に印加されるバイアス電流を含み、主に増幅器のドライバ及び出力段に集中し、クロスオーバー歪みを最小限に抑えるために、従来の増幅器設計において一般的に必要とされる。たとえば、８Ω負荷への公称１００ワットの正弦波電力供給能力を有する高性能オーディオ電力増幅器の場合、アイドル電流はチャネルあたり概ね１００ミリアンペア〜２００ミリアンペアになる場合がある。通常±４５ボルトの無信号時電源電圧の場合、このアイドル電流の結果として、チャネルあたり概ね９ワット〜１８ワットのアイドル電力損失が生じる。これは、ステレオ増幅器にとって重大な問題となる可能性があるが、増幅器の数が増すほどアイドル損失が急速に過大になるので、多チャネル増幅器の場合には、さらに大きな問題である。

家庭用オーディオ増幅器の場合、多くの場合に大きなヒートシンクを用いて、電力を放熱して、電力デバイスの温度を低くしておくことができるが、自動車用エンターテイメントシステムのようなサイズに制約がある用途の場合、ヒートシンクのサイズ及び重量は許容することができない。

最適な歪み性能を得るために、増幅システムのためのアイドル電流は一般的に製造時に設定しなければならないので、製造コストを増加させる。また、アイドル電流要件は、温度及び経時変化と共に変化する可能性もある。それゆえ、時間の経過と共に、又は長く使用した後に、増幅器出力の品質は劣化する場合がある。

アイドル電力損失問題に加えて、負荷に信号を供給しているときに、増幅器は、動的損失とも呼ばれる、付加的な損失を生成する。実際には、公称１００ワットの供給能力を有する線形電力増幅器は、負荷に正弦波信号を供給するときに、最悪の場合に、４０ワットを放熱する場合がある。増幅器のための音源として音楽を用いるとき、音楽は正弦波より高い波高率を有するので、この数字は小さいが、それでもチャネルあたり３０ワット近くに達する場合がある。

種々の技法を用いて、線形増幅器のアイドル電力損失及び動的電力損失の両方を低減してきた。アイドル電力損失を低減するために用いることができる１つの技法は、出力段バイアス電流を小さくすることである。しかしながら、これによりクロスオーバー歪みが増加し、それは、増幅器の周囲の従来の負帰還では解消するのは難しい。また、この技法は、動的電力損失にはほとんど効果がない。

アイドル損失及び動的損失の両方を低減することができる別の手法は、Ｇ級増幅器構成を用いることである。この「Ｇ級」という用語は一般的に日立製作所が出所と考えられるが（「Highest Efficiency and Super Quality Audio Amplifier Using MOS Power FETs in Class G Operation」（IEEE Transactions on Consumer Electronics, vol. CE-24, No. 3, August 1978）を参照されたい）、基本的な技法は、以前に記述されていたようである（たとえば、米国特許第３．６２２，８９９号を参照されたい）。「Ｇ級」増幅器構成は、負荷に対する信号を駆動するときに、電力デバイスにかかる電圧も低減されるのを確実にすることによって、動的電力損失も低減しながら、アイドル条件下で出力デバイスにかかる電圧をより低く抑える。したがって、アイドル電力損失及び動的電力損失がいずれも低減される。しかしながら、電源レール間で出力デバイスを切り替えるときに、多くの場合に、出力波形内にグリッチを引き起こし、それが歪みとして現れる。これらのグリッチは、著しく高い周波数エネルギーを有するので、負帰還によって補正するのは難しい。注意深く設計することによって、この影響を低減することはできるが、除去することはできず、高周波数の動的電力損失を増加させる傾向がある。

増幅器損失を低減する代替の方法は、スイッチング増幅器、具体的には、いわゆる「Ｄ級」アーキテクチャーを実現することである。この設計によれば、線形増幅器が、高性能のオーディオ増幅器の場合に通常数百キロヘルツにおいて動作する電源スイッチに置き換えられる。この設計の抵抗負荷内への公称効率は理論的には非常に高くすることができるが、実際には、スイッチング損失及び出力フィルター損失によって、実際の効率は著しく低下する。高いスイッチング周波数が、重大なＥＭＩ問題を引き起こす可能性があり、その際、電源及び出力線への結合を防ぐために大きなコイルを必要とし、また、放射を避けるために念入りに遮蔽する必要がある。これらを追加することは、基本的な増幅器構成要素は小さく、かつ低コストにすることができるが、誘導性構成要素及びフィルター構成要素が必要になることに起因して、全体的なサイズが著しく大きくなり、コストが上昇することを意味する。さらに、連続的なスイッチングは、動的なスイッチング損失に起因して、著しいアイドル電流を引き起こし、スイッチング信号を生成するために用いられるパルス幅変調（ＰＷＭ）過程によって、線形増幅器と比べて、歪み性能が劣化するようになる。

Ｄ級増幅器の一例が、オランダに本社を置く企業である、ＮＸＰセミコンダクタ社から市販されるモデルＴＤＦ８５９０ＴＨ増幅器である。この増幅器が８Ω負荷に対して公称１００ワットの正弦波電力を与えるように構成されるとき、アイドル損失は４ワット／チャネルを超える。全高調波歪み（ＴＨＤ）は、１０ワット出力より高い全てのレベルにおいて、１０ｋＨｚで０．１％よりも大きく、出力レベルが高くなるほど劇的に上昇する。そして、これらの数字でさえ、残留スイッチング周波数成分が測定装置に及ぼす影響を除去するためにＡＥＳ１７フィルターを用いることに起因して、実際の歪みを過小評価した値である。相互変調歪み（ＩＭＤ）性能は、良好に設計された線形増幅器よりも、はるかに悪い。また、歪みを飽和させないように、又はさらに歪みを導入しないようにするために、出力コイルも一般的に大きくしなければならず、通常４立方センチメートル〜５立方センチメートルに達するので、回路及びパッケージ全体を小型化することへの障害となる。

それゆえ、低い電力損失を与えながら、容易に小型化することができる増幅器トポロジーが依然として必要とされている。さらに、低いアイドル電力損失及び動的電力損失レベルを与えることができ、バイアス設定が不要であり、かつＥＭＩ又はフィルタリングのためのコイルを必要としない、増幅器が必要とされている。さらに、非常に低い歪みレベルを供給する増幅器が必要とされている。

１つ又は複数の実施の形態によれば、以下の特徴のうちの１つ又は複数を含むことができる電力増幅器システム及び方法が提供され、その特徴は、歪み低減トポロジー、ＡＢ級ドライバ段、電流保護機構、特にＧ級又はＨ級増幅器として構成されるときの歪み低減、及び入れ子歪み低減アーキテクチャーを含む。

１つ又は複数の実施の形態の一態様によれば、低電力、低歪み増幅器が、ドライバ段として構成されるか、又はドライバ段を含む第１の増幅器と、主出力段として構成されるか、又は主出力段を含む第２の増幅器とを備え、複数のインピーダンス回路網が第１の増幅器及び第２の増幅器の出力から第１の増幅器の入力への帰還経路、第２の増幅器の出力から負荷への第１の結合経路、及び第１の増幅器の出力から負荷への第２の結合経路を提供する。インピーダンス回路網は、抵抗器、コンデンサ、又はその組み合わせの回路網とすることができる。負荷から第１の増幅器の入力への付加的な帰還経路を設けることもできる。１つ又は複数の中間増幅器段（複数可）を、第１の増幅器と第２の増幅器との間に配置することもできる。

１つ又は複数の実施の形態の別の態様によれば、入力源信号を増幅するための方法は、第１の増幅器において入力源信号を受信し、それによりドライバ信号を生成するステップと、ドライバ信号を主出力段としての役割を果たす第２の増幅器の入力に与えるステップと、第１の増幅器をＡＢ級モード又は低電力損失モードにおいて動作させるステップと、第２の増幅器をＢ級モード、Ｇ級モード、Ｈ級モード及び／又は低電力損失モードにおいて動作させるステップと、第１の増幅器及び第２の増幅器の出力から第１の増幅器及び第２の増幅器の入力への、かつ負荷への選択的な結合又は帰還接続を設けるステップであって、第１の増幅器及び第２の増幅器の動作をそれぞれのモードに保持する、設けるステップとを含む。

本明細書において開示されるような１つ又は複数の実施の形態のさらに別の態様によれば、低電力、低歪み増幅器が、ＡＢ級モードにおいて動作するようにバイアスをかけられるドライバ段、低電力損失モードにおいて動作する主出力段、及び複数のインピーダンス回路網を有する複数の縦続接続段（カスケード接続段）を含み、増幅器が低歪みを与え、広範な周波数にわたって概ね一定の周波数応答を保持するように、複数のインピーダンス回路網が、縦続接続段の出力及び入力又は負荷の間の帰還経路又は結合を提供する。低電力増幅器は、非常に低い定常電力損失及び動的電力損失を有するように構成することができる。

特定の実施の形態又は変形形態によれば、第１の増幅器はＧ級モード又はＨ級モードにおいて動作することができる。

さらに別の実施の形態、代替形態及び変形形態も、本明細書において記述されるか、又は添付の図面において図示される。

従来技術において既知であるような従来の線形増幅器の一般的な回路図である。 本明細書において開示されるような、一実施形態による増幅器、中でもインピーダンス回路網の構成を示す回路図である。 図２の増幅器に類似しているが、付加的な帰還ループを有する増幅器の別の実施形態の回路図である。 特定の負荷パラメータ下で、本明細書において開示される原理に従って構成される増幅器によって達成することができる歪み性能の一例を示すグラフである。 増幅器縦続接続技法を用いる別の増幅器設計のブロック図である。 本明細書において開示されるような種々の実施形態による増幅器設計の別の例を例示するブロック図である。 従来技術において既知であるような電流制限回路の回路図である。 本明細書において開示されるような種々の実施形態に関連して用いられるような代替の電流制限回路の回路図である。 異なる増幅器設計の周波数応答を比較する図である。 異なる増幅器設計の周波数応答を比較する図である。

１つ又は複数の実施形態によれば、低電力増幅器が提供され、その増幅器は、ドライバ段として構成されるか又はドライバ段を含む第１の増幅器と、ほとんどアイドル電力を引き込まず、さらには、動作時にほとんど動的電力も消費しない動作モードに入るようにバイアスをかけられる、主出力段として構成されるか又は主出力段を含む第２の増幅器とを有する。複数のインピーダンス回路網が、中でも、第１の増幅器及び第２の増幅器の出力から第１の増幅器への帰還経路を提供し、それにより、１つには、低増幅器の歪みに対処する能力を有効にする。インピーダンス回路網は、主出力段を含む第２の増幅器の出力から負荷への結合経路、及びドライバ段増幅器を含む第１の増幅器の出力から負荷への別の結合経路も提供することができる。インピーダンス回路網は、抵抗器、コンデンサ、又はその組み合わせの回路網であることが好ましい。

負荷から第１の増幅器の入力までのさらなる(付加的な)帰還経路も設けることができる。付加的な帰還経路は、ローパスフィルター、より具体的には、２つの抵抗器及び１つのコンデンサからなるＴ型回路網を含む場合があり、低い周波数において増幅器の周波数応答を平坦にするのを助けることができる。付加的な汎用性及び歪み低減を提供するために、ドライバ段増幅器と主出力段との間に、中間増幅器段を追加することもできる。

第１の増幅器及び第２の増幅器はいずれも、低電力損失モードにおいて動作することが好ましいが、電力損失がそれほど重大ではない実施形態では、たとえば、設計を簡単にするために、歪みをさらに（必要に応じて）低減するために、又は他の理由のために、増幅器のうちの一方又は両方が、より高い電力損失モードにおいて動作することができる。本明細書において用いられるときに、「低電力損失モード」又は「低損失モード」は包括的には、定常電流損又はアイドル電流損が低く抑えられる動作モードを含み、それゆえ、包括的にはＢ級モード、Ｇ級モード及びＨ級モードを含み、潜在的には、特定の構成におけるＡＢ級モードも含むであろう。

一例として、ドライバ段増幅器を含む第１の増幅器は、ＡＢ級モードにおいて動作することができ、一方、主出力段を含む第２の増幅器はＢ級モード及び／又はＧ級モード又はＨ級モードにおいて動作することができる。このようにして、増幅器の全体的な電力の引き込みを非常に低く抑えることができる。代替的には、第２の増幅器は、電力損失が増すことを犠牲にして、歪みをさらに低減することができるＡＢ級モードにおいて動作することができる。別の例として、第１の増幅器及び第２の増幅器はいずれもＧ級モードにおいて動作することができるか、又はいずれもＨ級モードにおいて動作することができるか、又は一方がＧ級モードにおいて、他方がＨ級モードにおいて動作することができる。それゆえ、本明細書において開示され、教示される新規の増幅器設計は、動作モード選択及び全体的な設計構成に関して、大きな自由度及び汎用性を与える。その増幅器設計は、極めて低い電力損失、非常に低い歪み、コンパクトな構造等、又はそれらの組み合わせを含む、具体的な目的に合わせて調整することができる。

図１は、従来技術において既知であるような、従来の線形増幅器１００の一例の一般的な回路図である。図１に示されるように、線形増幅器１００は、入力段１１０と、ドライバ段１２０と、出力段１５０とを備えており、出力段は、たとえば、一対のトランジスタ１３１及び１３２を含むことができ（図１においてＱ１及びＱ２とも呼ばれる）、それらのトランジスタは正及び負の電圧レール１３０、１３５に結合される（図１において、＋Ｖ及び−Ｖとも呼ばれる）。入力段１１０、ドライバ段１２０及び出力段１５０は、直列配置で接続される。入力段１１０は、入力信号源１０５から入力信号１０６を受信する。出力段トランジスタＱ１、Ｑ２は通常、電圧源１２８（Ｖｂとも呼ばれる）によってＢ級、ＡＢ級のいずれかで動作するようにバイアスをかけられる。出力段トランジスタＱ１及びＱ２は、図１において単一のトランジスタとして示されるが、単一のトランジスタ、複合的なトランジスタ配列又はＦＥＴのような種々のタイプの回路として実施することができる。出力段１５０は、増幅された出力信号１４０を負荷１４５（図１においてインピーダンスとして表される）に与える。

また図１において、帰還コンデンサ１２４（図１においてＺ２とも呼ばれる）が、増幅器１００の開ループ周波数応答に６ｄＢ／オクターブのロールオフを導入することによって、安定性を確保しながら、ドライバ段１２０の周囲に局所的な帰還を印加する。ドライバ段１２０は通常、Ａ級で動作するようにバイアスをかけられる。入力段１１０は通常相互コンダクタンス段として実装される。付加的な抵抗器１１５及び１１２（図１においてＲ４及びＲｇとも呼ばれる）が、増幅器全体の周囲に全体的な負帰還を与える。

上記で言及されたように、この一般的なタイプの増幅器は通常、ＡＢ級で動作するようにバイアスをかけられるときにはアイドル電力損失性能及び動的電力損失性能が劣化し、Ｂ級で動作するようにバイアスをかけられるときには歪み性能が劣化するという難点がある。電力損失は、Ｇ級モードにおいて動作することによって低減することができるが、その際、より多くの歪みが導入され、従来の負帰還では対処するのが難しい。

本明細書において開示される１つ又は複数の実施形態によれば、かつ、たとえば、図２との関連において説明されるように、別のインピーダンス回路網Ｚ１も導入しながら、インピーダンス回路網Ｚ３によって、利得／ドライバ段Ｘ１から出力への信号経路を設けることによって、歪みは、図１の従来の線形増幅器よりも著しく低減される。図２は、本明細書において開示されるような一実施形態による新規の増幅器設計の回路図であり、一例として、インピーダンス回路網及び他の増幅器回路の有用な構成を例示する。図２において、増幅器２００が、中でも利得／ドライバ段２１０（図２においてＸ１とも呼ばれる）、及び出力段２５０を含み、出力段は、たとえば、一対のトランジスタ２３１及び２３２を含むことができ（図２においてＱ１及びＱ２とも呼ばれる）、それらのトランジスタは、図１と同じように、正及び負の電圧レール＋Ｖ及び−Ｖ（図２には示されない）に結合される。利得／ドライバ段２１０は、入力信号源２０５から入力信号２０６を受信する。図２において単一のトランジスタとして示されるが、図１と同様に、かつ本明細書において記述されることになる全ての他の実施形態でも同様に、出力段トランジスタＱ１及びＱ２は、単一のトランジスタ、複合的なトランジスタ配列又はＦＥＴのような種々のタイプの回路として実施することができる。出力段２５０は、負荷２４５（図２においてインピーダンスとして表される）に増幅された出力信号２４０を与える。

より一般的には、利得／ドライバ段２１０は、図２において単一の増幅器として概念的に示されるが、複数の増幅器段で構成することもできるし、より大きな増幅器ブロックの一部として含むこともできる。同様に、出力段２５０は、主にトランジスタＱ１及びＱ２からなるように示されるが、１つ又は複数の段を含むことができるさらに大きな増幅器ブロックの一部として含むことができ、簡単にするために、図２において詳細には示されない、バイアス構成要素、保護素子、及び他の従来の機構を含むことも理解されよう。当業者は、増幅器２００の利得／ドライバ段２１０及び出力段２５０を実装するのに多くの異なる方法があることを理解しよう。

上記で言及されたように、インピーダンス回路網２９０（図２においてＺ３とも呼ばれる）が、利得／ドライバ段２１０の出力と負荷２４５との間に設けられる。別のインピーダンス回路網２８０（図２においてＺ１とも呼ばれる）が、出力段２５０と負荷２４０との間に設けられる。別のインピーダンス回路網２７０（図２においてＺ２とも呼ばれる）が、利得／ドライバ段２１０の出力から、利得／ドライバ段２１０の差動入力のうちの一方まで設けられる。第４のインピーダンス回路網２６０（図２においてＺ４とも呼ばれる）が、出力段２５０から、利得／ドライバ段２１０の同じ差動入力まで設けられる。インピーダンス回路網２６０及び２７０は、別のインピーダンス回路網２１２（図２においてＺｇとも呼ばれる）によって接地される（又は何らかの他の基準電位に結合される）。

図２の例では、インピーダンス回路網２９０が、並列に接続されるコンデンサ２９１及び抵抗器２９２として実施される。インピーダンス回路網２８０が抵抗器２８１として実施される。インピーダンス回路網２７０も抵抗器２７１として実施される。インピーダンス回路網２６０が直列に接続される抵抗器２６２及びコンデンサ２６１として実施される。

インピーダンス回路網Ｚ１、Ｚ２、Ｚ３、Ｚ４が関係Ｚ１（ｓ）・Ｚ２（ｓ）＝Ｚ３（ｓ）・Ｚ４（ｓ）を満たすように、それらのインピーダンス回路網の値を選択するとき、増幅器２００上の歪みを、図１に示されるタイプの標準的な帰還増幅器と比べて大幅に低減することができる。上記で言及されたように、この例において、インピーダンス回路網Ｚ１は、抵抗器として実施されることが好ましく、インピーダンス回路網Ｚ２は、コンデンサとして実施されることが好ましく、インピーダンス回路網Ｚ３は、抵抗器及びコンデンサの並列の組み合わせとして実施されることが好ましく、インピーダンス回路網Ｚ４は、抵抗器及びコンデンサの直列の組み合わせとして実施されることが好ましいが、他の等価のインピーダンス回路網を用いることもできる。インピーダンス回路網Ｚ３の時定数は、インピーダンス回路網Ｚ４の時定数と一致することが好ましい。Ｚ３のインピーダンスが容量性になる周波数未満の低い周波数において、インピーダンス回路網Ｚ３は実際には抵抗性のように見え、インピーダンス回路網Ｚ４は容量性であるように見える。インピーダンス回路網Ｚ３が存在することによって、インピーダンス回路網Ｚ３を通してドライバ段と負荷出力が接続されることになるので、出力段２５０のクロスオーバーニー（crossover knee）が緩和される。

最大の歪み低減を得るために、Ｚ２：Ｚ４のインピーダンス比がＺ３：Ｚ１に等しいように、インピーダンス回路網Ｚ４は実際には容量性であることが好ましい。しかしながら、これは、出力段２５０の周囲の帰還ループの開ループ利得がもはや周波数と共に減少しないことを意味する。Ｚ４内に直列抵抗を組み込むことによって、Ｚ４が容量性に見えなくなり、実際に抵抗性になる転換点より高い周波数の場合に、利得の減少を回復する。インピーダンス回路網Ｚ４内の抵抗器２６２は、安定性を確保する単位ループ利得周波数を設定するように選択される。

十分な歪み低減を保持するために、インピーダンス回路網Ｚ３は、高い周波数において実際には容量性に見えるようにすべきである。それゆえ、インピーダンス回路網Ｚ３及びＺ４の時定数を一致させるべきである。一般的には、インピーダンス回路網Ｚ３及びＺ４の構成要素のための時定数の選択は自由である。しかしながら、時定数が大きいほど、インピーダンス回路網Ｚ３内に存在すべきコンデンサが大きくなり、高い周波数において、利得／ドライバ段２１０（すなわち、Ｘ１）から引き込まれることになる電流が大きくなる。増幅器２００のサイズを最小限に抑えるために、インピーダンス回路網Ｚ３及びＺ４のための時定数は低く抑えるべきである。

インピーダンス回路網内に寄生要素が存在する場合であっても、インピーダンス回路網のバランシングが機能するであろう。たとえば、抵抗器２８１と直列に存在する寄生インダクタンスは、コンデンサ２９１と直列に適当な値の抵抗器を配置することによって相殺することができる。図２の例によって反映されるように、インピーダンス回路網Ｚ１〜Ｚ４の構成要素は抵抗器、コンデンサ、又はその組み合わせ（寄生素子を除く）として実現することができる。この設計手法によれば、増幅器パッケージを非常にコンパクトにすることができる。この文脈における用語「抵抗器」は、適切な動作周波数範囲にわたって概ね一定のインピーダンス関係を示す任意の抵抗性素子を含み、必ずしもそうではないが、通常、従来の個別の抵抗器部品も含む。

図２のインピーダンス回路網の選択及び配列はそれだけで十分に機能するが、改善することができる。たとえば、インピーダンス回路網Ｚ４内に直列コンデンサ２６２を組み込むことは、素子２６１及び２６２の直列抵抗器／コンデンサの組み合わせによって形成される折点周波数未満で、周波数が減少するのに応じて、増幅器２００全体の閉ループ利得が６ｄＢ／オクターブで増加することを意味する。さらに、インピーダンス回路網Ｚ２及びＺ４並びに利得／ドライバ段２１０の配列に起因して、トランジスタＱ１、Ｑ２の周囲の開ループ利得は、従来の帰還増幅器の場合と同様に、周波数が減少するのに応じて、６ｄＢ／オクターブで上昇するのではなく、低い周波数において一定になる。こうして、負帰還によるトランジスタＱ１及びＱ２の周囲の歪み低減は、このインピーダンス回路網を選択した場合の従来の増幅器に比べて小さくなるであろう。それでも、増幅器２０にインピーダンス回路網Ｚ３を組み込むことによって、さらなる歪み低減が達成されることになるが、後にさらに詳細に説明されるように、依然として改善の余地はある。また、増幅器２００の出力抵抗は、インピーダンス回路網Ｚ１及びＺ３の並列の組み合わせに概ね等しい。第１のインピーダンス回路網Ｚ１が抵抗器として実施される場合に、低い周波数における増幅器２００の出力抵抗は、図１に示されるような、単なる従来の帰還増幅器の場合よりも一般的に高い。

図３は、図２の基本増幅器設計において、歪み性能及び閉ループ応答に対して如何にしてさらに改善を加えることができるかを示す。図３において、３ｘｘで明示される素子は一般的に、図２において２ｘｘで明示される類似の素子に対応する。図３において、増幅器３００は、入力信号源３０５から、入力信号３０６を受信する。図２の増幅器２００と同様に、図３の増幅器３００は、利得／ドライバ段３１０と、トランジスタ３３１及び３３２（Ｑ１及びＱ２とも呼ばれる）を含む出力段３５０と、インピーダンス回路網３６０、３７０、３８０及び３９０（それぞれ図３においてＺ４、Ｚ２、Ｚ１及びＺ３とも呼ばれる）とを含む。抵抗器３５２、３５３（図３においてＲ５，Ｒ６とも呼ばれる）及びコンデンサ３５４（図３においてＣ７とも呼ばれる）を含む回路網３５６が増幅器３００に追加されており、付加的な帰還ループを形成する。その帰還は、出力段３５０から直にではなく、増幅器３００の最後の出力３４０から得られるが、その後、インピーダンス回路網Ｚ２及びＺ４に基づく既存の帰還ループと同じ、利得／ドライバ段３１０の帰還入力端子に供給される。これにもかかわらず、追加の帰還ループをこのように接続しても、最大の歪み低減のために必要とされる条件は損なわれない。

図２の増幅器構成に別の抵抗性帰還経路を単に追加する結果として、一般的には、周波数応答が平坦でなくなるであろう。なぜなら、図２の閉ループシステムの周囲に追加の帰還ループが配置され、増幅器の最終的な閉ループ応答が図２の閉ループ利得の値から独立しているのを確実にするほど、閉ループ利得が十分に大きくないためである。しかしながら、インピーダンス回路網Ｚ３及びＺ４のブレークポイント周波数と一致するカットオフ周波数を有しかつ適当な利得があるローパスフィルター応答を有するように追加の帰還回路網３５６を設計することによって、平坦な特性を有するように増幅器３００全体を設計することができる。このようにして、図２の増幅器システムの低周波数応答の上昇は、図３の設計を追加することによって完全に補償される。

帰還回路網３５６の追加によって与えられる図３の追加の帰還ループはさらに、低い周波数における歪みも低減し、図２の増幅器の実施態様の劣化した低周波数歪み性能を補償する。さらに、この追加の帰還ループは、低い周波数における増幅器の出力インピーダンスも低減する。なぜなら、その帰還が負荷３４５から直に得られ、それゆえ、この帰還ループ内にインピーダンス回路網Ｚ１が存在するためである。

増幅器３００の出力インピーダンスを下げるために、周波数に依存する追加の全体的帰還ループを有することによって、インピーダンス回路網Ｚ１の抵抗器３８１において電力損失失があるという制約内で、ブリッジインピーダンス回路網Ｚ１が、それ以外の方法で可能であるインピーダンスよりも高いインピーダンスを有することができるようになる。したがって、並列キャパシタンスの値を下げ、それと共に、利得／ドライバ段３１０から供給しなければならない高周波電流を下げるために、素子Ｚ３のインピーダンスは同じように大きくすることができる。

図３の増幅器設計のために用いられる値のコンデンサ及び抵抗器は厳密な製造許容差で容易に得ることができるので、インピーダンス回路網Ｚ１〜Ｚ４のためのコンデンサ及び抵抗の値の利用可能な選択は、高い周波数範囲におけるバランシングを、より正確に達成できることを意味する。インピーダンス回路網Ｚ３内のコンデンサ３９１の両端に現れる電圧は非常に小さく（それは、出力段内の利得／誤差損失に、出力電流とＺ１のインピーダンスとを掛けた積を加算したものにすぎない）、コンデンサ３９１の低い電圧要件を仮定すると、そのパッケージサイズも相応に小さく、それにより、増幅器３００を小型化できるようになる。図３において示される設計を用いる複数の増幅器は、インピーダンス回路網間に、相互にほとんど影響を与えることなく、極めて近接して配置することができる。なぜなら、平衡コイルがないことは、増幅器間の磁気結合の可能性が小さいことを意味するためである。

付加的なインピーダンス回路網Ｚ１、Ｚ３及びＺ４、並びに帰還回路網３５６を追加することによって与えられる追加の帰還ループを使用することによって、増幅器３００の高周波歪みを、従来の帰還増幅器よりも著しく下げることができるようになるので、クロスオーバー歪みを依然として回避しながら、出力段３５０は、たとえば、Ｂ級モードにおいて動作することができる可能性がある。したがって、従来の増幅器出力段をＡＢ級モードになるようにバイアスをかけるために必要とされる無信号時電流に起因して一般に生じるアイドル電力損失は、図３の設計によって解消される。これは、増幅器３００の利得／ドライバ段３１０が、高いアイドル電流ドレインを有するように要求された場合、使用は制限されるかもしれない。しかしながら、この例における利得／ドライバ段３１０は、トランジスタＱ１及びＱ２に基づく主出力段３５０よりもはるかに低い電力において動作するので、利得／ドライバ段３１０は、線形、高速の出力デバイス（トランジスタＱ１及びＱ２）を有するＡＢ級出力段３５０と共に構成することができ、それでも、主出力段３５０と比べて、低い歪みで動作することができる。したがって、利得／ドライバ段３１０内の損失も非常に低くすることができる。

利得／ドライバ段３１０の内部に低電力ＡＢ級出力段を組み込むことによって、利得／ドライバ段３１０のＡＢ級動作によって誤差信号の中に導入される歪みは、非常に小さくすることができる。通常、１６Ω負荷の中に１００ワット公称出力電力を供給することができる図３に示される設計によるオーディオ電力増幅器の場合、利得／ドライバ段３１０は、たとえば、極めて低いわずか１ミリアンペア〜２ミリアンペアの無信号時電流で動作するように構成することができる。

出力段３５０の高周波歪みが著しく低減されると仮定すると、Ｇ級又はＨ級アーキテクチャーを用いることによって、増幅器３００の動的電力損失も低減することができる。従来の帰還増幅器とは異なり、Ｇ級レールスイッチング遷移又はＨ級トラッキング方式によって導入される高周波歪み成分は、非常に低い歪み、非常に低いアイドル電力損失、低い動的電力損失の増幅器を実現できるように、本明細書において開示される実施形態のうちのいくつかの増幅器帰還構成を用いることによって低減されるであろう。さらに省電力を提供するために本明細書において開示される増幅器設計と共に用いることができるトラッキング電源の一例が、本発明の譲受人に譲渡され、本明細書に完全に記載されるかのように参照により本明細書に援用される、２００８年１０月１６日に出願の同時係属の米国特許出願公開第１２／２５３，０４７号において記述される。利得／入力段を含む第１の増幅器のためにＧ級又はＨ級アーキテクチャーを用いることは、システム内に非線形性を導入する可能性があり、その非線形性は制御する必要があるか、そうでなくても考慮に入れる必要がある。

Ｇ級又はＨ級アーキテクチャーが第１の増幅器及び第２の増幅器の両方に印加される場合、たとえば、分離を助け、非線形性を低減し、電力損失を最小限に抑えるために、第１の増幅器及び第２の増幅器に対して異なる電源レール（異なる電力レベルを有する）を設けることができる。

図４は、図３に従って構成される増幅器設計を用いて、１６Ω負荷の中に５６ボルトピーク信号を駆動することができるときに、上記で略述された原理に従って構成される増幅器によって達成することができる歪み性能の一例を示す。図４に示されるように、相対的に低い周波数において全高調波歪みは極めて低く（一般的に、１ｋＨｚにおいて約０．０００３パーセント歪みレベル〜０．００１０パーセント歪みレベルの範囲にある）、周波数が高くなっても、低いままである（一般的に、１０ｋＨｚにおいて約０．００２０パーセント歪みレベル〜０．００５０パーセント歪みレベルの範囲にある）。

図８Ａ及び図８Ｂは、図３の実施形態における付加的な帰還ループ３５６の効果を示す、理想的な周波数応答のグラフである。図８Ａは、相対的に低い周波数において、全増幅器利得が降下し、その後、棚領域において平坦になり、その後、周波数が増加するのに応じて再び降下することを示す。図３の付加的な帰還ループを用いることによって、この周波数応答を図８Ｂに示されるように変更することができる。低周波数応答は、外側帰還ループによって完全に補償され、結果として、相対的に高い周波数まで周波数応答が平坦になる。また、外側帰還ループは、さらに別の目的、たとえば、高い周波数において付加的な零及び極を導入することを通して増幅器の動作範囲を拡張するために用いることもできる。

上記の増幅器アーキテクチャーを、さらに変更又は強化することもできる。たとえば、ＡＢ級利得／ドライバ段３１０の歪みは、出力段３５０の歪みと比べて低くすることができるが、それでも、或る量の残留歪みを生成するであろう。これを克服するために、ＡＢ級利得／ドライバ段３１０そのものが、図２との関連において上記で略述されたような、出力段２５０の周囲において用いられるのと同じ歪み低減技法を用いることができる。

この「縦続接続」手法が、図５において示される増幅器設計において例示される。「５ｘｘ」で明示される図５の素子は一般的に図３において「３ｘｘ」で明示される類似の素子に対応する。図５において、増幅器５００は、入力信号源５０５から入力信号５０６を受信する。図３の設計と同じように、増幅器５００は、利得／ドライバ段５１０と、トランジスタ５３１及び５３２（Ｑ１及びＱ２とも呼ばれる）を含む出力段５５０と、インピーダンス回路網５６０、５７０、５８０及び５９０（それぞれ図５においてＺ４、Ｚ２、Ｚ１及びＺ３とも呼ばれる）とを含む。抵抗器５５２、５５３（図５においてＲ５、Ｒ６とも呼ばれる）及びコンデンサ５５４（図５においてＣ７とも呼ばれる）を含む付加的な帰還回路網５５６が増幅器５００に含まれており、図３の場合と同じ包括的な目的を有し、帰還は増幅器５００の最後の出力５４０から得られ、利得／ドライバ段３５０の帰還入力端子に供給される。図５には、中間段５４２も追加され、一態様では、トランジスタ５４３及び５４４（Ｑ３及びＱ４とも呼ばれる）と、電圧バイアス構成要素５４６及び５４７とを含む、第２のドライバ段又は補完ドライバ段としての役割を果たすことができる。トランジスタ５４３及び５４４はそれぞれ、正の電圧レール＋Ｖ及び負の電圧レール−Ｖに結合され、バイアス構成要素５４６及び５４７によって、ＡＢ級動作モードになるようにバイアスをかけることができる。

中間段５４２の出力は、抵抗器５２９（図５においてＺ１ｉとも呼ばれる）を介して、出力段５５０の入力に結合される。付加的な抵抗器５２８（Ｚ３ｉとも呼ばれる）が、出力段５５０の入力から、中間段５４２の入力に接続される。したがって、インピーダンス回路網５９０（Ｚ３）から得られる帰還が、中間段５４２のために抵抗器５２８を通り抜けるが、それでも出力段５５０の入力に直に印加される。付加的なコンデンサ５４８（図５においてＺ２ｉとも呼ばれる）が、利得／ドライバ段５１０の出力から、その帰還入力端子に設けられる。インピーダンス回路網５７０（Ｚ２）から引き出される帰還は、利得／ドライバ段５１０の出力の代わりに、中間段５４２の出力から得られる。付加的な素子５２９、５４８及び５２８（Ｚ１ｉ、Ｚ２ｉ及びＺ３ｉ）が内側帰還ループの一部を形成し、一方、インピーダンス回路網５７０（Ｚ２）は、内側帰還ループと外側帰還ループとの間でその動作を共有する。

利得／ドライバ段５１０及び中間段５４２はいずれも、主出力段５５０が相対的にアイドルであるときに負荷に電流を供給し、それゆえ、いずれも或る程度までドライバ機能を有すると見なすことができるという点で、或る態様のフィードフォワード動作を提供する。いずれの段も利得を与えることができる。この点で、特定の段を「利得」段又は「ドライバ」段として指示することは、限定することを意図していない。

図５に示される例では、内側ループが図３の増幅器設計に関して記述された歪み低減条件を実現するように、インピーダンス回路網５７０（Ｚ２）と共に、内側ループ構成要素５２９、５４８及び５２８（Ｚ１ｉ、Ｚ２ｉ及びＺ３ｉ）が選択され、外側ループによって見られる動作に関しては、ＡＢ級段（すなわち、特定の実施形態では、利得／ドライバ段５１０の内部出力段）が積分器タイプの応答を保持している。トランジスタＱ３及びＱ４の周囲の内側帰還ループの安定性を確保するのを助けるために、インピーダンス回路網５７０（Ｚ２）に抵抗器５７２（Ｒ２）が追加されており、一方、抵抗器５７２によって積分器応答に導入される零について外側帰還ループを補償するために、インピーダンス回路網５９０（Ｚ３）に別の抵抗器５９２（Ｒ３ｉ）が追加されている。この構成は、インピーダンス回路網Ｚ１〜Ｚ４の他の外側ループ構成要素を図３に示される例と同じままにできるようにする。利得／ドライバ段５１０及び中間段５４２を含む改善されたドライバ段の高周波ロールオフを保持することによって、出力段５５０の周囲の帰還ループを安定させることができるようになり、それでも、最終的な全帰還ループによって、オーディオ周波数において増幅器５００の出力インピーダンスを下げることができるようになる。

内側ループインピーダンス回路網の他の構成も実現可能である。たとえば、利得／ドライバ段５１０の前に追加の利得段が導入される場合には、インピーダンス回路網５７０（Ｚ２）内のコンデンサ５７１（Ｃ２）を不要にすることができ、抵抗器５２８（Ｚ３ｉ）の代わりにコンデンサを用いることができる。その際、内側ループの利得は、周波数と共に平坦になるので、追加の利得段には、積分器応答を与えることができ、外側ブリッジ及びループ構成要素Ｚ４、Ｒ５、Ｒ６、Ｃ７、Ｚｇを、付加的な積分器利得段の入力に接続することができる。

そのような構成が図６に詳細に示される。図６において「６ｘｘ」で明示される素子は、一般的に図５において「５ｘｘ」で明示される類似の素子に対応する。図６において、増幅器６００は、入力信号源６０５から入力信号６０６を受信する、図５と同様に、増幅器６００は、インピーダンス回路網６６０、６７０、６８０及び６９０（それぞれ図６においてＺ４、Ｚ２、Ｚ１及びＺ３とも呼ばれる）と共に、利得／ドライバ段６１０Ｂと、トランジスタ６４３及び６４４（Ｑ３及びＱ４とも呼ばれる）並びに電圧バイアス構成要素６４６及び６４７を含む中間段６４２と、トランジスタ６３１及び６３２（Ｑ１及びＱ２とも呼ばれる）を含む出力段６５０とを含む。利得／ドライバ段６１０Ｂの前に、付加的な利得段６１０Ａ（図６においてＸ２とも呼ばれる）が追加されている。増幅器６００はさらに、抵抗器６５２、６５３（Ｒ５、Ｒ６と呼ばれる）及びコンデンサ６５４（Ｃ７と呼ばれる）を含む外側帰還回路網６５６を含み、図３及び図５と同様の目的を有し、帰還は増幅器６００の最後の出力６４０から得られ、利得段６１０Ａの帰還入力端子に供給されている。この場合、インピーダンス回路網６７０（Ｚ２）は、利得段６１０Ａの出力と、利得段６１０Ａの帰還入力端子との間に位置決めされる。同様に、インピーダンス回路網６６０（Ｚ４）は、ドライバ段６５０の出力と利得段６１０Ａの帰還入力端子との間に位置決めされる。

利得／ドライバ段６１０Ｂの出力からの帰還は、コンデンサ６４８（Ｚ２ｉ）を通して、利得／ドライバ段６１０Ｂの帰還入力端子内に続く。また、中間段６４２の出力から利得／ドライバ段６１０Ｂの帰還入力端子まで、帰還接続が行なわれる。この場合、帰還素子は、抵抗器６１９（Ｒ２とも呼ばれる）であり、別の抵抗器６１８（Ｒｇｉとも呼ばれる）が追加されており、利得／ドライバ段６１０Ｂの帰還入力端子を接地する（又は、何らかの他の基準電位に結合する）。コンデンサ６２８及び抵抗器６２９（それぞれＺ３ｉ及びＺ１ｉとも呼ばれる）が、図５の等価物と同様の機能を実行し、そのいずれも内側帰還ループの一部を形成する。

図６の設計において、追加される利得段６１０Ａは、積分器応答（インピーダンス回路網Ｚ２のコンデンサ６７１を用いる）で構成され、外側ブリッジ及びループ構成要素Ｚ４、Ｒ５、Ｒ６、Ｃ７、Ｚｇは、利得／ドライバ段６１０Ｂの代わりに、追加された利得段６１０Ａの帰還入力に接続される。抵抗器６１８及び６１９（Ｒｇｉ及びＲ２）を含む内側帰還ループの利得は、周波数と共に平坦である。

図５の場合と同様に、図６の例では、内側ループが図３の増幅器設計に関して記述される歪み低減条件を実現するように、インピーダンス回路網６７０（Ｚ２）と共に、他の内側ループ構成要素６２９、６４８及び６２８（Ｚ１ｉ、Ｚ２ｉ及びＺ３ｉ）が選択され、外側ループにおいて見られる動作に関しては、ＡＢ級段（すなわち、いくつかの実施形態において、利得／ドライバ段５１０の内部出力段）が積分器タイプの応答を保持している。ここで、最大の歪み低減を確保するための外側ループインピーダンス回路網値の選択は、比［Ｒ２＋Ｒｇｉ］／ＲｇｉだけＺ２の実効インピーダンスを増加させる内側ループの利得を考慮に入れなければならない。トランジスタＱ３及びＱ４の周囲の内側帰還ループを安定させるために、インピーダンス回路網６７０（Ｚ２）内の抵抗器は必要とされない。この構成はここでも、図３のインピーダンス回路網Ｚ１〜Ｚ４の他の外側ループ構成要素を同じままにできるようにする。利得段６１０Ａ、利得／ドライバ段６１０Ｂ及び中間段６４２を含む内側増幅器サブシステムの高周波ロールオフを保持することによって、出力段６５０の周囲の帰還ループを安定させることができ、それでも、最終的な全帰還ループによって、オーディオ周波数において増幅器６００の出力インピーダンスを低くできるようになる。

内側増幅器サブシステムの出力インピーダンスがＺ３のインピーダンスと比べてかなり大きな値である場合には、妥当な歪み低減を確保するために、インピーダンス回路網Ｚ３を変更する（すなわち、高める）ことができる。

図５及び図６の増幅器設計においてこれらの追加の回路網構成を利用することによって、ＡＢ級ドライバ段（すなわち、いくつかの実施形態では、利得／ドライバ段５１０又は６１０Ｂの内部出力段）の損失を、ＡＢ級無信号時電流をさらに低減することによってさらに低くすることができる。なぜなら、記述される技法によって、その歪みを大幅に低減できるためである。利得／ドライバ段５１０又は６１０ＢのＡＢ級段そのものはＢ級にバイアスをかけることができ、結果として、アイドル損失が低減される。

利得／ドライバ段への無信号時電源電圧は、そうでない場合よりも低くなるので、利得／ドライバ段２１０、３１０、５１０又は６１０ＢをＧ級又はＨ級モードにおいて動作させることによって、アイドル損失をさらに低減することができる。これは、図５又は図６の追加の回路網（複数可）を用いることなく果たすこともできるが、任意の電源スイッチングスパイクが利得／ドライバ段の出力に影響を及ぼさないようにするために、特別な注意が必要とされるであろう。追加の回路網回路部によって、利得／ドライバ段内に導入される任意のスイッチング歪みを著しく低減できるようになる。

電流制限保護回路を設けるために、増幅器は一般的に、出力トランジスタと直列に小電流検知抵抗器を組み込む。図７Ａ及び図７Ｂにおいて示されるように、これらの電流検知抵抗の代わりに、図２、図３、図５及び図６の種々の増幅器設計において用いられるインピーダンス回路網Ｚ１を用いることができる。図７Ａは従来の電流制限回路構成を示しており、プッシュ−プル出力段７００がｎ型トランジスタ７１１及びｐ型トランジスタ７１２（Ｑ１及びＱ２とも呼ばれる）を備え、それらのトランジスタは、トランジスタ７２１、７２２及び７２３（それぞれ、Ｑ３、Ｑ４及びＱ５とも呼ばれる）と、電流源７２４（Ｉ１とも呼ばれる）と、抵抗器７１４及び７１５とを含む回路部の組み合わせに相互接続され、それらの抵抗器を通って、出力信号が出力段７００の最後の出力７２０に達する。トランジスタ７１１から出力することができる電流の量は抵抗器７１４を通って流れる電流によって制限され、その電流量はさらに、トランジスタ７２１のベース−エミッタ間電圧によって決まる。抵抗器７１５及びトランジスタ７２２は、過剰な出力電流からトランジスタ７１２を保護するために、同じように動作する。

一方、図７Ｂは、変更された電流制限回路構成を示しており、インピーダンス回路網Ｚ１の存在を利用して、抵抗器７１４及び７１５を不要にする。図７Ｂにおいて、出力段７５０は、ｎ型トランジスタ７３１及びｐ型トランジスタ７３２（Ｑ１及びＱ２とも呼ばれる）を備えており、それらのトランジスタはここでも、トランジスタ７５１、７５２及び７５３（それぞれ、Ｑ３、Ｑ４及びＱ５とも呼ばれる）と、電流源７５４（Ｉ１とも呼ばれる）と、この場合には、抵抗器７８１とを含む回路部の組み合わせと相互接続され、抵抗器は、本明細書において記述される先行する実施形態のいずれかのインピーダンス回路網Ｚ１内の抵抗器とすることができる。この場合、トランジスタ７３１（Ｑ１）がオンであるとき、抵抗器７８１が、抵抗器７１４と同じようにして出力電流を制限するための役割を果たし、すなわち、ｎ型トランジスタ７５１の比較的一定のベース−エミッタ間電圧を用いて出力電流を制限し、トランジスタ７３２（Ｑ２）がオンであるとき、抵抗器７８１が、抵抗器７１５と同じようにして出力電流を制限し、すなわち、ｐ型トランジスタ７５２の比較的一定のエミッタ−ベース間電圧を用いて出力電流を制限する。

本発明は、オーディオ電力増幅器を特に参照しながら包括的に図示又は記述されてきたが、この応用分野に決して限定されない。開示される技法は、たとえば、中でも、低電力オーディオ増幅器、ビデオ増幅器及び無線周波数増幅器にも適合する。

本明細書において開示されるような種々の実施形態によれば、低い電力損失を有し、具体的には低いアイドル電力損失レベル及び動的電力損失レベルを有することができる電力増幅器が提供される。その電力増幅器は、バイアス設定を必要としない場合があり、さらに、ＥＭＩ又はフィルタリングのためのコイルを必要としない場合がある。電力増幅器はまた、非常に低い歪みレベルを供給することができる。

本明細書において記載される特定の実施形態では、低電力、低歪み増幅器は、縦続接続で構成される、利得／ドライバ段と、オプションの中間段と、出力段とを含む。一態様においてフォードフォワード経路と見なすことができる結合経路が、並列に接続されるコンデンサ及び抵抗器を含むことができるフィードフォワードインピーダンス回路網を介して、利得／ドライバ段の出力から負荷まで設けられる。出力段は、抵抗器のような別のインピーダンス回路網によって、負荷に結合することができる。出力段は、別のインピーダンス回路網によって、利得／ドライバ段の入力に結合することもでき、そのインピーダンス回路網は、直列に構成されるコンデンサ及び抵抗器の形をとることができる。利得／ドライバ段の出力は、別のインピーダンス回路網によって、その入力に結合することもでき、そのインピーダンス回路網はコンデンサの形をとることができる。

さらに、安定化のために、負荷から利得／ドライバ段の入力までの帰還回路網が設けることができ、それは、低い周波数において全周波数応答を平坦にする効果を有することができ、周波数が高くなっても、その応答を変化しないままにしておくことになる。付加的な帰還回路網は、ローパスフィルター、さらに具体的には、そのコモンモードと基準電位（グラウンド等）との間に接続される２つの直列抵抗器及び１つのコンデンサからなるＴ型回路網の形をとる場合がある。付加的な帰還回路網を用いて、低周波数におけるフィードフォワードインピーダンス回路網の周波数応答の抵抗性を相殺することができる。付加的な帰還回路網は利得／ドライバ段の負入力に供給されるので、フィードフォワードインピーダンス回路網によって与えられる増幅器の周波数応答の低周波数成分を実効的に相殺する。

いくつかの実施形態において、付加的な中間増幅器段を設けることができ、その増幅器段は、或る意味において、ドライバ段としての役割を果たし、第３のインピーダンス素子を介して、負荷へ結合したフィードフォワード経路を有する。

特定の実施形態では、主出力段はＢ級モードにおいて動作し、一方、利得／ドライバ段はＡＢ級モードにおいて動作し、それにより、低電力損失構成がもたらされる。低い信号レベルにおいて、利得／ドライバ段（及び／又は中間増幅器段）は、利得／ドライバ段（及び／又は中間増幅器段）と負荷（インピーダンス回路網Ｚ３を通して）との間のフィードフォワード又は結合を介して出力信号のための駆動を与えることができ、一方、高い信号レベルでは、主出力段が負荷を駆動する。代替の実施形態では、利得／ドライバ段及び主出力段のうちの一方又は両方がＧ級又はＨ級モードにおいて動作することもでき、増幅器のための適切な電源が追加される。代替の実施形態では、主出力段はＡＢ級モードにおいて、そうでなければＡ級モードにおいて動作することもできる。そうすることにより、電力損失は増加する場合があるが、この構成は、それでも、本明細書において検討される新規の設計によって提供される他の利点を利用することができる。

図２、図３、図５及び図６の新規の電力増幅器の実施形態は、非常に小さなパッケージにおいて実現することができ、詳細には、インピーダンス回路網Ｚ３の容量性構成要素は除かれる可能性があるものの、シングルチップ上に完全に実装することができ、そのような容量性構成要素は、場合によっては大きいことがあるが、それでもコイルと比べて相対的に小さく、それゆえ、全体的なパッケージサイズを小さくできるようになる。その増幅器は低電力損失であることから、過熱の危険性を伴うことなく、シングルチップ上に複数の増幅器（４つ、８つ、又は場合によってはそれ以上等）を収容することができる。そのようなチップは、オーディオの用途又は他の目的のために用いられるような多チャネル増幅器システムの場合に特に好都合とすることができる。

上記で言及されたように、本明細書において開示される増幅器設計は、オーディオ又はサウンド再生、通信、人工衛星又は他の用途を含む、数多くの異なるタイプの用途に適切とすることができる。その新規の増幅器設計は、潜在的には、低い電力損失及び低い歪みを保持しながら、概ね平坦又は一定の利得を有する非常に広範な周波数範囲を有する。たとえば、その増幅器は、オーディオに用いる場合、２０Ｈｚ〜２０ｋＨｚの範囲にわたって相対的に平坦又は一定の利得を与えることができるが、それには限定されず、具体的な用途によるが、概念的には、はるかに広い通過帯域にわたって平坦又は一定の利得を与えることができる。

本発明の好ましい実施形態が本明細書において開示されてきたが、数多くの変形が可能であり、それらの変形も本発明の概念及び範囲内にある。そのような変形は、本明細書及び図面を精査した後に、当業者には明らかになるであろう。それゆえ、本発明は、添付の特許請求の範囲の精神及び範囲を除いて制限されるべきではない。

Claims (44)

1. 入力源信号を受信するための第１の増幅器と、
   前記第１の増幅器から下流にある第２の増幅器と、
   （ｉ）前記第１の増幅器の出力及び前記第２の増幅器の出力から前記第１の増幅器の入力までの帰還経路、（ｉｉ）前記第２の増幅器の前記出力から負荷までの第１の結合経路、並びに（ｉｉｉ）前記第１の増幅器の前記出力から前記負荷までの第２の結合経路を提供する複数のインピーダンス回路網と、
   を備え、
   前記インピーダンス回路網は全て、抵抗器、コンデンサ、又はそれらの組み合わせの回路網で構成される、増幅器。
2. 前記第１の結合経路を提供する第１のインピーダンス回路網は、前記第２の増幅器の前記出力と前記負荷との間に接続される抵抗器を含む、請求項１に記載の増幅器。
3. 前記第１の増幅器の前記出力から前記第１の増幅器の前記入力までの第１の帰還経路を提供する、前記複数のインピーダンス回路網のうちの第２のインピーダンス回路網はコンデンサを含む、請求項２に記載の増幅器。
4. 前記第２の結合経路を提供する、前記複数のインピーダンス回路網のうちの第３のインピーダンス回路網は、前記第１の増幅器の前記出力と前記負荷との間に並列に接続される抵抗器及びコンデンサを含む、請求項３に記載の増幅器。
5. 前記第２の増幅器の前記出力から前記第１の増幅器の前記入力までの第２の帰還経路を提供する、前記複数のインピーダンス回路網のうちの第４のインピーダンス回路網は、直列に接続されるコンデンサ及び抵抗器を含む、請求項４に記載の増幅器。
6. 前記負荷から前記第１の増幅器の前記入力までの第３の帰還経路を提供する、前記複数のインピーダンス回路網のうちの第５のインピーダンス回路網はローパスフィルターを含む、請求項１に記載の増幅器。
7. 前記第２の増幅器はＡＢ級モード、Ｇ級モード又はＨ級モードにおいて動作する、請求項１に記載の増幅器。
8. 前記第１の増幅器はＡＢ級モードにおいて動作する、請求項７に記載の増幅器。
9. 前記電力増幅器は、低周波数帯にわたって実質的に一定の周波数応答を有する、請求項１に記載の増幅器。
10. 増幅され、負荷に供給されることになる入力信号を受信する第１の増幅器と、
    前記第１の増幅器から下流にある第２の増幅器であって、該第２の増幅器は低電力損失モードにおいて動作する、第２の増幅器と、
    前記第１の増幅器の出力を前記負荷に結合するフィードフォワード回路網であって、並列に接続されるコンデンサ及び抵抗器を含むフィードフォワード回路網と、
    前記第２の増幅器を前記負荷に結合する抵抗器と、
    前記第１の増幅器の出力及び前記第２の増幅器の出力のそれぞれから前記第１の増幅器の入力までの複数の負帰還経路と、
    を備える、増幅器。
11. 前記負荷から前記第１の増幅器の前記入力までのさらなる帰還経路をさらに備える、請求項１０に記載の増幅器。
12. 前記さらなる帰還経路はローパスフィルターを含み、前記さらなる帰還経路を用いない場合の低い周波数における前記電力増幅器の前記周波数応答を相殺し、それにより、低い周波数にわたって一定の周波数応答を提供する、請求項１０に記載の増幅器。
13. 前記第２の増幅器はＢ級モードにおいて動作する、請求項１０に記載の増幅器。
14. 前記第１の増幅器はＡＢ級モードにおいて動作する、請求項１３に記載の増幅器。
15. 前記第２の増幅器はＧ級モード又はＨ級モードにおいて動作する、請求項１０に記載の増幅器。
16. 前記第１の増幅器はＡＢ級モードにおいて動作する、請求項１５に記載の増幅器。
17. 前記負帰還経路はそれぞれ、１つだけ若しくは複数の抵抗器、コンデンサ、又はそれらの組み合わせの回路網を有する帰還回路網を含む、請求項１０に記載の増幅器。
18. 前記第１の増幅器と前記第２の増幅器との間に配置される中間増幅器段をさらに備える、請求項１０に記載の増幅器。
19. 入力信号を受信するためのドライバ増幅器と、
    出力増幅器と、
    前記出力増幅器を負荷に結合する第１のインピーダンス回路網（Ｚ１）と、
    前記ドライバ増幅器の出力を指示する帰還信号を前記ドライバ増幅器の入力に与える第２のインピーダンス回路網（Ｚ２）と、
    前記ドライバ増幅器の前記出力を前記負荷に結合する第３のインピーダンス回路網（Ｚ３）と、
    前記出力増幅器の出力を指示する帰還信号を前記ドライバ増幅器の前記入力に与える第４のインピーダンス回路網（Ｚ４）と、
    を備え、
    前記第３のインピーダンス回路網（Ｚ３）は並列に接続されるコンデンサ及び第１の抵抗器を含み、
    前記第１のインピーダンス回路網は第２の抵抗器を含む、低電力損失増幅器。
20. 前記第２のインピーダンス回路網（Ｚ２）は第３の抵抗器を含み、前記第４のインピーダンス回路網（Ｚ４）は、直列に接続される第４の抵抗器及び第２のコンデンサを含む、請求項１９に記載の低電力損失増幅器。
21. 前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）はそれぞれ、１つ若しくは複数の抵抗器、コンデンサ、又はそれらの組み合わせの回路網からなる、請求項２０に記載の低電力損失増幅器。
22. 前記低電力損失増幅器は、前記インピーダンス回路網（Ｚ１、Ｚ２、Ｚ３及びＺ４）のいずれにおいても平衡コイルを含まない、請求項１９に記載の低電力損失増幅器。
23. 前記負荷から前記ドライバ増幅器の前記入力までの帰還経路を提供する第５のインピーダンス回路網をさらに備える、請求項１９に記載の低電力損失増幅器。
24. 前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）の値は、関係Ｚ１（ｓ）・Ｚ２（ｓ）＝Ｚ３（ｓ）・Ｚ４（ｓ）を満たす、請求項１９に記載の低電力損失増幅器。
25. 前記第３のインピーダンス回路網（Ｚ３）の時定数は前記第４のインピーダンス回路網（Ｚ４）の時定数と略一致する、請求項１９に記載の低電力損失増幅器。
26. 高い周波数において、前記インピーダンス回路網（Ｚ３）のインピーダンス特性は実際には容量性に現れる、請求項２５に記載の低電力損失増幅器。
27. 前記第３のインピーダンス回路網（Ｚ３）の前記インピーダンス特性が容量性に現れる周波数より低い周波数において、前記第３のインピーダンス回路網（Ｚ３）の前記インピーダンス特性は抵抗性に現れる、請求項２６に記載の低電力損失増幅器。
28. 前記第４のインピーダンス回路網（Ｚ４）は、直列抵抗器及び直列コンデンサを含み、前記直列抵抗器の値は、前記低電力損失増幅器の安定性を助長するために単位ループ利得周波数を与えるように選択される、請求項１９に記載の低電力損失増幅器。
29. 前記出力増幅器はＢ級モードにおいて動作する、請求項１９に記載の低電力損失増幅器。
30. 前記ドライバ増幅器はＡＢ級モードにおいて動作する、請求項２９に記載の低電力損失増幅器。
31. 前記出力増幅器及び前記ドライバ増幅器はいずれもＧ級モード又はＨ級モードにおいて動作する、請求項１９に記載の低電力損失増幅器。
32. 前記ドライバ増幅器と前記出力増幅器との間に配置される中間増幅器段をさらに備える、請求項１９に記載の低電力損失増幅器。
33. 第１の増幅器において入力源信号を受信して、ドライバ信号を生成し、
    主出力段として作動する第２の増幅器の入力に前記ドライバ信号を与え、
    前記第１の増幅器をＡＢ級モードにおいて動作させ、
    前記第２の増幅器をＢ級モード、Ｇ級モード又はＨ級モードにおいて動作させ、並びに
    前記第１の増幅器及び前記第２の増幅器から前記負荷を交互に駆動しながら、前記第１の増幅器及び前記第２の増幅器の動作をそれぞれのモードに保持するために、前記第１の増幅器の出力及び前記第２の増幅器の出力から前記第１の増幅器の入力、前記第２の増幅器の入力、及び負荷への選択的な結合又は帰還接続を設けること、
    を含む、入力源信号を増幅するための方法。
34. 前記ドライバ信号を、前記第２の増幅器に与える前に、中間増幅段に与えるステップをさらに含む、請求項３３に記載の方法。
35. 前記選択的な結合又は帰還接続を設けることは、並列に接続されるコンデンサ及び抵抗器を介して、前記負荷を前記第１の増幅器の前記出力に結合することを含む、請求項３３に記載の方法。
36. 前記選択的な結合又は帰還接続を設けることは、抵抗器を介して、前記負荷を前記第２の増幅器の前記出力に結合することを含む、請求項３５に記載の方法。
37. 前記選択的な結合又は帰還接続を設けることは、帰還回路網を介して、前記負荷から前記第１の増幅器の前記入力まで帰還経路を設けることを含む、請求項３６に記載の方法。
38. 前記帰還回路網はローパスフィルターを含む、請求項３７に記載の方法。
39. 前記帰還回路網は、低周波数範囲にわたって周波数応答を実質的に一定にすることによって、前記負荷と前記第１の増幅器の前記出力との間の前記並列に接続される抵抗器及びコンデンサに関連する低周波数応答上昇を補償する、請求項３７に記載の方法。
40. 前記方法は低アイドル電力損失を与える、請求項３３に記載の方法。
41. 前記入力信号は実質的に歪みがないままである、請求項４０に記載の方法。
42. 前記第１の増幅器の前記出力及び前記第２の増幅器の前記出力から前記第１の増幅器の前記入力、前記第２の増幅器の前記入力、及び前記負荷への前記結合又は帰還接続は、平衡コイルを用いることなく、抵抗器、コンデンサ又はそれらの組み合わせで形成される、請求項３３に記載の方法。
43. 前記第２の増幅器はＢ級モードにおいて動作する、請求項３３に記載の方法。
44. 入力信号に結合されるドライバ増幅器と、
    出力増幅器と、
    前記出力増幅器を負荷に結合する第１のインピーダンス回路網（Ｚ１）と、
    前記ドライバ増幅器の出力を指示する帰還信号を前記ドライバ増幅器の入力に与える第２のインピーダンス回路網（Ｚ２）と、
    前記ドライバ増幅器の前記出力を前記負荷に結合する第３のインピーダンス回路網（Ｚ３）と、
    前記出力増幅器の出力を指示する帰還信号を前記ドライバ増幅器の前記入力に与える第４のインピーダンス回路網（Ｚ４）と、
    を備え、
    前記第１のインピーダンス回路網（Ｚ１）、前記第２のインピーダンス回路網（Ｚ２）、前記第３のインピーダンス回路網（Ｚ３）及び前記第４のインピーダンス回路網（Ｚ４）の値は、関係Ｚ１（ｓ）・Ｚ２（ｓ）＝Ｚ３（ｓ）・Ｚ４（ｓ）を満たし、
    前記インピーダンス回路網は全て、抵抗器、コンデンサ、又はそれらの組み合わせの回路網で構成される、低電力損失増幅器。

Images