JPS5816365A - 複合計算機装置 - Google Patents
複合計算機装置Info
- Publication number
- JPS5816365A JPS5816365A JP56113469A JP11346981A JPS5816365A JP S5816365 A JPS5816365 A JP S5816365A JP 56113469 A JP56113469 A JP 56113469A JP 11346981 A JP11346981 A JP 11346981A JP S5816365 A JPS5816365 A JP S5816365A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- output
- control information
- dual
- switches
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は複合計算機装置に係り、特に同一内容を演算処
理する複数の計算機からの制御情報を複数の二重系出力
装置にそれぞれ取り込み、これら二重系出力装置からの
一致制御情報のうちの一つを制御対象に供給するように
した複合計算機装置に関する。
理する複数の計算機からの制御情報を複数の二重系出力
装置にそれぞれ取り込み、これら二重系出力装置からの
一致制御情報のうちの一つを制御対象に供給するように
した複合計算機装置に関する。
従来この種の複合計算機装置は、同一内容を演算処理す
る複数の計算機と、これら計算機からの制御情報を比較
照合し、それが一致したときに出力する複数の二重系出
力装置と、これら二重系出力装置からの制御情報出力を
選択的（あるいは排他的に）に切り換える切換装置とか
ら構成されているのが一般的である。このような従来の
複合計算機装置においては、計算機、二重系出力装置な
どを二重化、三重化して、複合計算機装置全体の信頼性
の向上を図ろうとしているが、切換装置のみ多重化され
ておらず、このため切換装置の信頼性が該計算装置全体
に大きく影響することになるという欠点があった。
る複数の計算機と、これら計算機からの制御情報を比較
照合し、それが一致したときに出力する複数の二重系出
力装置と、これら二重系出力装置からの制御情報出力を
選択的（あるいは排他的に）に切り換える切換装置とか
ら構成されているのが一般的である。このような従来の
複合計算機装置においては、計算機、二重系出力装置な
どを二重化、三重化して、複合計算機装置全体の信頼性
の向上を図ろうとしているが、切換装置のみ多重化され
ておらず、このため切換装置の信頼性が該計算装置全体
に大きく影響することになるという欠点があった。
第１図は、上述した複合計算機装置の一例を示すブロッ
ク図である。この図において、複合計算機装置１は、同
一内容の演算処理をする複数の計、算機（以下、ＣＰＵ
という）２ないし５をそなえるとともに、これらＣＰＵ
２ないし５の処理結果としての制御情報のうらＣＰＵ２
および３からの制御情報を二重系出力装置（以下、ＤＳ
Ｃという）６に取り込み、またＣＰＵ４および５からの
制御情報をＤＳＣ７に取り込み、前記ＤＳＣ６または７
からの制御情報出力を切換装置８によって切り換えて制
御対象９に出力するように構成されている。
ク図である。この図において、複合計算機装置１は、同
一内容の演算処理をする複数の計、算機（以下、ＣＰＵ
という）２ないし５をそなえるとともに、これらＣＰＵ
２ないし５の処理結果としての制御情報のうらＣＰＵ２
および３からの制御情報を二重系出力装置（以下、ＤＳ
Ｃという）６に取り込み、またＣＰＵ４および５からの
制御情報をＤＳＣ７に取り込み、前記ＤＳＣ６または７
からの制御情報出力を切換装置８によって切り換えて制
御対象９に出力するように構成されている。
このように構成された複合計算機装置によれば、前記Ｄ
ＳＣ７において該ＣＰＵ４および５から取り込んだ制御
情報を比較照合し、その内容が一致したときに、その制
御情報を切換装置８を介して制御対象９に出力する。こ
のとき、切換装置８けＤＳＣ７側に接続されているもの
とする。
ＳＣ７において該ＣＰＵ４および５から取り込んだ制御
情報を比較照合し、その内容が一致したときに、その制
御情報を切換装置８を介して制御対象９に出力する。こ
のとき、切換装置８けＤＳＣ７側に接続されているもの
とする。
一方、ＤＳＣ７に取り込んだ制御情報を比較照合した結
果が不一致のときは、該切換装置８は前記ＤＳＣ６側に
切り換えられ、ＤＳＣ６においてＣＰＵ２＄？よび３か
ら取り込んだ制御情報を比較照合した結果を、切換装置
８を介して制御対象に出力する。
果が不一致のときは、該切換装置８は前記ＤＳＣ６側に
切り換えられ、ＤＳＣ６においてＣＰＵ２＄？よび３か
ら取り込んだ制御情報を比較照合した結果を、切換装置
８を介して制御対象に出力する。
上記のような複合計算機装置１において、前記切換装置
８は、多重系を構成していないので、冗長性がなく、切
換装置８に障害が発生すると制御情報を制御対象９に出
力できなくなるという欠点があった。
８は、多重系を構成していないので、冗長性がなく、切
換装置８に障害が発生すると制御情報を制御対象９に出
力できなくなるという欠点があった。
本発明の目的は、上記従来技術の欠点を解消し、切換装
置の故障により制御対象に誤まった制御信号を出力する
ことなく、かつ装置全体のダウンを発生させないように
して装置全体の信頼性を向上させた複合計算機装置を提
供するにある。
置の故障により制御対象に誤まった制御信号を出力する
ことなく、かつ装置全体のダウンを発生させないように
して装置全体の信頼性を向上させた複合計算機装置を提
供するにある。
本発明は、複数の二重系出力装置の出力を、それら出力
に対応して設けた多重化した切換スイッチを介して得る
ようにした切換装置と、この切換装置を切り換えすると
ともに、その切換状態を各計算機に読み込み、これに基
づいて前記二重系出力装置の使用可否状態を管理するよ
うにしてなる切換制御監視装置とを備えたものである。
に対応して設けた多重化した切換スイッチを介して得る
ようにした切換装置と、この切換装置を切り換えすると
ともに、その切換状態を各計算機に読み込み、これに基
づいて前記二重系出力装置の使用可否状態を管理するよ
うにしてなる切換制御監視装置とを備えたものである。
以下、本発明の一実施例を図面に基づいて詳細に説明す
る。
る。
まず、本発明の基礎となった切換装置の構成について、
第２図を参照しながら説明し、次いで、前記切換装置を
切り換えるとともに、その切換状態を読み込んで、二重
系出力装置の使用可否状態を管理する切換制御監視装置
について、゛第３図を参照しながら説明する。
第２図を参照しながら説明し、次いで、前記切換装置を
切り換えるとともに、その切換状態を読み込んで、二重
系出力装置の使用可否状態を管理する切換制御監視装置
について、゛第３図を参照しながら説明する。
第２図は、本発明の基礎となる切換装置の構成を示すブ
ロック図である。この図において、従来例と同一構成要
素には同一の符号を付して説明すると、ＤＳＣ６および
７からの制御情報出力は、切換装置８０において、各々
二つの切換スイッチ８１または８２を介して制御対象９
に多重化されて供給されるようになっている。さらに説
明すれば、前記Ｄ８Ｃ６の制御情報出力は、スイッチ８
１Ａおよび８１Ｂを介して制御対象９に出力され、また
前記ＤＳＣ７０制御情報出力は、スイッチ８２Ａおよび
８２Ｂを介して制御対象９に出力されるようになってい
る。も、らろん、切換スイッチ８１が選択されていると
きは、該切換スイッチ８２は非選択状態となるようにな
っている。また、切換スイッチは、二つ以上いくつあっ
てもよいことはいうまでもない。
ロック図である。この図において、従来例と同一構成要
素には同一の符号を付して説明すると、ＤＳＣ６および
７からの制御情報出力は、切換装置８０において、各々
二つの切換スイッチ８１または８２を介して制御対象９
に多重化されて供給されるようになっている。さらに説
明すれば、前記Ｄ８Ｃ６の制御情報出力は、スイッチ８
１Ａおよび８１Ｂを介して制御対象９に出力され、また
前記ＤＳＣ７０制御情報出力は、スイッチ８２Ａおよび
８２Ｂを介して制御対象９に出力されるようになってい
る。も、らろん、切換スイッチ８１が選択されていると
きは、該切換スイッチ８２は非選択状態となるようにな
っている。また、切換スイッチは、二つ以上いくつあっ
てもよいことはいうまでもない。
このような切換装置８０によれば、各ＤＳＣ６および７
に対応して当該切換スイッチ８１および８２が独立に設
けられているので、多重化が可能となり、かつ切換装置
８０に障害が発生しても冗長化さ、れているために、装
置全体がダウンすることなく極めて信頼性を高くするこ
とができる。
に対応して当該切換スイッチ８１および８２が独立に設
けられているので、多重化が可能となり、かつ切換装置
８０に障害が発生しても冗長化さ、れているために、装
置全体がダウンすることなく極めて信頼性を高くするこ
とができる。
第３図は、本発明に係る複合計算機装置における切換制
御監視装置の一実施例を示すブロック図である。この図
において、前述と同一構成要素には、同一の符号をけし
て説明する。図の実施例において、同一内容を処理する
複数のＣＰＵＩＩ、１２および１３は、各ＣＰＵＩＩ〜
１３から任意にアクセスできる共有記憶装置１４に接続
されるとともに、共有バス１５および１６を介して、Ｄ
ＥＣ６の各入力端子に接続され、かつ共有バス１７およ
び１８を介してＤＥＣ７の各入力端子に接続されており
、また共有バス１９を介して切換装置８０を排他的に切
り換えせしめる切換指令を出力する切換指令出力装置２
０に接続されている。前記切換指令出力装置２０は、そ
の指令を切換装置８０に供給するように接続されており
、切換指令により切換装置８０は、複数のＤＳＣのうち
の一つの制御情報出力を出力するようになっている。
御監視装置の一実施例を示すブロック図である。この図
において、前述と同一構成要素には、同一の符号をけし
て説明する。図の実施例において、同一内容を処理する
複数のＣＰＵＩＩ、１２および１３は、各ＣＰＵＩＩ〜
１３から任意にアクセスできる共有記憶装置１４に接続
されるとともに、共有バス１５および１６を介して、Ｄ
ＥＣ６の各入力端子に接続され、かつ共有バス１７およ
び１８を介してＤＥＣ７の各入力端子に接続されており
、また共有バス１９を介して切換装置８０を排他的に切
り換えせしめる切換指令を出力する切換指令出力装置２
０に接続されている。前記切換指令出力装置２０は、そ
の指令を切換装置８０に供給するように接続されており
、切換指令により切換装置８０は、複数のＤＳＣのうち
の一つの制御情報出力を出力するようになっている。
前記切換指令出力装置２０から切換指令が発せられた後
に、切換装置８０の切換状態は、切換状態読込装置２１
．２２および２３を介して各々ＣＰＵ１ｌ、１２および
１３に読み込まれるようになっており、また、各ＣＰＵ
ＩＩ、１２および１３は、切換装置８０が切換指令通り
に切り換えられていないと判断したときに、その系統の
ＤＳＣを強制的に切り離すとともに、その情報を共有記
憶装置１４に記憶せしめ、以後、この記憶情報に基づい
て異常系統のＤＥＣの使用を禁止するようになっている
。なお、符号９は制御対象であり、切換装置８０に接続
されている。
に、切換装置８０の切換状態は、切換状態読込装置２１
．２２および２３を介して各々ＣＰＵ１ｌ、１２および
１３に読み込まれるようになっており、また、各ＣＰＵ
ＩＩ、１２および１３は、切換装置８０が切換指令通り
に切り換えられていないと判断したときに、その系統の
ＤＳＣを強制的に切り離すとともに、その情報を共有記
憶装置１４に記憶せしめ、以後、この記憶情報に基づい
て異常系統のＤＥＣの使用を禁止するようになっている
。なお、符号９は制御対象であり、切換装置８０に接続
されている。
上記のように構成された°複合計算機装置における切換
状態読込装置について説明する。
状態読込装置について説明する。
まず、制御情報を出力するＣＰＵＩＩ、１２あるいは１
３が切換指令出力装［２０を介して切換装置８０に排他
的な切換指令（複数のＤＳＣの系統のうちの一つの系統
だけを接続する）を出力する。この結果、切換装置８０
の切換状態を切換状態読込装置２１．２２または２３を
介してＣＰＵ１１．１２または１３に読み込み、切換状
態が異常であると判断されると、その異常のあった系統
のＤＥＣを強制的に切り換すと同時に、異常のあった系
統の使用可否状態を、各ＣＰＵＩＩ、１２および１３か
ら任意にアクセス可能な共有記憶装置１４に記憶せしめ
、以後、この記憶情報に基づいて異常系統のＤＳＣの使
用を禁止するように監視するものである。
３が切換指令出力装［２０を介して切換装置８０に排他
的な切換指令（複数のＤＳＣの系統のうちの一つの系統
だけを接続する）を出力する。この結果、切換装置８０
の切換状態を切換状態読込装置２１．２２または２３を
介してＣＰＵ１１．１２または１３に読み込み、切換状
態が異常であると判断されると、その異常のあった系統
のＤＥＣを強制的に切り換すと同時に、異常のあった系
統の使用可否状態を、各ＣＰＵＩＩ、１２および１３か
ら任意にアクセス可能な共有記憶装置１４に記憶せしめ
、以後、この記憶情報に基づいて異常系統のＤＳＣの使
用を禁止するように監視するものである。
そして異常系統のＤＳＣが切り離し不可能であれば、異
常系統のＤＳＣに接続されたＣＰＵＩ １．１２または
１３を構成制御により切り離すものである。つまり、異
常系統のＤＳＣの制御情報出力対象９に供給されないよ
うにしたものである。
常系統のＤＳＣに接続されたＣＰＵＩ １．１２または
１３を構成制御により切り離すものである。つまり、異
常系統のＤＳＣの制御情報出力対象９に供給されないよ
うにしたものである。
さらに、その動作を具体的に説明すると、いま、ＣＰＵ
Ｉ １．１２が、それぞれ共有バス１７．１８を占有し
、ＤＥＣ７を使ってデュアルを構成する場合を考える。
Ｉ １．１２が、それぞれ共有バス１７．１８を占有し
、ＤＥＣ７を使ってデュアルを構成する場合を考える。
各計算機（ＣＰＵＩＩ、１２）の計算結果（制御情報）
は、ＤＥＣ７にて比較照合され、一致したならば切換装
置８ｏを介して制御対象９へ出力される。切換装置３は
、第３図に示す構造とする。そして、ＣＰＵＩＩ、１２
のうらの構成制御を行うＣＰＵ（通常、デュアル主系計
算機）が共有バス１９を占有し、ＤＳＣ７の出力系統側
の切換スイッチ８２をオン、ＤＥＣ６の出力系統側の切
換スイッチ８１をオフとする。次に自系の切、換状態読
取装置２１．２２により切換状態を確認し、正常であれ
ば制御情報の出力を行う。また異常であっても（ＤＥＣ
７の出力系統の切換スイッチ８２がオンとりつている）
ＤＥＣ６を接続している共有バス１５．１６を強制的に
切離すと同時に、共・有記憶装置１４に管理されてぃの
計算機（、ＣＰＵ１３）からのアクセスを抑止すること
により誤制御情報を出力することがない。
は、ＤＥＣ７にて比較照合され、一致したならば切換装
置８ｏを介して制御対象９へ出力される。切換装置３は
、第３図に示す構造とする。そして、ＣＰＵＩＩ、１２
のうらの構成制御を行うＣＰＵ（通常、デュアル主系計
算機）が共有バス１９を占有し、ＤＳＣ７の出力系統側
の切換スイッチ８２をオン、ＤＥＣ６の出力系統側の切
換スイッチ８１をオフとする。次に自系の切、換状態読
取装置２１．２２により切換状態を確認し、正常であれ
ば制御情報の出力を行う。また異常であっても（ＤＥＣ
７の出力系統の切換スイッチ８２がオンとりつている）
ＤＥＣ６を接続している共有バス１５．１６を強制的に
切離すと同時に、共・有記憶装置１４に管理されてぃの
計算機（、ＣＰＵ１３）からのアクセスを抑止すること
により誤制御情報を出力することがない。
上記のことを第４図に示すフローチャートを用いて簡単
に説明する。
に説明する。
ステップ３０において、複合計算機装置１をスタート（
ＳＴＡＲＴ）させ、ステップ３１において切換指令出力
装置２ｏから切換装置８ｏに切換指令を発する。ステッ
プ３２において、切換装置８０刈指令通り正常に切り換
ったが否かを判定するために、切換装置８ｏの切り換え
状態を切換状態読取装置２１，２２および２３を介して
ＣＰＵ１１．１２および１３に読み込み、正常と判定さ
れると、ステップ３３に移行してＤＳＣ６または７の制
御情報出力を出方し、ステップ３４で停止（ＥＮＤ）と
なる。
ＳＴＡＲＴ）させ、ステップ３１において切換指令出力
装置２ｏから切換装置８ｏに切換指令を発する。ステッ
プ３２において、切換装置８０刈指令通り正常に切り換
ったが否かを判定するために、切換装置８ｏの切り換え
状態を切換状態読取装置２１，２２および２３を介して
ＣＰＵ１１．１２および１３に読み込み、正常と判定さ
れると、ステップ３３に移行してＤＳＣ６または７の制
御情報出力を出方し、ステップ３４で停止（ＥＮＤ）と
なる。
また、ステップ３２において、異常と判定されると、ス
テップ３５に移行し、共有記憶装置１４に異常ＤＳＣの
使用を禁止する情報を記憶せしめ、ステップ３６におい
て異常系統のＤＳＣを強制的に切り離す。次いで、ステ
ップ３７において、異常ＤＥＣの切り離しが成功が否か
を判定し、成功し次ときには、ステップ３３に移行し、
成功しなかったときにはステップ３８に移行する。ステ
ップ３８においては、異常ＣＰＵをダウンさせて、以後
１．このＣＰＵから制御情報が出方されないので誤制御
情報が出力されないことになり、ステップ３３に移り、
他の正常な系統のＤＳＣからの制御情報を出力すること
になる。
テップ３５に移行し、共有記憶装置１４に異常ＤＳＣの
使用を禁止する情報を記憶せしめ、ステップ３６におい
て異常系統のＤＳＣを強制的に切り離す。次いで、ステ
ップ３７において、異常ＤＥＣの切り離しが成功が否か
を判定し、成功し次ときには、ステップ３３に移行し、
成功しなかったときにはステップ３８に移行する。ステ
ップ３８においては、異常ＣＰＵをダウンさせて、以後
１．このＣＰＵから制御情報が出方されないので誤制御
情報が出力されないことになり、ステップ３３に移り、
他の正常な系統のＤＳＣからの制御情報を出力すること
になる。
上述したように切換装置の故障があっても装置全体がダ
ウンすることがないものである。
ウンすることがないものである。
ここで、上述の複合計算機装置の信頼度について検討す
る。装置全体の信頼度は、多重化されていない部分の信
頼度に大きく影響されることは、既に述べた。このよう
に多重化されていない部分を有する装置全体の信頼度Ｍ
ＴＢＦ（１）は、次式で与えられる。
る。装置全体の信頼度は、多重化されていない部分の信
頼度に大きく影響されることは、既に述べた。このよう
に多重化されていない部分を有する装置全体の信頼度Ｍ
ＴＢＦ（１）は、次式で与えられる。
ただし、ＭＴＢＰ（Ｒ１：冗長化部分の信頼度ＭＴＢＦ
（Ｓ）：多重化していない部分の信頼度 つまり、高信頼度を有する装置とするためには多重化し
ていない部分（−重化部分）の信頼度をできるかぎり高
くする必要があり、また冗長化部分をできるかぎり多く
することが必要であることが、上記（１）式によっても
理解できる。本発明は、多重化していない部分の多重化
を図った切換装置を用いて、上記（１）式に・おけるＭ
ＴＢＦ（Ｓ）の改善を図り、全体的に高信頼度の複合計
算機装置を・得たものである。
（Ｓ）：多重化していない部分の信頼度 つまり、高信頼度を有する装置とするためには多重化し
ていない部分（−重化部分）の信頼度をできるかぎり高
くする必要があり、また冗長化部分をできるかぎり多く
することが必要であることが、上記（１）式によっても
理解できる。本発明は、多重化していない部分の多重化
を図った切換装置を用いて、上記（１）式に・おけるＭ
ＴＢＦ（Ｓ）の改善を図り、全体的に高信頼度の複合計
算機装置を・得たものである。
第５図は、切換装置８０の他の実施例を示すブロック図
である。この図において、第２図と同一構成要素′には
同一の符号を付してその説明を省略する。
である。この図において、第２図と同一構成要素′には
同一の符号を付してその説明を省略する。
この図の実施例が、第２図の実施例と異なるところは、
切換スイッチ８１Ｃおよび８２Ｃを各々設は１各スイッ
チ８１Ａおよび８２Ａの二次側を共通にしてライン８３
Ａを介して制御対象９に接続するとともに、各スイッチ
８１Ｂおよび８２Ｂの二次側を共通にしてライン８３Ｂ
を介して制御対象９に４こ続し、かつ各スイッチ８１Ｃ
および８２Ｃの二次側を共通にしてライン８３Ｃを介し
て制御対象９に接続した点にある。
切換スイッチ８１Ｃおよび８２Ｃを各々設は１各スイッ
チ８１Ａおよび８２Ａの二次側を共通にしてライン８３
Ａを介して制御対象９に接続するとともに、各スイッチ
８１Ｂおよび８２Ｂの二次側を共通にしてライン８３Ｂ
を介して制御対象９に４こ続し、かつ各スイッチ８１Ｃ
および８２Ｃの二次側を共通にしてライン８３Ｃを介し
て制御対象９に接続した点にある。
このような構成によれば、切換スイッチ８１および８２
が三重化されており、それぞれのスイッチ８１または８
２からの制御情報出力を制御対象９において、論理和を
とり得るものである。なお、制御対象９側において、三
つのライン８３Ａ〜８３Ｃのうらの二つの制御情報′出
力を有効とする多数決論理をとってもよい。このように
二つの制御情報が一致したものの論理をとるようにした
場合は、仮りに一つの切換スイッチ８１に異常が発生し
、かつ、その制御情報の出力系統から誤まった制御情報
が出力されたとしても、制御対象９において正常な制御
情報を抽出することができる利点がある。・また、切換
スイッチは、三以上の奇数個設け、制御対象において多
数決論理をとるようにしてもよい。
が三重化されており、それぞれのスイッチ８１または８
２からの制御情報出力を制御対象９において、論理和を
とり得るものである。なお、制御対象９側において、三
つのライン８３Ａ〜８３Ｃのうらの二つの制御情報′出
力を有効とする多数決論理をとってもよい。このように
二つの制御情報が一致したものの論理をとるようにした
場合は、仮りに一つの切換スイッチ８１に異常が発生し
、かつ、その制御情報の出力系統から誤まった制御情報
が出力されたとしても、制御対象９において正常な制御
情報を抽出することができる利点がある。・また、切換
スイッチは、三以上の奇数個設け、制御対象において多
数決論理をとるようにしてもよい。
なお、本発明は、制御出力を切り換えるように構成した
複合計算機装置にすべて適要できるものであることはい
うまでもない。
複合計算機装置にすべて適要できるものであることはい
うまでもない。
以上述べたように、本発明によれば、多重化した切換装
置に計算機から切換指令を発し、その後当該切換装置の
切換状態を計算機に読み込み、その切換状態が指令通り
でないときに、その系統の二重系出力装置を強制的に切
り離すと同時に、その異常系統の使用可否状態を共有記
憶装置に記憶せしめ、この記憶情報に基づいて当該系統
の二重系出力装置の使用を禁止するようにしてなるので
、誤制御情報の出力がなく、装置全体の信頼性を著しく
向上させることができるという利点がある。
置に計算機から切換指令を発し、その後当該切換装置の
切換状態を計算機に読み込み、その切換状態が指令通り
でないときに、その系統の二重系出力装置を強制的に切
り離すと同時に、その異常系統の使用可否状態を共有記
憶装置に記憶せしめ、この記憶情報に基づいて当該系統
の二重系出力装置の使用を禁止するようにしてなるので
、誤制御情報の出力がなく、装置全体の信頼性を著しく
向上させることができるという利点がある。
第１図は従来の複合計算機装置の一例を示すブロック図
、第２図は本発明の基礎となる切換装置の構成を示すブ
ロック図、第３図は本発明に係る複合計算機装置におけ
る切換制御監視装置の一実施例を示すブロック図、第４
図は複合計算機装置における切換制御監視装置の動作を
説明するために示すフローチャート、第５図は切換装置
の他の実施例を示すブロック図である。 ６．７・・・二重系出力装置（ＤＳＣ）、９・・・制御
対象、１１．１２．１３・・・計算機（ＣＰＵ）、１４
・・・共有記憶装置、２０・・・切換指令出力装置、２
１、′ｆＪｒ 口 ￥Ｊｚ囚 第 ３０ 第４図
、第２図は本発明の基礎となる切換装置の構成を示すブ
ロック図、第３図は本発明に係る複合計算機装置におけ
る切換制御監視装置の一実施例を示すブロック図、第４
図は複合計算機装置における切換制御監視装置の動作を
説明するために示すフローチャート、第５図は切換装置
の他の実施例を示すブロック図である。 ６．７・・・二重系出力装置（ＤＳＣ）、９・・・制御
対象、１１．１２．１３・・・計算機（ＣＰＵ）、１４
・・・共有記憶装置、２０・・・切換指令出力装置、２
１、′ｆＪｒ 口 ￥Ｊｚ囚 第 ３０ 第４図
Claims (1)
- 【特許請求の範囲】 １、同一内容を演算処理する複数の計算機からの制御情
報を複数の二重系出力装置にそれぞれ取り込み、これら
の二重系出力装置は前記各計算機からの制御情報を比較
照合し、その一致した制御情報を出力するとともに、こ
れら制御情報出力のうちのτつを制御対象に供給するよ
うにした複合計算機装置において、前記複数の二重系出
力装置の各出力を、それら出力に対応して設けた多重化
した切換スイッチを介して得るようにした切換装置と、
前記切換装置を切り換えるとともに、その切換状態を読
み込んで前記二重系出力装置の使用可否状態を管理する
切換制御監視装置とを含んで構成された複合計算機装置
。 ２ 前記切換装量は、前記二重系出力装置の出力系統ご
とに少なくとも二以上の切換スイッチを設けて多重化し
、前記切換スイッチの制御対象側で論理和接続してなる
特許請求の範囲第１項記載の複合計算機装置。 ３、前記切換装置は、前記二重系出力装置の出力系統ご
とに少なくとも三以上の奇数個切換スイッチを設けて多
重化し、該各切換スイッチを介した前記二重系出力装置
からの出力を前記制御対象において多数決論理をとるよ
うにしてなる特許請求の範囲第１項記載の複合計算機装
置。 ４、前記切換制御監視装置は、前記各計算機が任意にア
クセスできる共有記憶装置と、前記切換装置を切り換え
る切換指令出力装置と、こ９切換指令出力装置からの切
換指令によシ排他的に切り換る切換装置の切換状態を前
記各計算機に読み込む切換状態読込装置とを備え、前記
切換状態読込装置を介して読み込んだ切換状態が切換指
令出力装置から発した切換指令と異なるときは、当該二
重系出力装置を計算機装置から切り離すとともに、前記
共有記憶装置にその異常二重系出力装置の使用の可否状
態を記憶せしめて管理するようにしてなる特許請求の範
囲第１項記載の複合計算機装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113469A JPS5816365A (ja) | 1981-07-22 | 1981-07-22 | 複合計算機装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56113469A JPS5816365A (ja) | 1981-07-22 | 1981-07-22 | 複合計算機装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5816365A true JPS5816365A (ja) | 1983-01-31 |
| JPS6243232B2 JPS6243232B2 (ja) | 1987-09-11 |
Family
ID=14613033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56113469A Granted JPS5816365A (ja) | 1981-07-22 | 1981-07-22 | 複合計算機装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5816365A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013239034A (ja) * | 2012-05-15 | 2013-11-28 | Mitsubishi Electric Corp | 系切替制御装置及び二重化システム |
| US9071201B2 (en) | 2009-02-25 | 2015-06-30 | Thx Ltd | Low dissipation amplifier |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537607A (en) * | 1978-09-06 | 1980-03-15 | Hitachi Ltd | Multisystem switching control system |
-
1981
- 1981-07-22 JP JP56113469A patent/JPS5816365A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537607A (en) * | 1978-09-06 | 1980-03-15 | Hitachi Ltd | Multisystem switching control system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9071201B2 (en) | 2009-02-25 | 2015-06-30 | Thx Ltd | Low dissipation amplifier |
| JP2013239034A (ja) * | 2012-05-15 | 2013-11-28 | Mitsubishi Electric Corp | 系切替制御装置及び二重化システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6243232B2 (ja) | 1987-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070239925A1 (en) | PCI express link, multi host computer system, and method of reconfiguring PCI express link | |
| US20100268687A1 (en) | Node system, server switching method, server apparatus, and data takeover method | |
| JPS59106056A (ja) | フエイルセイフ式デ−タ処理システム | |
| JPS5816365A (ja) | 複合計算機装置 | |
| US7836335B2 (en) | Cost-reduced redundant service processor configuration | |
| JPH07121395A (ja) | 予備装置優先選択方法 | |
| JPH0680493B2 (ja) | 並列２重系の処理装置および運転方法 | |
| JP2606107B2 (ja) | プロセッサ冗長化方式 | |
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JPH04239831A (ja) | 相互プロセッサバックアップ方式 | |
| JP2591334B2 (ja) | 相互スタンバイシステム | |
| JPH06175868A (ja) | 二重化計算機故障監視方法 | |
| KR960010879B1 (ko) | 공통의 버스 자원을 공유한 다수 프로세서의 버스 이중화 제어 및 버스 이상 상태 발생시 복구 처리방법 | |
| JPS6155699B2 (ja) | ||
| JPS6239465Y2 (ja) | ||
| JP2583002B2 (ja) | ２重系時分割通話路照合監視装置 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPS5935242A (ja) | 切替制御方式 | |
| JPH029368B2 (ja) | ||
| JPS6350740B2 (ja) | ||
| JPS6020778B2 (ja) | 複合計算機装置 | |
| JPS58203561A (ja) | 外部記憶制御装置 | |
| JPH04333162A (ja) | 系切替方式 | |
| JP2002259154A (ja) | フォールト・トレラント・コンピュータシステム | |
| JPH086874A (ja) | 多重化制御方法及びその装置 |