JPS6243232B2 - - Google Patents

Info

Publication number
JPS6243232B2
JPS6243232B2 JP56113469A JP11346981A JPS6243232B2 JP S6243232 B2 JPS6243232 B2 JP S6243232B2 JP 56113469 A JP56113469 A JP 56113469A JP 11346981 A JP11346981 A JP 11346981A JP S6243232 B2 JPS6243232 B2 JP S6243232B2
Authority
JP
Japan
Prior art keywords
switching
output
control information
dual
switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56113469A
Other languages
English (en)
Other versions
JPS5816365A (ja
Inventor
Yoshio Watanabe
Masaki Katahira
Yutaka Kubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP56113469A priority Critical patent/JPS5816365A/ja
Publication of JPS5816365A publication Critical patent/JPS5816365A/ja
Publication of JPS6243232B2 publication Critical patent/JPS6243232B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/07Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16Error detection or correction of the data by redundancy in hardware
    • G06F11/20Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Hardware Redundancy (AREA)

Description

【発明の詳細な説明】 本発明は複合計算機装置に係り、特に同一内容
を演算処理する複数の計算機からの制御情報を複
数の二重系出力装置にそれぞれ取り込み、これら
二重系出力装置からの一致制御情報のうちの一つ
を制御対象に供給するようにした複合計算機装置
に関する。
従来この種の複合計算機装置は、同一内容を演
算処理する複数の計算機と、これら計算機からの
制御情報を比較照合し、それが一致したときに出
力する複数の二重系出力装置と、これら二重系出
力装置からの制御情報出力を選択的(あるいは排
他的に)に切り換える切換装置とから構成されて
いるのが一般的である。このような従来の複合計
算機装置においては、計算機、二重系出力装置な
どを二重化、三重化して、複合計算機装置全体の
信頼性の向上を図ろうとしているが、切換装置の
み多重化されておらず、このため切換装置の信頼
性が該計算装置全体に大きく影響することになる
という欠点があつた。
第1図は、上述した複合計算機装置の一例を示
すブロツク図である。この図において、複合計算
機装置1は、同一内容の演算処理をする複数の計
算機(以下、CPUという)2ないし5をそなえ
るとともに、これらCPU2ないし5の処理結果
としての制御情報のうちCPU2および3からの
制御情報を二重系出力装置(以下、DSCとい
う)6に取り込み、またCPU4および5からの
制御情報をDSC7に取り込み、前記DSC6また
は7からの制御情報出力を切換装置8によつて切
り換えて制御対象9に出力するように構成されて
いる。
このように構成された複合計算機装置によれ
ば、前記DSC7において該CPU4および5から
取り込んだ制御情報を比較照合し、その内容が一
致したときに、その制御情報を切換装置8を介し
て制御対象9に出力する。このとき、切換装置8
はDSC7側に接続されているものとする。
一方、DSC7に取り込んだ制御情報を比較照
合した結果が不一致のときは、該切換装置8は前
記DSC6側に切り換えられ、DSC6において
CPU2および3から取り込んだ制御情報を比較
照合した結果を、切換装置8を介して制御対象に
出力する。
上記のような複合計算機装置1において、前記
切換装置8は、多重系を構成していないので、冗
長性がなく、切換装置8に障害が発生すると制御
情報を制御対象9に出力できなくなるという欠点
があつた。
本発明の目的は、上記従来技術の欠点を解消
し、切換装置の故障により制御対象に誤まつた制
御信号を出力することなく、かつ装置全体のダウ
ンを発生させないようにして装置全体の信頼性を
向上させた複合計算機装置を提供するにある。
本発明は、複数の二重系出力装置の出力を、そ
れら出力に対応して設けた多重化した切換スイツ
チを介して得るようにした切換装置と、この切換
装置を切り換えするとともに、その切換状態を各
計算機に読み込み、これに基づいて前記二重系出
力装置の使用可否状態を管理するようにしてなる
切換制御監視装置とを備えたものである。
以下、本発明の一実施例を図面に基づいて詳細
に説明する。
まず、本発明の基礎となつた切換装置の構成に
ついて、第2図を参照しながら説明し、次いで、
前記切換装置を切り換えるとともに、その切換状
態を読み込んで、二重系出力装置の使用可否状態
を管理する切換制御監視装置について、第3図を
参照しながら説明する。
第2図は、本発明の基礎となる切換装置の構成
を示すブロツク図である。この図において、従来
例と同一構成要素には同一の符号を付して説明す
ると、DSC6および7からの制御情報出力は、
切換装置80において、各々二つの切換スイツチ
81または82を介して制御対象9に多重化され
て供給されるようになつている。さらに説明すれ
ば、前記DSC6の制御情報出力は、スイツチ8
1Aおよび81Bを介して制御対象9に出力さ
れ、また前記DSC7の制御情報出力は、スイツ
チ82Aおよび82Bを介して制御対象9に出力
されるようになつている。もちろん、切換スイツ
チ81が選択されているときは、該切換スイツチ
82は非選択状態となるようになつている。ま
た、切換スイツチは、二つ以上いくつあつてもよ
いことはいうまでもない。
このような切換装置80によれば、各DSC6
および7に対応して当該切換スイツチ81および
82が独立に設けられているので、多重化が可能
となり、かつ切換装置80に障害が発生しても冗
長化されているために、装置全体がダウンするこ
となく極めて信頼性を高くすることができる。
第3図は、本発明に係る複合計算機装置におけ
る切換制御監視装置の一実施例を示すブロツク図
である。この図において、前述と同一構成要素に
は、同一の符号を付して説明する。図の実施例に
おいて、同一内容を処理する複数のCPU11,
12および13は、各CPU11〜13から任意
にアクセスできる共有記憶装置14に接続される
とともに、共有バス15および16を介して
DSC6の各入力端子に接続され、かつ共有バス
17および18を介してDSC7の各入力端子に
接続されており、また共有バス19を介して切換
装置80を排他的に切り換えせしめる切換指令を
出力する切換指令出力装置20に接続されてい
る。前記切換指令出力装置20は、その指令を切
換装置80に供給するように接続されており、切
換指令により切換装置80は、複数のDSCのう
ちの一つの制御情報出力を出力するようになつて
いる。前記切換指令出力装置20から切換指令が
発せられた後に、切換装置80の切換状態は、切
換状態読込装置21,22および23を介して
各々CPU11,12および13に読み込まれる
ようになつており、また、各CPU11,12お
よび13は、切換装置80が切換指令通りに切り
換えられていないと判断したときに、その系統の
DSCを強制的に切り離すとともに、その情報を
共有記憶装置14に記憶せしめ、以後、この記憶
情報に基づいて異常系統のDSCの使用を禁止す
るようになつている。なお、符号9は制御対象で
あり、切換装置80に接続されている。
上記のように構成された複合計算機装置におけ
る切換制御監視装置について説明する。
まず、制御情報を出力するCPU11,12あ
るいは13が切換指令出力装置20を介して切換
装置80に排他的な切換指令(複数のDSCの系
統のうちの一つの系統だけを接続する)を出力す
る。この結果、切換装置80の切換状態を切換状
態読込装置21,22または23を介してCPU
11,12または13に読み込み、切換状態が異
常であると判断されると、その異常のあつた系統
のDSCを強制的に切り換すと同時に、異常のあ
つた系統の使用可否状態を、各CPU11,12
および13から任意にアクセス可能な共有記憶装
置14に記憶せしめ、以後、この記憶情報に基づ
いて異常系統のDSCの使用を禁止するように監
視するものである。
そして異常系統のDSCが切り離し不可能であ
れば、異常系統のDSCに接続されたCPU11,
12または13を構成制御により切り離すもので
ある。つまり、異常系統のDSCの制御情報出力
を完全にしや断することにより誤制御情報が制御
対象9に供給されないようにしたものである。
さらに、その動作を具体的に説明すると、い
ま、CPU11,12が、それぞれ共有バス1
7,18を占有し、DSC7を使つてデユアルを
構成する場合を考える。各計算機(CPU11,
12)の計算結果(制御情報)は、DSC7にて
比較照合され、一致したならば切換装置80を介
して制御対象9へ出力される。切換装置80は、
第2図に示す構造とする。そして、CPU11,
12のうちの構成制御を行うCPU(通常、デユ
アル主系計算機)が共有バス19を占有し、
DSC7の出力系統側の切換スイツチ82をオ
ン、DSC6の出力系統側の切換スイツチ81を
オフとする。次に自系の切換状態読取装置21,
22により切換状態を確認し、正常であれば制御
情報の出力を行う。また異常であつても(DSC
6の出力系統の切換スイツチ81がオンとなつて
いる)DSC6を接続している共有バス15,1
6を強制的に切離すと同時に、共有記憶装置14
に管理されているDSC6の使用可否状態を使用
禁止にして、他の計算機(CPU13)からのア
クセスを抑止することにより誤制御情報を出力す
ることがない。
上記のことを第4図に示すフローチヤートを用
いて簡単に説明する。
ステツプ30において、複合計算機装置1をス
タート(START)させ、ステツプ31において
切換指令出力装置20から切換装置80に切換指
令を発する。ステツプ32において、切換装置8
0が指令通り正常に切り換つたか否かを判定する
ために、切換装置80の切り換え状態を切換状態
読取装置21,22および23を介してCPU1
1,12および13に読み込み、正常と判定され
ると、ステツプ33に移行してDSC6または7
の制御情報出力を出力し、ステツプ34で停止
(END)となる。
また、ステツプ32において、異常と判定され
ると、ステツプ35に移行し、共有記憶装置14
に異常DSCの使用を禁止する情報を記憶せし
め、ステツプ36において異常系統のDSCを強
制的に切り離す。次いで、ステツプ37におい
て、異常DSCの切り離しが成功か否かを判定
し、成功したときには、ステツプ33に移行し、
成功しなかつたときにはステツプ38に移行す
る。ステツプ38においては、異常CPUをダウ
ンさせて、以後、このCPUから制御情報が出力
されないので誤制御情報が出力されないことにな
り、ステツプ33に移り、他の正常な系統の
DSCからの制御情報を出力することになる。
上述したように切換装置の故障があつても装置
全体がダウンすることがないものである。
ここで、上述の複合計算機装置の信頼度につい
て検討する。装置全体の信頼度は、多重化されて
いない部分の信頼度に大きく影響されることは、
既に述べた。このように多重化されていない部分
を有する装置全体の信頼度MTBF(T)は、次
式で与えられる。
MTBF(T)=MTBF(R)・MTBF(S)/MTB
F(R)+MTBF(S)…(1) ただし、MTBF(R):冗長化部分の信頼度 MTBF(S):多重化していない部
分の信頼度 つまり、高信頼度を有する装置とするためには
多重化していない部分(一重化部分)の信頼度を
できるかぎり高くする必要があり、また冗長化部
分をできるかぎり多くすることが必要であること
が、上記(1)式によつても理解できる。本発明は、
多重化していない部分の多重化を図つた切換装置
を用いて、上記(1)式におけるMTBF(S)の改
善を図り、全体的に高信頼度の複合計算機装置を
得たものである。
第5図は、切換装置80の他の実施例を示すブ
ロツク図である。この図において、第2図と同一
構成要素には同一の符号を付してその説明を省略
する。
この図の実施例が、第2図の実施例と異なると
ころは、切換スイツチ81Cおよび82Cを各々
設け、各スイツチ81Aおよび82Aの二次側を
共通にしてライン83Aを介して制御対象9に接
続するとともに、各スイツチ81Bおよび82B
の二次側を共通にしてライン83Bを介して制御
対象9に接続し、かつ各スイツチ81Cおよび8
2Cの二次側を共通にしてライン83Cを介して
制御対象9に接続した点にある。
このような構成によれば、切換スイツチ81お
よび82が三重化されており、それぞれのスイツ
チ81または82からの制御情報出力を制御対象
9において、論理和をとり得るものである。な
お、制御対象9側において、三つのライン83A
〜83Cのうちの二つの制御情報出力を有効とす
る多数決論理をとつてもよい。このように二つの
制御情報が一致したものの論理をとるようにした
場合は、仮りに一つの切換スイツチ81に異常が
発生し、かつ、その制御情報の出力系統から誤ま
つた制御情報が出力されたとしても、制御対象9
において正常な制御情報を抽出することができる
利点がある。また、切換スイツチは、三以上の奇
数個設け、制御対象において多数決論理をとるよ
うにしてもよい。
なお、本発明は、制御出力を切り換えるように
構成した複合計算機装置にすべて適要できるもの
であることはいうまでもない。
以上述べたように、本発明によれば、多重化し
た切換装置に計算機から切換指令を発し、その後
当該切換装置の切換状態を計算機に読み込み、そ
の切換状態が指令通りでないときに、その系統の
二重系出力装置を強制的に切り離すと同時に、そ
の異常系統の使用可否状態を共有記憶装置に記憶
せしめ、この記憶情報に基づいて当該系統の二重
系出力装置の使用を禁止するようにしてなるの
で、誤制御情報の出力がなく、装置全体の信頼性
を著しく向上させることができるという利点があ
る。
【図面の簡単な説明】
第1図は従来の複合計算機装置の一例を示すブ
ロツク図、第2図は本発明の基礎となる切換装置
の構成を示すブロツク図、第3図は本発明に係る
複合計算機装置における切換制御監視装置の一実
施例を示すブロツク図、第4図は複合計算機装置
における切換制御監視装置の動作を説明するため
に示すフローチヤート、第5図は切換装置の他の
実施例を示すブロツク図である。 6,7……二重系出力装置(DSC)、9……制
御対象、11,12,13……計算機(CPU)、
14……共有記憶装置、20……切換指令出力装
置、21,22,23……切換状態読込装置、8
0……切換装置。

Claims (1)

  1. 【特許請求の範囲】 1 同一内容を演算処理する複数の計算機からの
    制御情報を取り込み、それぞれの計算機からの制
    御情報を比較照合し、その一致した制御情報を出
    力する二重系出力装置を複数有し、これら二重系
    出力装置からの制御情報出力のうちの一つを多重
    化した切換スイツチを有する切換装置を介して制
    微対象に供給するようにした複合計算機装置にお
    いて、 前記各計算機が任意にアクセスできる共有記憶
    装置と、 前記切換装置を切り換える切換指令出力装置
    と、 この切換指令出力装置からの切換指令により切
    り換えられた切換装置の切換情態を前記各計算機
    に読み込む切換状態読込装置と、を備え、 前記切換状態読込装置を介して読み込んだ切換
    状態が切換指令出力装置から発した切換指令と異
    なるときは、当該二重系出力装置を計算機装置か
    ら切り離すとともに、前記共有記憶装置にその異
    常二重系出力装置の使用の可否状態を記憶せしめ
    てなる複合計算機装置。 2 前記切換装置は、前記二重系出力装置の出力
    系統ごとに少なくとも二以上の切換スイツチを設
    けて多重化し、前記切換スイツチの制御対象側で
    論理和接続してなる特許請求の範囲第1項記載の
    複合計算機装置。 3 前記切換装置は、前記二重系出力装置の出力
    系統ごとに少なくとも三以上の奇数個切換スイツ
    チを設けて多重化し、該各切換スイツチを介した
    前記二重系出力装置からの出力を前記制御対象に
    おいて多数決論理をとるようにしてなる特許請求
    の範囲第1項記載の複合計算機装置。
JP56113469A 1981-07-22 1981-07-22 複合計算機装置 Granted JPS5816365A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56113469A JPS5816365A (ja) 1981-07-22 1981-07-22 複合計算機装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56113469A JPS5816365A (ja) 1981-07-22 1981-07-22 複合計算機装置

Publications (2)

Publication Number Publication Date
JPS5816365A JPS5816365A (ja) 1983-01-31
JPS6243232B2 true JPS6243232B2 (ja) 1987-09-11

Family

ID=14613033

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56113469A Granted JPS5816365A (ja) 1981-07-22 1981-07-22 複合計算機装置

Country Status (1)

Country Link
JP (1) JPS5816365A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG173836A1 (en) 2009-02-25 2011-09-29 Thx Ltd Low dissipation amplifier
JP2013239034A (ja) * 2012-05-15 2013-11-28 Mitsubishi Electric Corp 系切替制御装置及び二重化システム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537607A (en) * 1978-09-06 1980-03-15 Hitachi Ltd Multisystem switching control system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5537607A (en) * 1978-09-06 1980-03-15 Hitachi Ltd Multisystem switching control system

Also Published As

Publication number Publication date
JPS5816365A (ja) 1983-01-31

Similar Documents

Publication Publication Date Title
US4631661A (en) Fail-safe data processing system
JP4731364B2 (ja) 多重化制御システム及びその多重化方法
JPS6243232B2 (ja)
JPS6321929B2 (ja)
KR950035209A (ko) 수평 분산형 네트워크 시스템 및 멀티 프로세서 시스템
JPH07121395A (ja) 予備装置優先選択方法
JPS6357823B2 (ja)
JP2606107B2 (ja) プロセッサ冗長化方式
JPH0680493B2 (ja) 並列2重系の処理装置および運転方法
JP3161319B2 (ja) マルチプロセッサシステム
JPH047645A (ja) フォールト・トレラント・コンピュータ
JP2946541B2 (ja) 二重化制御システム
JPS6155699B2 (ja)
JP3050008B2 (ja) スイッチ制御方式
JPS589444B2 (ja) 共用入出力機器制御装置
JPS60134352A (ja) 二重化バス制御装置
JPS6113627B2 (ja)
JP2583002B2 (ja) 2重系時分割通話路照合監視装置
JPH06222969A (ja) 共通メモリ制御方式
JPH05113898A (ja) 多重系計算機装置
SU674019A1 (ru) Резервированное устройство дл управлени переключением модулей системы
JPS6350740B2 (ja)
JPS61139849A (ja) デ−タ処理装置の冗長化システム
JPH029368B2 (ja)
JPS6212539B2 (ja)